KR102357544B1

KR102357544B1 - 인쇄회로기판

Info

Publication number: KR102357544B1
Application number: KR1020150045139A
Authority: KR
Inventors: 이건천; 김애림; 정헌
Original assignee: 엘지이노텍 주식회사
Priority date: 2015-03-31
Filing date: 2015-03-31
Publication date: 2022-02-04
Also published as: KR20160116836A

Abstract

본 발명은 인쇄회로기판에 관한 것으로, 장공홀 및 캐비티(cavity)를 포함하는 코어 기판; 상기 장공홀 내에 형성된 수동소자 회로패턴; 및 상기 캐비티 내에 형성되는 절연재료 충진부;를 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}

본 발명의 실시예는 인쇄회로기판에 관한 것이다.

인쇄회로기판은 여러 종류의 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고 소자를 연결하는 회로패턴을 평판 표면에 인쇄하여 고정하는 구조로 구성하거나, 인쇄회로기판의 내부에 소자가 매립되는 형태의 임베디드(embedded) 구조로 구성된다.

최근 전자기기 기술 발달과 더불어 기기 자체가 단소화 되어가고 있는 추세에 비추어 볼 때 부품의 집적화는 필수적이라 하겠고, 상기 부품의 집적화를 위해 다수개의 세라믹을 적층하여 형성하는 저온 소성 세라믹 방식을 이용하고 있다.

상기 저온 소성 세라믹(LTCC)방식은 800℃ 내지 1000℃ 정도의 저온에서 세라믹과 소자를 동시 소성하여 기판을 형성하는 방식으로, 용융점이 낮은 글라스와 세라믹이 혼합되어 적당한 유전율을 갖는 그린시트(GREEN SHEET)를 형성하고, 상기 그린시트 위에 도전성 페이스트를 인쇄 후 적층하여 기판을 형성한다.

여기서, 상기 그린시트 상에는 캐패시터, 레지스터, 인덕터 등의 수동소자들의 패턴을 형성하여 저온 소성 세라믹 캐패시터를 제작하게 된다.

이와 같이 제작하게 되는 저온 소성 세라믹 캐패시터는 주로 그린시트의 층간에 금속면을 형성한 저온 소성 세라믹 엠아이엠(Metal Insulation Metal)방식으로 제작하는데, 상기 저온 소성 세라믹 엠아이엠 캐패시터는 그린시트의 상부에 금속면을 갖고 상면에 유전율을 갖는 그린시트를 적층하고, 그 상부에 금속면을 적층하여 다층 저온 소성 세라믹 엠아이엠 캐패시터를 제조하였다.

상기와 같이 제조되는 다층 저온 소성 세라믹 엠아이엠 캐패시터는 금속면 사이에 유전율을 갖는 그린시트를 삽입하게 되므로 단품 수동소자의 특성보다 우수한 특성이 있지만, 기판의 크기에 제약을 받게 되는 단점이 있으며, 또한 한정된 면적에서 용량(C = εr S2 /d) (여기서 S는 금속면의 면적이고, d는 금속면(2)간의 두께 또는 거리이며, εr은 유전율이다)을 높이는데 한계가 있어, 고 용량의 캐패시터를 형성하는데 쉽지 않으며 오차가 큰 단점이 있다.

그뿐만 아니라 상기 다층 저온 소성 세라믹 엠아이엠 캐패시터의 용량(C)은 금속면의 면적과, 금속면 사이에 적층 된 그린시트의 두께 즉 상기 금속면사이의 거리에 따라 결정되게 되어, 가령 상기 용량 값을 높이려면 유전율의 그린시트의 면적과 두께를 달리하여야 가능하다 하겠으나, 상기 한정된 면적 및 두께(거리)로는 캐패시터 값을 높일 수 없는 문제점이 있었다.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 인쇄회로기판은 정전 용량을 발생시키는 수동소자 회로패턴을 인쇄회로기판 내에 수직으로 매립하여 두께의 감소와 제조 비용을 절감하고자 한다.

전술한 문제를 해결하기 위한 본 발명의 실시예에 따른 인쇄회로기판은 장공홀 및 캐비티(cavity)를 포함하는 코어 기판; 상기 장공홀 내에 형성된 수동소자 회로패턴; 및 상기 캐비티 내에 형성되는 절연재료 충진부;를 포함한다.

본 발명의 다른 일실시예에 따르면, 상기 장공홀은 상기 코어 기판의 일면으로부터 타면 측으로 형성되거나, 상기 코어 기판의 타면 측으로부터 일면 측으로 형성될 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 수동소자 회로패턴은 상기 코어 기판의 표면에 형성되는 내층 회로패턴과 연결될 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 수동소자 회로패턴은 상기 코어 기판의 일면으로부터 타면 측으로 형성되거나, 상기 코어 기판의 타면 측으로부터 일면 측으로 형성되는 수직 회로패턴;을 더 포함할 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 수직 회로패턴은 2개의 접지 회로패턴을 포함할 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 수직 회로패턴은 상기 2개의 접지 회로패턴을 포함하는 5개의 회로패턴으로 형성될 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 수직 회로패턴은 상기 코어 기판의 표면에 형성되는 내층 회로패턴과 연결될 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 절연재료 충진부는 고유전율의 잉크(ink) 또는 페이스트(paste)로 형성될 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 수동소자는 캐패시터(capacitor)일 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 코어 기판을 관통하는 관통 회로;를 더 포함할 수 있다.

본 발명의 실시예에 따르면 따른 인쇄회로기판은 정전 용량을 발생시키는 수동소자 회로패턴을 인쇄회로기판 내에 수직으로 매립하여 두께의 감소와 제조 비용을 절감할 수 있다.

도 1 내지 도 5는 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.

이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.

도 1 내지 도 5를 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 제조 방법을 설명하기로 한다.

먼저, 도 1에 도시된 바와 같이 코어 기판(110)에 장공홀(120)과 캐비티(cavity: 130)를 형성한다.

보다 구체적으로, 도 1에서와 같이 상기 장공홀(120)은 상기 코어 기판(110)의 일면으로부터 타면 측으로 형성되거나, 상기 코어 기판(110)의 타면 측으로부터 일면 측으로 형성될 수 있다.

또한, 상기 장공홀(120) 및 상기 캐비티(cavity: 130)의 형성과 동시에 관통홀(160)을 형성할 수 있다.

상기 코어 기판(110)은 절연 재료로 형성될 수 있으며, 보다 구체적으로 상기 코어 기판(110)은 감광성 글래스(glass) 기판을 사용하여 노광 및 에칭 공정을 통해 장공홀(120), 캐비티(cavity: 130) 및 관통홀(160)을 동시에 형성할 수 있다.

이후, 도 2에 도시된 바와 같이 상기 장공홀(120) 내에 도금을 실시하여, 수동소자 회로패턴(121)을 형성한다. 이때, 상기 장공홀(120) 및 상기 캐비티(cavity: 130) 내에 도금을 실시할 수 있다.

보다 구체적으로, 상기 장공홀(120) 내에 스퍼터(sputter) 또는 무전해 동도금을 통해 시드층(seed layer)를 먼저 형성하고, 전해동도금을 통해 도금하여 상기 수동소자 회로패턴(121)을 형성할 수 있으며, 상기 관통홀(160) 내에 도금을 실시하여 관통 회로(161)를 형성할 수 있다.

이후에는 도 3에 도시된 바와 같이, 캐비티(cavity: 130) 내에 절연재료를 충진하여 절연재료 충진부(131)를 형성한다.

이때, 상기 절연재료 충진부(131)는 고유전율의 잉크(ink) 또는 페이스트(paste)로 형성될 수 있으며, 평판형 캐패시터에 비해 줄어든 면적으로 인한 정전용량을 상기 절연재료 충진부(131)를 고유전율의 재료를 이용해 구성함으로써 보상할 수 있다.

이후에는 도 4에 도시된 바와 같이, 코어 기판(110)의 표면에 내층 회로패턴(125)를 형성해 상기 수동소자 회로패턴(121)과 연결되도록 하여 수동소자(140)를 완성한다.

도 4를 참조하면, 수동소자 회로패턴(121)은 상기 코어 기판(110)의 일면으로부터 타면 측으로 형성되거나, 상기 코어 기판(110)의 타면 측으로부터 일면 측으로 형성되는 수직 회로패턴(121)으로 구성된다.

보다 구체적으로, 상기 수직 회로패턴(121)은 2개의 접지 회로패턴을 포함하는 총 5개의 회로패턴으로 구성되는 캐패시터(capacitor)를 형성할 수 있다.

이후에는, 도 5에 도시된 바와 같이 코어 기판(110)과 내층 회로패턴(125) 상에 절연층(150)을 형성하고, 순차적으로 도전 비아(151), 외부 회로패턴(152) 및 보호층(153)을 형성할 수 있다.

이후부터는 도 5를 참조하여, 본 발명의 일실시예에 따른 인쇄회로기판을 설명하기로 한다.

도 5에 도시된 바와 같이, 코어 기판(110)에 형성된 장공홀(120)에 수동소자 회로패턴(121)이 형성되고, 캐비티(cavity: 130)에는 절연재료 충진부(131)가 형성된다.

수동소자 회로패턴(121)은 상기 코어 기판(110)의 일면으로부터 타면 측으로 형성되거나, 상기 코어 기판(110)의 타면 측으로부터 일면 측으로 형성되는 수직 회로패턴으로 구성된다.

상기 수동소자 회로패턴(121)은 상기 코어 기판(110)의 표면에 형성되는 내층 회로패턴(125)과 연결되며, 상기 수동소자 회로패턴(121)은 2개의 접지 회로패턴을 포함하는 총 5개의 회로패턴으로 구성되어 캐패시터(capacitor)를 형성할 수 있다.

따라서, 코어 기판(110)에 형성된 수동소자 회로패턴(121)과 절연재료 충진부(131)는 캐패시터(capacitor)를 구성할 수 있다.

보다 상세하게 설명하면, 본 발명의 일실시예에 따른 인쇄회로기판은 수동소자 회로패턴(121)을 통해 접지(GND) 층 사이에 평판 타입의 캐패시터(capacitor)를 형성하며, 보다 구체적으로 양 끝단에 접지(GND) 층이 배치되고 내부에 다수의 전극판을 배치할 수 있다.

따라서, 본 발명의 일실시예에 따른 인쇄회로기판은 정전 용량을 발생시키는 수동소자 회로패턴을 인쇄회로기판 내에 수직으로 매립하여 두께의 감소와 제조 비용을 절감할 수 있다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

110: 코어 기판
120: 장공홀
121: 수동소자 회로패턴
121: 회로패턴
125: 내층 회로패턴
130: 캐비티
131: 절연재료 충진부
150: 절연층
151: 도전 비아
152: 외부 회로패턴
153: 보호층
160: 관통홀
161: 관통 회로

Claims

제1 그룹의 장공홀, 제2 장공홀, 제3 장공홀을 포함하는 장공홀 및 캐비티(cavity)를 포함하는 코어 기판;
상기 장공홀 내에 배치된 수동소자 회로패턴;　
상기 장공홀 상에 배치된 내층 회로패턴; 및
상기 캐비티 내에 배치되는 절연재료 충진부;를 포함하고,
상기 수동소자 회로패턴은,
상기 코어 기판의 일면으로부터 타면 측으로 형성되거나, 상기 코어 기판의 타면 측으로부터 일면 측으로 형성되고,
상기 캐비티는, 상기 제2 장공홀과 연결되는 제1 캐비티 및 상기 제3 장공홀과 연결되는 제2 캐비티를 포함하고,
상기 수동소자 회로 패턴은, 상기 제1 그룹의 장공홀에 형성된 수직회로 패턴, 상기 제1 캐비티 상면과 맞닿은 제2 수동소자 회로 패턴 및 상기 제2 캐비티의 하면과 맞닿은 제3 수동소자 회로 패턴을 포함하며,
상기 내층 회로패턴은, 상기 제1 그룹의 장공홀과 연결된 제1 내층 회로패턴, 상기 제2 장공홀과 연결된 제2 내층 회로패턴 및 상기 제3 장공홀과 연결된 제3 내층 회로패턴을 포함하고,
상기 절연재료 충진부는, 상기 제2 수동소자 회로 패턴과 상기 제3 내층 회로 패턴 사이에 위치하는 상기 제1 캐비티에 배치되는 제1 절연재료 충진부 및 상기 제 3수동소자 회로 패턴과 상기 제2내층 회로 패턴 사이에 위치하는 상기 제2 캐비티에 배치되는 제2 절연재료 충진부를 포함하는 인쇄회로기판.
청구항 1에 있어서,
상기 장공홀은,
상기 코어 기판의 일면으로부터 타면 측으로 형성되거나, 상기 코어 기판의 타면 측으로부터 일면 측으로 형성되는 인쇄회로기판.
청구항 2에 있어서,
상기 장공홀은,
상기 코어 기판의 두께보다 작은 깊이를 가지며 상기 코어 기판의 일면 또는 타면에 형성되는 인쇄회로기판.
삭제
청구항 1에 있어서,
상기 수직 회로패턴은,
2개의 접지 회로패턴을 포함하는 인쇄회로기판.
청구항 5에 있어서,
상기 수직 회로패턴은,
상기 2개의 접지 회로패턴을 포함하는 5개의 회로패턴으로 형성되는 인쇄회로기판.
삭제
청구항 1에 있어서,
상기 절연재료 충진부는,
고유전율의 잉크(ink) 또는 페이스트(paste)로 형성되는 인쇄회로기판.
청구항 1에 있어서,
상기 수동소자는,
캐패시터(capacitor)인 인쇄회로기판.
청구항 1에 있어서,
상기 코어 기판을 관통하는 관통 회로;
를 더 포함하는 인쇄회로기판.