CN105161300B - 多层陶瓷电容器及其上安装有多层陶瓷电容器的板 - Google Patents
多层陶瓷电容器及其上安装有多层陶瓷电容器的板 Download PDFInfo
- Publication number
- CN105161300B CN105161300B CN201410403772.XA CN201410403772A CN105161300B CN 105161300 B CN105161300 B CN 105161300B CN 201410403772 A CN201410403772 A CN 201410403772A CN 105161300 B CN105161300 B CN 105161300B
- Authority
- CN
- China
- Prior art keywords
- electrode
- leader
- outer electrode
- dummy electrodes
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 86
- 239000000919 ceramic Substances 0.000 claims abstract description 71
- 230000005611 electricity Effects 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 208000037656 Respiratory Sounds Diseases 0.000 description 6
- 229910002113 barium titanate Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052573 porcelain Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000005534 acoustic noise Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
一种多层陶瓷电容器，该多层陶瓷电容器可包括：陶瓷体、第一内部电极以及第二内部电极，所述第一内部电极与第一端面和第二端面相隔预定距离，并包括彼此间隔并暴露于第一主表面的第一导引部分和第二导引部分；所述第二内部电极与第一端面和第二端面相隔预定距离，并包括位于第一导引部分和第二导引部分之间并暴露于第一主表面的第三导引部分。陶瓷体还包括第一虚拟电极和第二虚拟电极，第一虚拟电极设置在其上设置有第一内部电极的介电层上，第二虚拟电极设置在其上设置有第二内部电极的介电层上。
Description
对相关申请的交叉引用
本申请要求2014年5月28日提交至韩国知识产权局的韩国专利申请号为10-2014-0064328的权益，该申请的内容通过引用结合至此。
技术领域
本发明涉及多层陶瓷电容器和其上安装有多层陶瓷电容器的板。
背景技术
当多层陶瓷电容器中的等效串联电感(ESL)增加时，电子产品的性能会下降。此外，由于高电容电子器件越来越小型化，电子产品性能的下降程度随着ESL的增加而相对增加。
多层陶瓷电容器在高频电路中被有效地用作去耦电容，例如，高频电路是大规模集成(LSI)体系中的供电电路等。此外，除去耦电容外，多层陶瓷电容器被用作电磁干扰(EMI)过滤器。在这种情况下，多层陶瓷电容器需具有低的ESL，以消除和降低高频噪声。
外部电容之间的间距越小，越有利于降低ESL。原因是外部电容之间的间距越小，电容器中的电流路径越短。
[相关领域文件]
(专利文件1)韩国专利公开号2008-0110180。
发明内容
本发明的一个示例性实施方式可提供一种能够降低等效串联电感(ESL)并防止产生裂纹的多层陶瓷电容器，以及具有该多层陶瓷电容器的板。
根据本发明的一个示例性实施方式，多层陶瓷电容器可以包括：陶瓷体，该陶瓷体包括介电层，并具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端面和第二端面；第一内部电极和第二内部电极，所述第一内部电极和所述第二内部电极设置于陶瓷体中，其中每个第一内部电极与第一端面和第二端面相隔预定距离，并包括沿着陶瓷体的长度方向互相间隔并暴露于第一主表面的第一导引部分和第二导引部分，并且其中，每个第二内部电极与第一端面和第二端面相隔预定距离，且所述第二内部电极包括位于第一导引部分和第二导引部分之间并暴露于第一主表面的第三导引部分；以及第一外部电极、第二外部电极和第三外部电极，该第一外部电极、第二外部电极和第三外部电极设置于陶瓷体的第一主表面上，第一外部电极和第二外部电极连接至第一内部电极，第三外部电极连接至第二内部电极，其中陶瓷体还包括第一虚拟电极和第二虚拟电极，每个第一虚拟电极设置于其上设置有第一内部电极的介电层上，并连接至第三外部电极，每个第二虚拟电极设置于其上设置有第二内部电极的介电层上，并连接至第一外部电极和第二外部电极中的至少一者。
附图说明
通过下述结合附图所做的具体描述，本发明的上述以及其它方面的特征和优点会被更清楚的理解，在这些附图中：
图1为根据本发明的一个示例性实施方式显示多层陶瓷电容器的立体图；
图2为图1所示多层陶瓷电容器的陶瓷体的爆炸立体图；
图3A和图3B为显示图1所示多层陶瓷电容器的第一内部电极、第二内部电极和虚拟电极的平面图；
图4为根据本发明的另一个示例性实施方式显示多层陶瓷电容器的立体图；
图5A和图5B为显示图4所示多层陶瓷电容器的第一内部电极、第二内部电极和虚拟电极的平面图；
图6为根据本发明的另一个示例性实施方式显示多层陶瓷电容器的立体图；
图7A和图7B为显示图6所示多层陶瓷电容器的第一内部电极、第二内部电极和虚拟电极的平面图；
图8为根据本发明的另一个示例性实施方式显示多层陶瓷电容器的立体图；
图9为图8所示多层陶瓷电容器的陶瓷体的爆炸立体图；
图10为显示图1所示多层陶瓷电容器安装在印刷电路板上时的状态的立体图；以及
图11为显示图8所示多层陶瓷电容器安装在印刷电路板上时的状态的立体图。
具体实施方式
下面，将参考附图对本发明的示例性实施方式进行详细描述。
但是，本发明可以用许多不同的形式来举例说明，不应该理解为局限于本说明书中描述的特定实施方式。更确切地说，这些实施方式的目的是为了使本发明全面且彻底，并将本发明的范围充分地展示给本领域技术人员。
在附图中，元件的形状和尺寸可能为了清楚起见被夸大，相同的附图标记在全文中表示相同或相似的元件。
多层陶瓷电容器
图1为根据本发明的一个示例性实施方式显示多层陶瓷电容器的立体图，图2为图1所示的多层陶瓷电容器的陶瓷体的爆炸立体图。
参考图1，在根据本发明的该示例性实施方式的多层陶瓷电容器1中，“长度方向”指的是图1中的“L”方向，“宽度方向”指的是图1中的“W”方向，“厚度方向”指的是图1中的“T”方向。
在示例性实施方式中，陶瓷体10可以具有彼此相对的第一主表面S1和第二主表面S2、彼此相对的第一侧表面S5和第二侧表面S6以及彼此相对的第一端面S3和第二端面S4。
参考图2，陶瓷体10包括介电层11、彼此相对设置的第一内部电极21
和第二内部电极22，介电层11中的至少一个设置于第一内部电极21和第二内部电极22之间。
举例来说，形成介电层11的材料可以是钛酸钡(BaTiO3)粉末，但是，只要可以获得足够的电容，材料就不限于钛酸钡粉末。
除了粉末，如钛酸钡(BaTiO3)粉末等，形成介电层11的材料还可以根据预期用途而含有各种陶瓷添加剂，有机溶剂，增塑剂，粘合剂，分散剂等。
举例来说，介电层11的厚度可以是3μm或更少，但是不特别局限于该厚度。
第一内部电极21和第二内部电极22可以以在它们之间设置有至少一个介电层11的方式而交替堆叠。
第一内部电极21和第二内部电极22可包括电容部分和导引部分，电容部分与相邻内部电极重叠以助于形成电容，导引部分从电容部分的一部分延伸以引出到陶瓷体10的外面。
举例来说，沿着陶瓷体10的长度(L)方向，导引部分的长度可以短于电容部分的内部电极的长度，但是不局限于此。
第一内部电极21可以具有沿着陶瓷体10的长度(L)方向相互间隔且25暴露于第一主表面S1的第一导引部分21a和第二导引部分21b。
第一内部电极21还可以具有第四导引部分21a’和第五导引部分21b’，第四导引部分21a’和第五导引部分21b’暴露于第二主表面S2以分别与暴露于第一主表面S1的第一导引部分21a和第二导引部分21b对称，但是不局限于此。
此外，第一内部电极21还可以与第一端面S3和第二端面S4相隔预定距离。
同时，第二内部电极22可以具有位于第一导引部分21a和第二导引部分21b之间并暴露于第一主表面S1的第三导引部分22a。
第二内部电极22还可以具有第六导引部分22a’，第六导引部分22a’暴露于第二主表面S2，以与暴露于第一主表面S1的第三导引部分22a对称，但是不局限于此。
此外，第二内部电极22可以与第一端面S3和第二端面S4相隔预定距离。
对形成第一内部电极21和第二内部电极22的材料没有特别限制。例如，第一内部电极21和第二内部电极22可以形成为含有由贵金属材料如钯(Pd)，钯-银(Pd-Ag)合金，或者像镍(Ni)和铜(Cu)中的至少一者形成的导电金属。
一般而言，在向多层陶瓷电子器件的设置在陶瓷体长度方向上彼此相对的端面上的外部电极施加交流电流(AC)时，由于电流路径相对较长，可能会增加电流环尺寸，增加感应磁场的强度，导致电感增加。
为解决该问题，根据本发明的示例性实施方式，第一外部电极31、第二外部电极32和第三外部电极33可以设置在陶瓷体10的第一主表面S1上，以使电流路径变短。
此外，第四外部电极34、第五外部电极35和第六外部电极36可以进一步设置在与第一主表面S1相对的第二主表面S2上。但是，本发明不局限于此。
第一外部电极31、第二外部电极32、第三外部电极33、第四外部电极34、第五外部电极35和第六外部电极36可以延伸至陶瓷体10的第一侧表面S5和第二侧表面S6的部分上。
在这种情况下，减小了第一外部电极31、第二外部电极32、第三外部电极33、第四外部电极34、第五外部电极35和第六外部电极36之间的长度。因此，电流路径缩短，导致电流环和电感减小。
如上所述，第一外部电极31、第二外部电极32、第三外部电极33、第四外部电极34、第五外部电极35和第六外部电极36可以设置在陶瓷体10的沿厚度(T)方向彼此相对的主表面S1和S2上，并可以电连接至第一内部电极21和第二内部电极22以形成电容。
第一外部电极31和第二外部电极32可以分别连接至第一内部电极21的第一导引部分21a和第二导引部分21b，第三外部电极33可以连接至第二内部电极22的第三导引部分22a。
第四外部电极34和第五外部电极35可以分别连接至第一内部电极21的第四导引部分21a’和第五导引部分21b’，第六外部电极36可以连接至第二内部电极22的第六导引部分22a’。但是，本发明不局限于此。
第一外部电极31、第二外部电极32、第三外部电极33、第四外部电极34、第五外部电极35和第六外部电极36可由与形成第一内部电极21和第二内部电极22的导电材料相同的导电材料形成，但是不局限于此。举例来说，第一外部电极31、第二外部电极32、第三外部电极33、第四外部电极34，第五外部电极35和第六外部电极36可以由铜(Cu)、银(Ag)、镍(Ni)等形成。
第一外部电极31、第二外部电极32、第三外部电极33、第四外部电极34、第五外部电极35和第六外部电极36可以通过涂敷由导电金属粉末中添加玻璃胶而制成的导电膏，并烧结所涂敷的导电膏来形成。
同时，根据本发明的示例性实施方式，可以在其上设置有第一内部电极21和第二内部电极22的介电层上形成虚拟电极(dummy electrode)。
虚拟电极不与第一内部电极21和第二内部电极22接触，并且不参与形成电容。为了不参与形成电容，虚拟电极不能与第一内部电极21和第二内部电极22的电容部分重叠。
虚拟电极不参与形成电容，但是可以暴露于陶瓷体10的外面，以防止产生裂纹。
暴露于第一主表面S1的第一虚拟电极25a可以设置在其上设置有第一内部电极21的介电层上，暴露于第一主表面S1的第二虚拟电极25b可以设置在其上设置有第二内部电极22的介电层上。
暴露于第一主表面S1的第三虚拟电极25c可以进一步设置在其上设置有第二内部电极22的介电层上。
第一虚拟电极25a可以设置在与第三导引部分22a相对应的位置，由此连接至第三外部电极33。
暴露于第二主表面S2的第四虚拟电极25a’可以设置为与暴露于第一主表面S1的第一虚拟电极25a相对称，由此连接至第六外部电极36。但是，本发明不局限于此。
第二虚拟电极25b可以设置在与第一导引部分21a或第二导引部分21b相对应的位置，由此连接至第一外部电极31和第二外部电极32中的至少一个。
在第二虚拟电极25b和第三虚拟电极25c均设置的情况下，第二虚拟电极25b和第三虚拟电极25c分别设置在与第一导引部分21a和第二导引部分21b相对应的位置，由此分别连接至第一外部电极31和第二外部电极32。
暴露于第二主表面S2的第五虚拟电极25b’和第六虚拟电极25c’可以进一步设置为分别与暴露于第一主表面S1的第二虚拟电极25b和第三虚拟电极25c相对称，由此分别连接至第四外部电极34和第五外部电极35。但是，本发明不局限于此。
图3A和图3B为显示图1所示多层陶瓷电容器的第一内部电极、第二内部电极和虚拟电极的平面图。
参考图3A，在根据本发明的示例性实施方式的多层陶瓷电容器中，当第一导引部分21a在陶瓷体10的厚度(T)方向上的长度定义为A，第一虚拟电极25a在陶瓷体10的厚度(T)方向上的长度定义为B时，B/A可以满足0.10≤B/A≤0.81。
尽管图3A中的A表示第一导引部分21a在陶瓷体的厚度(T)方向上的长度，但是A不局限于此。也就是说，第二导引部分21b、第四导引部分21a’或第五导引部分21b’在陶瓷体的厚度(T)方向上的长度也可以定义为A。
此外，尽管图3A中的B表示第一虚拟电极25a在陶瓷体的厚度(T)方向上的长度，但是B不局限于此。也就是说，第四虚拟电极25a’在陶瓷体的厚度(T)方向上的长度也可以定义为B。
参考图3B，在根据本发明的示例性实施方式的多层陶瓷电容器中，当第三导引部分22a在陶瓷体10的厚度(T)方向上的长度定义为A，第二虚拟电极25b在陶瓷体10的厚度(T)方向上的长度定义为B时，B/A可以满足0.10≤B/A≤0.81。
尽管图3B中的A表示第三导引部分22a在陶瓷体的厚度(T)方向上的长度，但是A不局限于此。也就是说，第六导引部分22a’在陶瓷体10的厚度(T)方向上的长度也可以定义为A。
此外，尽管图3B中的B表示第二虚拟电极25b在陶瓷体的厚度(T)方向上的长度，但是B不局限于此。也就是说，第三虚拟电极25c、第五虚拟电极25b’或第六虚拟电极在25c’陶瓷体的厚度(T)方向上的长度也可以定义为B。
通过将B/A，即虚拟电极在陶瓷体的厚度(T)方向上的长度和导引部分在陶瓷体的厚度(T)方向上的长度的比值调整为满足0.10≤B/A≤0.81，可以极大地减少裂纹的产生，并防止出现短路缺陷。
图4为根据本发明的另一个示例性实施方式显示多层陶瓷电容器的立体图，图5A和图5B为显示图4所示多层陶瓷电容器的第一内部电极、第二内部电极和虚拟电极的平面图。
在此，由于本示例性实施方式中的陶瓷体的结构与上一个示例性实施方式中的陶瓷体的结构相同，所以不再做详细描述。
参考图4，第一外部电极31、第二外部电极32和第三外部电极33可只设置于陶瓷体10的第一主表面S1。第一外部电极31、第二外部电极32和第三外部电极33可以延伸至陶瓷体10的第一侧表面S5和第二侧表面S6的部分上。
参考图5A，第一内部电极21可以具有第一导引部分21a和第二导引部分21b，第一导引部分21a和第二导引部分21b暴露于第一主表面S1，并且与第二主表面S2相隔预定距离，同时没有导引部分暴露于第二主表面S2。
此外，可设置暴露于第一主表面S1的第一虚拟电极25a，但是可不设置暴露于第二主表面S2的虚拟电极。
参考图5B，第二内部电极22可以具有第三导引部分22a，第三导引部分22a暴露于第一主表面S1，并且与第二主表面S2相隔预定距离，同时没有导引部分暴露于第二主表面S2。
此外，可设置暴露于第一主表面S1的第二虚拟电极25b和第三虚拟电极25c，但是可不设置暴露于第二主表面S2的虚拟电极。
第一导引部分21a和第二虚拟电极25b可以连接至第一外部电极31，第二导引部分21b和第三虚拟电极25c可以连接至第二外部电极32，第三导引部分22a和第一虚拟电极25a可以连接至第三外部电极33。
图6为根据本发明的另一个示例性实施方式显示多层陶瓷电容器的立体图，图7A和图7B为显示图6所示多层陶瓷电容器的第一内部电极、第二内部电极和虚拟电极的平面图。
参考图6，第一外部电极31，第二外部电极32和第三外部电极33可只设置在陶瓷体10的第一主表面S1上，绝缘部件40可设置于陶瓷体10的第二主表面S2上。
第一外部电极31，第二外部电极32和第三外部电极33可以延伸至陶瓷体10的第一侧表面S5和第二侧表面S6的部分上。
参考图7A，第一内部电极21可以具有暴露于第一主表面S1的第一导引部分21a和第二导引部分21b，但是不具有暴露于第二主表面S2的导引部分，第一内部电极21的电容部分可以暴露于第二主表面S2。
此外，可设置暴露于第一主表面S1的第一虚拟电极25a，但是可不设置暴露于第二主表面S2的虚拟电极。
参考图7B，第二内部电极22可以具有暴露于第一主表面S1的第三导引部分22a，但是不具有暴露于第二主表面S2的导引部分，第二内部电极22的电容部分可以暴露于第二主表面S2。
此外，可设置暴露于第一主表面S1的第二虚拟电极25b和第三虚拟电极25c，但不设置暴露于第二主表面S2的虚拟电极。
第一导引部分21a和第二虚拟电极25b可以连接至第一外部电极31，第二导引部分21b和第三虚拟电极25c可以连接至第二外部电极32，第三导引部分22a和第一虚拟电极25a可以连接至第三外部电极33。
为防止短路，绝缘部件40可以设置于第二主表面S2上，第一内部电极21和第二内部电极22的电容部分暴露于该第二主表面S2。
图8为根据本发明的一个示例性实施方式显示多层陶瓷电容器的立体图，图9为图8所示多层陶瓷电容器的陶瓷体的爆炸立体图。
参考图8和图9，根据本发明的该实施方式，提供了多层陶瓷电容器100，其包括：陶瓷体110，陶瓷体110包括介电层111，并具有彼此相对的第一主表面S1和第二主表面S2、彼此相对的第一侧表面S5和第二侧表面S6以及彼此相对的第一端面S3和第二端面S4；设置于陶瓷体110中的第一内部电极121和第二内部电极122，其中每个第一内部电极121与第一端面S3和第二端面S4相隔预定距离，并包括沿着陶瓷体110的长度(L)方向互相隔开并暴露于第一侧表面S5的第一导引部分121a和第二导引部分121b，以及沿着陶瓷体110的长度(L)方向相互间隔并暴露于第二侧表面S6的第四导引部分121a’和第五导引部分121b’，并且其中每个第二内部电极122与第一端面S3和第二端面S4相隔预定距离，并包括位于第一导引部分121a和第二导引部分121b之间并暴露于第一侧表面S5的第三导引部分122a；位于第四导引部分121a’和第五导引部分121b’之间并暴露于第二侧表面S6的第六导引部分122a’；设置于第一侧表面S5上并分别连接于第一导引部分121a，第二导引部分121b和第三导引部分122a的第一外部电极131，第二外部电极132和第三外部电极133；以及设置于第二侧表面S6上并分别连接至第四导引部分121a’，第五导引部分121b’和第六导引部分122a’的第四外部电极134，第五外部电极135和第六外部电极136，其中陶瓷体还包括第一虚拟电极125a和第二虚拟电极125b，每个第一虚拟电极125a设置于其上设置有第一内部电极121的介电层上，并连接至第三外部电极133，每个第二虚拟电极125b设置于其上设置有第二内部电极122的介电层上，并连接至第一外部电极131和第二外部电极132中的至少一个。
每个第三虚拟电极125c可以进一步设置于其上设置有第二内部电极122的介电层上。
在设置有第二虚拟电极125b和第三虚拟电极125c的情况下，第二虚拟电极125b和第三虚拟电极125c分别设置在与第一导引部分121a和第二导引部分121b相对应的位置，由此分别连接至第一外部电极131和第二外部电极132。
第一虚拟电极125a可以暴露于第一侧表面S5，还可以设置暴露于第二侧表面S6的第四虚拟电极125a’，第四虚拟电极125a’与第一虚拟电极125a相对称，由此连接至第六外部电极136。但是，本发明不局限于此。
在第二虚拟电极125b和第三虚拟电极125c暴露于第一侧表面S5的情况下，还可以设置暴露于第二侧表面S6的第五虚拟电极125b’和第六虚拟电极125c’，第五虚拟电极125b’和第六虚拟电极125c’分别与第二虚拟电极125b和第三虚拟电极125c相对称，由此分别连接至第四外部电极134和第五外部电极135。但是，本发明不局限于此。
第一外部电极131、第二外部电极132、第三外部电极133、第四外部电极134、第五外部电极135和第六外部电极136可以延伸至陶瓷体110的第一主表面S1和第二主表面S2的部分上。
在根据本发明的示例性实施方式的多层陶瓷电容器100中，当第一导引部分121a、第二导引部分121b、第三导引部分122a、第四导引部分121a’、第五导引部分121b’和第六导引部分122a’在陶瓷体110的宽度(W)方向上的长度定义为A，第一虚拟电极125a、第二虚拟电极125b、第三虚拟电极125c、第四虚拟电极125a'、第五虚拟电极125b'和第六虚拟电极125c'在陶瓷体110的宽度(W)方向上的长度定义为B时，A/B可以满足0.10≤B/A≤0.81。
通过将B/A，即虚拟电极在陶瓷体的宽度(W)方向上的长度和导引部分在陶瓷体的宽度(W)方向上的长度的比值调整为满足0.10≤B/A≤0.81，可以极大地减少裂纹的产生，并防止出现短路缺陷。
根据本发明的该实施方式的多层陶瓷电容器的特征与根据本发明的上一个实施方式的多层陶瓷电容器的特征相同，因此在此省略对这些特征的详细描述。
下面的表1显示了在改变B/A，即虚拟电极的长度和导引部分的长度的比值时测量裂纹产生率和短路发生率所获得的结果。
[表1]
参考表1可以发现，在B/A满足0.10≤B/A≤0.81的发明实施例4至23中，裂纹产生率极大地降低，短路发生率也较低。
具有多层陶瓷电容器的板
图10为显示图1所示多层陶瓷电容器安装在印刷电路板上时的状态的立体图，图11为显示图8所示多层陶瓷电容器安装在印刷电路板上时的状态的立体图。
参考图10，具有根据本发明的一个示例性实施方式提供的多层陶瓷电容器1的板1000包括印刷电路板1100，多层陶瓷电容器1安装在印刷电路板1100上，第一电极片(electrode pad)1210、第二电极片1220和第三电极片1230形成在印刷电路板1100上并互相间隔。
在这种情况下，多层陶瓷电容器1可以通过焊料1300电连接至印刷电路板1100，其中第一外部电极31，第二外部电极32和第三外部电极33定位成分别与第一电极片1210，第二电极片1220和第三电极片1230接触。
在这里，多层陶瓷电容器1的第一内部电极21和第二内部电极22可以设置为垂直于印刷电路板1100。相应地，电流可以在没有单独电流路径的情况下通过第一外部电极31，第二外部电极32和第三外部电极33直接从印刷电路板1100的第一电极片1210，第二电极片1220和第三电极片1230流至第一内部电极21和第二内部电极22。
因此，安装在印刷电路板1100上的多层陶瓷电容器的ESL被降低了，并且ESL可以随着堆叠的内部电极的数量的增加而进一步降低。
参考图11，具有根据本发明的另一个示例性实施方式提供的多层陶瓷电容器100的板2000包括印刷电路板2100，多层陶瓷电容器100安装在印刷电路板2100上，第一电极片2210，第二电极片2220和第三电极片2230形成在印刷电路板2100上并互相间隔。
在这种情况下，多层陶瓷电容器100可以通过焊料2300电连接至印刷电路板2100，其中第一外部电极131，第二外部电极132，第三外部电极133，第四外部电极134，第五外部电极135和第六外部电极136定位成分别与第一电极片2210，第二电极片2220和第三电极片2230接触。
在这里，多层陶瓷电容器100的第一内部电极121和第二内部电极122可以设置为平行于印刷电路板1100。
在这里，在根据本发明的该示例性实施方式的多层陶瓷电容器100中，由于第一外部电极131、第二外部电极132、第三外部电极133、第四外部电极134、第五外部电极135和第六外部电极136沿着陶瓷体110的宽度(W)方向形成在陶瓷体110的第一侧表面S5和第二侧表面S6上，可以极大地减少收缩位移和膨胀位移，由此进一步降低声学噪声。
根据本发明的该实施方式的板的特征与根据图10所示的示例性实施方式的板的特征相同，因此在此省略对这些特征的详细描述。
如上所述，在根据本发明的该实施方式的多层陶瓷电容器中，由于外部电极之间的间距减小，可以获得低的ESL。此外，可以设置虚拟电极以极大地减少裂纹的产生。
尽管上面显示并描述了示例性实施方式，对于本领域技术人员来说，很显然，可以在不偏离由权利要求所限定的本发明的精神和范围的情况下做出修改和变动。
Claims (18)
1.一种多层陶瓷电容器，该多层陶瓷电容器包括：
陶瓷体，该陶瓷体包括介电层，并具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端面和第二端面；
第一内部电极和第二内部电极,该第一内部电极和第二内部电极设置在所述陶瓷体中，其中，所述第一内部电极与所述第一端面和所述第二端面相隔预定距离，且所述第一内部电极包括沿着所述陶瓷体的长度方向互相间隔并暴露于所述第一主表面的第一导引部分和第二导引部分，并且其中，所述第二内部电极与所述第一端面和所述第二端面相隔预定距离，且所述第二内部电极包括位于所述第一导引部分和所述第二导引部分之间并暴露于所述第一主表面的第三导引部分；以及
第一外部电极、第二外部电极和第三外部电极，该第一外部电极、第二外部电极和第三外部电极设置于所述陶瓷体的所述第一主表面上，所述第一外部电极和所述第二外部电极连接至所述第一内部电极，且所述第三外部电极连接至所述第二内部电极，
其中，所述陶瓷体还包括第一虚拟电极和第二虚拟电极，所述第一虚拟电极设置于其上设置有所述第一内部电极的介电层上，并连接于所述第三外部电极，且所述第二虚拟电极设置于其上设置有所述第二内部电极的介电层上，并连接至所述第一外部电极和所述第二外部电极中的至少一者。
2.根据权利要求1所述的多层陶瓷电容器，该多层陶瓷电容器还包括第三虚拟电极，该第三虚拟电极设置在其上设置有所述第二内部电极的介电层上，并且
其中所述第二虚拟电极和所述第三虚拟电极分别连接至所述第一外部电极和所述第二外部电极。
3.根据权利要求1所述的多层陶瓷电容器，其中所述第一虚拟电极设置在与所述第三导引部分相对应的位置，并且
所述第二虚拟电极设置在与所述第一导引部分或所述第二导引部分相对应的位置。
4.根据权利要求1所述的多层陶瓷电容器，其中当所述第一导引部分、第二导引部分或第三导引部分在所述陶瓷体的厚度方向上的长度定义为A且所述第一虚拟电极或第二虚拟电极在所述陶瓷体的厚度方向上的长度定义为B时，B/A满足0.10≤B/A≤0.81。
5.根据权利要求1所述的多层陶瓷电容器，其中所述第一内部电极和所述第二内部电极与所述第二主表面相隔预定距离。
6.根据权利要求1所述的多层陶瓷电容器，其中所述第一内部电极和所述第二内部电极的电容部分暴露于所述第二主表面，并且
在所述第二主表面上设置有绝缘部件。
7.根据权利要求1所述的多层陶瓷电容器，该多层陶瓷电容器还包括：
第四导引部分和第五导引部分，所述第四导引部分和所述第五导引部分暴露于所述第二主表面以分别与暴露于所述第一主表面的所述第一导引部分和所述第二导引部分相对称；以及
第四外部电极和第五外部电极，所述第四外部电极和所述第五外部电极设置在所述第二主表面上，并分别连接至所述第四导引部分和所述第五导引部分。
8.根据权利要求7所述的多层陶瓷电容器，该多层陶瓷电容器还包括第五虚拟电极和第六虚拟电极，所述第五虚拟电极和所述第六虚拟电极设置在其上设置有所述第二内部电极的介电层上，并分别连接至所述第四外部电极和所述第五外部电极。
9.根据权利要求1所述的多层陶瓷电容器，该多层陶瓷电容器还包括：
第六导引部分，该第六导引部分暴露于所述第二主表面，以与暴露于所述第一主表面的所述第三导引部分相对称；以及
第六外部电极，该第六外部电极设置在所述第二主表面上，并连接至所述第六导引部分。
10.根据权利要求9所述的多层陶瓷电容器，该多层陶瓷电容器还包括第四虚拟电极，该第四虚拟电极设置在其上设置有所述第一内部电极的介电层上，并连接至所述第六外部电极。
11.根据权利要求1所述的多层陶瓷电容器，其中所述第一内部电极和所述第二内部电极以在所述第一内部电极和所述第二内部电极之间设置有至少一个所述介电层的方式交替堆叠。
12.根据权利要求1所述的多层陶瓷电容器，其中所述第一外部电极、第二外部电极和第三外部电极延伸至所述第一侧表面和所述第二侧表面的部分上。
13.一种具有多层陶瓷电容器的板，该板包括：
印刷电路板，在该印刷电路板上设置有第一电极片、第二电极片和第三电极片；以及
如权利要求1所述的多层陶瓷电容器，其中所述第一外部电极、第二外部电极和第三外部电极分别安装在所述第一电极片、第二电极片和第三电极片上。
14.一种多层陶瓷电容器，该多层陶瓷电容器包括：
陶瓷体，该陶瓷体包括介电层，并具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端面和第二端面；
第一内部电极和第二内部电极，该第一内部电极和第二内部电极设置在所述陶瓷体中，其中，所述第一内部电极与所述第一端面和所述第二端面相隔预定距离，且所述第一内部电极包括沿着所述陶瓷体的长度方向互相间隔并暴露于所述第一侧表面的第一导引部分和第二导引部分以及沿着所述陶瓷体的长度方向互相间隔并暴露于所述第二侧表面的第四导引部分和第五导引部分，并且其中，所述第二内部电极与所述第一端面和所述第二端面相隔预定距离，并包括位于所述第一导引部分和所述第二导引部分之间并暴露于所述第一侧表面的第三导引部分以及位于所述第四导引部分和所述第五导引部分之间并暴露于所述第二侧表面的第六导引部分；
第一外部电极、第二外部电极和第三外部电极，该第一外部电极、第二外部电极和第三外部电极设置在所述第一侧表面上并分别连接至所述第一导引部分、第二导引部分和第三导引部分；以及
第四外部电极、第五外部电极和第六外部电极，该第四外部电极、第五外部电极和第六外部电极设置在所述第二侧表面上并分别连接至所述第四导引部分、第五导引部分和所述第六导引部分，
其中所述陶瓷体还包括第一虚拟电极和第二虚拟电极，所述第一虚拟电极设置于其上设置有所述第一内部电极的介电层上，并连接至所述第三外部电极，所述第二虚拟电极设置于其上设置有所述第二内部电极的介电层上，并连接至所述第一外部电极和所述第二外部电极中的至少一者。
15.根据权利要求14所述的多层陶瓷电容器，该多层陶瓷电容器还包括第三虚拟电极，该第三虚拟电极设置在其上设置有所述第二内部电极的介电层上，
其中所述第二虚拟电极和所述第三虚拟电极分别连接至所述第一外部电极和所述第二外部电极。
16.根据权利要求14所述的多层陶瓷电容器，其中当所述第一导引部分、第二导引部分或第三导引部分在所述陶瓷体的宽度方向上的长度定义为A且所述第一虚拟电极或第二虚拟电极在所述陶瓷体的宽度方向上的长度定义为B时，B/A满足0.10≤B/A≤0.81。
17.根据权利要求14所述的多层陶瓷电容器，该多层陶瓷电容器还包括第四虚拟电极，每个所述第四虚拟电极设置在其上设置有所述第一内部电极的介电层上，并连接至所述第六外部电极。
18.根据权利要求14所述的多层陶瓷电容器，该多层陶瓷电容器还包括第五虚拟电极和第六虚拟电极，所述第五虚拟电极和所述第六虚拟电极设置在其上设置有所述第二内部电极的介电层上，并分别连接至所述第四外部电极和所述第五外部电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140064328A KR101630040B1 (ko) | 2014-05-28 | 2014-05-28 | 적층 세라믹 커패시터 및 그 실장기판 |
| KR10-2014-0064328 | 2014-05-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105161300A CN105161300A (zh) | 2015-12-16 |
| CN105161300B true CN105161300B (zh) | 2018-01-16 |
Family
ID=54702591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410403772.XA Active CN105161300B (zh) | 2014-05-28 | 2014-08-15 | 多层陶瓷电容器及其上安装有多层陶瓷电容器的板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9343236B2 (zh) |
| KR (1) | KR101630040B1 (zh) |
| CN (1) | CN105161300B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9460855B2 (en) * | 2013-10-01 | 2016-10-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
| KR102016485B1 (ko) * | 2014-07-28 | 2019-09-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| JP2017108057A (ja) * | 2015-12-11 | 2017-06-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| KR101792362B1 (ko) * | 2015-12-16 | 2017-11-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| CN108122856B (zh) * | 2016-11-29 | 2021-05-14 | 京瓷株式会社 | 半导体元件搭载基板 |
| WO2018213293A1 (en) * | 2017-05-15 | 2018-11-22 | Avx Corporation | Multilayer capacitor and circuit board containing the same |
| JP2020526041A (ja) * | 2017-06-29 | 2020-08-27 | エイブイエックス コーポレイション | 表面実装積層結合コンデンサ、およびそれを含む回路板 |
| KR102494327B1 (ko) * | 2018-08-02 | 2023-02-01 | 삼성전기주식회사 | 적층형 커패시터 |
| KR20210116697A (ko) | 2019-02-13 | 2021-09-27 | 에이브이엑스 코포레이션 | 전도성 비아들을 포함하는 다층 세라믹 커패시터 |
| KR20230072612A (ko) | 2021-11-18 | 2023-05-25 | 주식회사 아모텍 | 세라믹 커패시터 |
| KR102524878B1 (ko) | 2021-11-18 | 2023-04-24 | 주식회사 아모텍 | 세라믹 커패시터 제조방법 |
| KR20230086223A (ko) * | 2021-12-08 | 2023-06-15 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20230089377A (ko) | 2021-12-13 | 2023-06-20 | 주식회사 아모텍 | 세라믹 커패시터 및 이의 제조방법 |
| KR20230093579A (ko) | 2021-12-20 | 2023-06-27 | 주식회사 아모텍 | 세라믹 커패시터 및 이의 제조방법 |
| KR20230093577A (ko) | 2021-12-20 | 2023-06-27 | 주식회사 아모텍 | 세라믹 커패시터 및 이의 제조방법 |
| KR20230111850A (ko) | 2022-01-19 | 2023-07-26 | 주식회사 아모텍 | 세라믹 커패시터 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013008842A (ja) * | 2011-06-24 | 2013-01-10 | Tdk Corp | 積層コンデンサ |
| KR20140038911A (ko) * | 2013-09-24 | 2014-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100887108B1 (ko) | 2007-06-14 | 2009-03-04 | 삼성전기주식회사 | 저ｅｓｌ을 갖는 제어된 ｅｓｒ 적층형 칩 커패시터의구현방법 |
| KR101069989B1 (ko) | 2009-09-10 | 2011-10-04 | 삼성전기주식회사 | 적층형 칩 커패시터 및 회로 기판 장치 |
| JP5287934B2 (ja) * | 2011-06-13 | 2013-09-11 | Ｔｄｋ株式会社 | 積層コンデンサ及び積層コンデンサの製造方法 |
| KR20140064328A (ko) * | 2012-11-20 | 2014-05-28 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 제조 방법 |
| KR101422949B1 (ko) * | 2012-12-12 | 2014-07-23 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102057909B1 (ko) * | 2013-06-14 | 2019-12-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
-
2014
- 2014-05-28 KR KR1020140064328A patent/KR101630040B1/ko active IP Right Grant
- 2014-08-15 CN CN201410403772.XA patent/CN105161300B/zh active Active
- 2014-09-18 US US14/490,482 patent/US9343236B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013008842A (ja) * | 2011-06-24 | 2013-01-10 | Tdk Corp | 積層コンデンサ |
| KR20140038911A (ko) * | 2013-09-24 | 2014-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101630040B1 (ko) | 2016-06-13 |
| KR20150136819A (ko) | 2015-12-08 |
| CN105161300A (zh) | 2015-12-16 |
| US20150348711A1 (en) | 2015-12-03 |
| US9343236B2 (en) | 2016-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161300B (zh) | 多层陶瓷电容器及其上安装有多层陶瓷电容器的板 | |
| TWI544507B (zh) | 嵌入式多層陶瓷電子組件及具有該電子組件的印刷電路板 | |
| US9305704B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP5819362B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| KR102494324B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| CN104599843B (zh) | 多层陶瓷电容器和具有该多层陶瓷电容器的板 | |
| CN104810150B (zh) | 多层陶瓷电容器和其上安装有多层陶瓷电容器的板 | |
| CN104112589B (zh) | 多层陶瓷电容器及其用于安装的板 | |
| CN104299779A (zh) | 多层陶瓷电容器及其安装板 | |
| CN104637676B (zh) | 多层陶瓷电容器和其上安装有该多层陶瓷电容器的板 | |
| CN104299785B (zh) | 多层陶瓷电容器及具有多层陶瓷电容器的板 | |
| JP2014120748A (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板 | |
| CN104810153B (zh) | 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 | |
| US9524828B2 (en) | Multilayered ceramic capacitor and mounting the same | |
| CN108417391A (zh) | 电容器组件 | |
| KR102076152B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| CN109767913A (zh) | 多层电容器 | |
| CN108155008A (zh) | 多层陶瓷电子组件及具有多层陶瓷电子组件的电路板 | |
| CN104715922B (zh) | 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板 | |
| US9390859B2 (en) | Multilayer ceramic capacitor and board with the same mounted thereon | |
| CN104282436B (zh) | 多层陶瓷电容器及其制造方法以及安装电路板 | |
| JP2014229893A (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| JP5900858B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US20180019059A1 (en) | Multilayer ceramic capacitor and board having the same | |
| US9466428B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |