JP2020526041A - 表面実装積層結合コンデンサ、およびそれを含む回路板 - Google Patents

表面実装積層結合コンデンサ、およびそれを含む回路板 Download PDF

Info

Publication number
JP2020526041A
JP2020526041A JP2019572686A JP2019572686A JP2020526041A JP 2020526041 A JP2020526041 A JP 2020526041A JP 2019572686 A JP2019572686 A JP 2019572686A JP 2019572686 A JP2019572686 A JP 2019572686A JP 2020526041 A JP2020526041 A JP 2020526041A
Authority
JP
Japan
Prior art keywords
capacitor
coupling capacitor
internal electrode
circuit board
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019572686A
Other languages
English (en)
Inventor
カイン，ジェフリー
Original Assignee
エイブイエックス コーポレイション
エイブイエックス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイブイエックス コーポレイション, エイブイエックス コーポレイション filed Critical エイブイエックス コーポレイション
Publication of JP2020526041A publication Critical patent/JP2020526041A/ja
Priority to JP2023077709A priority Critical patent/JP2023100905A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本発明は、表面実装結合コンデンサ、および表面実装結合コンデンサを含む回路板を対象とする。結合コンデンサは、交互の誘電層および内部電極層の少なくとも２つのセットを含む本体を含む。結合コンデンサは、内部電極層に電気的に接続された外部端子を含み、外部端子は、結合コンデンサの上面、および結合コンデンサの上面とは反対側の、結合コンデンサの下面に形成される。【選択図】図１Ｃ

Description

関連出願の相互参照
[001]本出願は、２０１７年６月２９日の出願日を有する米国仮特許出願第６２／５２６，７４４号の出願利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
[002]積層結合コンデンサは、一般的に、複数の誘電層および内部電極層が積み重ねて配置されて構築される。製造中、積み重ねられた誘電層および内部電極層は、押圧および焼結されて、実質的に一体型のコンデンサ本体を達成する。これらのコンデンサの性能に改良を加える試みにおいて、様々な構成および設計が、誘電層および内部電極層のために用いられてきた。
[003]しかしながら、電子工業において、新しい性能基準を要する素早い変化が起こると、これらの構成は、共通して操作される。特に、様々な応用設計検討事項は、コンデンサパラメータ、および高速環境におけるコンデンサの性能を、特に、より高速かつ高密度の集積回路の観点から、再規定する必要性を作り出してきた。例えば、より大きい電流、より高密度の回路板、および費用の高騰はすべて、より優れた、およびより効率的なコンデンサの必要性を重要視することにつながっている。加えて、様々な電子コンポーネントの設計は、小型化ならびに機能性の増大に向かう一般的な業界動向によって動かされてきた。
[004]そのため、改善された動作特徴を結合コンデンサに提供する必要性が存在する。加えて、いくつかの応用はまた、回路板上により小さい占有面積を有することができる結合コンデンサを提供することにより恩恵を受ける。
[005]本発明の１つの実施形態に従って、表面実装結合コンデンサが開示される。本結合コンデンサは、交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む本体を備える。交互の誘電層および内部電極層の各セットが、第１の内部電極層および第２の内部電極層を含む。各内部電極層は、上縁と、上縁の反対側の下縁と、内部電極層の本体を画定する、上縁と下縁との間に延在する２つの側縁とを含む。本結合コンデンサは、内部電極層に電気的に接続された外部端子であって、結合コンデンサの上面、および結合コンデンサの上面の反対側の結合コンデンサの下面に形成される、外部端子を含む。コンデンサは、０．２５ｄＢ以下の挿入損を示す。
[006]本発明の別の実施形態によれば、表面実装結合コンデンサを備える回路板が開示される。表面実装結合コンデンサは、交互の誘電層および内部電極層の第１のセットと、交互の誘電層および内部電極層の第２のセットとを備える本体を備える。結合コンデンサは、結合コンデンサの上面、および結合コンデンサの上面とは反対側の、結合コンデンサの下面に外部端子をさらに備える。上面または上面とは反対側の、結合コンデンサの下面の外部端子は、回路板の表面に電気的に接続される。
[007]本発明の他の特徴および態様は、以下により詳細に記載される。
[008]当業者にとっての本発明の最良の形態を含む、本発明の完全かつ実施可能な開示は、添付の図面を参照して、本明細書の残りの部分においてより具体的に記載される。
[009]本発明に従う、１行２列のパッケージ結合コンデンサの１つの実施形態の全体的な上面および側面外側斜視図である。 [0010]図１Ａの結合コンデンサの側面外側斜視図である。 [0011]図１Ａおよび図１Ｂの結合コンデンサの前面外側斜視図である。 [0012]回路板、および本発明のパッケージ型結合コンデンサを含む集積回路パッケージの側面図である。 [0013]回路板、および先行技術の結合コンデンサを含む集積回路パッケージの側面図である。
[0014]本議論は、単に例示的な実施形態の説明にすぎず、本発明の幅広い態様を制限することを目的としないことは、当業者によって理解されるものとする。
[0015]一般的に言うと、本発明は、例えば回路板の上に実装するための表面実装積層結合コンデンサを対象とする。本表面実装積層結合コンデンサは、本体内に複数の容量性素子を含む。すなわち、本積層結合コンデンサは、単一の一体型のパッケージ内に複数の容量性素子を含む。この点に関して、本積層結合コンデンサは、交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む。交互の誘電層および内部電極層の各セットが、容量性素子を画定する。
[0016]単一の一体型のパッケージ（すなわち、単一の本体）内の容量性素子の特定の配置は、いくつかの利点を提供し得る。例えば、以下にさらに論じられるように、本発明の結合コンデンサは、表面実装コンデンサとして回路板上に搭載されてもよく、回路板上により小さい接地面積を提供し得る。ひいては、これにより回路板のサイズの低減も可能にすることができる。
[0017]図２に移ると、結合コンデンサ４０８は、上部表面および下部表面を有する基板（例えば、絶縁層）を含む回路板４０６上に搭載（例えば、表面実装）されてもよい。回路板４０６は、その中に画定される複数の電流経路（図示せず）を有する。結合コンデンサ４０８の外部端子は、回路板４０６の既定の電流経路とそれぞれ電気通信状態にある。加えて、結合コンデンサ４０８の外部端子は、一般的なはんだ技法など、当該技術分野において一般的に知られている任意の方法を使用して、回路板４０６に物理的に接続されてもよい。
[0018]図２に例証されるように、集積回路パッケージ４０２もまた、回路板４０６上に設けられてもよい。集積回路パッケージ４０２は、ボールグリッドアレイ４０４を使用して回路板４０６に接続されてもよい。回路板は、プロセッサ４００をさらに備えてもよい。プロセッサ４００は、同様にボールグリッドアレイ４１２を使用して、集積回路パッケージ４０２に接続されてもよい。
[0019]一般に、ボールグリッドアレイ４０４は、特定のピッチを有するように構成されてもよい。当該技術分野において一般的に知られているように、ピッチは、中心同士間の公称距離を意味している（中心間間隔とも呼ばれる）。ボールグリッドアレイ４０４および結合コンデンサ４０８の外部端子同士のピッチは、特定の回路板構成によって決定付けられ得る。１つの方向（すなわち、ｘまたはｙ方向）における外部端子同士のピッチは、他の方向（すなわち、それぞれｙまたはｘ方向）における隣接する外部端子同士のピッチと同じであってもよい。すなわち、任意の２つの隣接する外部端子同士のピッチは、任意の他の２つの隣接する外部端子同士のピッチと実質的に同じであってもよい。
[0020]ピッチは、約０．１ｍｍ以上、例えば約０．２ｍｍ以上、例えば約０．３ｍｍ以上、例えば約０．４ｍｍ以上、例えば約０．５ｍｍ以上、例えば約０．６ｍｍ以上、例えば約０．７ｍｍ以上、例えば約０．８ｍｍ以上、例えば約０．９ｍｍ以上、例えば約１．０ｍ以上、であってもよい。ピッチは、約２．０ｍｍ以下、例えば約１．５ｍｍ以下、例えば約１．４ｍｍ以下、例えば約１．３ｍｍ以下、例えば約１．２ｍｍ以下、例えば約１．１ｍｍ以下、例えば約１．０ｍｍ以下、であってもよい。例えば、ピッチは、約０．２ｍｍ、約０．４ｍｍ、約０．６ｍｍ、約０．８ｍｍ、約１．０ｍｍ、約１．２ｍｍなどであってもよい。特に、ピッチは、０．６ｍｍ、０．８ｍｍ、または１．０ｍｍであってもよい。１つの実施形態において、ピッチは、約０．６ｍｍ、例えば０．６ｍｍ＋／−１０％、例えば＋／−５％、例えば＋／−２％、例えば＋／−１％、であってもよい。別の実施形態において、ピッチは、約０．８ｍｍ、例えば０．８ｍｍ＋／−１０％、例えば＋／−５％、例えば＋／−２％、例えば＋／−１％、であってもよい。さらなる実施形態において、ピッチは、約１ｍｍ、例えば１ｍｍ＋／−１０％、例えば＋／−５％、例えば＋／−２％、例えば＋／−１％、であってもよい。
[0021]同様の方法で、結合コンデンサ４０８の外部端子同士のピッチも、ボールグリッドアレイ４０４のピッチと同じピッチであってもよい。例えば、外部端子は、ボールグリッドアレイ、特に周囲のボールグリッドアレイによって典型的に用いられるように接触を行うために設けられてもよい。この点に関して、外部端子のピッチは、周囲のボールグリッドアレイのピッチと同じであってもよい。すなわち、ピッチは、周囲のボールグリッドアレイのピッチの１０％以内、例えば５％以内、例えば２％以内、例えば１％以内、例えば０．５％以内、例えば０．１％以内、であってもよい。
[0022]加えて、ボールグリッドアレイのように、外部端子は、行および／または列で設けられてもよい。すなわち、外部端子は、それらが少なくとも１つの行および少なくとも２つの列内に存在するように設けられてもよい。例えば、外部端子は、少なくとも２つの行、例えば少なくとも３つの行、例えば少なくとも４つの行内に存在してもよい。加えて、外部端子は、少なくとも２つの列、例えば少なくとも３つの列、例えば少なくとも４つの列内に存在してもよい。行および列の数は、交互の誘電層および内部電極層の異なるセットの数によって決定付けられ得る。
[0023]加えて、ボールグリッドアレイ４１２は、ボールグリッドアレイ４０４に関して上で言及したようなピッチを有することになる。１つの実施形態において、ボールグリッドアレイ４１２のピッチは、ボールグリッドアレイ４０４および結合コンデンサ４０８の外部端子同士のピッチ未満であってもよい。ボールグリッドアレイ４１２のためのいくつかの共通ピッチは、０．１ｍｍおよび０．２ｍｍを含む。
[0024]加えて、集積回路パッケージ４０２もまた、本明細書内で規定されるような結合コンデンサ４０８を使用して回路板４０６に接続されてもよい。この点に関して、結合コンデンサ４０８の内部電極層は、それらが回路板４０６および集積回路パッケージ４０２の水平平面に直交するように位置付けられ得る。言い換えると、結合コンデンサ４０８の内部電極層は、それらが回路板４０６と実質的に非平行であるように位置付けられ得る。例えば、結合コンデンサ４０８は、結合コンデンサ４０８が集積回路パッケージ４０２と回路板４０６との間に「挟まれる」ように、これらの２つの構成要素の間に位置付けられ得る。この点に関して、結合コンデンサ４０８は、集積回路パッケージ４０２および回路板４０６に直接接続される。例えば、結合コンデンサ４０８は、一般的なはんだ技法などの当該技術分野において一般的に知られている任意の方法を使用して、回路板４０６および／または回路パッケージ４０２に物理的に接続され得る。
[0025]前述の配置で結合コンデンサを用いることにより、結合コンデンサ４０８は、元々のボールグリッドアレイ４０４の一部の除去を可能にし得る。しかしながら、結合コンデンサ４０８は、図２に例証されるように、依然としてボールグリッドアレイ４０４に囲まれ得る。
[0026]一方、先行技術の回路板５０６は、図３に例証される。回路板５０６は、プロセッサ５００、集積回路パッケージ５０２、ならびにボールグリッドアレイ５０４および５１２を含む。しかしながら、図２の結合コンデンサ４０８のような単一の一体型のコンデンサパッケージを用いるのではなく、図３の回路板５０６は、複数の個別のセラミックコンデンサ５０８を用いる。加えて、積層セラミックコンデンサ５０８は、回路板５０６上のどこかに位置付けられ、また、ビア５１４を介してプロセッサ５００および集積回路パッケージ５０２に接続される。
[0027]しかしながら、本明細書において言及されている理由のために、単一の一体型のコンデンサを用いるこの構成は、個別の複数のセラミックコンデンサを用いる回路板と比較して、様々な利点および利益を可能にし得る。
[0028]一般に、結合コンデンサは、ＡＣ信号を通過させ、すなわちＡＣ信号が伝送され、その一方でＤＣ信号を概ね阻止するために用いられ得る。すなわち結合コンデンサは、低周波数信号を阻止し、かつ、高周波数信号を伝送するために用いられ得る。一般に、結合コンデンサは、ＤＣ信号を阻止することができる低い周波数で概ね大きいインピーダンス／抵抗を有し得る。それとは逆に、結合コンデンサは、ＡＣ信号を伝送することができる高い周波数で概ね小さいインピーダンス／抵抗を有し得る。
[0029]本発明の結合コンデンサおよび構成の１つの注目すべき利点は、本明細書において説明されている回路板内に用いられると、プロセッサから結合コンデンサまでの電気的な長さが実質的に短縮されることである。例えば、図２に例証されるように、プロセッサ４００から結合コンデンサ４０８までの距離は、図３におけるプロセッサ５００とコンデンサ５０８の間の距離より実質的に短い。このような方法で結合コンデンサを置くことにより、図３に例証されているビア５１４の除去が同じく可能である。加えて、このような方法でコンデンサを置くことにより、コンデンサを等化器窓内に存在させることができ、これは、可能な限り低くするためには望ましい。この点に関して、コンデンサを窓内に存在させることにより、信号を伝送のために浄化することができる。
[0030]加えて、本発明の結合コンデンサおよび構成の別の注目すべき利点は、可能な限り１００Ωに近いインピーダンス差を得るために、コンデンサを適合させる能力である。この点に関して、インピーダンス差は、１００オームの±２５％、例えば±１５％、例えば±１０％、例えば±５％、例えば±２％、例えば±１％、例えば±０．５％であってもよい。前述の１００Ωインピーダンス差は、本発明の単純に１つの実施形態であること、また、結合コンデンサは、任意の所望のインピーダンス差を得るように構成され得ることを理解されたい。このようなインピーダンス差は、当該技術分野において一般的に知られている任意の方法を使用して計算され得る。
[0031]さらに、本発明の結合コンデンサおよび構成の別の注目すべき利点は、挿入損を最小化する能力である。このような最小挿入損は、インピーダンス差を最小化する能力に帰属され得る。この点に関して、挿入損は、０．５ｄＢ以下、例えば０．２５ｄＢ以下、例えば０．１５ｄＢ以下、例えば０．１ｄＢ以下、例えば０．０５ｄＢ以下であってもよい。このような挿入損は、当該技術分野において一般的に知られている任意の方法を使用して計算され得る。
[0032]加えて、静電容量値は必ずしも制限され得ない。例えば、結合コンデンサの静電容量は、ピコファラドまたはナノファラドの範囲であってもよい。特に、静電容量は、１，０００μＦ以下、例えば７５０μＦ以下、例えば５００μＦ以下、例えば２５０μＦ以下、例えば１００μＦ以下、例えば５０μＦ以下、例えば２５μＦ以下、例えば１０μＦ以下、例えば５μＦ以下、例えば２．５μＦ以下、例えば１μＦ以下、例えば７５０ナノファラド以下、例えば５００ナノファラド以下、例えば２５０ナノファラド以下、例えば１００ナノファラド以下であってもよい。静電容量は、１ピコファラド以上、例えば１０ピコファラド以上、例えば２５ピコファラド以上、例えば５０ピコファラド以上、例えば１００ピコファラド以上、例えば２５０ピコファラド以上、例えば５００ピコファラド以上、例えば７５０ピコファラド以上、例えば１ナノファラド以上、例えば１０ナノファラド以上であってもよい。静電容量は、当該技術分野において知られているような一般的な技法を使用して測定され得る。
[0033]さらに、コンデンサの抵抗は必ずしも制限され得ない。例えば結合コンデンサの抵抗は、１００ｍＯｈｍ以下、例えば７５ｍＯｈｍ以下、例えば５０ｍＯｈｍ以下、例えば４０ｍＯｈｍ以下、例えば３０ｍＯｈｍ以下、例えば２５ｍＯｈｍ以下、例えば２０ｍＯｈｍ以下、例えば１５ｍＯｈｍ以下、例えば１０ｍＯｈｍ以下、例えば５ｍＯｈｍ以下であってもよい。抵抗は、０．０１ｍＯｈｍ以上、例えば０．１ｍＯｈｍ以上、例えば０．２５ｍＯｈｍ以上、例えば０．５ｍＯｈｍ以上、例えば１ｍＯｈｍ以上、例えば１．５ｍＯｈｍ以上、例えば２ｍＯｈｍ以上、例えば５ｍＯｈｍ以上、例えば１０ｍＯｈｍ以上であってもよい。抵抗は、当該技術分野において知られているような一般的な技法を使用して測定され得る。
[0034]コンデンサのインダクタンスは必ずしも制限され得ない。例えば、結合コンデンサのインダクタンスは、１ナノヘンリー未満であってもよい。特に、インダクタンスは、９００ピコヘンリー以下、例えば７５０ピコヘンリー以下、例えば５００ピコヘンリー以下、例えば４００ピコヘンリー以下、例えば２５０ピコヘンリー以下、例えば１００ピコヘンリー以下、例えば５０ピコヘンリー以下、例えば２５ピコヘンリー以下、例えば１５ピコヘンリー以下、例えば１０ピコヘンリー以下、であってもよい。インダクタンスは、１フェムトヘンリー以上、例えば２５フェムトヘンリー以上、例えば５０フェムトヘンリー以上、例えば１００フェムトヘンリー以上、例えば２５０フェムトヘンリー以上、例えば５００フェムトヘンリー以上、例えば７５０フェムトヘンリー以上、であってもよい。
[0035]本発明者らは、前述の利点は内部電極層の幅を制御することによって獲得され得ることを発見した。また、このような制御により、第１のセット内の内部電極層と、第２のセット内の内部電極層との間の間隔を同じく制御することができる。この点に関して、内部電極層の形状は、特定の動作特徴および特性が達成され得る限り、必ずしも本発明によって制限されない。１つの実施形態において、結合コンデンサは、間隔に対する特定の内部電極層幅比率を有し得る。一般に、間隔は、図１Ｃに例証されているように、第１のセットおよび第２のセットの内部電極層の横縁同士の間の間隔「ｓ」として参照される。
[0036]上に示されるように、本発明は、単一の一体型のパッケージ内に複数の容量性素子を含む積層結合コンデンサを含む。本コンデンサは、上面、および上面の反対側の下面を含む。本コンデンサはまた、上面と下面との間に延在する少なくとも１つの側面を含む。本コンデンサは、少なくとも３つの側面、例えば少なくとも４つの側面、を含んでもよい。１つの実施形態において、本コンデンサは、合計で少なくとも６つの表面（例えば、１つの上面、１つの下面、４つの側面）を含む。例えば、本コンデンサは、平行６面体形状、例えば直方体、を有し得る。
[0037]加えて、本コンデンサは、所望の高さを有し得る。例えば、高さは、１０ミクロン以上、例えば２５ミクロン以上、例えば５０ミクロン以上、例えば１００ミクロン以上、例えば２００ミクロン以上、例えば２５０ミクロン以上、例えば３００ミクロン以上、例えば３５０ミクロン以上、例えば５００ミクロン以上、例えば１，０００ミクロン以上、例えば２，０００ミクロン以上、であってもよい。高さは、５，０００ミクロン以下、例えば４，０００ミクロン以下、例えば２，５００ミクロン以下、例えば２，０００ミクロン以下、例えば１，０００ミクロン以下、例えば７５０ミクロン以下、例えば５００ミクロン以下、例えば４５０ミクロン以下、であってもよい。ボールグリッドアレイによって囲まれるとき、コンデンサの高さは、ボールグリッドアレイのボールの高さ（または直径）の、１０％以内、例えば７％以内、例えば５％以内、例えば３％以内、例えば２％以内、例えば１％以内、であってもよい。例えば、そのような高さは、任意のリフローの前の元の高さであってもよい。
[0038]１つの実施形態において、コンデンサの高さは、ピッチの１０％以上、例えば２０％以上、例えば３０％以上、例えば４０％以上、例えば４５％以上であってもよい。高さは、ピッチの１００％未満、例えば９０％以下、例えば８０％以下、例えば７０％以下、例えば６０％以下、例えば５５％以下であってもよい。
[0039]一般に、本積層結合コンデンサは、交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む。本コンデンサはまた、内部電極層に電気的に接続された外部端子であって、コンデンサの上面、およびコンデンサの上面の反対側のコンデンサの下面に形成される、外部端子を含む。
[0040]一般に、本コンデンサは、交互の誘電層および内部電極層の少なくとも２つのセットを含む。しかしながら、本発明は、交互の誘電層および内部電極層の任意の数のセットを含んでもよく、必ずしも制限されないということが理解されるべきである。例えば、コンデンサは、交互の誘電層および内部電極層の少なくとも３つのセット、例えば少なくとも４つのセットを含み得る。
[0041]交互の誘電層および内部電極層の第１のセットならびに交互の誘電層および内部電極層の第２のセットは、コンデンサの本体の少なくとも部分を形成し得る。誘電層および内部電極層を積み重ねた構成または層状の構成に配置することにより、本コンデンサは、積層結合コンデンサ、特に、例えば、誘電層がセラミックを含むときには、積層セラミックコンデンサと称され得る。
[0042]交互の誘電層および内部電極層の各セットは、内部電極層と交互に配置される誘電層を備える。特に、内部電極層は、各内部電極層間に位置する誘電層と対向しかつ離間した関係でインターリーブされる第１の内部電極層および第２の内部電極層を含む。この点に関して、それぞれの内部電極層は全く別であり、また、個別の内部電極層である。しかしながら、１つの実施形態において、内部電極層同士を分離する誘電層は全く別でなくてもよい。例えば、第１のセットの内部電極層同士および第２のセットの内部電極層同士を分離する誘電層は、それが結合コンデンサの幅に沿って延在するよう、同じであってもよい。
[0043]一般に、誘電層および内部電極層の厚さは、制限されず、性能特徴に応じて所望されるような任意の厚さであってもよい。例えば、内部電極層の厚さは、限定されるものではないが、約５００ｎｍ以上、例えば約１μｍ以上、例えば約２μｍ以上〜約１０μｍ以下、例えば約５μｍ以下、例えば約４μｍ以下、例えば約３μｍ以下、例えば約２μｍ以下、であってもよい。例えば、内部電極層は、約１μｍ〜約２μｍの厚さを有し得る。
[0044]加えて、本発明は、交互の誘電層および内部電極層のセットあたりの、またはコンデンサ全体における、内部電極層の数によって必ずしも制限されない。例えば、各セットは、５以上、例えば１０以上、例えば２５以上、例えば５０以上、例えば１００以上、例えば２００以上、例えば３００以上、例えば５００以上、例えば６００以上、例えば７５０以上、例えば１，０００以上の内部電極層を含んでもよい。各セットは、５，０００以下、例えば４，０００以下、例えば３，０００以下、例えば２，０００以下、例えば１，５００以下、例えば１，０００以下、例えば７５０以下、例えば５００以下、例えば４００以下、例えば３００以下、例えば２５０以下、例えば２００以下、例えば１７５以下、例えば１５０以下の内部電極層を有してもよい。また、コンデンサ全体が、前述の数の電極層を含んでもよい。
[0045]内部電極層は、上縁、および上縁の反対側の下縁を有する。また、内部電極層は、上縁と下縁の間を延在する２つの側縁または横縁を有する。１つの実施形態において、側縁、上縁、および下縁は、内部電極層の本体を画定する。
[0046]一般に、１つの実施形態において、上縁および下縁は、同じ寸法（例えば、長さ）を有し得る。別の実施形態において、上縁および下縁は、異なる寸法（例えば、長さ）を有し得る。側縁は、同じ寸法（例えば高さ）を有し得る。加えて、コンデンサの上面と下面の間を延在する際の内部電極層の側縁の高さは、コンデンサの高さ未満であってもよい。言い換えると、１つの実施形態において、内部電極層は、直接電気接続などの電気的な接続を形成することができ、内部電極層は外部端子と接触し、コンデンサの上面の外部端子またはコンデンサの底面の外部端子のみと接触する。
[0047]例えば、交互の誘電層および内部電極層の各セットは、内部電極層と交互に配置される誘電層を備える。特に、内部電極層は、各内部電極層間に位置する誘電層と対向し、かつ、離間した関係でインターリーブされる第１の内部電極層および第２の内部電極層を含む。１つの実施形態において、第１の内部電極層は、第１の外部端子と電気的に接触し、一方、第２の内部電極層は、第２の外部端子と電気的に接触する。例えば、それぞれのセットの第１の内部電極層は、コンデンサの上面の外部端子と電気的に接触し、一方、それぞれのセットの第２の内部電極層は、コンデンサの下面の外部端子と電気的に接触し得る。
[0048]それぞれのセットの各内部電極は、実質的に整列されてもよい。例えば、１つの実施形態において、第１の内部電極層の少なくとも１つの横縁は、第２の内部電極層の少なくとも１つの横縁と実質的に整列されてもよい。別の実施形態において、第１の内部電極層の少なくとも１つの横縁と、それぞれの外部端子との電気的な接触の点は、第２の内部電極層の少なくとも１つの横縁と、反対側の外部端子との電気的な接触の点と実質的に整列されてもよい。１つの実施形態において、第１の内部電極層の両方の横縁と、それぞれの外部端子との電気的な接触の点は、第２の内部電極層の両方の横縁と、反対側の外部端子との電気的な接触の点と実質的に整列されてもよい。
[0049]実質的に整列されるとは、第１の内部電極層の側縁すなわち接触の点が、結合コンデンサの側縁からの距離に基づいて、第２の内部電極層の側縁すなわち接触の点の＋／−１０％以内、例えば＋／−５％以内、例えば＋／−４％以内、例えば＋／−３％以内、例えば＋／−２％以内、例えば＋／−１％以内、例えば＋／−０．５％以内であることを意味する。
[0050]一般に、１つのセットの内部電極層は、別のセットの内部電極層と重畳しなくてもよい。しかしながら、一般に、所与のセット内の内部電極層は重畳してもよい。例えば、このような内部電極層は、少なくとも部分的に重畳してもよい。１つの実施形態において、内部電極層はごく部分的に重畳する。例として、それぞれのセット内の第１の内部電極層および第２の内部電極層は、少なくとも部分的に重畳してもよい。特に、１つの内部電極層の上縁は、別の内部電極層の下縁と重畳する。第１の内部電極層がコンデンサの上面の外部端子と接触する上縁を含み、また、第２の内部電極層がコンデンサの下面の外部端子と接触する下縁を含む実例では、第１の内部電極層の下縁および第２の内部電極層の上縁は重畳する。さらに、第１の内部電極層と第２の内部電極層の重畳は、内部電極層の横縁ならびにコンデンサの上面および下面によって画定される面積に基づいて、少なくとも１０％以上、例えば２５％以上、例えば３５％以上、例えば５０％以上、例えば６０％以上、例えば７０％以上、例えば８０％以上であってもよい。代替的に、このような百分率は内部電極層の面積に基づき得る。
[0051]同様に、交互の誘電層および内部電極層の少なくとも２つのセットは、長手方向（すなわちコンデンサの長さ、ならびに内部電極層および誘電層の主面にわたる方向）に間隔を隔てる。明確にするために、横方向（すなわち内部電極層および誘電層の厚さにわたる方向）は、コンデンサ中の層の数によって決定付けられるコンデンサの幅として規定される。
[0052]所与のセットまたは列内の内部電極層同士の距離および間隔は、終端の誘導形成を確実にするために特別に設計され得る。所与の列内の内部電極層同士のそのような距離は、約１０ミクロン以下、例えば約８ミクロン以下、例えば約２ミクロンから約８ミクロン、であってもよい。しかしながら、そのような距離は、必ずしも制限されなくてもよいことが理解されるべきである。
[0053]加えて、電極の隣接する隊列状スタック同士の距離は、限定されるものではないが、個別の終端が混ざらないことを確実にするために、所与の列内の隣接する内部電極層同士の距離の少なくとも２倍以上であってもよい。いくつかの実施形態において、露出された金属被覆の隣接する隊列状スタック同士の距離は、特定のスタック内の隣接する露出された電極タブ同士の距離の約４倍である。しかしながら、そのような距離は、所望の静電容量性能および回路板構成に応じて様々であってもよい。
[0054]加えて、本明細書において言及されているように、外部端子は特定のピッチを有する。この点に関して、第１のセットおよび第２のセットの内部電極層のそれぞれの下縁およびそれぞれの上縁は、同じピッチまたは同様のピッチを有し得る。加えて、内部電極層の幅、特に電気的な接触の点における幅は、外部端子の幅と同じ幅であってもよい。別の実施形態において、例えば電気的な接触の点、または横方向の寸法に沿ったどこかの点における内部電極層の幅は、外部端子の幅未満であってもよい。
[0055]加えて、内部電極層は、コンデンサ内の所与の方向に対称に、および／または対称的に位置付けられ得る。例えば、内部電極層は、内部電極層の本体の中心を通る垂直線（すなわち内部電極層の上縁の中心から下縁の中心まで延在する線）の周りに対称であってもよい。加えて、第１のセットおよび第２のセットの内部電極は、それらがコンデンサの本体の中心を通る垂直線（すなわち上面から下面まで延在する線）の周りに対称であるよう、コンデンサ内に対称的に位置付けられ得る。
[0056]本発明のコンデンサはまた、上面および下面上に外部端子を含む。１つの特定の実施形態において、外部端子は、コンデンサの側面上に存在しなくてもよい。
[0057]外部端子は、少なくとも１つの第１の極性端子および少なくとも１つの第２の反対の極性端子を含む。本コンデンサは、コンデンサの上面に、少なくとも１つの、例えば少なくとも２つの、例えば少なくとも４つの、例えば少なくとも６つの、例えば少なくとも８つの、第１の極性端子および／または第２の反対の極性端子を含んでもよい。加えて、コンデンサは、コンデンサの下面に上述の数量の端子を含んでもよい。
[0058]本コンデンサは、コンデンサの上面およびコンデンサの下面に、等しい数の第１の極性端子および／または第２の極性端子を含んでもよい。第１の極性端子の数は、コンデンサの上面における第２の反対の極性端子の数と等しくてもよい。第１の極性端子の数は、コンデンサの下面における第２の反対の極性端子の数と等しくてもよい。コンデンサの上面に存在する端子の総数は、コンデンサの下面に存在する端子の総数と等しくてもよい。コンデンサの上面および下面に存在する第１の極性端子の総数は、コンデンサの上面および下面に存在する第２の反対の極性端子の総数と等しくてもよい。
[0059]一般に、コンデンサの上面および下面に位置する極性端子は、入れ子配置されなくてもよい。この点に関して、上面および下面における対応する極性端子は、端子位置だけオフセットされてなくてもよいが、代わりに、対向する上面または下面における別の極性端子の上または下に直接位置付けられてもよい。言い換えると、交互の誘電層および内部電極層の特定のセットに対応する、対応する極性端子は、実質的に整列されてもよい。実質的に整列されるとは、上面の極性端子の１つの横縁のコンデンサの側面からのオフセットが、下面の対応する極性端子の側縁からのオフセットの＋／−１０％以内、例えば＋／−５％以内、例えば＋／−４％以内、例えば＋／−３％以内、例えば＋／−２％以内、例えば＋／−１％以内、例えば＋／−０．５％以内であることを意味する。しかしながら、１つの実施形態において、外部端子は互いに組み合わされてもよい。
[0060]本発明のコンデンサは、図１Ａ〜図１Ｃに例証されるような実施形態に従ってさらに説明され得る。
[0061]図１Ａは、２列１行の構成のコンデンサ１０を例証する。すなわち、本コンデンサは、上面および下面の１つの次元に沿って２つの端子を含む。この点に関して、コンデンサ１０は、合計して、上面に２つの外部端子１２、１４、および下面に２つの対応する外部端子（図示せず）を含み、上面の外部端子が、下面の外部端子に電気的に対応する。
[0062]図１Ａのコンデンサ１０は、外部端子１２、１４、ならびに図１Ｃに例証されるような交互の誘電層および内部電極層１１０の２つのセットを含む。図１Ｂおよび図１Ｃに例証されるように、交互の誘電層および内部電極層１１０の各セットは、内部電極層１０５、１１５および誘電層（図示せず）を交互配置で含む。
[0063]一般に、内部電極層１０５はコンデンサの上面まで延在し、また、内部電極層１１５はコンデンサの下面まで延在する。この延在は、外部端子の形成を補助する。この点に関して、内部電極層は、コンデンサの上面および下面に露出されてもよく、また、内部電極層の本体と外部端子の間の接続を可能にする。例えば、内部電極層１０５、１１５は誘電層の縁まで延在し、外部端子の形成を可能にする。
[0064]内部電極層１０５、１１５の横縁または側縁は、垂直方向に整列されてもよい。すなわち、第１の内部電極層１０５の横縁は、第２の内部電極層１１５の横縁と整列されてもよい。１つの実施形態において、両方の横縁が整列され得る。別の実施形態において、第１の内部電極層１０５と外部端子の接触の点は、第２の内部電極層１１５と外部端子の接触の点と整列され得る。
[0065]加えて、図１Ａのコンデンサ１０は、上面に少なくとも１つの第１の極性端子および少なくとも１つの第２の反対の極性端子を含む。図示されないが、下面は、少なくとも第１の極性端子および第２の反対の端子を含む。
[0066]図１Ａ〜図１Ｃに例証されるように、コンデンサは、各表面の２つの外部端子、および交互の誘電層および内部電極層の少なくとも２つのセットを含む。しかしながら、上に示されるように、本発明は、外部端子の数、および／または交互の誘電層および内部電極層のセットの数によって制限されない。また、図１Ｂは、交互の誘電層および内部電極層のセット毎に１１個の内部層のみを用いる。しかしながら、本発明は、セットあたり任意の数の内部電極層を含んでもよく、必ずしも制限されないということが理解されるべきである。
[0067]一般に、本発明は、様々な利益および利点を提供する特有の構成を有するコンデンサを提供する。この点に関して、本コンデンサを構築するのに用いられる材料は、制限されることなく当該技術分野において一般的に用いられるような任意のものであってもよく、また当該技術分野において一般的に用いられる任意の方法を使用して形成されてもよいことが理解されるべきである。
[0068]一般に、誘電層は、典型的には、約１０〜約４０，０００、いくつかの実施形態においては約５０〜約３０，０００、およびいくつかの実施形態においては約１００〜約２０，０００などの、比較的高い誘電率（Ｋ）を有する材料から形成される。
[0069]この点に関して、誘電材料は、セラミックであってもよい。セラミックは、ウェハ（例えば、事前焼成された）、またはデバイス自体と共焼成される誘電材料など、様々な形態で提供されてもよい。
[0070]高誘電材料のタイプの特定の例としては、例えば、ＮＰＯ（ＣＯＧ）（最大約１００）、Ｘ７Ｒ（約３，０００〜約７，０００）、Ｘ７Ｓ、Ｚ５Ｕ、および／またはＹ５Ｖ材料が挙げられる。前述の材料は、それらの産業分野で認められた定義により説明されるものであり、そのような定義の一部は、米国電子工業会（ＥＩＡ）によって確立された標準分類であり、また前述の材料は、そのようなものとして、当業者によって認識されるべきであるということを理解されたい。例えば、そのような材料は、セラミックを含んでもよい。そのような材料は、チタン酸バリウムおよび関連固溶体（例えば、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、チタン酸ジルコン酸バリウム、チタン酸バリウムストロンチウムジルコン酸、チタン酸バリウムカルシウムジルコン酸など）、チタン酸鉛および関連固溶体（例えば、チタン酸ジルコニウム酸鉛、ジルコン酸チタン酸鉛ランタン）、ビスマスチタン酸ナトリウムなどのペロブスカイトを含んでもよい。１つの特定の実施形態において、例えば、式ＢａｘＳｒ１−ｘＴｉＯ３のチタン酸バリウムストロンチウム（「ＢＳＴＯ」）が用いられてもよく、式中、ｘは、０〜１、いくつかの実施形態においては、約０．１５〜約０．６５、およびいくつかの実施形態においては、約０．２５〜約０．６である。他の好適なペロブスカイトは、例えば、ＢａｘＣａ１−ｘＴｉＯ３（式中、ｘは、約０．２〜約０．８、およびいくつかの実施形態においては、約０．４〜約０．６である）、ＰｂｘＺｒ１−ｘＴｉＯ３（「ＰＺＴ」）（式中、ｘは、約０．０５から約０．４の範囲にわたる）、チタン酸ジルコニウム鉛ランタン（「ＰＬＺＴ」）、チタン酸鉛（ＰｂＴｉＯ３）、チタン酸バリウムカルシウムジルコン酸（ＢａＣａＺｒＴｉＯ３）、硝酸ナトリウム（ＮａＮＯ３）、ＫＮｂＯ３、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＰｂＮｂ２Ｏ６、ＰｂＴａ２Ｏ６、ＫＳｒ（ＮｂＯ３）、およびＮａＢａ２（ＮｂＯ３）５ＫＨｂ２ＰＯ４を含んでもよい。依然としてさらなる複雑なペロブスカイトは、Ａ［Ｂ１１／３Ｂ２２／３］Ｏ３材料を含んでもよく、式中、ＡはＢａｘＳｒ１−ｘ（ｘは０〜１の値であり得る）、Ｂ１は、ＭｇｙＺｎ１−ｙ（ｙは０〜１の値であり得る）、Ｂ２はＴａｚＮｂ１−ｚである（ｚは０〜１の値であり得る）。１つの特定の実施形態において、誘電層は、チタン酸を含んでもよい。
[0071]内部電極層は、当該技術分野において知られているような様々な異なる金属のいずれかから形成されてもよい。内部電極層は、導電性金属などの金属製であってもよい。材料は、貴金属（例えば、銀、金、パラジウム、白金など）、卑金属（例えば、銅、すず、ニッケル、クロム、チタン、タングステンなど）など、ならびにそれらの様々な組み合わせを含んでもよい。スパッタされたチタン／タングステン（Ｔｉ／Ｗ）合金、ならびにクロム、ニッケル、および金のそれぞれのスパッタされた層もまた好適であり得る。１つの特定の実施形態において、内部電極層は、ニッケル、またはその合金を含んでもよい。
[0072]外部端子は、当該技術分野において知られているような様々な異なる金属のいずれかから形成されてもよい。外部端子は、導電性金属などの金属製であってもよい。材料は、貴金属（例えば、銀、金、パラジウム、白金など）、卑金属（例えば、銅、すず、ニッケル、クロム、チタン、タングステンなど）など、ならびにそれらの様々な組み合わせを含んでもよい。１つの特定の実施形態において、外部端子は、銅、またはその合金を含んでもよい。
[0073]外部端子は、当該技術分野において一般的に知られている任意の方法を使用して形成されてもよい。外部端子は、スパッタリング、塗装、印刷、無電解めっきまたは微細銅終端処理（ＦＣＴ：ｆｉｎｅ ｃｏｐｐｅｒ ｔｅｒｍｉｎａｔｉｏｎ）、電解めっき、プラズマ蒸着、高圧ガス噴霧／エアブラシなどの技法を使用して形成されてもよい。
[0074]外部端子は、外部端子が金属の薄膜めっきであるように形成されてもよい。そのような薄膜めっきは、導電性金属などの導電材料を、内部電極層の露出部分に蒸着することによって形成されてもよい。例えば、内部電極層の前縁は、それがめっき終端の形成を可能にすることができるように露出されてもよい。
[0075]外部端子は、約５０μｍ以下、例えば約４０μｍ以下、例えば約３０μｍ以下、例えば約２５μｍ以下、例えば約２０μｍ以下から、約５μｍ以上、例えば約１０μｍ以上、例えば約１５μｍ以上の平均厚さを有してもよい。例えば、外部端子は、約５μｍ〜約５０μｍ、例えば約１０μｍ〜約４０μｍ、例えば約１５μｍ〜約３０μｍ、例えば約１５μｍ〜約２５μｍの平均厚さを有してもよい。
[0076]一般に、外部端子は、めっき端子を備えてもよい。例えば、外部端子は、電解めっき端子、無電解めっき端子、またはそれらの組み合わせを備えてもよい。例えば、電解めっき端子は、電解めっきにより形成されてもよい。無電解めっき端子は、無電解めっきにより形成されてもよい。
[0077]複数の層が外部端子を構成するとき、外部端子は、電解めっき端子および無電解めっき端子を含んでもよい。例えば、まず、無電解めっきが、材料の最初の層を蒸着するために用いられてもよい。次いで、めっき技法は、材料のより速い構築を可能にすることができる電気化学めっきシステムへと切り替えられてもよい。
[0078]いずれかのめっき法を使用してめっき端子を形成するとき、コンデンサの本体から露出される内部電極層の前縁は、めっき溶液にさらされる。さらすとは、１つの実施形態において、本コンデンサは、めっき溶液に浸漬されてもよい。
[0079]めっき溶液は、めっき終端を形成するために用いられる、導電性金属などの導電材料を含む。そのような導電材料は、前述の材料のうちのいずれか、または当該技術分野において一般的に知られているような任意のものであってもよい。例えば、めっき溶液は、めっき層および外部端子がニッケルを含むように、スルファミン酸ニッケル浴溶液または他のニッケル溶液であってもよい。代替的に、めっき溶液は、めっき層および外部端子が銅を含むように、銅酸浴または他の好適な銅溶液であってもよい。
[0080]加えて、めっき溶液は、当該技術分野において一般的に知られているような他の添加剤を含んでもよいということが理解されるべきである。例えば、添加剤は、めっきプロセスを助けることができる他の有機添加剤および媒体を含んでもよい。加えて、添加剤は、めっき溶液を所望のｐＨで用いるために用いられてもよい。１つの実施形態において、抵抗低減添加剤が、コンデンサ、および内部電極層の露出された前縁への、完全なめっき被覆およびめっき材料の結合を助けるために溶液で用いられてもよい。
[0081]本コンデンサは、既定の時間量の間、めっき溶液に露出、浸水、浸漬されてもよい。そのような露出時間は、必ずしも制限されず、めっき端子を形成するのに十分なめっき材料が蒸着することを可能にするための十分な時間量であり得る。この点に関して、この時間は、交互の誘電層および内部電極層のセット内のそれぞれの内部電極層の所与の極性の内部電極層の所望の露出された隣接する前縁同士の連続的接続の形成を可能にするのに十分なものでなければならない。
[0082]一般に、電解めっきと無電解めっきの違いは、電解めっきが、外部電源を使用することなどによって、電気的バイアスを用いることである。電解めっき溶液は、典型的には、高電流密度範囲、例えば、１０〜１５ａｍｐ／ｆｔ２（定格９．４ボルト）にさらされ得る。めっき端子の形成を必要とするコンデンサへの負の接続、および同じめっき溶液内の固体材料（例えば、Ｃｕめっき溶液内のＣｕ）への正の接続により接続が形成され得る。すなわち、コンデンサは、めっき溶液の極性と反対の極性にバイアスされる。そのような方法を使用して、めっき溶液の導電材料は、内部電極層の露出された前縁の金属に添着される。
[0083]コンデンサをめっき溶液に浸す、またはさらす前に、様々な前処理ステップが用いられ得る。そのようなステップは、内部電極層の前縁へのめっき材料の添着に触媒作用を及ぼすこと、添着を加速すること、および／または添着を改善することを含む様々な目的のために行われてもよい。
[0084]加えて、めっき、または任意の他の前処理のステップの前に、最初のクリーニングステップが用いられてもよい。そのようなステップは、内部電極層の露出された縁上に形成されるいかなる酸化物の蓄積も除去するために用いられてもよい。このクリーニングステップは、内部電極または他の導電性素子がニッケルから形成されるときに酸化ニッケルのいかなる蓄積も除去することを助けるのに特に役立ち得る。構成要素クリーニングは、酸クリーナを含むものなど、プレクリーン浴への完全浸水によって達成されてもよい。１つの実施形態において、露出は、およそ約１０分など、既定の時間にわたり得る。クリーニングはまた、代替的に、化学研磨またはハーパライジングステップによって達成されてもよい。
[0085]加えて、内部電極層の露出された金属前縁を活性化するためのステップが、導電材料の蒸着を促進するために実施されてもよい。活性化は、パラジウム塩、フォトパターニングされたパラジウム有機金属前駆体（マスクまたはレーザにより）、スクリーン印刷もしくはインクジェット蒸着されたパラジウム化合物、または電気泳動パラジウム堆積物内への浸水によって達成され得る。パラジウムベースの活性化は、現下、ニッケルまたはその合金から形成された露出されたタブ部の活性化にしばしばよく作用する活性化液の単なる例として開示されることを理解されたい。しかしながら、他の活性化液もまた利用されてもよいことが理解されるべきである。
[0086]また、前述の活性化ステップに代わって、またはそれに加えて、コンデンサの内部電極層を形成するときに、活性化ドーパントが、導電材料内に導入されてもよい。例えば、内部電極層がニッケルを含み、活性化ドーパントがパラジウムを含むとき、パラジウムドーパントが、内部電極層を形成するニッケルインクまたは組成物内へ導入され得る。そうすることにより、パラジウム活性化ステップを除去することができる。有機金属前駆体など、上の活性化方法のうちの一部はまた、コンデンサの全体的にセラミック製の本体への添着の増大のためのガラス形成剤の共蒸着に適していることをさらに理解されたい。活性化ステップが上に説明されるように行われるとき、活性剤材料の痕跡が、しばしば、終端めっきの前後に、露出された導電性部分において残っていることがある。
[0087]加えて、めっき後の後処理ステップも、用いられてもよい。そのようなステップは、材料の添着の強化および／または改善を含む、様々な目的のために行われてもよい。例えば、加熱（またはアニーリング）ステップが、めっきステップを実施した後に用いられてもよい。そのような加熱は、焼付、レーザサブジェクション、ＵＶ露光、マイクロ波露出、アーク溶接などにより行われてもよい。
[0088]本明細書に示されるように、外部端子は、少なくとも１つのめっき層を備える。１つの実施形態において、外部端子は、１つのみのめっき層を備えてもよい。しかしながら、外部端子は複数のめっき層を備えてもよいことが理解されるべきである。例えば、外部端子は、第１のめっき層および第２のめっき層を備えてもよい。加えて、外部端子はまた、第３のめっき層を備えてもよい。これらのめっき層の材料は、前述したもののうちのいずれか、および当該技術分野において一般的に知られているようなものであってもよい。
[0089]例えば、第１のめっき層などの１つのめっき層は、銅またはその合金を含んでもよい。第２のめっき層などの別のめっき層は、ニッケルまたはその合金を含んでもよい。第３のめっき層などの別のめっき層は、すず、鉛、金、または、合金などの組み合わせを含んでもよい。代替的に、最初のめっき層が、ニッケルを含み、すずまたは金のめっき層がそれに続いてもよい。別の実施形態において、銅の最初のめっき層、次いでニッケル層が形成されてもよい。
[0090]１つの実施形態において、最初または第１のめっき層は、導電性金属（例えば、銅）であってもよい。この領域は、次いで、密閉のために抵抗体高分子材料を含む第２の層で被覆されてもよい。この領域は、次いで、抵抗性高分子材料を選択的に取り除くために研磨され、次いで、導電性の金属材料（例えば、銅）を含む第３の層で再びめっきされてもよい。
[0091]最初のめっき層の上の前述の第２の層は、はんだバリア層、例えば、ニッケルはんだバリア層に対応し得る。いくつかの実施形態において、前述の層は、最初の無電解または電解めっきされた層（例えば、めっき銅）の上に金属（例えば、ニッケル）の追加層を電解めっきすることによって形成されてもよい。層前述のはんだバリア層のための他の例示的な材料としては、ニッケルリン、金、および銀が挙げられる。前述のはんだバリア層の上の第３の層は、いくつかの実施形態において、めっきされたＮｉ、Ｎｉ／Ｃｒ、Ａｇ、Ｐｄ、Ｓｎ、Ｐｂ／Ｓｎ、または他の好適なめっきされたはんだなどの導電性層に対応する。
[0092]加えて、そのような金属めっきの上に、抵抗性合金またはより高い抵抗金属合金被覆、例えば、無電解Ｎｉ−Ｐ合金などを提供するために、金属めっきの層が形成された後に電解めっきステップが続いてもよい。しかしながら、当業者が本明細書による完全な開示により理解するような任意の金属被覆を含むことが可能であることが理解されるべきである。
[0093]前述のステップのいずれも、バレルめっき、流動床めっきおよび／またはフロースルーめっき終端プロセスなどの、バルクプロセスとして行われてもよく、それらのすべてが当該技術分野において一般的に知られているということを理解されたい。そのようなバルクプロセスは、複数の成分が一度に処理されることを可能にして、効率的かつ迅速な終端プロセスを提供する。これは、個々の成分の処理を必要とする厚膜終端の印刷などの、従来の終端方法に関する特定の利点である。
[0094]本明細書で説明されるように、外部端子の形成は、概して、内部電極層の露出された前縁の位置によって誘導される。そのような現象は、外部めっき端子の形成が、コンデンサ上の選択された周囲の場所における内部電極層の露出された導電性金属の構成によって決定されることから、「自己決定」と称され得る。
[0095]薄膜めっきされた終端を形成するための上記の技術の追加の態様は、あらゆる目的のために参照により本明細書に組み込まれる、Ｒｉｔｔｅｒらに対する米国特許第７，１７７，１３７号において説明される。コンデンサ終端を形成するための追加の技術もまた、本技術の範囲内であり得ることを理解されたい。例示的な代替案は、限定されるものではないが、厚膜もしくは薄膜導電性層の両方を形成するための、めっき、磁性、マスキング、電気泳動／静電、スパッタリング、真空蒸着、印刷または他の技法による終端の形成を含む。
[0096]本発明の結合コンデンサは多くの応用に用いられ得る。例えば、それらは、高速インタフェース（例えば高速差動インタフェース）を必要とする様々な応用に用いられ得る。これらの応用は、ＳｅｒＤｅｓ（すなわち並直列変換器／直並列変換器）機能またはアーキテクチャを用いる応用を含み得る。また、これらは、ＰＣＩＥ（すなわちＰＣＩ Ｅｘｐｒｅｓｓ）および／またはＱＰＩ（すなわちＱｕｉｃｋＰａｔｈ Ｉｎｔｅｒｃｏｎｎｅｃｔ）機能またはアーキテクチャを用いる応用を含み得る。これらの応用は様々な通信デバイスを含み得る。例えば、それらは、Ｇｉｇａｂｉｔ ＥｔｈｅｒｎｅｔシステムなどのＥｔｈｅｒｎｅｔシステム、無線ネットワークルータ、光ファイバ通信システムおよび記憶デバイスを含み得る。
[0097]本発明のこれらおよび他の修正形態および変異形は、本発明の趣旨および範囲から逸脱することなく、当業者により実践され得る。加えて、様々な実施形態の態様は、全体または部分の両方において交換可能であり得ることが理解されるべきである。さらには、当業者は、先の説明は、単に例にすぎず、添付の特許請求の範囲においてそのようにさらに説明される本発明を制限することは意図されないことを理解するものとする。

Claims (38)

  1. 表面実装結合コンデンサであって、
    交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む本体であって、
    交互の誘電層および内部電極層の各セットが、第１の内部電極層および第２の内部電極層を含み、
    各内部電極層が、上縁と、前記上縁の反対側の下縁と、前記内部電極層の本体を画定する、前記上縁と前記下縁の間を延在する２つの側縁とを含む、本体と、
    前記内部電極層に電気的に接続された外部端子であって、前記結合コンデンサの上面、および前記結合コンデンサの前記上面の反対側の、前記結合コンデンサの下面に形成される、外部端子と
    を備え、
    前記コンデンサが０．２５ｄＢ以下の挿入損を示す、表面実装結合コンデンサ。
  2. 前記挿入損が０．１ｄＢ以下である、請求項１に記載の積層結合コンデンサ。
  3. インピーダンス差が１００Ω±２５％である、請求項１に記載の積層結合コンデンサ。
  4. 前記コンデンサが１００Ω±５％のインピーダンス差を提供する、請求項１に記載の積層結合コンデンサ。
  5. 静電容量値が１ピコファラドから１マイクロファラドまでである、請求項１に記載の積層結合コンデンサ。
  6. 前記第１の内部電極層または前記第２の内部電極層のうちの少なくとも一方が前記結合コンデンサの前記上面の前記外部端子と電気的に接触し、また、もう一方の前記内部電極層が、前記結合コンデンサの前記上面とは反対側の、前記結合コンデンサの前記下面の前記外部端子と電気的に接触する、請求項１に記載の積層結合コンデンサ。
  7. 前記第１の内部電極層の少なくとも１つの横縁が前記第２の内部電極層の少なくとも１つの横縁と実質的に整列される、請求項１に記載の積層結合コンデンサ。
  8. 前記第１の内部電極層の両方の横縁が前記第２の内部電極層の両方の横縁と実質的に整列される、請求項１に記載の積層結合コンデンサ。
  9. 前記誘電層がセラミックを含む、請求項１に記載の積層結合コンデンサ。
  10. 前記セラミックがチタン酸塩を含む、請求項９に記載の積層結合コンデンサ。
  11. 前記内部電極層が導電性金属を含む、請求項１に記載の積層結合コンデンサ。
  12. 前記導電性金属が、銀、金、パラジウム、白金、銅、すず、クロム、チタン、タングステン、またはそれらの組み合わせ、もしくはそれらの合金を含む、請求項１１に記載の積層結合コンデンサ。
  13. 前記導電性金属がニッケルまたはその合金を含む、請求項１１に記載の積層結合コンデンサ。
  14. 前記外部端子が電解めっき層である、請求項１に記載の積層結合コンデンサ。
  15. 前記外部端子が無電解めっき層である、請求項１に記載の積層結合コンデンサ。
  16. 前記外部端子が導電性金属を含む、請求項１に記載の積層結合コンデンサ。
  17. 前記導電性金属が、銀、金、パラジウム、白金、すず、ニッケル、クロム、チタン、タングステン、またはそれらの組み合わせ、もしくはそれらの合金を含む、請求項１６に記載の積層結合コンデンサ。
  18. 前記導電性金属が銅またはその合金を含む、請求項１６に記載の積層結合コンデンサ。
  19. 請求項１の結合コンデンサを含む回路板。
  20. 請求項１の結合コンデンサを含む通信デバイス。
  21. 前記デバイスが、Ｅｔｈｅｒｎｅｔシステム、無線ネットワークルータ、光ファイバ通信システム、記憶デバイスを含む、請求項２０に記載の通信デバイス。
  22. 回路板であって、
    交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む本体を備える表面実装結合コンデンサであって、前記結合コンデンサが、前記結合コンデンサの上面、および前記結合コンデンサの前記上面とは反対側の、前記結合コンデンサの下面に外部端子をさらに備える、表面実装結合コンデンサ
    を備え、
    前記上面、または前記上面とは反対側の、前記結合コンデンサの前記下面の前記外部端子が前記回路板の表面に電気的に接続される、回路板。
  23. 前記回路板が集積回路パッケージをさらに備える、請求項２２に記載の回路板。
  24. 前記回路板、前記結合コンデンサおよび前記集積回路パッケージが積み重ねられた配置で存在するよう、前記結合コンデンサが、前記回路板と前記集積回路パッケージの間に垂直方向に位置付けられる、請求項２３に記載の回路板。
  25. 前記結合コンデンサが、前記回路板および前記集積回路パッケージに直接接続される、請求項２３に記載の回路板。
  26. 前記結合コンデンサが、前記回路板上のボールグリッドアレイによって囲まれる、請求項２２に記載の回路板。
  27. 前記結合コンデンサが、
    交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む本体であって、
    交互の誘電層および内部電極層の各セットが、第１の内部電極層および第２の内部電極層を含み、
    各内部電極層が、上縁と、前記上縁の反対側の下縁と、前記内部電極層の本体を画定する、前記上縁と前記下縁の間を延在する２つの側縁とを含む、
    本体を備える、請求項２２に記載の回路板。
  28. 前記第１の内部電極層または前記第２の内部電極層のうちの少なくとも一方が前記結合コンデンサの前記上面の前記外部端子と電気的に接触し、また、もう一方の前記内部電極層が、前記結合コンデンサの前記上面とは反対側の、前記結合コンデンサの前記下面の前記外部端子と電気的に接触する、請求項２７に記載の回路板。
  29. 前記第１のセットの前記第１の内部電極層と前記第２のセットの前記第２の内部電極層との間のピッチが、前記結合コンデンサの前記上面の前記外部端子のピッチ、または前記結合コンデンサの前記上面とは反対側の、前記結合コンデンサの前記下面の前記外部端子のピッチと同じである、請求項２７に記載の回路板。
  30. 前記ピッチが０．５ｍｍから１．２ｍｍまでの範囲である、請求項２９に記載の回路板。
  31. 前記第１の内部電極層および前記第２の内部電極層が、反対の関係でインターリーブされ、誘電層が、前記第１の内部電極層と前記第２の内部電極層との間に位置付けられる、請求項２７に記載の回路板。
  32. 前記コンデンサが１００Ω±２５％のインピーダンス差を提供する、請求項２２に記載の回路板。
  33. 前記コンデンサが１００Ω±５％のインピーダンス差を提供する、請求項２２に記載の回路板。
  34. 挿入損が０．２５ｄＢ以下である、請求項２２に記載の回路板。
  35. 挿入損が０．１ｄＢ以下である、請求項２２に記載の回路板。
  36. 静電容量値が１ピコファラドから１マイクロファラドまでである、請求項２２に記載の回路板。
  37. 請求項２２の回路板を備える通信デバイス。
  38. 前記デバイスが、Ｅｔｈｅｒｎｅｔシステム、無線ネットワークルータ、光ファイバ通信システム、記憶デバイスを含む、請求項３７に記載の通信デバイス。
JP2019572686A 2017-06-29 2018-06-22 表面実装積層結合コンデンサ、およびそれを含む回路板 Pending JP2020526041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023077709A JP2023100905A (ja) 2017-06-29 2023-05-10 表面実装積層結合コンデンサ、およびそれを含む回路板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762526744P 2017-06-29 2017-06-29
US62/526,744 2017-06-29
PCT/US2018/039037 WO2019005616A1 (en) 2017-06-29 2018-06-22 MULTI-LAYER COUPLING CAPACITOR WITH SURFACE MOUNTING AND PRINTED CIRCUIT BOARD CONTAINING THE SAME

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023077709A Division JP2023100905A (ja) 2017-06-29 2023-05-10 表面実装積層結合コンデンサ、およびそれを含む回路板

Publications (1)

Publication Number Publication Date
JP2020526041A true JP2020526041A (ja) 2020-08-27

Family

ID=64738325

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019572686A Pending JP2020526041A (ja) 2017-06-29 2018-06-22 表面実装積層結合コンデンサ、およびそれを含む回路板
JP2023077709A Pending JP2023100905A (ja) 2017-06-29 2023-05-10 表面実装積層結合コンデンサ、およびそれを含む回路板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023077709A Pending JP2023100905A (ja) 2017-06-29 2023-05-10 表面実装積層結合コンデンサ、およびそれを含む回路板

Country Status (9)

Country Link
US (2) US10672563B2 (ja)
EP (1) EP3646356A4 (ja)
JP (2) JP2020526041A (ja)
KR (1) KR20200014358A (ja)
CN (2) CN110800076B (ja)
IL (1) IL271711A (ja)
PH (1) PH12019502806A1 (ja)
SG (1) SG11201910935YA (ja)
WO (1) WO2019005616A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622266A (zh) 2017-05-15 2019-12-27 阿维科斯公司 多层电容器和包括其的电路板
DE112020000817T5 (de) 2019-02-13 2021-10-28 Avx Corporation Mehrschichtiger Keramikkondensator mit leitfähigen Durchkontakten
EP3866573A1 (en) 2020-02-14 2021-08-18 Veoneer Sweden AB Capacitor support for mounting in a housing for a printed circuit board
EP3982384B1 (en) 2020-10-06 2023-07-26 Veoneer Passive Co. AB Electronic control unit
EP4102942A1 (en) 2021-06-09 2022-12-14 Veoneer Sweden AB Backup power mounting structure, electronic control unit (ecu) and method for manufacturing a backup power mounting structure
WO2023129588A1 (en) * 2021-12-30 2023-07-06 KYOCERA AVX Components Corporation Surface mount multilayer ceramic capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128219A (ja) * 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法
JP2004200698A (ja) * 2002-12-19 2004-07-15 Avx Corp モノリシック伝送線コンデンサ
JP2006216622A (ja) * 2005-02-01 2006-08-17 Murata Mfg Co Ltd 積層コンデンサ
JP2010056202A (ja) * 2008-08-27 2010-03-11 Kyocera Corp 積層型半導体パッケージおよびそれに用いられるコンデンサ、並びに積層型半導体装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831494A (en) 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US5583738A (en) * 1993-03-29 1996-12-10 Murata Manufacturing Co., Ltd. Capacitor array
JPH0935998A (ja) * 1995-07-21 1997-02-07 Matsushita Electric Ind Co Ltd 積層貫通コンデンサー
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP3489728B2 (ja) 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
US6292351B1 (en) * 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
US6757152B2 (en) 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6816356B2 (en) * 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
US7317622B2 (en) * 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
US20040125580A1 (en) 2002-12-31 2004-07-01 Intel Corporation Mounting capacitors under ball grid array
JP3988651B2 (ja) * 2003-01-31 2007-10-10 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
KR100691146B1 (ko) * 2004-12-24 2007-03-09 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판
KR100884902B1 (ko) 2004-12-24 2009-02-19 가부시키가이샤 무라타 세이사쿠쇼 적층 커패시터 및 그 실장구조
US20070035014A1 (en) * 2005-08-15 2007-02-15 Fung Patrick Y C Method and circuit for reducing series inductance of a decoupling capacitor in a ball grid array (BGA)
US7697262B2 (en) 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7292429B2 (en) 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP2007220751A (ja) * 2006-02-14 2007-08-30 Tdk Corp セラミックコンデンサの実装構造及びセラミックコンデンサ
JP4896642B2 (ja) 2006-09-12 2012-03-14 Ｔｄｋ株式会社 積層コンデンサ及び電子機器
US7545623B2 (en) * 2006-11-27 2009-06-09 Kemet Electronics Corporation Interposer decoupling array having reduced electrical shorts
US7633739B2 (en) 2007-05-24 2009-12-15 Daniel Devoe Stacked multilayer capacitor
JP2009194096A (ja) * 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
JP4957737B2 (ja) * 2008-05-14 2012-06-20 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに集合部品
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
CN102742101A (zh) * 2009-10-02 2012-10-17 特兰斯泰克塔系统公司 带有非线性保护装置的rf共轴浪涌保护器
US8267718B2 (en) * 2010-04-07 2012-09-18 Panduit Corp. High data rate electrical connector and cable assembly
CN103035406A (zh) * 2011-10-04 2013-04-10 三星电机株式会社 多层电容器及其制造方法
US9263186B2 (en) * 2013-03-05 2016-02-16 Qualcomm Incorporated DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor
KR20140038871A (ko) 2013-07-11 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101514532B1 (ko) * 2013-07-22 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
US9627142B2 (en) 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
KR101548814B1 (ko) * 2013-11-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9330849B2 (en) 2014-02-21 2016-05-03 Apple Inc. Non-uniform dielectric layer capacitor for vibration and acoustics improvement
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US20150294791A1 (en) * 2014-04-14 2015-10-15 Qualcomm Incorporated Ceramic interposer capacitor
KR101630040B1 (ko) * 2014-05-28 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장기판
KR102016485B1 (ko) 2014-07-28 2019-09-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP5994958B2 (ja) * 2014-09-30 2016-09-21 株式会社村田製作所 半導体パッケージおよびその実装構造
US9847173B2 (en) * 2015-06-26 2017-12-19 Murata Manufacturing Co., Ltd. Mounting substrate
CN110622266A (zh) 2017-05-15 2019-12-27 阿维科斯公司 多层电容器和包括其的电路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128219A (ja) * 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法
JP2004200698A (ja) * 2002-12-19 2004-07-15 Avx Corp モノリシック伝送線コンデンサ
JP2006216622A (ja) * 2005-02-01 2006-08-17 Murata Mfg Co Ltd 積層コンデンサ
JP2010056202A (ja) * 2008-08-27 2010-03-11 Kyocera Corp 積層型半導体パッケージおよびそれに用いられるコンデンサ、並びに積層型半導体装置

Also Published As

Publication number Publication date
EP3646356A4 (en) 2021-12-22
EP3646356A1 (en) 2020-05-06
US10672563B2 (en) 2020-06-02
CN110800076A (zh) 2020-02-14
JP2023100905A (ja) 2023-07-19
US20190006104A1 (en) 2019-01-03
CN116072429A (zh) 2023-05-05
SG11201910935YA (en) 2020-01-30
KR20200014358A (ko) 2020-02-10
PH12019502806A1 (en) 2020-10-19
WO2019005616A1 (en) 2019-01-03
US11139115B2 (en) 2021-10-05
CN110800076B (zh) 2022-12-20
IL271711A (en) 2020-02-27
US20200303127A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
US11139115B2 (en) Surface mount multilayer coupling capacitor and circuit board containing the same
JP7307084B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
JP7446318B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
JP2021515408A (ja) 超広帯域性能を有する積層セラミックコンデンサ
US11636978B2 (en) Multilayer capacitor and circuit board containing the same
JP2022523497A (ja) 超広帯域性能を有する積層セラミックコンデンサ
JP2023134756A (ja) 超広帯域性能を有する積層セラミックコンデンサ
US20220328248A1 (en) Multilayer Ceramic Capacitor Including Conductive Vias
JP2023551592A (ja) 超広帯域性能を有する積層セラミックコンデンサ
US20240145169A1 (en) Multilayer Capacitor
JP7410356B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
US20230019800A1 (en) Multilayer Ceramic Capacitor
US20240145172A1 (en) Multilayer Capacitor
TW202343491A (zh) 表面貼裝多層陶瓷電容器
JP2024515482A (ja) 表面実装無線周波数構成部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230117