JP2010056202A - 積層型半導体パッケージおよびそれに用いられるコンデンサ、並びに積層型半導体装置 - Google Patents

Abstract

【課題】 実装面積を大きくすることなく、電源バウンスを減少させ、安定した信号品質を供給する積層型半導体パッケージを提供する。
【解決手段】 積層型半導体パッケージは、第１半導体パッケージと、該第１半導体パッケージに積層された第２半導体パッケージと、第１半導体パッケージと前記第２半導体パッケージとの間に設けられ、第１半導体パッケージおよび前記第２半導体パッケージに接続されるコンデンサとを有する。
【選択図】 図１

Description

本発明は、積層型半導体パッケージおよびそれに搭載されるコンデンサ、並びにそれらを有する積層型半導体装置に関するものである。

近年、電子機器の小型化や高機能化に伴う高集積化に対応して、半導体素子をはじめとする電子部品が高密度に搭載された半導体パッケージに関する開発が活発に行なわれている。例えば、グリッド状にランドを持つＢＧＡ(Ball Grid Array)パッケージやＣＳＰ(Chip Scale Package)が採用されている。また更なる高密度化に対応するために、複数の半導体パッケージを上下に積み重ねて一体的に積層したＰＯＰ(Package On Package)と呼ばれる積層型半導体パッケージが使用されるようになってきている。

しかしながら、ＰＯＰ構造は半導体素子を実装した半導体パッケージが３次元的に接続されるので、上層に存在するパッケージに実装された半導体素子ほど、下層の半導体パッケージを介して接続されるために電源供給線路の接続点が多くなり、接続距離も長くなる。従って、電源供給経路のインダクタンスが大きくなり、電源バウンスが発生して、安定した信号品質が保てなくなってしまう。

ここで、電源バウンスとは上記インダクタンス成分により逆起電圧が生じ、電源供給線路の電圧が変動することである。この解決法として、２層目の半導体パッケージの裏面に１層目の半導体パッケージと接合する半田ボール群と、プリント配線基板と直接接合する電源用のはんだ群とを設けることにより、２層目の半導体パッケージの電源供給経路を簡素化する方法が提案されている（例えば、特許文献１参照）。
特開２００６−２９５１３６号公報

しかしながら、上記従来の方法は、プリント配線基板と直接接合する半田群を設ける必要があることから、１層目の半導体パッケージよりも２層目の半導体パッケージのサイズが大きくなってしまい、積層型半導体パッケージ全体の実装面積が大きくなるという問題がある。

よって、実装面積を大きくすることなく、電源バウンスを減少させ、安定した信号品質を供給する積層型半導体パッケージが求められている。

本発明の一つの態様によれば、積層型半導体パッケージは、第１半導体パッケージと、該第１半導体パッケージに積層された第２半導体パッケージと、第１半導体パッケージと第２半導体パッケージとの間に設けられ、第１半導体パッケージおよび第２半導体パッケージに接続されるコンデンサとを有し、コンデンサは、対向する平板状の第１導体および第２導体からなる少なくとも１つの導体対と、第１導体から該第１導体と同一平面上にそれぞれ延在するとともに少なくとも一部同士が第１導体を挟んで対向する第１端子部および第２端子部と、第２導体から該第２導体と同一平面上にそれぞれ延在するとともに少なくとも一部同士が第２導体を挟んで対向する第３端子部および第４端子部とを有し、第１端子部および第３端子部は、第２半導体パッケージに接続され、第２端子部および第４端子部は、第１半導体パッケージに接続される。この積層型半導体パッケージを、第１積層型半導体パッケージという。

また、第１積層型半導体パッケージにおいて、好ましくは、コンデンサにおける第１導体および第２導体はそれぞれ四角形状であり、第１端子部および第２端子部は、第１導体の対向する２辺の中央部からそれぞれ延在し、第３端子部および第４端子部は、第２導体の対向する２辺の中央部からそれぞれ延在している。この積層型半導体パッケージを、第２積層型半導体パッケージという。

また、第２積層型半導体パッケージにおいて、好ましくは、コンデンサにおける導体対を第１導体と第２導体の対向方向に平面透視したときに、第１端子部と第３端子部は一部のみ重複し、第２端子部と第４端子部は一部のみ重複している。この積層型半導体パッケージを、第３積層型半導体パッケージという。

また、第１積層型半導体パッケージまたは第２積層型半導体パッケージにおいて、好ましくは、コンデンサにおける導体対を第１導体と第２導体の対向方向に平面透視したときに、第１乃至第４端子部は離間している。この積層型半導体パッケージを、第４積層型半導体パッケージという。

また、第１乃至第４積層型半導体パッケージのいずれかにおいて、好ましくは、コンデンサは、第１端子部に接続される第１端子電極と、第２端子部に接続される第２端子電極と、第３端子部に接続される第３端子電極と、第４端子部に接続される第４端子電極とを有し、第１端子電極および第２端子電極は、第１端子部および第２端子部の対向方向に垂直な面をそれぞれ有し、第３端子電極および第４端子電極は、第３端子部および第４端子部の対向方向に垂直な面をそれぞれ有する。この積層型半導体パッケージを、第５積層型半導体パッケージという。

また、第１乃至第５積層型半導体パッケージのいずれかにおいて、好ましくは、コンデンサにおける導体対を第１導体と第２導体の対向方向に平面透視したときに、第１端子部と第２端子部の対向方向に垂直な直線に関して、第３端子部は第１端子部と同じ側にあり、第４端子部は、第２端子部と同じ側にあり、放電時には、第１導体から第１端子部を通って第１端子電極へと第１電流が流れると共に、該第１電流とは逆極性の第２電流が第３端子電極から第３端子部を通って第２導体へと流れる電流ループが形成され、充電時には、第２端子電極から第２端子部を通って第１導体へ第３電流が流れると共に、該第３電流とは逆極性の第４電流が第２導体から第４端子部を通って第４端子電極へと流れる電流ループが形成される。この積層型半導体パッケージを、第６積層型半導体パッケージという。

本発明の一つの態様によれば、積層型半導体装置は、上記積層型半導体パッケージのいずれかと、第１半導体パッケージに搭載される第１半導体素子と、第２半導体パッケージに搭載される第２半導体素子とを有する。

本発明の一態様によれば、コンデンサは、対向する平板状の第１導体および第２導体からなる少なくとも１つの導体対と、第１導体から該第１導体と同一平面上にそれぞれ延在するとともに少なくとも一部同士が第１導体を挟んで対向する第１端子部および第２端子部と、第２導体から該第２導体と同一平面上にそれぞれ延在するとともに少なくとも一部同士が第２導体を挟んで対向する第３端子部および第４端子部とを有する。

本発明の積層型半導体パッケージによれば、実装面積を大きくすることなく、電源バウンスを減少させ、安定した信号品質を供給する積層型半導体パッケージを実現することができる。

本発明のコンデンサによれば、寄生インダクタンスを低減することができ、これを積層型半導体パッケージに用いた場合には、電源バウンスが小さい積層型半導体パッケージを実現することができる。

以下に、添付の図面を参照して、本発明の実施の形態について説明する。

図１は本発明の積層型半導体パッケージの実施の形態の一例を示す断面図である。本実施の形態による積層型半導体パッケージ１は、第１基板２ａを有する第１半導体パッケージと、第２基板２ｂを有する第２半導体パッケージとを備える。第２半導体パッケージは、第１半導体パッケージに積層されている。半導体素子４ａ，４ｂは、それぞれ第１基板２ａおよび第２基板２ｂに搭載されている。また、第１基板２ａと第２基板２ｂとの間には、コンデンサ３が設けられている。コンデンサ３は、隣接する第１基板２ａおよび第２基板２ｂの電源配線同士および接地配線同士を接続する。第１基板２ａおよび第２基板２ｂの信号配線同士は、半田ボール５ｂによって接続される。なお、第１半導体パッケージおよび第２半導体パッケージに半導体素子４ａ，４ｂを搭載することにより、積層型半導体装置が構成される。

また、第１基板２ａは、半田ボール５ａによって、プリント配線基板６に接続される。第１基板２ａの金属配線は、プリント配線基板６上に形成された外部電気回路に、半田ボール５ｂによって、電気的に接続される。

半導体素子４ａには、スイッチング動作に必要な電荷が、半田ボール５ａ、および第１基板２ａの金属配線を介して供給される。一方、半導体素子４ｂには、スイッチング動作に必要な電荷が、コンデンサ３から第２基板２ｂの金属配線を介して供給される。コンデンサ３は、電荷を蓄積している。これらの電荷は、プリント配線基板６から、半田ボール５ａおよび第１基板２ａの金属配線を介してコンデンサ３に供給される。

このように、半導体素子４ｂの動作に必要な電荷は、第１基板２ａおよび第２基板２ｂの間に配置されたコンデンサ３から供給されるため、半導体素子４ｂへの電荷供給経路が短くなる。これによって、電源供給経路に付随するインダクタンスにより生じる電圧の変動、すなわち半導体素子４ｂに供給される電源供給回路の電源バウンスは小さくなる。

次に、本実施の形態による積層型半導体パッケージ１において、第１基板２ａおよび第２基板２ｂの間に配置されるコンデンサ３の構造を説明する。

図２は、コンデンサ３の構成例の１つを示し、（ａ）は斜視図、（ｂ）〜（ｃ）はコンデンサ３における導体が形成された一部の誘電体層を導体の面方向に垂直に平面視した場合の平面図である。これらの図に示すコンデンサ３は、積層コンデンサであり、交互に配置された第１導体２１および第２導体２２と、第１導体２１と第２導体２２との間に配置された誘電体層３１とを有する。複数の誘電体層３１は、１つの積層体３２を構成する。

また、コンデンサ３は、第１端子部２３、第２端子部２４、第３端子部２５および第４端子部２６を備える。第１端子部２３および第２端子部２４は、第１導体２１から該第１導体２１と同一平面上にそれぞれ延在している。第１端子部２３および第２端子部２４は、少なくとも一部同士が第１導体２１を挟んで対向している。第３端子部２５および第４端子部２６は、第２導体２２から該第２導体２１と同一平面上にそれぞれ延在している。第３端子部２５および第４端子部２６は、少なくとも一部同士が第２導体２２を挟んで対向している。

ここで、第３端子部は、第１端子部と第２端子部が対向する方向に垂直な直線に関して、第１端子部と同じ側にあり、第４端子部は、第２端子部と同じ側にある。そして、第１端子部と第３端子部は、半導体素子収納用パッケージ２ｂに接続され、第２端子部と第４端子部は、半導体素子収納用パッケージ２ａに接続される。

さらに、コンデンサ３は、第１端子部２３に接続される第１端子電極２７と、第２端子部２４に接続される第２端子電極２８と、第３端子部２５に接続される第３端子電極２９と、第４端子部２６に接続される第４端子電極３０とを備える。

積層体３２は、１層あたり１μｍ〜５μｍの厚みに形成された長方形の複数の誘電体層３１を、例えば７０層〜６００層積層することにより構成される直方体状の誘電体ブロックである。誘電体層３１の材料としては、例えば、チタン酸バリウム，チタン酸カルシウム，またはチタン酸ストロンチウムを主成分とする誘電体材料が用いられる。

第１導体２１および第２導体２２は、０．５μｍ〜２μｍの厚みに形成された導体パターンである。第１導体２１および第２導体２２は、積層体３２の内部で誘電体層３１を挟んで互いに対向するように交互に配置されている。第１導体２１および第２導体２２の材料としては、例えば、ニッケル，銅，ニッケル−銅，または銀−パラジウム等の金属を主成分とする導体材料が用いられる。

第１端子部２３および第２端子部２４は、第１導体２１の対向する２辺の中央部からそれぞれ積層体３２の周囲に引き出された導体パターンである。第１端子部２３および第２端子部２４は、積層体３２の周囲に形成された第１端子電極２７および第２端子電極２８にそれぞれ電気的に接続される。また、第３端子部２５および第４端子部２６は、第２導体２２の対向する２辺の中央部からそれぞれ積層体３２の周囲に引き出された導体パターンである。第３端子部２５および第４端子部２６は、積層体３２の周囲に形成された第３端子電極２９および第４端子電極３０にそれぞれ電気的に接続される。

第１端子電極２７、第２端子電極２８、第３端子電極２９、および第４端子電極３０は、それぞれ積層体３２の周囲に配置される帯状の電極である。これらの端子電極２７−３０の厚みは、２μｍ〜７０μｍである。第１端子電極２７は、積層体３２の積層方向の上下に位置する第１端子部２３同士を電気的に接続する。第２端子電極２８は、積層体３２の積層方向の上下に位置する第２端子部２４同士を電気的に接続する。第３端子電極２９は、積層体３２の積層方向の上下に位置する第３端子部２５同士を電気的に接続する。第４端子電極２９は、積層体３２の積層方向の上下に位置する第４端子部２６同士を電気的に接続する。

第１端子電極２７、第２端子電極２８、第３端子電極２９、および第４端子電極３０の材料としては、例えば、ニッケル，銅，銀，またはパラジウム等の金属を主成分とする導体材料が用いられる。

以下に、コンデンサ３の動作について説明する。積層型半導体パッケージ１において、半導体素子４ｂがスイッチング動作を行う場合、半導体素子４ｂにより消費される電荷を補うためにコンデンサ３に蓄えられた電荷が放電される。放電時には、第１導体２１から第１端子部２３を通って第１端子電極２７へと電流（Ａ）が流れると共に、これとは逆極性の電流（Ｂ）が第３端子電極２９から第３端子部２５を通って第２導体２２へと流れる電流ループを形成する。また、充電時には、第２端子電極２８から第２端子部２４を通って第１導体２１へ電流（Ａ’）が流れると共に、これとは逆極性の電流（Ｂ’）が第２導体２２から第４端子部２６を通って第４端子電極３０へと流れる電流ループを形成する。コンデンサ３の寄生インダクタンスはこの電流ループを貫く磁束の大きさによって決定される。磁束は電流の流れ方向に対し垂直に電流を右回りに取り巻く様に発生するため、電流の向きが逆向きの場合、磁束も逆向きとなり互いに打ち消しあう。

このように、放電時および充電時において、コンデンサ３に流れる電流の向きが逆方向となるため、第１導体２１と第２導体２２との間、および第１端子部２３と第３端子部２５との間、および第２端子部２２と第４端子部２６との間のおのおので、互いに発生する磁束を弱め合い、コンデンサ３の寄生インダクタンスを小さくすることができる。これにより、積層型半導体装置の電源バウンスを減少させ、安定して半導体素子を動作させることができる。

本実施の形態による積層型半導体パッケージによれば、第２半導体パッケージのサイズを大きくし、プリント配線板から直接電荷を供給することなく、安定した電源供給が行える。さらに、第１半導体パッケージと第２半導体パッケージとの間に設けられたコンデンサにより、第１の半導体パッケージに搭載された半導体素子と第２の半導体パッケージの間に一定の距離を置くことができ、熱の滞留を防ぐことができるため、安定して半導体素子を動作させることができる。

本実施の形態による積層型半導体パッケージ１において、第１基板２ａおよび第２基板２ｂは、例えば、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体、またはガラスセラミックス等の無機絶縁材料からなる。

また、金属配線は、半導体素子４ａ，４ｂとプリント配線基板６とを電気的に接続する機能を有している。このような金属配線は、例えば、タングステン（Ｗ），モリブデン（Ｍｏ），モリブデン−マンガン（Ｍｏ−Ｍｎ），銅（Ｃｕ），銀（Ａｇ）、もしくは銀−パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、または銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）、もしくはニオブ（Ｎｂ）またはそれらの合金等で形成される。この金属配線は、メタライズ法等の厚膜法や、薄膜法等の金属層形成手法により、所定パターンに形成すればよい。

例えば金属配線を厚膜法で形成する場合、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、セラミックグリーンシートに所定のパターンで印刷塗布し、これらセラミックグリーンシートを積層して積層体とするとともに焼成することによって形成することができる。

また、第１基板２ａおよび第２基板２ｂの無機絶縁材料は、例えばセラミックグリーンシート積層法や、押し出し成形法等の基板形成手段によって形成される。

これらの無機絶縁材料は以下のようにして作製される。無機絶縁材料が例えば酸化アルミニウム質焼結体から成る場合、まず、酸化アルミニウム，酸化珪素，酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となし、これをドクターブレード法等でシート状となすことによってセラミックグリーンシートを得る。そして、セラミックグリーンシートに各金属配線と成る金属ペーストを所定のパターンに印刷塗布して、これらを上下に積層し、最後にこの積層体を還元雰囲気中で約１６００℃の温度で焼成することによって製作される。

また、第１基板２ａおよび第２基板２ｂの無機絶縁材料は、ポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネン、若しくはベンゾシクロブテン等の有機絶縁材料、またはセラミック粉末等の無機絶縁物粉末を、エポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気的な絶縁材料から成っていてもよい。

例えば、複合絶縁材料からなる場合、まず酸化アルミニウム質焼結体から成るセラミックスを混合した熱硬化性のエポキシ樹脂、あるいはガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて成るガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって絶縁層を形成する。この絶縁層と、銅層を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成して成る薄膜配線導体層とを交互に積層し、約１７０℃程度の温度で加熱硬化することによって製作される。これらの積層された無機絶縁材料の厚みは、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように設定される。

また、積層型半導体パッケージ１において、第１基板２ａおよび第２基板２ｂの表面には、高速で動作するＩＣ，ＬＳＩ等の半導体素子や半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の光半導体素子４ａ，４ｂが搭載される。この半導体素子４ａ，４ｂは、裏面側に信号用や電源用、接地用の端子（図示せず）が形成され、各端子が第１基板２ａおよび第２基板２ｂの表面に形成されたフリップチップ用電極パッド（図示せず）に、錫−鉛（Ｓｎ−Ｐｂ）合金や錫-銀-銅（Ｓｎ−Ａｇ−Ｃu）等の半田または金（Ａｕ）等から成るフリップチップ接続用導体バンプを介して電気的に接続されて実装される。

各フリップチップ用電極パッドは、第１基板２ａおよび第２基板２ｂに形成されている金属配線（図示せず）と、第１基板２ａおよび第２基板２ｂの表面から内部にかけて形成されたビア導体等の貫通導体等（図示せず）とを介してそれぞれ所望の回路に電気的に接続され、半導体素子４ａ，４ｂの各端子が、対応する回路配線と電気的に接続される。

また、第１基板２ａおよび第２基板２ｂ内に形成された貫通導体（図示せず）は、セラミックグリーンシートに貫通孔を金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により形成しておき、ＷやＣｕ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを貫通孔の内側側面の所定の領域に塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。

積層型半導体パッケージ１において、信号波形を伝送する第１基板２ａおよび第２基板２ｂ内に形成された線路導体（図示せず）は、各線路導体の配線幅および第１基板２ａおよび第２基板２ｂ内に形成された絶縁層の厚みを設定することにより、線路導体の特性インピーダンスを任意の値に設定することができる。そのため、例えば複数の線路導体により、良好な伝送特性を有する線路導体を形成することが可能となる。各線路導体の特性インピーダンスは一般的には５０Ωに設定される。なお、複数の線路導体は、それぞれ異なる電気信号を伝送するものとしてもよい。

図３は、コンデンサ３の別の構成例の１つを示し、（ａ）は斜視図、（ｂ）〜（ｃ）はコンデンサ３における導体が形成された一部の誘電体層を導体の面方向に垂直に平面視した場合の平面図である。この構成例では、第１端子部２３および第２端子部２４は、第１導体２１から該第１導体２１と同一平面上にそれぞれ延在しており、第３端子部２５および第４端子部２６は、第２導体２２から該第２導体２１と同一平面上にそれぞれ延在している。また、第１端子部２３および第２端子部２４は、第１導体２１の対向する２辺の端部から、その２辺に垂直な方向に延在している。第１端子部２３、第２端子部２４、および第１導体２１は、Ｔ字型の導体パターンを構成する。同様に、第３端子部２５および第４端子部２６は、第２導体２２の対向する２辺の端部から、その２辺に垂直な方向に延在している。第３端子部２４、第４端子部２５、および第２導体２２は、Ｔ字型の導体パターンを構成する。

図３に示すコンデンサ３では、第１導体２１および第２導体２２は対向するように配置される。ここで、コンデンサ３を、第１導体２１および第２導体２２の面方向に垂直に、すなわち第１導体２１及び第２導体２２の対向方向に平面透視したとき、第１端子部２３と第３端子部２４は、第１導体２１または第２導体２２に関して同じ側に、それぞれ離間して位置している。また、第３端子部２５と第４端子部２６は、第１導体２１または第２導体２２に関して同じ側に、それぞれ離間して位置している。

図３の構成においても、図２の構成と同様に、放電時および充電時において、コンデンサ３に流れる電流の向きが逆方向となるため、第１導体２１と第２導体２２との間、および第１端子部２３と第３端子部２５との間、および第２端子部２２と第４端子部２６との間のおのおので、互いに発生する磁束を弱め合い、コンデンサ３の寄生インダクタンスを小さくすることができる。

また、第１端子部２３と第３端子部２５が離間しており、第２端子部２４と第４端子部２６が離間していることから、第１端子部２３と第１端子電極２７、第２端子部２４と第２端子電極２８、第３端子部２５と第３端子電極２９、および第４端子部２６と第４端子電極３０のそれぞれの電気的接続をより容易に行うことができる。さらに、半導体素子４ｂのスイッチング動作が高速で繰り返された場合に生じる、第２端子部２４，第１導体２１，および第１端子部２３を介して、第２端子電極２８と第１端子電極２７との間を流れる貫通電流および、第３端子部２５，第２導体２２，および第４端子部２６を介して、第３端子電極２９と第４端子電極３０との間を流れる貫通電流の経路を短くすることができ、コンデンサ３の寄生インダクタンスをより小さくすることができる。ここで、貫通電流とは、高速で繰り返される半導体素子４ｂのスイッチングによって、第２端子電極２８と第１端子電極２７との間、および第３端子電極２９と第４端子電極３０と間を直接流れる電流であり、電荷の充電および放電に直接寄与しない電流のことである。

図４は、コンデンサ３の別の構成例の１つを示し、（ａ）は斜視図、（ｂ）〜（ｃ）はコンデンサ３における導体が形成された一部の誘電体層を導体の面方向に垂直に平面視した場合の平面図である。この構成例では、第１端子部２３および第２端子部２４は、第１導体２１の対向する２辺の中央部から、その２辺に垂直な方向に延在している。

本実施例では、第１導体２１と第２導体２２の対向方向に平面透視したときに、第１端子部２３と第３端子部２５は一部のみ重複し、第２端子部２４と第４端子部２６は一部のみ重複している。これにより、図２のコンデンサと比較して、第１端子部２３と第１端子電極２７、第２端子部２４と第２端子電極２８、第３端子部２５と第３端子電極２９、および第４端子部２６と第４端子電極３０の電気的接続をより容易に行うことができる。

また、図２乃至図４で示した実施例のいずれにおいても、第１端子電極２７および第２端子電極２８は、第１端子部２３および第２端子部２４の対向方向に垂直な面をそれぞれ有し、第３端子電極２９および第４端子電極３０は、第３端子部２５および第４端子部２６の対向方向に垂直な面をそれぞれ有している。よって、第１端子電極２７から第４端子電極３０の間で、半導体素子４ｂのスイッチング動作が高速で繰り返された場合に生じる第２端子電極２８から第１端子電極２７へと電流が流れる方向および、第３端子電極２９から第４端子電極３０へと電流が流れる方向に、第１導体２１と第２導体２２からなる導体対が並列に複数配置されるため、多くの電流経路を確保することができ、コンデンサ３の寄生インダクタンスを小さくすることができる。

なお、本発明の積層型半導体パッケージおよびコンデンサは、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。

本発明の積層型半導体パッケージの実施の形態の一例を示す断面図である。 （ａ）はコンデンサ構造の実施の形態の一例を示す斜視図であり、（ｂ）〜（ｃ）はコンデンサにおける導体が形成された一部の誘電体層を導体の面方向に垂直に平面視した場合の平面図である。 （ａ）はコンデンサ構造の実施の形態の他の構成例を示す斜視図であり、（ｂ）〜（ｃ）はコンデンサにおける導体が形成された一部の誘電体層を導体の面方向に垂直に平面視した場合の平面図である。 （ａ）はコンデンサ構造の実施の形態の他の構成例を示す斜視図であり、（ｂ）〜（ｃ）はコンデンサにおける導体が形成された一部の誘電体層を導体の面方向に垂直に平面視した場合の平面図である。

符号の説明

１ ・・・積層型半導体パッケージ
２ａ，２ｂ ・・・基板
３ ・・・コンデンサ
４ａ，４ｂ ・・・半導体素子
５ａ，５ｂ ・・・半田ボール
６ ・・・プリント配線基板
２１，２２ ・・・第１〜第２導体
２３，２４，２５，２６ ・・・第１〜第４端子部
２７，２８，２９，３０ ・・・第１〜第４端子電極
３１ ・・・誘電体
３２ ・・・積層体

Claims (8)

1. 第１半導体パッケージと、
   該第１半導体パッケージに積層された第２半導体パッケージと、
   前記第１半導体パッケージと前記第２半導体パッケージとの間に設けられ、前記第１半導体パッケージおよび前記第２半導体パッケージに接続されるコンデンサと
   を有する積層型半導体パッケージであって、
   前記コンデンサは、
   対向する平板状の第１導体および第２導体からなる少なくとも１つの導体対と、
   前記第１導体から該第１導体と同一平面上にそれぞれ延在するとともに少なくとも一部同士が前記第１導体を挟んで対向する第１端子部および第２端子部と、
   前記第２導体から該第２導体と同一平面上にそれぞれ延在するとともに少なくとも一部同士が前記第２導体を挟んで対向する第３端子部および第４端子部と
   を有し、
   前記第１端子部および前記第３端子部は、前記第２半導体パッケージに接続され、
   前記第２端子部および前記第４端子部は、前記第１半導体パッケージに接続される積層型半導体パッケージ。
2. 前記コンデンサにおける前記第１導体および前記第２導体はそれぞれ四角形状であり、
   前記第１端子部および第２端子部は、前記第１導体の対向する２辺の中央部からそれぞれ延在し、
   前記第３端子部および第４端子部は、前記第２導体の対向する２辺の中央部からそれぞれ延在している請求項１に記載の積層型半導体パッケージ。
3. 前記コンデンサにおける前記導体対を前記第１導体と前記第２導体の対向方向に平面透視したときに、前記第１端子部と前記第３端子部は一部のみ重複し、前記第２端子部と前記第４端子部は一部のみ重複している請求項２に記載の積層型半導体パッケージ。
4. 前記コンデンサにおける前記導体対を前記第１導体と前記第２導体の対向方向に平面透視したときに、前記第１乃至前記第４端子部は離間している請求項１または請求項２に記載の積層型半導体パッケージ。
5. 前記コンデンサは、前記第１端子部に接続される第１端子電極と、前記第２端子部に接続される第２端子電極と、前記第３端子部に接続される第３端子電極と、前記第４端子部に接続される第４端子電極とを有し、
   前記第１端子電極および前記第２端子電極は、前記第１端子部および前記第２端子部の対向方向に垂直な面をそれぞれ有し、
   前記第３端子電極および前記第４端子電極は、前記第３端子部および前記第４端子部の対向方向に垂直な面をそれぞれ有する請求項１から請求項４のいずれかに記載の積層型半導体パッケージ。
6. 前記コンデンサにおける前記導体対を前記第１導体と前記第２導体の対向方向に平面透視したときに、前記第１端子部と前記第２端子部の対向方向に垂直な直線に関して、前記第３端子部は前記第１端子部と同じ側にあり、前記第４端子部は、前記第２端子部と同じ側にあり、放電時には、前記第１導体から前記第１端子部を通って前記第１端子電極へと第１電流が流れると共に、該第１電流とは逆極性の第２電流が前記第３端子電極から前記第３端子部を通って前記第２導体へと流れる電流ループが形成され、充電時には、前記第２端子電極から前記第２端子部を通って前記第１導体へ第３電流が流れると共に、該第３電流とは逆極性の第４電流が前記第２導体から前記第４端子部を通って前記第４端子電極へと流れる電流ループが形成される請求項１から請求項５のいずれかに記載の積層型半導体パッケージ。
7. 請求項１から請求項６のいずれかに記載の積層型半導体パッケージと、
   前記第１半導体パッケージに搭載される第１半導体素子と、
   前記第２半導体パッケージに搭載される第２半導体素子と
   を有する積層型半導体装置。
8. 対向する平板状の第１導体および第２導体からなる少なくとも１つの導体対と、
   前記第１導体から該第１導体と同一平面上にそれぞれ延在するとともに少なくとも一部同士が前記第１導体を挟んで対向する第１端子部および第２端子部と、
   前記第２導体から該第２導体と同一平面上にそれぞれ延在するとともに少なくとも一部同士が前記第２導体を挟んで対向する第３端子部および第４端子部と
   を有するコンデンサ。

Images