JP7446318B2 - 超広帯域性能を有する積層セラミックコンデンサ - Google Patents

超広帯域性能を有する積層セラミックコンデンサ Download PDF

Info

Publication number
JP7446318B2
JP7446318B2 JP2021544126A JP2021544126A JP7446318B2 JP 7446318 B2 JP7446318 B2 JP 7446318B2 JP 2021544126 A JP2021544126 A JP 2021544126A JP 2021544126 A JP2021544126 A JP 2021544126A JP 7446318 B2 JP7446318 B2 JP 7446318B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
shield
distance
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021544126A
Other languages
English (en)
Other versions
JP2022519039A (ja
Inventor
ベロリーニ，マリアンヌ
ホーン，ジェフリー・エイ
バンオルスタイン，リチャード・シー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
Kyocera Avx Components Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Avx Components Corp filed Critical Kyocera Avx Components Corp
Publication of JP2022519039A publication Critical patent/JP2022519039A/ja
Priority to JP2023150077A priority Critical patent/JP2023169296A/ja
Application granted granted Critical
Publication of JP7446318B2 publication Critical patent/JP7446318B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/22—Electrostatic or magnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/64—Testing of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

関連出願の相互参照
本出願は、２０１９年１月２８日の出願日を有する米国仮特許出願第６２／７９７，５３２号の出願利益を主張するものであり、参照によりその全体が本明細書に組み込まれている。
[0001]近代の技術的用途の多様性は、それらの用途に使用される有効な電子構成要素および集積回路の必要性をもたらしている。コンデンサは、無線通信、警報システム、レーダシステム、回路切替え、整合化回路網および多くの他の用途を含み得るこのような近代の用途におけるフィルタリング、結合、バイパス化および他の態様のために使用される基本的な構成要素である。集積回路の速度の劇的な高速化および実装密度の劇的な増加は、とりわけ結合コンデンサ技術における進歩を要求している。高静電容量結合コンデンサが多くの現在の用途における高い周波数にさらされる場合、性能特性がますます重要になる。コンデンサは、このような広範囲にわたる様々な用途に対する基本となるものであるため、それらの精度および効率は不可欠である。従ってコンデンサ設計の多くの特定の態様は、それらの性能特性を改善することに的が絞られている。
[0002]本発明の一実施形態によれば、広帯域積層セラミックコンデンサは、第１の端部、および横方向に垂直な長手方向に第１の端部から離間された第２の端部を有することができる。横方向および長手方向は、それぞれＺ方向に垂直であり得る。コンデンサは、上面、およびＺ方向において上面と反対側の底面を含むことができる。広帯域積層セラミックコンデンサは、Ｚ方向に積み重ねられた複数の誘電層を備える、モノリシックボディを含むことができる。広帯域積層セラミックコンデンサは、第１の端部に沿って配置された第１の外部端子、および第２の端部に沿って配置された第２の外部端子を含むことができる。広帯域積層セラミックコンデンサは、モノリシックボディ内に配置された、複数の作用電極を含むことができる。広帯域積層セラミックコンデンサは、モノリシックボディ内に配置され、また複数の作用電極とコンデンサの上面との間に配置された、上部遮蔽電極を含むことができる。第１の遮蔽電極は、コンデンサの上面から、最上の遮蔽部から上部までの距離（ｔｏｐ－ｓｈｉｅｌｄ－ｔｏ－ｔｏｐ ｄｉｓｔａｎｃｅ）だけ離間され得る。広帯域積層セラミックコンデンサは、モノリシックボディ内に配置され、また複数の作用電極とコンデンサの底面との間に配置された、底部遮蔽電極を含むことができる。底部遮蔽電極は、コンデンサの底面から、最下の遮蔽部から底部までの距離（ｂｏｔｔｏｍ－ｓｈｉｅｌｄ－ｔｏ－ｂｏｔｔｏｍ ｄｉｓｔａｎｃｅ）だけ離間され得る。最上の遮蔽部から上部までの距離と最下の遮蔽部から底部までの距離との比は、約０．８から約１．２の間であり得る。最下の遮蔽部から底部までの距離は、約８ミクロンから約１００ミクロンの範囲であり得る。
[0003]本発明の別の実施形態によれば、広帯域積層セラミックコンデンサを形成する方法が開示されている。広帯域積層セラミックコンデンサは、第１の端部、および横方向に垂直な長手方向に第１の端部から離間された第２の端部を有することができる。横方向および長手方向は、それぞれＺ方向に垂直であり得る。コンデンサは、上面、およびＺ方向において上面と反対側の底面を有することができる。この方法は、複数の作用電極層に複数の作用電極を形成するステップと、上部遮蔽電極層に上部遮蔽電極を形成するステップと、底部遮蔽電極層に底部遮蔽電極を形成するステップと、モノリシックボディを形成するために、複数の作用電極層、上部遮蔽電極層、および底部遮蔽電極層を、複数の誘電層と積み重ねるステップと、モノリシックボディの第１の端部に第１の外部終端を形成するステップと、モノリシックボディの第２の端部に第２の外部終端を形成するステップとを含むことができる。上部遮蔽電極層は、モノリシックボディ内に配置され、また複数の作用電極層とコンデンサの上面との間に配置され得る。上部遮蔽電極は、コンデンサの上面から、最上の遮蔽部から上部までの距離だけ離間され得る。底部遮蔽電極層は、モノリシックボディ内に配置され、また複数の作用電極とコンデンサの底面との間に配置され得る。底部遮蔽電極は、コンデンサの底面から、最下の遮蔽部から底部までの距離だけ離間され得る。最上の遮蔽部から上部までの距離と最下の遮蔽部から底部までの距離との比は、約０．８から約１．２の間であり得る。最下の遮蔽部から底部までの距離は、約８ミクロンから約１００ミクロンの範囲であり得る。
[0004]当業者に対する、本発明の最良モードを含む本発明の完全で、かつ、実施可能な開示は、添付の図の参照を含む本明細書の残りの部分でより具体的に説明される。
[0005]本開示の態様による、作用電極層の一実施形態の上面図である。 [0006]本開示の態様による、図１Ａに示されているように構成された交互の電極層の斜視図である。 [0007]本開示の態様による、複数の容量性領域が形成されている、図１Ａの作用電極層の実施形態の上から見た図である。 [0008]本開示の態様による、複数の容量性領域が形成されている遮蔽電極層の実施形態の上から見た図である。 [0009]本開示の態様に従って、作用電極層が図１Ａから図１Ｃに示されるように構成され、遮蔽電極層が図１Ｃに示されるように構成されている、複数の領域を含むコンデンサの一実施形態の側面断面図である。 [0010]本開示の態様による、作用電極層の別の実施形態の上面図である。 [0011]本開示の態様による、複数の容量性領域が形成されている、図２Ａの作用電極層の実施形態の上から見た図である。 [0012]本開示の態様に従って、図２Ａに示されるように構成された交互の電極層の斜視図である。 [0013]複数の容量性領域を有する、図１Ａから図１Ｅに示されているコンデンサの実施形態の、回路の概略図である。 [0014]複数の容量性領域を有する、図２Ａから図２Ｃに示されているコンデンサの実施形態の、回路の概略図である。 [0015]本発明のコンデンサの一実施形態の側断面図である。 [0016]本発明の一実施形態による、図５のコンデンサのアンカー電極、遮蔽電極、および作用電極の上面図である。 本発明の一実施形態による、図５のコンデンサのアンカー電極、遮蔽電極、および作用電極の上面図である。 本発明の一実施形態による、図５のコンデンサのアンカー電極、遮蔽電極、および作用電極の上面図である。 本発明の一実施形態による、図５のコンデンサのアンカー電極、遮蔽電極、および作用電極の上面図である。 [0017]本発明の特定の実施形態による、アンカー電極の追加の実施形態の上面図である。 本発明の特定の実施形態による、アンカー電極の追加の実施形態の上面図である。 本発明の特定の実施形態による、アンカー電極の追加の実施形態の上面図である。 本発明の特定の実施形態による、アンカー電極の追加の実施形態の上面図である。
[0018]当業者には、本考察は例示的実施形態の説明にすぎず、本発明のより広義の態様を制限することは意図されていないことを理解されたい。
[0019]一般的に言えば、本発明は積層セラミックコンデンサを対象としている。積層セラミックコンデンサは、単一のモノリシックボディ内に交互の誘電層および電極層を含んでいる。コンデンサは、モノリシックボディ内に配置される、複数の作用電極、上部遮蔽電極、および底部遮蔽電極を含んでいる。上部遮蔽電極は、複数の作用電極とコンデンサの上面との間に配置され、コンデンサの上面から、最上の遮蔽部から上部までの距離だけ離間されている。底部遮蔽電極は、複数の作用電極とコンデンサの底面との間に配置され、コンデンサの底面から、最下の遮蔽部から底部までの距離だけ離間されている。
[0020]最上の遮蔽部から上部までの距離と最下の遮蔽部から底部までの距離との比は、約０．８から約１．２、いくつかの実施形態では約０．９から約１．１、いくつかの実施形態では約０．９５から約１．０５、またいくつかの実施形態では約０．９８から約１．０２の範囲であり得る。
[0021]最下の遮蔽部から底部までの距離は、約８ミクロンから約１００ミクロン、いくつかの実施形態では約９ミクロンから約７５ミクロン、いくつかの実施形態では約１０ミクロンから約６５ミクロン、またいくつかの実施形態では約１１ミクロンから約３０ミクロンの範囲であり得る。
[0022]本発明者らは、このような距離が、広範囲の周波数にわたって低い挿入損を有する積層セラミックコンデンサを提供できることを発見した。一般に、挿入損は、コンデンサを介した電力の損失であり、当技術分野で広く知られている任意の方法を使用して測定され得る。
[0023]例えば、挿入損は、４ＧＨｚから１０ＧＨｚの周波数範囲にわたって測定された場合、約－０．２８ｄＢ以上など、約－０．２５ｄＢ以上など、約－０．２３ｄＢ以上など、約－０．３ｄＢ以上であり得る。
[0024]挿入損は、１３ＧＨｚから２０ＧＨｚの周波数範囲にわたって測定された場合、約－０．３８ｄＢ以上など、約－０．３５ｄＢ以上など、約－０．３４ｄＢ以上など、約－０．４ｄＢ以上であり得る。
[0025]挿入損は、２３ＧＨｚから３０ＧＨｚの周波数範囲にわたって測定された場合、約－０．４ｄＢ以上など、約－０．３８ｄＢ以上など、約－０．３５ｄＢ以上など、約－０．３２ｄＢ以上など、約－０．４５ｄＢ以上であり得る。
[0026]挿入損は、３３ＧＨｚから４０ＧＨｚの周波数範囲にわたって測定された場合、約－０．５ｄＢ以上など、約－０．４８ｄＢ以上など、約－０．４５ｄＢ以上など、約－０．４３ｄＢ以上など、約－０．５５ｄＢ以上であり得る。
[0027]最下の遮蔽部から底部までの距離は、遮蔽電極とコンデンサの底面との間の距離として定義され得る。複数の遮蔽電極層が含まれる場合、最下の遮蔽部から底部は、遮蔽電極層のうちの最も下の層と底面との間の距離として定義され得る。コンデンサの厚さと最下の遮蔽部から底部までの距離との比は、約３より大きく、いくつかの実施形態では約５より大きく、いくつかの実施形態では、いくつかの実施形態では約１０より大きく、いくつかの実施形態では約１５より大きく、いくつかの実施形態では約２０より大きく、またいくつかの実施形態では約４０より大きくてもよい。最下の遮蔽部から底部までの距離は、約３ミクロンから約１００ミクロン、いくつかの実施形態では約４ミクロンから約７５ミクロン、いくつかの実施形態では約５ミクロンから約６０ミクロン、またいくつかの実施形態では約８ミクロンから約３０ミクロンの範囲であり得る。
[0028]コンデンサは、作用電極領域、上部遮蔽電極領域、および底部遮蔽電極領域を含む、複数の電極領域を含むことができる。複数の作用電極は、遮蔽電極領域内に配置され得る。上部遮蔽電極は、上部遮蔽電極領域内に配置され得る。底部遮蔽電極は、底部遮蔽電極領域内に配置され得る。
[0029]Ｚ方向における上部遮蔽電極領域の厚さと、Ｚ方向における底部遮蔽電極領域の厚さとの比は、約０．８から約１．２、いくつかの実施形態では約０．９から約１．１、いくつかの実施形態では約０．９５から約１．０５、またいくつかの実施形態では約０．９８から約１．０２の範囲であり得る。
[0030]コンデンサは、コンデンサの第１の端部に沿って配置された第１の外部端子、およびコンデンサ第２の端部に沿って配置された第２の外部端子を含むことができる。追加の底部遮蔽電極は、Ｚ方向に、底部遮蔽電極とほぼ揃えられ得る。底部遮蔽電極は、第１の外部端子と接続され得、追加の底部遮蔽電極は、第２の外部端子と接続され得る。
[0031]遮蔽電極は、様々な形状を有することができる。例えば、いくつかの実施形態では、底部遮蔽電極は、２つの長手方向の縁間に階段の形体を画定することができる。底部遮蔽電極は、それぞれが横方向と揃えられ、第１の外部端子とは反対側に面する、第１の長手方向の縁および第２の長手方向の縁を有することができる。第２の長手方向の縁は、第１の長手方向の縁から長手方向に、遮蔽電極オフセット距離だけオフセットされ得る。しかしながら、いくつかの実施形態では、１つまたは複数の遮蔽電極は、どんな階段の形体も有していない長方形であり得る。さらに、１つまたは複数の遮蔽電極（例えば、底部遮蔽電極および／または上部遮蔽電極）は、長手方向に延びる長手方向の中心線に関して、横方向に対称であり得る。
[0032]第２の外部端子に接続され、底部遮蔽電極とＺ方向にほぼ揃えられ得る追加の底部遮蔽電極は、同様に、階段の形体を有することができる。より具体的には、第１の長手方向の縁は、横方向に揃えられ、第２の外部端子とは反対側に面することができ、第２の長手方向の縁は、横方向に揃えられ、第２の外部端子とは反対側に面することができる。第２の長手方向の縁は、第１の長手方向の縁から長手方向に、ほぼ遮蔽電極オフセット距離だけオフセットされ得る。
[0033]第１の遮蔽ギャップ距離は、長手方向における、底部遮蔽電極の第１の長手方向の縁と追加の底部遮蔽電極の第１の長手方向の縁との間に形成され得る。コンデンサは、長手方向における、コンデンサの第１の端部と第２の端部との間のコンデンサの長さを有することができる。コンデンサの長さと第１の遮蔽ギャップ距離との比は、約２より大きく、いくつかの実施形態では約３より大きく、いくつかの実施形態では約４より大きく、いくつかの実施形態では約５より大きく、いくつかの実施形態では約１０より大きく、いくつかの実施形態では約１５より大きく、いくつかの実施形態では約２０より大きく、またいくつかの実施形態では約５０より大きくてもよい。
[0034]第２の遮蔽ギャップ距離は、長手方向における、底部遮蔽電極の第２の長手方向の縁と追加の底部遮蔽電極の第２の長手方向の縁との間に形成され得る。コンデンサの長さと第２の遮蔽ギャップ距離との比は、約２より大きく、いくつかの実施形態では約３より大きく、いくつかの実施形態では約４より大きく、いくつかの実施形態では約５より大きく、いくつかの実施形態では約１０より大きく、いくつかの実施形態では約１５より大きく、いくつかの実施形態では約２０より大きく、またいくつかの実施形態では約５０より大きくてもよい。
[0035]第１の遮蔽ギャップ距離および／または第２の遮蔽ギャップ距離は、約１０ミクロンから約２００ミクロン、いくつかの実施形態では約２０ミクロンから約１５０ミクロン、またいくつかの実施形態では約３０ミクロンから約８０ミクロンの範囲であり得る。
[0036]遮蔽電極オフセット距離は、約７５ミクロンから約３００ミクロン、いくつかの実施形態では約１００ミクロンから約２５０ミクロン、またいくつかの実施形態では約１２５ミクロンから約１７５ミクロンの範囲であり得る。
[0037]広帯域積層セラミックコンデンサは、上面と底面との間で、Ｚ方向にコンデンサの厚さを有することができる。コンデンサの厚さと上部遮蔽電極領域のＺ方向の厚さとの比は、約２．１から約２０、いくつかの実施形態では約２．２から約１０、いくつかの実施形態では約２．５から約７、いくつかの実施形態では約２．７から約６、またいくつかの実施形態では約３から約５の範囲であり得る。コンデンサの厚さと底部遮蔽電極領域のＺ方向の厚さとの比は、約２．１から約２０、いくつかの実施形態では約２．２から約１０、いくつかの実施形態では約２．５から約７、いくつかの実施形態では約２．７から約６、またいくつかの実施形態では約３から約５の範囲であり得る。
[0038]コンデンサの厚さと作用電極領域の厚さとの比は、約１．１から約２０、いくつかの実施形態では約１．５から約１５、いくつかの実施形態では約１．７から約１２、いくつかの実施形態では約２から約１０、またいくつかの実施形態では約３から約７の範囲であり得る。
[0039]一般に、コンデンサは、コンデンサのモノリシックボディの少なくとも一部を形成することができる、交互の誘電層および電極層を含んでいる。誘電層および電極層を、積み重ねられた、または層状にされた構成で配置することにより、コンデンサは、例えば誘電層がセラミックを含む場合に、積層コンデンサ、とりわけ積層セラミックコンデンサと呼ばれ得る。
[0040]遮蔽電極領域は、Ｚ方向に、遮蔽電極領域の厚さを有することができる。遮蔽電極領域の厚さは、コンデンサの底面と、複数の作用電極のうちの最も下の電極層との間で定義され得る。コンデンサの厚さと遮蔽電極領域の厚さとの比は、約１．１から約２０、いくつかの実施形態では約１．５から約１０、いくつかの実施形態では約１．７から約５の範囲であり得る。
Ｉ．例示的実施形態
[0041]図１Ａ～図１Ｅに目を向けると、積層セラミックコンデンサ１００の一実施形態が開示されている。図１Ｅは、プリント回路基板または基材などの取付け面１０１に取り付けられた積層コンデンサ１００の簡略化された側面図である。積層コンデンサ１００は、Ｚ方向１３６に積み重ねられた複数の電極領域１０を含むことができる。複数の電極領域１０は、作用電極領域１４、上部遮蔽電極領域１２、および底部遮蔽電極領域１６を含むことができる。作用電極領域１４は、上部遮蔽電極領域１２と第２の電極領域１６との間に配置され得る。
[0042]いくつかの実施形態では、コンデンサ１００またはその一部は、長手方向に延びる長手方向の中心線１６７に関して対称であり得る。例えば、上部遮蔽電極領域１２の遮蔽電極２２、２４は、底部遮蔽電極領域１６の遮蔽電極２２、２４に対して、長手方向の中心線１６６に関して対称であり得る。言い換えれば、遮蔽部から底面までの距離６３は、底部遮蔽電極領域１６の遮蔽電極２２、２４とコンデンサ１００の上面１８との間で定義され得る、遮蔽部から上面までの距離１６８にほぼ等しくてもよい。例えば、いくつかの実施形態では、遮蔽部から底面までの距離６３と遮蔽部から上面までの距離１６８との比は、約０．８から約１．２の範囲であり得る。
[0043]電極領域１０は、複数の誘電層を含むことができる。いくつかの誘電層は、そこに形成された電極層を含むことができる。一般に、誘電層および電極層の厚さは制限されず、コンデンサの性能特性に応じて、必要な任意の厚さにすることができる。例えば電極層の厚さは、それには限定されないが、約１μｍ以上など、約２μｍ以上など、約３μｍ以上など、約４μｍ以上などの約５００ｎｍ以上から、約５μｍ以下など、約４μｍ以下など、約３μｍ以下など、約２μｍ以下などの約１０μｍ以下までであってもよい。例えば電極層は、約１μｍから約２μｍまでの厚さを有することができる。さらに、一実施形態では、誘電層の厚さは、電極層の上記厚さに従って定義され得る。また、誘電層のこのような厚さは、存在する場合、本明細書において定義されているように、任意の作用電極層および／または遮蔽電極層間の層にも適用できることを理解されたい。
[0044]一般に、本発明は、様々な利益および利点を提供する、独自の電極配置および構成を有する積層コンデンサを提供する。これに関して、コンデンサを構築するのに使用される材料は、制限されることはあり得ず、また、当技術分野で広く使用されている任意の材料であってもよく、また、当技術分野で広く使用されている任意の方法を使用して形成され得ることを理解されたい。
[0045]一般に、誘電層は、典型的には約１０から約４０，０００まで、いくつかの実施形態では約５０から約３０，０００まで、また、いくつかの実施形態では約１００から約２０，０００までなどの比較的高い誘電率（Ｋ）を有する材料から形成される。
[0046]これに関して、誘電材料はセラミックであってもよい。セラミックは、ウェーハ（例えば事前焼成された）、またはデバイス自体内で共焼成される誘電材料などの様々な形態で提供され得る。
[0047]高誘電材料のタイプの特定の例は、例えばＮＰＯ（ＣＯＧ）（最大約１００）、Ｘ７Ｒ（約３，０００から約７，０００まで）、Ｘ７Ｓ、Ｚ５Ｕおよび／またはＹ５Ｖ材料を含む。上記材料は、それらの産業分野で認められた定義によって記述されるものであり、そのような定義の一部は、米国電子工業会（ＥＩＡ）によって確立された標準分類であり、また上記材料は、そのようなものとして、当業者によって認識されるべきであることを認識されたい。例えばこのような材料は、セラミックを含むことができる。このような材料は、チタン酸バリウムおよび関連する固溶体（例えばチタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸チタン酸バリウム、ジルコン酸チタン酸バリウムストロンチウム、ジルコン酸チタン酸バリウムカルシウム、等々）、チタン酸鉛および関連する固溶体（例えばジルコン酸チタン酸鉛、ジルコン酸チタン酸鉛ランタン）、ビスマスチタン酸ナトリウム、等々などのペロブスカイトを含むことができる。特定の一実施形態では、例えば式ＢａｘＳｒ１－ｘＴｉＯ３のチタン酸バリウムストロンチウム（「ＢＳＴＯ」）が使用されてもよく、上式でｘは０から１までであり、いくつかの実施形態では約０．１５から約０．６５まで、また、いくつかの実施形態では約０．２５から約０．６までである。他の適切なペロブスカイトは、例えばｘが約０．２から約０．８までであり、また、いくつかの実施形態では約０．４から約０．６までであるＢａｘＣａ１－ｘＴｉＯ３、ｘが約０．０５から約０．４の範囲にわたるＰｂｘＺｒ１－ｘＴｉＯ３（「ＰＺＴ」）、ジルコン酸チタン酸鉛ランタン（「ＰＬＺＴ」）、チタン酸鉛（ＰｂＴｉＯ３）、ジルコン酸チタン酸バリウムカルシウム（ＢａＣａＺｒＴｉＯ３）、硝酸ナトリウム（ＮａＮＯ３）、ＫＮｂＯ３、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＰｂＮｂ２Ｏ６、ＰｂＴａ２Ｏ６、ＫＳｒ（ＮｂＯ３）、およびＮａＢａ２（ＮｂＯ３）５ＫＨｂ２ＰＯ４を含むことができる。より一層複雑なペロブスカイトはＡ［Ｂ１１／３Ｂ２２／３］Ｏ３材料を含むことができ、上式でＡはＢａｘＳｒ１－ｘ（ｘは０から１までの値であってもよい）、Ｂ１はＭｇｙＺｎ１－ｙ（ｙは０から１までの値であってもよい）、Ｂ２はＴａｚＮｂ１－ｚである（ｚは０から１までの値であってもよい）。特定の一実施形態では、誘電層はチタン酸を含むことができる。
[0048]電極層は、当技術分野で知られている様々な異なる金属のうちのいずれかから形成され得る。電極層は、導電性金属などの金属からできていてもよい。材料は、貴金属（例えば銀、金、パラジウム、白金、等々）、卑金属（例えば銅、スズ、ニッケル、クロム、チタン、タングステン、等々）など、ならびにそれらの様々な組合せを含むことができる。スパッタされたチタン／タングステン（Ｔｉ／Ｗ）合金、ならびにクロム、ニッケルおよび金のそれぞれのスパッタされた層も同じく適切であり得る。また、電極は、銀、銅、金、アルミニウム、パラジウム、等々などの低抵抗材料で同じくできていてもよい。特定の一実施形態では、電極層は、ニッケルまたはその合金を含むことができる。
[0049]再び図１Ｅを参照すると、いくつかの実施形態では、複数の作用電極層１０２、１０４が、作用電極領域１４内に配置され得る。各作用電極層１０２、１０４は、例えば、図１Ａから図１Ｃを参照して以下で説明されるように、１つまたは複数の作用電極を含むことができる。例えば、いくつかの実施形態では、各作用電極層１０２、１０４は、第１の電極１０６および第２の（対向）電極１０８を含むことができる。
[0050]底部遮蔽電極領域１６は、例えば、図１Ｄを参照して以下で説明されるように、１つまたは複数の遮蔽電極を含むことができる。例えば、底部遮蔽電極領域１６は、コンデンサ１００のモノリシックボディ内に配置された、第１の遮蔽電極２２を含むことができる。第１の遮蔽電極２２は、長手方向１３２に平行であり得る。第１の遮蔽電極２２は、第１の外部端子１１８に接続され得る。底部遮蔽電極領域１６は、第２の外部端子１２０と接続され得る、第２の遮蔽電極２４を含むことができる。第２の遮蔽電極２４は、Ｚ方向１３６に、第１の遮蔽電極２２とほぼ揃えられ得る。
[0051]第１の外部端子１１８は、第１の電極層１０２の第１の電極１０６および第２の電極層１０４の第２の（対向）電極１０８に接続され得る。第２の外部端子１２０は、第２の電極層１０４の第１の電極１０６および第１の電極層１０２の第２の（対向）電極１０８に接続され得る。
[0052]コンデンサ１００のモノリシックボディの誘電体材料は、コンデンサ１００の底面２０に沿って、第１の外部端子１１８の底部分１３８と第２の外部端子１２０の底部分１４０との間で露出され得る。同様に、コンデンサ１００のモノリシックボディの誘電体材料は、第１の外部端子１１８の上部分１４４と第２の外部端子１２０の上部分１４６との間で露出され得る。
[0053]一般に、本明細書で論じられている実施形態に関して、外部端子は、当技術分野で知られている様々な異なる金属のうちのいずれかから形成され得る。外部端子は、当技術分野で知られている様々な異なる金属のうちのいずれかから形成され得る。外部端子は、導電性金属などの金属からできていてもよい。材料は、貴金属（例えば銀、金、パラジウム、白金、等々）、卑金属（例えば銅、スズ、ニッケル、クロム、チタン、タングステン、等々）など、ならびにそれらの様々な組合せを含むことができる。特定の一実施形態では、外部端子は、銅またはその合金を含むことができる。
[0054]外部端子は、当技術分野で広く知られている任意の方法を使用して形成され得る。外部端子は、スパッタリング、塗装、印刷、無電解めっきまたは微細銅終端（ＦＣＴ：ｆｉｎｅ ｃｏｐｐｅｒ ｔｅｒｍｉｎａｔｉｏｎ）、電気めっき、プラズマ堆積、推進剤噴霧／エアブラシ、等々などの技法を使用して形成され得る。
[0055]一実施形態では、外部端子は、外部端子が比較的分厚くなるように形成され得る。例えばこのような端子は、電極層の露出された部分に金属の分厚い膜条片を加えることによって（例えば、コンデンサを液体の外部端子材料に浸漬することによって）形成され得る。このような金属はガラス基質で存在し、また、銀または銅を含むことができる。例として、このような条片はコンデンサの上に印刷および焼成され得る。その後に、コンデンサを基板にはんだ付けすることができるよう、金属（例えばニッケル、スズ、はんだ、等々）の追加めっき層が終端条片の上に生成され得る。分厚い膜条片のこのような塗布は、当技術分野で広く知られている任意の方法を使用して（例えば金属含有ペーストを露出された電極層の上に移すための終端機械および印刷車輪によって）実施され得る。
[0056]分厚くめっきされた外部端子は、約１２５μｍ以下など、約１００μｍ以下など、約８０μｍ以下などの約１５０μｍ以下の平均厚さを有することができる。分厚くめっきされた外部端子は、約３５μｍ以上など、約５０μｍ以上など、約７５μｍ以上などの約２５μｍ以上の平均厚さを有することができる。例えば分厚くめっきされた外部端子は、約３５μｍから約１２５μｍまでなど、約５０μｍから約１００μｍまでなどの約２５μｍから約１５０μｍまでの平均厚さを有することができる。
[0057]別の実施形態では、外部端子は、外部端子が金属の薄膜めっきであるように形成され得る。このような薄膜めっきは、電極層の露出された部分に導電性金属などの導電材料を堆積させることによって形成され得る。例えば電極層の前縁は、めっきされた終端の形成を可能にし得るように露出され得る。
[0058]薄くめっきされた外部端子は、約４０μｍ以下など、約３０μｍ以下など、約２５μｍ以下などの約５０μｍ以下の平均厚さを有することができる。薄くめっきされた外部端子は、約１０μｍ以上など、約１５μｍ以上などの約５μｍ以上の平均厚さを有することができる。例えば外部端子は、約１０μｍから約４０μｍまでなど、約１５μｍから約３０μｍまでなど、約１５μｍから約２５μｍまでなどの約５μｍから約５０μｍまでの平均厚さを有することができる。
[0059]一般に、外部端子はめっき端子を備えることができる。例えば外部端子は、電気めっき端子、無電解めっき端子またはそれらの組合せを備えることができる。例えば電気めっき端子は、電解めっきによって形成され得る。無電解めっき端子は、無電解めっきによって形成され得る。
[0060]複数の層が外部端子を構成する場合、外部端子は、電気めっき端子および無電解めっき端子を含むことができる。例えば最初に無電解めっきを使用して、材料の初期層が堆積されてもよい。次に、めっき技法は、材料のより速い構築を可能にすることができる電気化学めっきシステムに切り替えられ得る。
[0061]いずれかのめっき法を使用してめっき端子を形成する場合、コンデンサの本体から露出される電極層のリードタブの前縁がめっき溶液にさらされる。さらすことにより、一実施形態では本コンデンサがめっき溶液に浸漬され得る。
[0062]めっき溶液は、めっきされた終端を形成するために使用される、導電性金属などの導電材料を含む。このような導電材料は、上記材料のうちのいずれか、または当技術分野で広く知られている任意の材料であってもよい。例えばめっき溶液は、めっきされた層および外部端子がニッケルを含むよう、スルファミン酸ニッケル槽溶液または他のニッケル溶液であってもよい。別法として、めっき溶液は、めっきされた層および外部端子が銅を含むよう、銅酸槽または他の適切な銅溶液であってもよい。
[0063]さらに、めっき溶液は、当技術分野で広く知られている他の添加剤を含むことも可能であることを理解されたい。例えば添加剤は、めっきプロセスを補助することができる他の有機添加剤および媒体を含むことができる。さらに、添加剤は、めっき溶液を所望のｐＨで使用するために使用され得る。一実施形態では、コンデンサ、およびリードタブの露出された前縁に対する、完全なめっき被覆およびめっき材料の結合を補助するために、抵抗低減添加剤が溶液中に使用され得る。
[0064]コンデンサは、所定の時間量の間、めっき溶液に露出、浸水、または浸漬され得る。このような露出時間は必ずしも制限されず、めっき端子を形成するために十分なめっき材料を堆積させることができる十分な時間量であり得る。これに関して、時間は、一組の交互の誘電層および電極層内のそれぞれの電極層の所与の極性のリードタブの、所望の露出された隣接する前縁間の連続接続の形成を可能にする十分な時間でなければならない。
[0065]一般に、電解めっきと無電解めっきの相違は、電解めっきは、外部電源の使用などによる電気的バイアスを使用していることである。電解めっき溶液は、典型的には、高電流密度範囲、例えば１０～１５ａｍｐ／ｆｔ２（定格９．４ボルト）にさらされ得る。接続は、めっき端子の形成を必要とするコンデンサへの負の接続、および同じめっき溶液中の固体材料（例えばＣｕめっき溶液中のＣｕ）への正の接続を使用して形成され得る。すなわちコンデンサは、めっき溶液の極性とは反対の極性にバイアスされる。このような方法を使用して、めっき溶液の導電材料が、電極層のリードタブの露出された前縁の金属に引き付けられる。
[0066]コンデンサをめっき溶液に浸す、またはさらす前に、様々な前処理ステップが使用され得る。このようなステップは、リードタブの前縁へのめっき材料の付着に触媒作用を及ぼすこと、付着を加速すること、および／または付着を改善することを含む様々な目的のために実施され得る。
[0067]さらに、めっきまたは任意の他の前処理ステップの前に、初期クリーニングステップが使用され得る。このようなステップは、電極層の露出されたリードタブの上に形成するあらゆる酸化物の蓄積を除去するために使用され得る。このクリーニングステップは、内部電極または他の導電性素子がニッケルで形成される場合に、酸化ニッケルのあらゆる蓄積の除去を補助するためにとりわけ有用であり得る。構成要素クリーニングは、酸クリーナを含むものなど、プレクリーン槽中の完全浸水によって達成され得る。一実施形態では、露出は、約１０分程度などの所定の時間にわたり得る。また、クリーニングは、別法として化学研磨またはハーパライジングステップによっても同じく達成され得る。
[0068]さらに、導電材料の堆積を容易にするために、電極層のリードタブの露出された金属前縁を活性化するステップが実施され得る。活性化は、パラジウム塩、光パターン化パラジウム有機金属前駆体（マスクまたはレーザを介した）、スクリーン印刷もしくはインクジェット堆積パラジウム化合物、または電気泳動パラジウム堆積物中への浸水によって達成され得る。パラジウムに基づく活性化は、ここでは、ニッケルまたはその合金で形成された、露出されたタブ部分の活性化としばしば良好に作用する活性化溶液の単なる例として開示されていることを認識されたい。しかしながら他の活性化溶液も同じく利用され得ることを理解されたい。
[0069]また、上記活性化ステップの代わりに、またはそれに加えて、コンデンサの電極層を形成する際に、導電材料中に活性化ドーパントが導入され得る。例えば電極層がニッケルを含み、また、活性化ドーパントがパラジウムを含んでいる場合、電極層を形成するニッケルインクまたは組成物中にパラジウムドーパントが導入され得る。そうすることにより、パラジウム活性化ステップを除去することができる。有機金属前駆体など、上記活性化方法のうちのいくつかは、コンデンサの概ねセラミックのボディーへの付着を強化するためのガラス形成剤の共堆積に同じく適していることをさらに認識されたい。活性化ステップが上で説明したように実施される場合、終端めっきの前後に、露出された導電性部分に活性剤材料の痕跡がしばしば残り得る。
[0070]さらに、めっき後の後処理ステップが同じく使用され得る。このようなステップは、材料の付着の強化および／または改善を含む様々な目的のために実施され得る。例えばめっきステップを実施した後に、加熱（または焼きなまし）ステップが使用され得る。このような加熱は、焼付け、レーザサブジェクション、ＵＶ露光、マイクロ波露出、アーク溶接、等々によって実施され得る。
[0071]本明細書において示されているように、外部端子は少なくとも１つのめっき層を含むことができる。一実施形態では、外部端子は１つのめっき層のみを備えることができる。しかしながら外部端子は複数のめっき層を備えることができることを理解されたい。例えば外部端子は、第１のめっき層および第２のめっき層を備えることができる。さらに、外部端子は第３のめっき層を同じく備えることができる。これらのめっき層の材料は、上で言及した、当技術分野で広く知られている任意の材料であってもよい。
[0072]例えば第１のめっき層などの１つのめっき層は、銅またはその合金を含むことができる。第２のめっき層などの別のめっき層は、ニッケルまたはその合金を含むことができる。第３のめっき層などの別のめっき層は、スズ、鉛、金、または合金などの組合せを含むことができる。別法としては、初期めっき層がニッケルを含み、スズまたは金のめっき層がそれに続いてもよい。別の実施形態では、銅の初期めっき層が形成され、次にニッケル層が形成され得る。
[0073]一実施形態では、初期すなわち第１のめっき層は、導電性金属（例えば銅）であってもよい。この領域は、次に、密閉のために抵抗体高分子材料を含む第２の層で被覆され得る。この領域は、次に、抵抗性高分子材料を選択的に除去するために研磨され、次に、導電性金属材料（例えば銅）を含む第３の層で再びめっきされ得る。
[0074]初期めっき層の上方の上記第２の層は、はんだバリア層、例えばニッケル－はんだバリア層に対応し得る。いくつかの実施形態では、上記層は、初期無電解または電解めっき層（例えばめっき銅）の頂部に金属（例えばニッケル）の追加層を電気めっきすることによって形成され得る。層、例えば上記はんだバリア層のための他の例示的材料は、ニッケル－リン、金および銀を含む。上記はんだバリア層の上の第３の層は、いくつかの実施形態では、めっきされたＮｉ、Ｎｉ／Ｃｒ、Ａｇ、Ｐｄ、Ｓｎ、Ｐｂ／Ｓｎ、または他の適切なめっきされたはんだなどの導電性層に対応し得る。
[0075]さらに、抵抗性合金被覆またはより高い抵抗金属合金被覆、例えば無電解Ｎｉ－Ｐ合金をこのような金属めっきの上に提供するために、電気めっきステップが後続する金属めっきの層が形成され得る。しかしながら本明細書における完全な開示から当業者が理解することになるように、任意の金属被覆を含むことも可能であることを理解されたい。
[0076]上記ステップは、すべて、バレルめっき、流動床めっきおよび／またはフロースルーめっき終端プロセスなどのバルクプロセスとして生じてもよく、それらのすべては当技術分野で広く知られていることを認識されたい。このようなバルクプロセスによれば、複数の構成要素を一度に処理することができ、有効で、かつ、迅速な終端プロセスを提供する。これは、個々の構成要素の処理を必要とする厚膜終端の印刷などの従来の終端方法に関してとりわけ有利である。
[0077]本明細書において説明されているように、外部端子の形成は、概して、電極層のリードタブの露出された前縁の位置によって案内される。このような現象は、コンデンサ上の選択された周辺位置における電極層の露出された導電性金属の構成によって外部めっき端子の形成が決定されるため、「自己決定」と呼ばれ得る。いくつかの実施形態では、コンデンサは、他の電極（例えば、作用電極または遮蔽電極）を含んでいないコンデンサのモノリシックボディの部分に沿って、露出した導電性金属を設ける、「ダミータブ」を含むことができる。
[0078]また、コンデンサの端子を形成するための追加の技術も同じく本技術の範囲内であり得ることを認識されたい。例示的代替は、それらに限定されないが、厚膜導電性層または薄膜導電性層の両方を形成するための、めっき、磁性、マスキング、電気泳動／静電、スパッタリング、真空蒸着、印刷または他の技法による終端の形成を含む。
[0079]図１Ａは、本開示の態様による、作用電極領域１４内の１つまたは複数の電極についての、作用電極構成の一実施形態の上面図を示す。より具体的には、作用電極領域１４は、例えば、図１Ｂを参照して以下で説明されるように、交互に配置された第１の電極層１０２および第２の電極層１０４を含むことができる。図１Ａを参照すると、各電極層１０２、１０４は、第１の電極１０６および第２の電極１０８を含むことができる。第１の電極１０６は、第１の電極１０６の長手方向の縁に沿って横方向１３４に延在するベース部分１１４を有することができる。第１の電極１０６は、ベース部分１１４から長手方向１３２に延在する、一対の電極アーム１１０を有することができる。第２の電極１０８は、第２の電極層１０８の長手方向の縁に沿って横方向１３４に延在するベース部分１１４を有することができる。第２の電極１０は、ベース部分１１４から長手方向１３２に延在する、一対の電極アーム１１０を有することができる。
[0080]第１の電極１０６の電極アーム１１０は、第２の電極１０８のそれぞれの電極アーム１１０と、概ね長手方向に揃えられ得る。アームギャップ２２６は、長手方向１３２における、第１および第２の電極１０６、１０８の揃えられた電極アーム１１０間で定義され得る。
[0081]中央縁ギャップ距離２３は、横方向１３４における、第１の電極の中央部分１２２と第２の電極アーム１１０との間で定義され得る。中央端部ギャップ距離２４は、長手方向１３２における、第１の電極１０６の中央部分１２２と第２の電極１０８のベース部分１１４との間で定義され得る。いくつかの実施形態では、中央縁ギャップ距離２３は、中央端部ギャップ距離２４にほぼ等しくてもよい。
[0082]第１の電極１０６の中央部分１１２は、第１の位置に第１の幅２７を有し、第２の位置に第１の幅２７よりも大きい第２の幅２９を有することができる。第１の幅２７の第１の位置は、長手方向１３２に、第２の幅の第２の位置からオフセットされ得る。このような構成は、中央縁ギャップ距離２３を変更することなく、Ｚ方向１３６に隣り合う電極の中央部分１１２間の重畳する領域の調整を可能にすることができる。
[0083]図１Ｂを参照すると、複数の第１の電極層１０２および複数の第２の電極層１０４が、交互に左右反対の構成で配置され得る。図示されているように、それぞれの電極層の中央部分１１２は、少なくとも部分的に重畳している。図１Ｂは、合計４つの電極層を示している。しかしながら、所望の用途に向けた所望の静電容量を得るために、任意の数の電極層が使用され得ることを理解されたい。
[0084]図１Ｃを参照すると、いくつかの容量性領域が、第１の電極１０６と第２の電極１０８との間に形成され得る。例えば、いくつかの実施形態では、中央容量性領域１２２が、第１の電極１０６の中央部分１１２と、第２の電極１０８のベース部分１１４および／またはアーム１２８との間に形成され得る。いくつかの実施形態では、アームギャップ容量性領域１２４は、第１の電極１０６および第２の電極１０８の電極アーム１１０間のアームギャップ２４０内に形成され得る。
[0085]図１Ｄは、遮蔽電極層２６を示している。１つまたは複数の遮蔽電極層２６は、コンデンサ１００のモノリシックボディ内の、上部遮蔽電極領域１２内および／または底部遮蔽電極領域１６内（図１Ｅに示されている）に含まれ得る。上記で示されたように、第１の遮蔽電極２２は、長手方向１３２に平行（例えば、図１Ｅに示されている上面および下面１８、２０と平行）であり得る。第１の遮蔽電極２２は、横方向１３４に揃えられ、第１の外部端子１１８（図１Ｅに示されている）および第１の端部１１９とは反対側に面する第１の長手方向の縁２８を有することができる。第１の遮蔽電極２２は、横方向１３４と揃えられ、第１の外部端子（図１Ｅに示されている）および第１の端部１１９とは反対側に面する第２の長手方向の縁３０を有することができる。第２の長手方向の縁３０は、第１の長手方向の縁２８から長手方向１３２に、遮蔽電極オフセット距離３２だけオフセットされ得る。
[0086]第２の遮蔽電極２４は、第２の外部端子１２０（図１Ｅに示されている）および第２の端部１２１に接続され得る。第２の遮蔽電極２４は、Ｚ方向１３６に、第１の遮蔽電極２２とほぼ揃えられ得る（図１Ｅに示されている）。第２の遮蔽電極２４は、第１の遮蔽電極２２と同様の構成を有することができる。例えば、第２の遮蔽電極２４は、横方向１３４に揃えられ、第２の外部端子１２０（図１Ｅに示されている）および第２の端部１２１とは反対側に面する第１の長手方向の縁２８を有することができる。第２の遮蔽電極２４は、横方向１３４に揃えられ、第２の外部端子１２０（図１Ｅに示されている）および第２の端部１２１とは反対側に面する第２の長手方向の縁３０を有することができる。第２の遮蔽電極２４の第２の長手方向の縁３０は、第２の遮蔽電極２４の第１の長手方向の縁２８から長手方向１３２に、遮蔽電極オフセット距離３２だけオフセットされ得る。
[0087]第１の遮蔽容量性領域３４は、第１および第２の遮蔽電極１１９、１２１の第１の長手方向の縁２８間に形成され得る。第２の遮蔽容量性領域３６は、第１および第２の遮蔽電極１１９、１２１の第２の長手方向の縁３０間に形成され得る。いくつかの実施形態では、第１の長手方向の縁２８の横方向１３４の幅３８は、第１の遮蔽電極２２の横方向１３４の幅４０より短くてもよい。
[0088]第１の遮蔽ギャップ距離４２は、長手方向１３２における、第１の遮蔽電極２２の第１の長手方向の縁２８と第２の遮蔽電極２４の第１の長手方向の縁２８との間に形成され得る。第２の遮蔽ギャップ距離４４は、長手方向１３２における、第１の遮蔽電極２２の第２の横方向の縁３０と第２の遮蔽電極２２の第２の横方向の縁３０との間に形成され得る。
[0089]いくつかの実施形態では、第３の遮蔽ギャップ距離４６は、第１の遮蔽電極２２の第３の長手方向の縁４８と第２の遮蔽電極２４の第３の長手方向の縁４８との間に形成され得る。第３の遮蔽容量性領域５１は、第１および第２の遮蔽電極１１９、１２１の第３の長手方向の縁４８間に形成され得る。いくつかの実施形態では、第３の遮蔽ギャップ距離４６が、第２の遮蔽ギャップ距離４４にほぼ等しくてもよく、その結果第３の遮蔽容量性領域５１は、第２の遮蔽容量性領域３６とサイズおよび形状が実質的に類似し得る。例えば、いくつかの実施形態では、第１の遮蔽電極２２および／または第２の遮蔽電極２４は、長手方向１３２に延びる長手方向の中心線５０に関して対称であり得る。
[0090]しかしながら、他の実施形態では、第３の容量性領域５１が、第２の容量性領域３６とは異なるサイズおよび／または形状であり、第２の容量性領域とは異なる静電容量を生成するように、第３の遮蔽ギャップ距離４６は、第２の遮蔽ギャップ距離４４より長くてもよく、または短くてもよい。
[0091]いくつかの実施形態では、１つまたは複数の遮蔽電極２２、２４は、長方形であってもよいことを理解されたい。言い換えれば、遮蔽電極オフセット距離３２が、ゼロまたはほぼゼロであってもよく、その結果、第１の長手方向の縁２８および第２の長手方向の縁３０は、揃えられるか、またはほぼ揃えられる。
[0092]図２Ａおよび図２Ｂは、第１および第２の電極層１０２、１０４の別の実施形態を示している。より具体的には、各電極層１０２、１０４は、第１の電極１０６および第２の電極１０８を含むことができる。第１の電極１０６は、ベース部分１１４を有することができる。一対の電極アーム１１０および少なくとも１つの中央部分１１２は、ベース部分１１４から延在することができる。第２の電極１０８は、第２の電極層１０８の長手方向の縁に沿って延在するベース部分１１４を有することができる。第２の電極１０６は、ベース部分１１４から延在する一対の電極アーム１１０を有することができる。電極領域１２、１４、１６は、ほぼ重畳していなくてもよい。
[0093]図１Ｅを参照すると、いくつかの実施形態では、広帯域積層セラミックコンデンサ１００は、上面１８と底面２０との間に、Ｚ方向１３６にコンデンサの厚さ５６を有することができる。
[0094]上部遮蔽電極領域１２は、Ｚ方向１３６に、第１の遮蔽電極領域の厚さ５８を有することができる。いくつかの実施形態では、コンデンサの厚さ５６と第１の遮蔽電極領域５８の厚さとの比は、約１０未満であり得る。
[0095]作用電極領域１４は、厚さがＺ方向１３６に、作用電極領域の厚さ５９であり得る。作用電極領域１４は、遮蔽電極２２、２４がなくてもよく、かつ／または重畳する電極だけを含んでもよい。作用電極領域の厚さ５９は、最も下の作用電極層１９と最も上の作用電極層６５との間で定義され得る。コンデンサの厚さ５６と作用電極領域の厚さ５９との比は、約１．１から約２０の範囲であり得る。
[0096]底部遮蔽電極領域１６は、Ｚ方向１３６に、第２の遮蔽電極領域の厚さ６１を有することができる。遮蔽電極領域の厚さ６１は、コンデンサ１００の底面２０と、複数の作用電極のうちの最も下の電極層１９との間で定義され得る。コンデンサの厚さ５６と遮蔽電極領域の厚さ６１との比は、約１．１から約２０の範囲であり得る。
[0097]いくつかの実施形態では、遮蔽部から底面までの距離６３は、遮蔽電極２２、２４とコンデンサ１００の底面２０との間の距離として定義され得る。底部遮蔽電極領域１６に複数の遮蔽電極層が含まれる場合、遮蔽部から底面までの距離６３は、遮蔽電極層のうちの最も下の層と底面２０との間の距離として定義され得る。コンデンサの厚さ５６と遮蔽部から底面までの距離６３との比は、約２より大きくてもよい。
[0098]いくつかの実施形態では、上部遮蔽電極領域１２の遮蔽電極２２、２４は、作用電極１０６、１０８から、第１の遮蔽部から作用部までの距離１６９だけ離間され得る。第１の遮蔽部から作用部までの距離１６９と遮蔽部から底面までの距離６３との比は、約１から約２０、いくつかの実施形態では約２から約１０、またいくつかの実施形態では約３から約５の範囲であり得る。
[0099]底部遮蔽電極領域１６の遮蔽電極２２、２４は、作用電極１０６、１０８から、第２の遮蔽部から作用部までの距離１６９だけ離間され得る。第２の遮蔽部から作用部までの距離１６９と遮蔽部から上面までの距離１６８との比は、約１から約２０、いくつかの実施形態では約２から約１０、またいくつかの実施形態では約３から約５の範囲であり得る。さらに、第１の遮蔽部から作用部までの距離６７と第２の遮蔽部から作用部までの距離１６９との比は、約０．８から約１．２の範囲であり得る。
[00100]さらに、図２Ａは、主部分１２８および階段部分１３０を有する電極アーム１１０を示している。より具体的には、第１の電極１０６の電極アーム１１０は、横方向１３４に延在し、階段部分１３０の縁を画定し得る、第１の長手方向の縁６０を含むことができる。第２の長手方向の縁６２は、横方向１３４に延在することができ、アーム１１０の主部分１２８の縁を画定することができる。第１の長手方向の縁６０は、第２の長手方向の縁６２から長手方向１３２に、アームのオフセット距離６４だけオフセットされ得る。第１の電極１０６および／または第２の電極１０８の一方または両方の電極アーム１１０は、それぞれの主および階段部分１２８、１３０を含むことができる。例えば、両方の電極１０６、１０８の両方のアーム１１０は、例えば図２Ａに示されるように、それぞれの主部分１２８および階段部分１３０を含むことができる。主アームギャップ２４０は、揃えられたアーム１１０の階段部分１３０間に形成され得る。階段アームギャップ２４２は、揃えられたアーム１１０の主部分１２８間に形成され得る。
[00101]図２Ｂを参照すると、いくつかの容量性領域が、図２Ａの電極構成の第１の電極１０６と第２の電極１０８との間に形成され得る。例えば、いくつかの実施形態では、中央容量性領域１２２が、第１の電極１０６の中央部分１１２と、第２の電極１０８のベース部分１１４および／またはアーム１１０との間に形成され得る。いくつかの実施形態では、主アームギャップ容量性領域１２５は、主アームギャップ２４０内に形成され得、階段ギャップ容量性領域１２６は、階段アームギャップ２４２内に形成され得る。
[00102]図３は、図１Ｃの電極構成の３つの容量性素子、すなわち隣り合う電極層間の１次容量性素子１１２’、中央容量性素子１２２’、およびアームギャップ容量性要素１２４’を、概略的に示している。容量性素子１１２’、１２２’、および１２４’は、それぞれ、図１Ｃの中央領域１１２、中央容量性領域１２２、およびアームギャップ容量性領域１２４に対応する。さらに、図４において、外部端子は１１８および１２８として示されている。
[00103]図４は、図２Ｂの電極構成の４つの容量性素子を概略的に示しており、容量性素子１１２’、１２２’および１２５’、ならびに１２６’が、それぞれ、図２Ｂの中央領域１１２、容量性領域１２２、主アームギャップ容量性領域１２５、および階段ギャップ容量性領域１２６に対応する。様々なギャップの寸法は、図３および図４に示される容量性素子のそれぞれの所望の静電容量値を達成するように選択的に設計され得ることを理解されたい。より具体的には、コンデンサの構成、および電極層の数、電極対の重畳している中央部分の表面積、電極を分離している距離、誘電体材料の誘電率、等々などの様々なパラメータが、所望の静電容量値を達成するように選択され得る。それにもかかわらず、本明細書において開示されているコンデンサは、有効な広帯域性能を提供するために、直列および並列に組み合わされたコンデンサのアレイを含むことができる。
[00104]一例示的超広帯域コンデンサの実施形態では、１次コンデンサ１１２’は、通常、約数キロヘルツ（ｋＨｚ）から約２００メガヘルツ（ＭＨｚ）程度などの概ねより低い周波数範囲で動作するよう適合される、比較的大きい静電容量に対応し、一方、２次コンデンサ１２２’、１２４’、１２５’および／または１２６’は、通常、約２００メガヘルツ（ＭＨｚ）から数ギガヘルツ（ＧＨｚ）程度などの比較的より高い周波数範囲で動作するよう構成される、比較的より小さい値のコンデンサに対応し得る。
[00105]従って、作用電極は、積み重ねられた電極の単一のセット内に、複数の容量性素子を示すよう構成され得る。例えば、１次容量性素子は、比較的低周波数で有効であり得るが、２次容量性素子（例えば、中央容量性領域１２２および／またはアームギャップ容量性領域１２４）は、比較的中周波数および／または高周波数で有効であり得る。例えば、１次静電容量は、約１０から１００ｎＦの範囲内などの、１から５００ｎＦの範囲内であってもよく、一方２次静電容量は、１０から１００ｐＦの範囲内などの、１から５００ｐＦの範囲内であってもよい。
[00106]図５を参照すると、いくつかの実施形態では、積層コンデンサ３００は、アンカー電極領域３０２、３０４、３１６、および／または３１８も含むことができる。例えば、積層コンデンサ３００は、作用電極領域２１６の上部に、第１のアンカー電極領域３０４を含むことができる。さらに、遮蔽電極層２１４を含む遮蔽電極領域２１０は、第１のアンカー電極領域３０４の上部など、上に配置され得る。さらに、第２のアンカー電極領域３０２は、遮蔽電極領域２１０の上部など、上に配置され得る。同様に、積層コンデンサ３００は、作用電極領域２１６のすぐ下など、下に第３のアンカー電極領域３１６を含むことができる。さらに、遮蔽電極層２１４を含む遮蔽電極領域２１０は、第３のアンカー電極領域３１６のすぐ下など、下に配置され得る。さらに、第４のアンカー電極領域３１８は、遮蔽電極領域２１０のすぐ下など、下に配置され得る。これに関して、作用電極領域２１６は、例えば、第１のアンカー電極領域３０４と第３のアンカー電極領域３１６との間に配置され得る。作用電極領域２１６は、図１Ａから図１Ｃ、図２Ａから図２Ｃを参照して上記で説明されているように、または図７Ａから図７Ｄを参照して以下で説明されるように構成され得る。
[00107]図６Ａを参照すると、アンカー電極領域３０２、３０４、３１６、および／または３１８は、それぞれが一対のアンカー電極３１２を有する複数のアンカー電極層３１０を含むことができる。アンカー電極３１２は、一対の電極アーム３１４を含むことができる。アンカー電極３１２の各電極アーム３１４は、例えば、図１Ａおよび図２の電極を参照して上記で説明されているのと同様の形で、主部分３２８および階段部分３３０を含むことができる。
[00108]図６Ｂから図６Ｄを参照すると、アンカー電極３１２は、様々な構成を有することができる。例えば、図６Ｂを参照すると、いくつかの実施形態では、アンカー電極３１２の電極アーム３１４は、階段を含まなくてもよい。例えば、このような電極は、階段のないＣ字形の構成で提供され得る。図６Ｃを参照すると、いくつかの実施形態では、アンカー電極３１２の電極アーム３１４は、アンカー電極３１２の外側横方向の縁３２２から内側へオフセットされた階段部分３２０を含むことができる。図６Ｄを参照すると、他の実施形態では、階段部分３２０は、アンカー電極３１２のアーム３１４の内側横方向の縁３２４からオフセットされ得る。さらに他の構成も可能である。例えば、いくつかの実施形態では、階段部分３２０は、外側横方向の縁３２２および内側横方向の縁３２４の両方からオフセットされ得る。
[00109]図８Ａから図８Ｃを参照すると、いくつかの実施形態では、作用電極１０６、１０８は、他の様々な構成を有することができる。例えば、図８Ａを参照すると、いくつかの実施形態では、第１の電極１０６および第２の電極１０８のそれぞれが、図１Ａに関して上記で説明されているような一対のアーム１１０、２０２ではなく、単一のアーム１１０を含むことができる。これに関して、このような電極は、ベースから延在する中央部分を含む１つの電極と、やはりベース部分から延在する１つの電極アームとを含むことができる。一方、対向電極は、ベース部分と、このような第２の電極のベース部分から延在するただ１つの電極アームとを含むことができる。
[00110]図８Ｂを参照すると、いくつかの実施形態では、第１の電極１０６および第２の電極１０８のそれぞれは、中央部分１１２を含むことができる。例えば、各電極１０６、１０８は、それぞれのベース部分から延在する２つの電極アーム１１０、２０２など、少なくとも１つの電極アーム１１０、２０２に加えて、それぞれのベース部分から延在する中央部分１１２を含むことができる。
[00111]図８Ｃを参照すると、いくつかの実施形態では、電極１０６、１０８の電極アーム１１０、２０２は、電極アームの主部分の内側横方向の縁３２４から外方へ、電極層の電極１０６、１０８のうちの少なくとも一方の横方向中心線２３６から離れる方向にオフセットされた、階段部分１３０を有することができる。最後に、図８Ｄを参照すると、いくつかの実施形態では、電極１０６、１０８の電極アーム１１０は、電極アーム１１０、２０２の外側横方向の縁３２２および内側横方向の縁３２４の両方からオフセットされた階段部分１３０を有することができる。
ＩＩ．試験方法
[00112]試験アセンブリが、本開示の態様によるコンデンサの挿入損および反射損などの性能特性を試験するために、使用され得る。例えば、コンデンサが、試験基板に取り付けられ得る。入力ラインおよび出力ラインはそれぞれ、試験基板に接続され得る。試験基板は、入力ラインおよび出力ラインをコンデンサのそれぞれの外部終端に電気的に接続するマイクロストリップラインを含むことができる。
[00113]入力信号は、ソース信号発生器（例えば、１８０６Ｋｅｉｔｈｌｅｙ２４００シリーズソースメジャーユニット（ＳＭＵ）、例えば、Ｋｅｉｔｈｌｅｙ２４１０－Ｃ ＳＭＵ）を使用して入力ラインに供給され得、その結果得られるコンデンサの出力信号は、出力ラインで測定され得る（例えば、ソース信号発生器を使用して）。これは、コンデンサの様々な構成に対して繰り返された。
[00114]本発明のこれらおよび他の修正および変更は、本発明の精神および範囲から逸脱することなく当業者によって実践され得る。さらに、様々な実施形態の態様は、全体または部分の両方において相互に交換され得ることを理解されたい。さらに、当業者は、以上の説明は単なる例にすぎず、添付の特許請求の範囲においてさらに説明されている本発明を制限することは意図されていないことを認識するであろう。

Claims (20)

  1. 第１の端部、および前記第１の端部から横方向に垂直な長手方向に離間された第２の端部を有する広帯域積層セラミックコンデンサであって、前記横方向および長手方向が、それぞれＺ方向に垂直であり、前記コンデンサが、上面、および前記Ｚ方向に前記上面と反対側にある底面を備え、前記広帯域積層セラミックコンデンサが、
    前記Ｚ方向に積み重ねられた複数の誘電層を備える、モノリシックボディと、
    前記第１の端部に沿って配置された、第１の外部端子と、
    前記第２の端部に沿って配置された、第２の外部端子と、
    前記モノリシックボディ内に配置された、複数の作用電極と、
    前記モノリシックボディ内に配置され、前記複数の作用電極と前記コンデンサの前記上面との間に配置された上部遮蔽電極であって、前記コンデンサの前記上面から、最上の遮蔽部から上部までの距離だけ離間され、また前記複数の作用電極から、第１の遮蔽部から作用部までの距離だけ離間されている、上部遮蔽電極と、
    前記モノリシックボディ内に配置され、前記複数の作用電極と前記コンデンサの前記底面との間に配置された底部遮蔽電極であって、前記コンデンサの前記底面から、最下の遮蔽部から底部までの距離だけ離間されている、底部遮蔽電極と
    を備え、前記最上の遮蔽部から上部までの距離と前記最下の遮蔽部から底部までの距離との比が、約０．８から約１．２の間であり、
    前記第１の遮蔽部から作用部までの距離と前記最下の遮蔽部から底部までの距離との比が、約１から約２０の範囲内であり、かつ
    前記最下の遮蔽部から底部までの距離が、約８ミクロンから約１００ミクロンの範囲であり、
    前記作用電極のうちの少なくとも１つが、前記第１の外部端子に電気的に接続されたベース部分と、前記ベース部分から前記長手方向に延在する第１の電極アームと、前記ベース部分から前記長手方向に延在する中央部分とを備える、第１の電極であり、前記第１の電極アームは、前記第１の電極アームの前記横方向の縁からオフセットした階段部分を含む、広帯域積層セラミックコンデンサ。
  2. 前記コンデンサが、上面と底面との間で、前記Ｚ方向にコンデンサの厚さを有し、前記コンデンサの厚さと前記最下の遮蔽部から底部までの距離との比は、約３よりも大きい、請求項１に記載の広帯域積層セラミックコンデンサ。
  3. 前記コンデンサが、複数の電極領域を備え、前記複数の電極領域が、作用電極領域、上部遮蔽電極領域、および底部遮蔽電極領域を含み、
    前記複数の作用電極が、前記作用電極領域内に配置され、
    前記上部遮蔽電極が、前記上部遮蔽電極領域内に配置され、かつ
    前記底部遮蔽電極が、前記底部遮蔽電極領域内に配置される、請求項１に記載の広帯域積層セラミックコンデンサ。
  4. 前記上部遮蔽電極領域の前記Ｚ方向の厚さと、前記底部遮蔽電極領域の前記Ｚ方向の厚さとの比が、約０．８から約１．２の範囲である、請求項３に記載の広帯域積層セラミックコンデンサ。
  5. 前記底部遮蔽電極と前記Ｚ方向にほぼ揃えられている、追加の底部遮蔽電極をさらに備え、前記底部遮蔽電極が、前記第１の外部端子に接続され、前記追加の底部遮蔽電極が、前記第２の外部端子に接続されている、請求項１に記載の広帯域積層セラミックコンデンサ。
  6. 前記底部遮蔽電極が、前記第１の外部端子に接続され、
    前記底部遮蔽電極が、前記横方向に揃えられ、前記第１の外部端子とは反対側に面する第１の長手方向の縁を有し、
    前記底部遮蔽電極が、前記横方向に揃えられ、前記第１の外部端子とは反対側に面する第２の長手方向の縁を有し、かつ
    前記第２の長手方向の縁が、前記第１の長手方向の縁から前記長手方向に、遮蔽電極オフセット距離だけオフセットされている、請求項１に記載の広帯域積層セラミックコンデンサ。
  7. 前記第２の外部端子に接続され、前記底部遮蔽電極と前記Ｚ方向にほぼ揃えられている、追加の底部遮蔽電極をさらに備え、
    前記追加の底部遮蔽電極が、前記横方向に揃えられ、前記第２の外部端子とは反対側に面する第１の長手方向の縁を有し、
    前記追加の底部遮蔽電極が、前記横方向に揃えられ、前記第２の外部端子とは反対側に面する第２の長手方向の縁を有し、かつ
    前記第２の長手方向の縁が、前記第１の長手方向の縁から前記長手方向に、ほぼ前記遮蔽電極オフセット距離だけオフセットされている、請求項６に記載の広帯域積層セラミックコンデンサ。
  8. 第１の遮蔽ギャップ距離が、前記長手方向における、前記底部遮蔽電極の前記第１の長手方向の縁と前記追加の底部遮蔽電極の前記第１の長手方向の縁との間に形成される、請求項７に記載の広帯域積層セラミックコンデンサ。
  9. 前記コンデンサが、前記コンデンサの前記第１の端部と前記第２の端部との間に、前記長手方向にコンデンサの長さを有し、前記コンデンサの長さと前記第１の遮蔽ギャップ距離との比が、約２よりも大きい、請求項８に記載の広帯域積層セラミックコンデンサ。
  10. 第２の遮蔽ギャップ距離が、前記長手方向における、前記底部遮蔽電極の前記第２の長手方向の縁と前記追加の底部遮蔽電極の前記第２の長手方向の縁との間に形成される、請求項７に記載の広帯域積層セラミックコンデンサ。
  11. 前記コンデンサが、前記コンデンサの前記第１の端部と前記第２の端部との間に、前記長手方向にコンデンサの長さを有し、前記コンデンサの長さと前記遮蔽電極オフセット距離との比が、約２よりも大きい、請求項１０に記載の広帯域積層セラミックコンデンサ。
  12. 前記コンデンサが、前記上面と前記底面との間に、前記Ｚ方向にコンデンサの厚さを有し、かつ
    前記コンデンサの厚さと上部遮蔽電極領域の前記Ｚ方向の厚さとの比が、約２．１から約２０の範囲である、請求項３に記載の広帯域積層セラミックコンデンサ。
  13. コンデンサの厚さと作用電極領域の厚さとの比が、約１．１から約２０の範囲である、請求項３に記載の広帯域積層セラミックコンデンサ。
  14. 前記底部遮蔽電極が、前記長手方向に延びる長手方向の中心線に関して、前記横方向に対称である、請求項１に記載の広帯域積層セラミックコンデンサ。
  15. 前記複数の作用電極が、前記第１の電極と前記Ｚ方向にほぼ揃えられている第２の電極を含み、前記第２の電極が、前記第２の外部端子と電気的に接続されたベース部分を備え、中央端部ギャップ距離が、前記長手方向において、前記第１の電極の前記中央部分と前記第２の電極の前記ベース部分との間に形成される、請求項１に記載の広帯域積層セラミックコンデンサ。
  16. 前記コンデンサが、３３ＧＨｚから４０ＧＨｚの周波数範囲にわたって測定された場合、－０．２５ｄＢから－０．５５ｄＢの挿入損を示す、請求項１に記載の広帯域積層セラミックコンデンサ。
  17. 前記コンデンサが、２３ＧＨｚから３０ＧＨｚの周波数範囲にわたって測定された場合、－０．２０ｄＢから－０．３５ｄＢの挿入損を示す、請求項１に記載の広帯域積層セラミックコンデンサ。
  18. 前記コンデンサが、１３ＧＨｚから２０ＧＨｚの周波数範囲にわたって測定された場合、－０．１５ｄＢから－０．４０ｄＢの挿入損を示す、請求項１に記載の広帯域積層セラミックコンデンサ。
  19. 前記コンデンサが、４ＧＨｚから１０ＧＨｚの周波数範囲にわたって測定された場合、－０．１ｄＢから－０．２５ｄＢの挿入損を示す、請求項１に記載の広帯域積層セラミックコンデンサ。
  20. 第１の端部、および前記第１の端部から横方向に垂直な長手方向に離間された第２の端部を有する広帯域積層セラミックコンデンサを形成する方法であって、前記横方向および長手方向が、それぞれＺ方向に垂直であり、前記コンデンサが、上面、および前記Ｚ方向に前記上面と反対側にある底面を有し、前記方法が、
    複数の作用電極層に複数の作用電極を形成するステップと、
    上部遮蔽電極層に上部遮蔽電極を形成するステップと、
    底部遮蔽電極層に底部遮蔽電極を形成するステップと、
    モノリシックボディを形成するために、前記複数の作用電極層、前記上部遮蔽電極層、および前記底部遮蔽電極層を、複数の誘電層と積み重ねるステップと、
    前記モノリシックボディの第１の端部に第１の外部端子を形成するステップと、
    前記モノリシックボディの第２の端部に第２の外部端子を形成するステップと
    を含み、前記上部遮蔽電極層が、前記モノリシックボディ内に配置され、また前記複数の作用電極層と前記コンデンサの前記上面との間に配置され、前記上部遮蔽電極が、前記コンデンサの前記上面から、最上の遮蔽部から上部までの距離だけ離間され、また前記複数の作用電極から、第１の遮蔽部から作用部までの距離だけ離間されており、
    前記底部遮蔽電極層が、前記モノリシックボディ内に配置され、また前記複数の作用電極と前記コンデンサの前記底面との間に配置され、第２の遮蔽電極が、前記コンデンサの前記底面から、最下の遮蔽部から底部までの距離だけ離間されており、
    前記最上の遮蔽部から上部までの距離と前記最下の遮蔽部から底部までの距離との比が、約０．８から約１．２の間であり、
    前記第１の遮蔽部から作用部までの距離と前記最下の遮蔽部から底部までの距離との比が、約１から約２０の範囲内であり、かつ
    前記最下の遮蔽部から底部までの距離が、約８ミクロンから約１００ミクロンの範囲であり、
    前記作用電極層のうちの少なくとも１層が、前記第１の外部端子に電気的に接続されたベース部分と、前記ベース部分から前記長手方向に延在する第１の電極アームと、前記ベース部分から前記長手方向に延在する中央部分とを備える、第１の電極を備え、前記第１の電極アームは、前記第１の電極アームの前記横方向の縁からオフセットした階段部分を含む、方法。
JP2021544126A 2019-01-28 2020-01-24 超広帯域性能を有する積層セラミックコンデンサ Active JP7446318B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023150077A JP2023169296A (ja) 2019-01-28 2023-09-15 超広帯域性能を有する積層セラミックコンデンサ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962797532P 2019-01-28 2019-01-28
US62/797,532 2019-01-28
PCT/US2020/014892 WO2020159811A1 (en) 2019-01-28 2020-01-24 Multilayer ceramic capacitor having ultra-broadband performance

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023150077A Division JP2023169296A (ja) 2019-01-28 2023-09-15 超広帯域性能を有する積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2022519039A JP2022519039A (ja) 2022-03-18
JP7446318B2 true JP7446318B2 (ja) 2024-03-08

Family

ID=71731901

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021544126A Active JP7446318B2 (ja) 2019-01-28 2020-01-24 超広帯域性能を有する積層セラミックコンデンサ
JP2023150077A Pending JP2023169296A (ja) 2019-01-28 2023-09-15 超広帯域性能を有する積層セラミックコンデンサ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023150077A Pending JP2023169296A (ja) 2019-01-28 2023-09-15 超広帯域性能を有する積層セラミックコンデンサ

Country Status (6)

Country Link
US (2) US11195656B2 (ja)
JP (2) JP7446318B2 (ja)
CN (2) CN113330526B (ja)
DE (1) DE112020000549T5 (ja)
TW (1) TW202109575A (ja)
WO (1) WO2020159811A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210098546A (ko) * 2019-01-28 2021-08-10 에이브이엑스 코포레이션 초광대역 성능을 갖는 적층 세라믹 커패시터
JP7446318B2 (ja) * 2019-01-28 2024-03-08 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
US11495406B2 (en) 2019-01-28 2022-11-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11211201B2 (en) 2019-01-28 2021-12-28 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11270842B2 (en) 2019-01-28 2022-03-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11705280B2 (en) 2019-04-25 2023-07-18 KYOCERA AVX Components Corporation Multilayer capacitor having open mode electrode configuration and flexible terminations
US20230080124A1 (en) * 2020-02-11 2023-03-16 Amotech Co., Ltd. Broadband capacitor
CN116711040B (zh) 2021-01-07 2024-03-08 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器
US20230368977A1 (en) * 2022-05-12 2023-11-16 KYOCERA AVX Components Corporation Multilayer Ceramic Capacitor Having Ultra-Broadband Performance

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175165A (ja) 2003-12-10 2005-06-30 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2009527919A (ja) 2006-02-22 2009-07-30 ヴィシャイ スプレイグ，インコーポレイテッド 改良高電圧キャパシタ
JP2010045372A (ja) 2008-08-18 2010-02-25 Avx Corp 超広帯域キャパシタ
US20130093556A1 (en) 2011-10-12 2013-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayered ceramic electronic component and fabrication method thereof
JP2015073115A (ja) 2009-07-01 2015-04-16 ケメット エレクトロニクス コーポレーション 高電圧能力を有する高静電容量の多層
US20160240317A1 (en) 2015-02-16 2016-08-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US20180374646A1 (en) 2017-06-26 2018-12-27 Vishay Israel Ltd. Wideband coupling capacitor

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2852372B2 (ja) 1989-07-07 1999-02-03 株式会社村田製作所 積層セラミックコンデンサ
JP2890985B2 (ja) 1992-06-16 1999-05-17 株式会社村田製作所 バンドパスフィルタ
EP0917233B1 (en) 1993-08-24 2003-01-22 Matsushita Electric Industrial Co., Ltd. Laminated dielectric filter
JP3268921B2 (ja) * 1993-11-29 2002-03-25 株式会社村田製作所 積層コンデンサ
JP3201466B2 (ja) 1997-03-31 2001-08-20 日本電気株式会社 導電性高分子端子および固体電解コンデンサ
EP0929087B1 (en) 1998-01-07 2007-05-09 TDK Corporation Ceramic capacitor
JP2002343677A (ja) 2001-05-14 2002-11-29 Murata Mfg Co Ltd コンデンサ内蔵型積層電子部品
JP3885938B2 (ja) 2002-03-07 2007-02-28 Ｔｄｋ株式会社 セラミック電子部品、ペースト塗布方法及びペースト塗布装置
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US6587327B1 (en) 2002-05-17 2003-07-01 Daniel Devoe Integrated broadband ceramic capacitor array
US6816356B2 (en) 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
US6900708B2 (en) 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
WO2005065097A2 (en) 2003-12-22 2005-07-21 X2Y Attenuators, Llc Internally shielded energy conditioner
US20050248908A1 (en) 2004-05-06 2005-11-10 Gunther Dreezen Termination coating
US7334981B2 (en) 2004-10-29 2008-02-26 General Electric Company Counter-rotating gas turbine engine and method of assembling same
TWI277988B (en) 2004-11-18 2007-04-01 Tdk Corp Multilayer capacitor
JP4462194B2 (ja) 2006-01-17 2010-05-12 Ｔｄｋ株式会社 積層型貫通コンデンサアレイ
US8238075B2 (en) * 2006-02-22 2012-08-07 Vishay Sprague, Inc. High voltage capacitors
JP4374041B2 (ja) 2007-07-09 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
KR101102184B1 (ko) 2007-11-22 2012-01-02 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
KR20120068622A (ko) 2010-12-17 2012-06-27 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP5267548B2 (ja) 2010-12-24 2013-08-21 Ｔｄｋ株式会社 積層コンデンサ
JP5353911B2 (ja) 2011-01-28 2013-11-27 株式会社村田製作所 電子部品及び基板モジュール
KR20130042924A (ko) 2011-10-19 2013-04-29 삼성전기주식회사 적층 세라믹 전자 부품
US20130107419A1 (en) 2011-10-28 2013-05-02 Kemet Electronics Corporation Multilayered ceramic capacitor with improved lead frame attachment
DE112013001679B4 (de) 2012-03-26 2023-03-09 Kemet Electronics Corporation Asymmetrischer Hochspannungskondensator
DE102013102686A1 (de) * 2013-03-15 2014-09-18 Epcos Ag Elektronisches Bauelement
JP2015070144A (ja) 2013-09-30 2015-04-13 京セラ株式会社 積層コンデンサおよび閃光発光装置
KR102089694B1 (ko) 2014-04-30 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
US9997295B2 (en) 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
US10083795B2 (en) 2014-09-30 2018-09-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and mounted structure with multilayer ceramic capacitor
US9443656B2 (en) 2014-09-30 2016-09-13 Murata Manufacturing Co., Ltd. Tensile stress resistant multilayer ceramic capacitor
KR102048098B1 (ko) 2014-11-04 2019-11-22 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR102029497B1 (ko) 2014-11-04 2019-11-08 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
US9847173B2 (en) 2015-06-26 2017-12-19 Murata Manufacturing Co., Ltd. Mounting substrate
JP6860995B2 (ja) 2016-08-29 2021-04-21 太陽誘電株式会社 積層セラミックコンデンサ
US10943735B2 (en) * 2018-03-06 2021-03-09 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
DE112019001177T5 (de) * 2018-03-06 2020-12-10 Avx Corporation Mehrschichtiger Keramikkondensator mit Ultrabreitbandleistungsfähigkeit
JP7446318B2 (ja) * 2019-01-28 2024-03-08 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
KR20210098546A (ko) * 2019-01-28 2021-08-10 에이브이엑스 코포레이션 초광대역 성능을 갖는 적층 세라믹 커패시터
US11495406B2 (en) * 2019-01-28 2022-11-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11211201B2 (en) * 2019-01-28 2021-12-28 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11270842B2 (en) * 2019-01-28 2022-03-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11705280B2 (en) 2019-04-25 2023-07-18 KYOCERA AVX Components Corporation Multilayer capacitor having open mode electrode configuration and flexible terminations

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175165A (ja) 2003-12-10 2005-06-30 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2009527919A (ja) 2006-02-22 2009-07-30 ヴィシャイ スプレイグ，インコーポレイテッド 改良高電圧キャパシタ
JP2010045372A (ja) 2008-08-18 2010-02-25 Avx Corp 超広帯域キャパシタ
JP2015073115A (ja) 2009-07-01 2015-04-16 ケメット エレクトロニクス コーポレーション 高電圧能力を有する高静電容量の多層
US20130093556A1 (en) 2011-10-12 2013-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayered ceramic electronic component and fabrication method thereof
US20160240317A1 (en) 2015-02-16 2016-08-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US20180374646A1 (en) 2017-06-26 2018-12-27 Vishay Israel Ltd. Wideband coupling capacitor

Also Published As

Publication number Publication date
JP2022519039A (ja) 2022-03-18
CN113330526B (zh) 2023-07-04
CN116612991A (zh) 2023-08-18
DE112020000549T5 (de) 2021-10-14
US11195656B2 (en) 2021-12-07
US20200243261A1 (en) 2020-07-30
WO2020159811A1 (en) 2020-08-06
CN113330526A (zh) 2021-08-31
US11728092B2 (en) 2023-08-15
JP2023169296A (ja) 2023-11-29
US20220093332A1 (en) 2022-03-24
TW202109575A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
JP7446318B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
JP7369703B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
JP7252357B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
JP7319379B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
US11984262B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
JP2021515406A (ja) 超広帯域性能を有する積層セラミックコンデンサ
US11984268B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
US11837405B2 (en) Multilayer ceramic capacitor
JP7410356B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
JP7462846B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
US20230368977A1 (en) Multilayer Ceramic Capacitor Having Ultra-Broadband Performance

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230915

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240227

R150 Certificate of patent or registration of utility model

Ref document number: 7446318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150