JP2005175165A - 積層セラミックコンデンサおよびその製造方法 - Google Patents
積層セラミックコンデンサおよびその製造方法 Download PDFInfo
- Publication number
- JP2005175165A JP2005175165A JP2003412360A JP2003412360A JP2005175165A JP 2005175165 A JP2005175165 A JP 2005175165A JP 2003412360 A JP2003412360 A JP 2003412360A JP 2003412360 A JP2003412360 A JP 2003412360A JP 2005175165 A JP2005175165 A JP 2005175165A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- internal electrode
- internal
- dummy electrode
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 239000000919 ceramic Substances 0.000 claims description 97
- 238000000034 method Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 238000002788 crimping Methods 0.000 claims description 3
- 238000010304 firing Methods 0.000 claims description 3
- 230000032798 delamination Effects 0.000 abstract description 4
- 230000004048 modification Effects 0.000 description 20
- 238000012986 modification Methods 0.000 description 20
- 238000007747 plating Methods 0.000 description 13
- 238000006073 displacement reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000000605 extraction Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【解決手段】内部電極3a,3bの、容量形成部7a,7bの両側辺を内部電極の引き出し方向に延長した、一方側および他方側の2本の延長線X,Yのうち、一方側、および/または、他方側の延長線上に少なくともその一部が位置するように、容量形成に寄与しないダミー電極10を配設し、所定の一つの内部電極についてみた場合、および/または、複数の内部電極についてみた場合に、ダミー電極10が、一方側および他方側の2本の延長線X,Y上に位置するようにする。
また、各内部電極の一方側および他方側の両方の延長線上にダミー電極を配設する。
【選択図】図1
Description
また、上記従来例の構造では、内部電極53a,53bの引き出し方向へのずれも、セラミック積層素子を切断しなければ、確認できず、信頼性が低いという問題点がある。
複数の内部電極がセラミック層を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサにおいて、
セラミック積層素子の端面への内部電極の引き出し部の幅が、内部電極の容量形成に寄与する容量形成部の幅より狭く形成されているとともに、
所定の内部電極の、容量形成部の両側辺を、内部電極引き出し方向に延長した一方側および他方側の延長線のうち、一方側、および/または、他方側の延長線上に少なくともその一部が位置するように、容量形成に寄与しないダミー電極が配設され、かつ、
所定の一つの内部電極についてみた場合、および/または、所定の複数の内部電極についてみた場合に、ダミー電極が一方側の延長線上および他方側の延長線上に位置しており、
セラミック積層素子の端面へのダミー電極の露出状態を調べることにより、少なくとも内部電極の幅方向への位置ずれ量が許容範囲にあるか否かを判定できるように構成されていること
を特徴としている。
複数の内部電極がセラミック層を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサの製造方法において、
一対の容量形成部領域を両端側に備え、中央部に両端側の容量形成部領域を接続する、容量形成部の幅よりも幅の狭い、引き出し部領域を備え、引き出し部領域で切断することにより2個の内部電極に分割される複数の内部電極パターンと、所定の内部電極パターンを構成する一方の容量形成部領域の両側辺を、他方側の容量形成部領域の両側辺に向かって延長した、一方側および他方側の延長線のうち、一方側、および/または、他方側の延長線上に少なくともその一部が位置するようにダミー電極パターンが配設されたセラミックグリーンシートを、交互に内部電極の引き出し方向となる方向に所定量だけ位置をずらせて積層、圧着して、マザー積層体を形成する工程と、
前記マザー積層体を、内部電極パターンの中央部の引き出し部領域が切断されるように所定の位置で切断することにより、内部電極を備え、かつ、所定の一つの内部電極についてみた場合、および/または、所定の複数の内部電極についてみた場合に、ダミー電極が一方側の延長線上および他方側の延長線上に位置する構造を有する個々の未焼成のセラミック積層素子に分割する工程と、
前記未焼成のセラミック積層素子を焼成する工程と、
焼成されたセラミック積層素子に外部電極を形成する工程と
を具備することを特徴としている。
なお、本願請求項3の積層セラミックコンデンサにおいては、複数のダミー電極のすべてに、または一部に、上記引き出し方向長さが、内部電極の引き出し方向への位置ずれ許容量より短いダミー電極を用いることが可能である。
内部電極の引き出し方向の位置により幅が異なるような形状としては、例えば、延長線上に一辺が位置するような三角形状などが例示される。
なお、第2のダミー電極の配設数に制約はなく、一つでもよく複数でもよい。さらに、複数とする場合においては、第2のダミー電極のすべてを同じ長さとすることも可能であり、また、一部あるいは全部を異なる長さとすることも可能である。
上述のような構造を有する積層セラミックコンデンサを製造するにあたっては、まず、図3に示すように、セラミックグリーンシート21上に、両端側に、他の内部電極とセラミック層を介して対向することにより容量形成に寄与する容量形成部7a,7b(図1(a),(b))となる領域(容量形成部領域)17a,17bが配設され、中央に、幅W01(図4)が容量形成部領域17a,17bの幅W02(図4)より狭い、セラミック積層素子1(図1)の端面への引き出し部となる領域(引き出し部領域)13が配設され、中央の引き出し部領域13で切断されることにより2個の内部電極3a,3b(図1(a),(b))に分割される複数の内部電極パターン20と、所定の内部電極パターン20を構成する一方の容量形成部領域17a(17b)の両側辺を、他方側の容量形成部領域17b(17a)の両側辺に向かって延長した、一方側および他方側の2本の延長線X’,Y’(図4参照)の上に位置するように、容量形成に寄与しない線状のダミー電極パターン30が配設されたセラミックグリーンシート21を、交互に内部電極3a,3b(図1)の引き出し方向に所定量だけ位置をずらせて積層し、圧着することにより、マザー積層体を形成する。なお、内部電極パターン20とダミー電極パターン30は、同一材料(導電ペースト)で形成することが工程を簡略化する見地からは望ましいが、異なる材料で形成することも可能である。
これにより、図1(a),(b),(c)および図2(a),(b)に示すような構造を有する積層セラミックコンデンサが得られる。
一方、図5(b)に示すように、セラミック積層素子1の側面から各ダミー電極10,10までの距離(ギャップ寸法)が両側で異なる場合には、狭い方のギャップ寸法を測定することにより許容範囲以内であるか否かの判定がなされる。
さらに、図5(c)に示すように、内部電極の引き出し部13a(13b)の両側のダミー電極10のいずれか一方が検出されない場合、内部電極の幅方向の位置ずれが許容範囲を超えている(すなわち、内部電極の容量形成部がセラミック積層素子1の側面に露出するような状態である)と判定される。
図6(a)は、引き出し部領域13で切断する前の内部電極パターン20およびダミー電極パターン30の形状および配設態様を示す図であり、図6(b)は、個々のセラミック積層素子1に分割した状態の内部電極3a(3b)とダミー電極10の構成および位置関係を示す図である。
すなわち、内部電極の引き出し方向への位置ずれ量が許容範囲を超えると、ダミー電極の位置もそれだけずれるため、セラミック積層素子1の端面に露出しなくなり、内部電極の引き出し方向への位置ずれ量が許容範囲を超えていることを検出することが可能になる。
図7(a)は、変形例2にかかる積層セラミックコンデンサの、引き出し部領域13で切断する前の内部電極パターン20およびダミー電極パターン30の形状および配設態様を示す図であり、図7(b)は、個々のセラミック積層素子1に分割した状態の内部電極3a(3b)とダミー電極10の構成および位置関係を示す図である。なお、図7(a),(b)において、図6(a),(b)と同一符号を付した部分は同一または相当する部分を示している。
図8(a)は、変形例3にかかる積層セラミックコンデンサの、引き出し部領域13で切断する前の内部電極パターン20およびダミー電極パターン30の形状および配設態様を示す図であり、図8(b)は、個々のセラミック積層素子1に分割した状態の内部電極3a(3b)とダミー電極10の構成および位置関係を示す図である。なお、図8(a),(b)において、図6(a),(b)と同一符号を付した部分は同一または相当する部分を示している。
図9(a)は、変形例4にかかる積層セラミックコンデンサの、引き出し部領域13で切断する前の内部電極パターン20およびダミー電極パターン30の形状および配設態様を示す図であり、図9(b)は、個々のセラミック積層素子1に分割した状態の内部電極3a(3b)とダミー電極10の構成および位置関係を示す図である。なお、図9(a),(b)において、図6(a),(b)と同一符号を付した部分は同一または相当する部分を示している。
したがって、内部電極の引き出し方向に位置ずれが生じた場合、セラミック積層素子1の端面に露出したダミー電極10の幅が変化するため、セラミック積層素子1の端面に露出したダミー電極の幅を調べることにより、内部電極3a(3b)の幅方向への許容範囲を超えた位置ずれの有無、および、内部電極3a(3b)の引き出し方向の位置ずれ量を検出することが可能になる。
図10は、変形例5にかかる積層セラミックコンデンサの側面断面図である。 この積層セラミックコンデンサにおいては、図10に示すように、ダミー電極10を、各内部電極3a(3b)のそれぞれの両側には配置せず、各内部電極3a(3b)の引き出し部13a,13bの一方側にのみダミー電極10を配設し、互いに対向する一対の内部電極の引き出し部についてみた場合には、その両側にダミー電極10が配設された構造となるように構成されている。この構成の場合にも、内部電極の幅方向の位置ずれを検出することが可能になる。
図11は、変形例6にかかる積層セラミックコンデンサの側面断面図である。 この積層セラミックコンデンサにおいては、図11に示すように、ダミー電極10を、所定の内部電極3a(3b)の引き出し部13a,13bの一方側にのみ配設し、所定の複数の内部電極についてみた場合には、両側にダミー電極10が配設された構造となるように構成されている。この構成の場合にも、内部電極の幅方向の位置ずれを検出することが可能になる。
したがって、本願発明は、内部電極の引き出し部の幅を容量形成部よりも狭くした構造を有する積層セラミックコンデンサおよびその製造方法に広く適用することが可能である。
2 セラミック層
3a,3b 内部電極
4a,4b 外部電極
5 Niめっき膜
6 Snめっき膜
7a,7b 容量形成部
10 ダミー電極
10a 第2のダミー電極
10b 長さの短いダミー電極
13 引き出し部領域
13a,13b 引き出し部
17a,17b 容量形成部領域
20(20a,20b) 内部電極パターン
21 セラミックグリーンシート
30 ダミー電極パターン
G 内部電極の端部とセラミック積層素子の端面の間のギャップ
X,Y 内部電極の容量形成部からの延長線
X’,Y’ 内部電極パターンの容量形成部領域からの延長線
W1,W01 引き出し部の幅
W2,W02 容量形成部の幅
Claims (7)
- 複数の内部電極がセラミック層を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサにおいて、
セラミック積層素子の端面への内部電極の引き出し部の幅が、内部電極の容量形成に寄与する容量形成部の幅より狭く形成されているとともに、
所定の内部電極の、容量形成部の両側辺を、内部電極引き出し方向に延長した一方側および他方側の延長線のうち、一方側、および/または、他方側の延長線上に少なくともその一部が位置するように、容量形成に寄与しないダミー電極が配設され、かつ、
所定の一つの内部電極についてみた場合、および/または、所定の複数の内部電極についてみた場合に、ダミー電極が一方側の延長線上および他方側の延長線上に位置しており、
セラミック積層素子の端面へのダミー電極の露出状態を調べることにより、少なくとも内部電極の幅方向への位置ずれ量が許容範囲にあるか否かを判定できるように構成されていること
を特徴とする積層セラミックコンデンサ。 - 前記ダミー電極が、各内部電極の容量形成部の両側辺を内部電極の引き出し方向に延長した一方側および他方側の両方の延長線上に配設されていることを特徴とする請求項1記載の積層セラミックコンデンサ。
- 前記ダミー電極として、内部電極の引き出し方向長さが、内部電極の引き出し方向への位置ずれ許容範囲より短いダミー電極を備えており、該ダミー電極のセラミック積層素子の端面への露出の有無により、内部電極の引き出し方向への位置ずれ量が許容範囲にあるか否かを判定できるように構成されていることを特徴とする請求項1または2記載の積層セラミックコンデンサ。
- 前記ダミー電極の形状を、内部電極の引き出し方向の位置により幅が異なるような形状として、セラミック積層素子の端面に露出したダミー電極の幅により、内部電極の引き出し方向への位置ずれ量が許容範囲にあるか否かを判定できるように構成されていることを特徴とする請求項1または2記載の積層セラミックコンデンサ。
- 前記ダミー電極と平行に、ダミー電極よりも長さの短い第2のダミー電極を配設し、セラミック積層素子の端面への第2のダミー電極の露出の有無により、内部電極の引き出し方向への位置ずれ量が許容範囲にあるか否かを判定できるように構成されていることを特徴とする請求項1または2記載の積層セラミックコンデンサ。
- 複数の内部電極がセラミック層を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサの製造方法において、
一対の容量形成部領域を両端側に備え、中央部に両端側の容量形成部領域を接続する、容量形成部の幅よりも幅の狭い、引き出し部領域を備え、引き出し部領域で切断することにより2個の内部電極に分割される複数の内部電極パターンと、所定の内部電極パターンを構成する一方の容量形成部領域の両側辺を、他方側の容量形成部領域の両側辺に向かって延長した、一方側および他方側の延長線のうち、一方側、および/または、他方側の延長線上に少なくともその一部が位置するようにダミー電極パターンが配設されたセラミックグリーンシートを、交互に内部電極の引き出し方向となる方向に所定量だけ位置をずらせて積層、圧着して、マザー積層体を形成する工程と、
前記マザー積層体を、内部電極パターンの中央部の引き出し部領域が切断されるように所定の位置で切断することにより、内部電極を備え、かつ、所定の一つの内部電極についてみた場合、および/または、所定の複数の内部電極についてみた場合に、ダミー電極が一方側の延長線上および他方側の延長線上に位置する構造を有する個々の未焼成のセラミック積層素子に分割する工程と、
前記未焼成のセラミック積層素子を焼成する工程と、
焼成されたセラミック積層素子に外部電極を形成する工程と
を具備することを特徴とする積層セラミックコンデンサの製造方法。 - 前記セラミックグリーンシートとして、前記一方側および他方側の両方の延長線上にダミー電極パターンが配設されたセラミックグリーンシートを用いることを特徴とする請求項6記載の積層セラミックコンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003412360A JP4375006B2 (ja) | 2003-12-10 | 2003-12-10 | 積層セラミックコンデンサおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003412360A JP4375006B2 (ja) | 2003-12-10 | 2003-12-10 | 積層セラミックコンデンサおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005175165A true JP2005175165A (ja) | 2005-06-30 |
JP4375006B2 JP4375006B2 (ja) | 2009-12-02 |
Family
ID=34732827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003412360A Expired - Fee Related JP4375006B2 (ja) | 2003-12-10 | 2003-12-10 | 積層セラミックコンデンサおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4375006B2 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266072A (ja) * | 2006-03-27 | 2007-10-11 | Tdk Corp | 積層型バリスタアレイ及び積層型バリスタ |
JP2007266069A (ja) * | 2006-03-27 | 2007-10-11 | Tdk Corp | 積層型バリスタアレイ |
US7430105B2 (en) * | 2005-03-10 | 2008-09-30 | Tdk Corporation | Multi-terminal type laminated capacitor |
JP2010016101A (ja) * | 2008-07-02 | 2010-01-21 | Murata Mfg Co Ltd | 積層型電子部品の製造方法 |
JP2011253895A (ja) * | 2010-06-01 | 2011-12-15 | Murata Mfg Co Ltd | セラミック電子部品 |
JP2011530831A (ja) * | 2008-08-11 | 2011-12-22 | ヴィシェイ スプラーグ インコーポレイテッド | 積層セラミックコンデンサとその製造方法 |
JP2012094820A (ja) * | 2010-09-28 | 2012-05-17 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
US20120134068A1 (en) * | 2010-11-29 | 2012-05-31 | Samsung Electro-Mechanics Co., Ltd. | Multilayered ceramic capacitor |
US20130020905A1 (en) * | 2011-01-21 | 2013-01-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
US20140293501A1 (en) * | 2013-04-02 | 2014-10-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
US20160240317A1 (en) * | 2015-02-16 | 2016-08-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
JP2017174888A (ja) * | 2016-03-22 | 2017-09-28 | Tdk株式会社 | 積層コモンモードフィルタ |
JP2018163934A (ja) * | 2017-03-24 | 2018-10-18 | Tdk株式会社 | 貫通コンデンサ |
JP2019114669A (ja) * | 2017-12-25 | 2019-07-11 | Tdk株式会社 | 電子部品 |
CN110459402A (zh) * | 2019-08-28 | 2019-11-15 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
CN110504103A (zh) * | 2019-08-28 | 2019-11-26 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
CN110534343A (zh) * | 2019-08-28 | 2019-12-03 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
JP7446318B2 (ja) | 2019-01-28 | 2024-03-08 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | 超広帯域性能を有する積層セラミックコンデンサ |
-
2003
- 2003-12-10 JP JP2003412360A patent/JP4375006B2/ja not_active Expired - Fee Related
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7430105B2 (en) * | 2005-03-10 | 2008-09-30 | Tdk Corporation | Multi-terminal type laminated capacitor |
JP2007266069A (ja) * | 2006-03-27 | 2007-10-11 | Tdk Corp | 積層型バリスタアレイ |
JP4506702B2 (ja) * | 2006-03-27 | 2010-07-21 | Tdk株式会社 | 積層型バリスタアレイ及び積層型バリスタ |
JP4506701B2 (ja) * | 2006-03-27 | 2010-07-21 | Tdk株式会社 | 積層型バリスタアレイ |
JP2007266072A (ja) * | 2006-03-27 | 2007-10-11 | Tdk Corp | 積層型バリスタアレイ及び積層型バリスタ |
JP2010016101A (ja) * | 2008-07-02 | 2010-01-21 | Murata Mfg Co Ltd | 積層型電子部品の製造方法 |
JP2011530831A (ja) * | 2008-08-11 | 2011-12-22 | ヴィシェイ スプラーグ インコーポレイテッド | 積層セラミックコンデンサとその製造方法 |
JP2011253895A (ja) * | 2010-06-01 | 2011-12-15 | Murata Mfg Co Ltd | セラミック電子部品 |
US8717738B2 (en) | 2010-09-28 | 2014-05-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
JP2012094820A (ja) * | 2010-09-28 | 2012-05-17 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
US20120134068A1 (en) * | 2010-11-29 | 2012-05-31 | Samsung Electro-Mechanics Co., Ltd. | Multilayered ceramic capacitor |
US20130020905A1 (en) * | 2011-01-21 | 2013-01-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
US9111682B2 (en) * | 2011-01-21 | 2015-08-18 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
US20140293501A1 (en) * | 2013-04-02 | 2014-10-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
US20160240317A1 (en) * | 2015-02-16 | 2016-08-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
JP2017174888A (ja) * | 2016-03-22 | 2017-09-28 | Tdk株式会社 | 積層コモンモードフィルタ |
JP2018163934A (ja) * | 2017-03-24 | 2018-10-18 | Tdk株式会社 | 貫通コンデンサ |
JP2019114669A (ja) * | 2017-12-25 | 2019-07-11 | Tdk株式会社 | 電子部品 |
JP7446318B2 (ja) | 2019-01-28 | 2024-03-08 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | 超広帯域性能を有する積層セラミックコンデンサ |
CN110459402A (zh) * | 2019-08-28 | 2019-11-15 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
CN110504103A (zh) * | 2019-08-28 | 2019-11-26 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
CN110534343A (zh) * | 2019-08-28 | 2019-12-03 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
Also Published As
Publication number | Publication date |
---|---|
JP4375006B2 (ja) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4375006B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
KR100587006B1 (ko) | 적층형 칩 커패시터 및 그 제조 방법 | |
JP4905498B2 (ja) | 積層型セラミック電子部品 | |
JP5332475B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
JP4501437B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
US10117333B2 (en) | Multilayer ceramic capacitor, mounting structure of multilayer ceramic capacitor, and taped electronic component array | |
JP2004047707A (ja) | 積層セラミックコンデンサアレイ | |
JP5278476B2 (ja) | 積層コンデンサ | |
KR20220040994A (ko) | 적층 세라믹 콘덴서 | |
JP2007299984A (ja) | 積層セラミック電子部品 | |
JP2000150289A (ja) | 積層セラミックコンデンサ | |
JP6201477B2 (ja) | 積層コンデンサ | |
JP2000106320A (ja) | 積層セラミックコンデンサ | |
JP2006013245A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2000340455A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
CN210467599U (zh) | 一种多层陶瓷电容器 | |
JP2002299149A (ja) | 積層セラミックコンデンサ | |
JP2000106321A (ja) | 積層セラミックコンデンサ | |
JP2009130247A (ja) | 積層チップコンデンサ | |
JP4487613B2 (ja) | 積層セラミック電子部品 | |
JP2000049038A (ja) | 積層セラミックコンデンサ | |
JP2021040100A (ja) | 積層セラミックコンデンサ | |
JPH0563007B2 (ja) | ||
JP2000049035A (ja) | 積層セラミックコンデンサ | |
US11158462B2 (en) | Multilayer ceramic capacitor and multilayer ceramic capacitor mount structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4375006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |