JP2007266069A - 積層型バリスタアレイ - Google Patents

積層型バリスタアレイ Download PDF

Info

Publication number
JP2007266069A
JP2007266069A JP2006085624A JP2006085624A JP2007266069A JP 2007266069 A JP2007266069 A JP 2007266069A JP 2006085624 A JP2006085624 A JP 2006085624A JP 2006085624 A JP2006085624 A JP 2006085624A JP 2007266069 A JP2007266069 A JP 2007266069A
Authority
JP
Japan
Prior art keywords
varistor
internal electrode
electrode
electrically connected
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006085624A
Other languages
English (en)
Other versions
JP4506701B2 (ja
Inventor
Katsunari Moriai
克成 森合
Kyoji Koseki
恭二 小関
Kazuto Takeya
和人 竹屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006085624A priority Critical patent/JP4506701B2/ja
Publication of JP2007266069A publication Critical patent/JP2007266069A/ja
Application granted granted Critical
Publication of JP4506701B2 publication Critical patent/JP4506701B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】 従来よりも小型化を図ることが可能な積層型電子部品アレイを提供すること。
【解決手段】 積層型バリスタアレイは、バリスタ素体10と、第1〜第6の外部電極と、第1〜第6の内部電極14A〜14Fとを備える。バリスタ素体10は、複数のバリスタ層A1〜A6が積層されて形成されている。第1〜第6の内部電極14A〜14Fは、それぞれ第1〜第6の外部電極と電気的に接続されている。第1の内部電極14Aと第3の内部電極14Cとは第1の対向領域18Aをそれぞれ有し、第2の内部電極14Bと第3の内部電極14Cとは第2の対向領域18Bをそれぞれ有し、第4の内部電極14Dと第6の内部電極14Fとは第3の対向領域18Cをそれぞれ有し、第5の内部電極14Eと第6の内部電極14Fとは第4の対向領域18Dをそれぞれ有する。
【選択図】 図2

Description

本発明は、積層型バリスタアレイに関する。
従来から、複数のバリスタ層が積層されて形成されたバリスタ素体と、バリスタ素体の外表面に形成された第1〜第8の外部電極と、バリスタ素体内に配されると共に第1の外部電極と電気的に接続された第1の内部電極と、バリスタ素体内に配されると共に第2の外部電極と電気的に接続された第2の内部電極と、バリスタ素体内に配されると共に第3の外部電極と電気的に接続された第3の内部電極と、バリスタ素体内に配されると共に第4の外部電極と電気的に接続された第4の内部電極と、バリスタ素体内に配されると共に第5の外部電極と電気的に接続された第5の内部電極と、バリスタ素体内に配されると共に第6の外部電極と電気的に接続された第6の内部電極と、バリスタ素体内に配されると共に第7の外部電極と電気的に接続された第7の内部電極と、バリスタ素体内に配されると共に第8の外部電極と電気的に接続された第8の内部電極とを備え、第1の内部電極と第2の内部電極とは、バリスタ層を介して互いに対向する第1の対向領域をそれぞれ有し、第3の内部電極と第4の内部電極とは、バリスタ層を介して互いに対向する第2の対向領域をそれぞれ有し、第5の内部電極と第6の内部電極とは、バリスタ層を介して互いに対向する第3の対向領域をそれぞれ有し、第7の内部電極と第8の内部電極とは、バリスタ層を介して互いに対向する第4の対向領域をそれぞれ有する積層型バリスタアレイが知られている(例えば、特許文献1参照)。
特開2000−331805号公報
近年、電子機器の小型化を図るべく、実装基板上に実装される電子部品の小型化の要求が高くなってきている。
しかしながら、上記特許文献1に記載されたような従来の積層型バリスタアレイは、各内部電極の対向領域の2倍の数の外部電極を要するものであった。そして、これらの外部電極が互いに絶縁された状態でバリスタ素体の外表面に形成される必要があるから、ある程度のバリスタ素体の大きさを確保する必要があった。そのため、従来の積層型バリスタアレイでは、近年の電子部品の小型化の要求を満足させることが困難であった。
本発明は、従来よりも小型化を図ることが可能な積層型バリスタアレイを提供することを目的とする。
本発明に係る積層型バリスタアレイは、電圧非直線性を発現するバリスタ層を少なくとも一層含む機能層が複数積層されて形成された積層体と、互いに絶縁された状態で積層体の外表面にそれぞれ形成された第1〜第6の外部電極と、積層体内に配されると共に第1の外部電極と電気的に接続された第1の内部電極と、積層体内に配されると共に第2の外部電極と電気的に接続された第2の内部電極と、積層体内に配されると共に第3の外部電極と電気的に接続された第3の内部電極と、積層体内に配されると共に第4の外部電極と電気的に接続された第4の内部電極と、積層体内に配されると共に第5の外部電極と電気的に接続された第5の内部電極と、積層体内に配されると共に第6の外部電極と電気的に接続された第6の内部電極とを更に備え、第1の内部電極と第3の内部電極とは、バリスタ層を介して互いに対向する第1の対向領域をそれぞれ有し、第2の内部電極と第3の内部電極とは、バリスタ層を介して互いに対向する第2の対向領域をそれぞれ有し、第4の内部電極と第6の内部電極とは、バリスタ層を介して互いに対向する第3の対向領域をそれぞれ有し、第5の内部電極と第6の内部電極とは、バリスタ層を介して互いに対向する第4の対向領域をそれぞれ有することを特徴とする。
本発明に係る積層型バリスタアレイでは、第1の内部電極が第1の外部電極に電気的に接続され、第2の内部電極が第2の外部電極に電気的に接続され、第3の内部電極が第3の外部電極に電気的に接続され、第4の内部電極が第4の外部電極に電気的に接続され、第5の内部電極が第5の外部電極に電気的に接続され、第6の内部電極が第6の外部電極に電気的に接続されている。そして、第1の内部電極と第3の内部電極とは、バリスタ層を介して互いに対向する第1の対向領域をそれぞれ有し、第2の内部電極と第3の内部電極とは、バリスタ層を介して互いに対向する第2の対向領域をそれぞれ有し、第4の内部電極と第6の内部電極とは、バリスタ層を介して互いに対向する第3の対向領域をそれぞれ有し、第5の内部電極と第6の内部電極とは、バリスタ層を介して互いに対向する第4の対向領域をそれぞれ有している。そのため、第1〜第4の4つの対向領域に対して第1〜第6の6つの外部電極を備えていればよいこととなり、対向領域の2倍の数の外部電極が必要であった従来の積層型バリスタアレイに比べて外部電極の数を減らすことができる。その結果、外部電極の数が減った分だけ積層体の大きさを小さくすることができ、従来よりも積層型バリスタアレイの小型化を図ることが可能となる。
また、積層体は、複数のバリスタ層を含む機能層が複数積層されて形成され、第1及び第2の内部電極が、複数のバリスタ層のうち一のバリスタ層に共に形成されており、第4及び第5の内部電極が、複数のバリスタ層のうち一のバリスタ層とは異なる他のバリスタ層に共に形成されていることが好ましい。このようにすると、積層体を形成するために要するバリスタ層の数を減らすことができるため、積層型バリスタアレイをより小型化することが可能となる。
また、第3の内部電極が、他のバリスタ層に更に形成されており、第6の内部電極が、一のバリスタ層に更に形成されていることが好ましい。このようにすると、積層体を形成するために要するバリスタ層の数を更に減らすことができるため、積層型バリスタアレイを更に小型化することが可能となる。
また、積層体は、機能層の積層方向に沿う方向に拡がると共に互いに対向する第1及び第2の外表面を有し、第1〜第3の外部電極が第1の外表面に形成され、第4〜第6の外部電極が第2の外表面に形成されており、第1及び第2の対向領域は、機能層の積層方向から見たときに第1の外表面と第2の外表面との間の中間位置と第2の外表面との間の領域に共に位置し、第3及び第4の対向領域は、機能層の積層方向から見たときに中間位置と第1の外表面との間の領域に共に位置していることが好ましい。
このような積層型バリスタアレイは、ZnO等を主成分とするバリスタ層を少なくとも一層含む機能層が積層された積層体を形成後、積層体の外表面の所定領域に各外部電極となる導電性ペーストを転写して焼付け、その焼付け後の導電体に電気めっき(ここでは、例えばバレルめっき)を行うことで形成される。ところが、バリスタ層と、このバリスタ層上に形成されている各内部電極との界面に僅かな隙間があると共に、焼付け後の導電体が多数の細孔を有しているため、バレルめっきの際に、導電体の細孔を通じてこれらのバリスタ層と各内部電極との界面における隙間にめっき液が侵入し、毛細管現象によってその隙間にめっき液が浸透してしまうことがある。
ところで、バレルめっきでは、バレル内のめっき液中で積層体及びダミーメディアを共に攪拌しつつアノード極(陽極)とカソード極(陰極)との間に電流を流すことにより、アノード極側のめっき用金属を、ダミーメディアを介してカソード極と接続されている導電体の表面にめっきしている。このとき、バリスタ層と各内部電極との界面における隙間にめっき液が侵入しているから、導電体に対してめっきが行われるのと同時に、隙間に侵入しているめっき液中に水素が発生することとなる。そうすると、水素が極めて高い還元性を有するために、めっき液が侵入した部分において、バリスタ層を構成しているZnO粒子の粒界におけるショットキー障壁がその還元作用によって損なわれてしまう。その結果、特に、各対向領域においてショットキー障壁が損なわれることにより、電圧非直線性が劣化してしまうことがあった。
しかしながら、上述のように、第1及び第2の対向領域が、機能層の積層方向から見たときに第1の外表面と第2の外表面との間の中間位置と第2の外表面との間の領域に共に位置しているから、めっき液が侵入してくる第1の外表面から離れるように第1及び第2の対向領域を配置することができる。同じく、第3及び第4の対向領域が、機能層の積層方向から見たときに第1の外表面と第2の外表面との間の中間位置と第1の外表面との間の領域に共に位置しているから、めっき液が侵入してくる第2の外表面から離れるように第3及び第4の対向領域を配置することができる。その結果、めっき液の侵入による電圧非直線性の劣化を抑制することが可能となる。
また、第1の内部導体は、第1の外表面に引き出されるように伸びる第1の引き出し導体を介して第1の外部電極と電気的に接続され、第2の内部導体は、第1の外表面に引き出されるように伸びる第2の引き出し導体を介して第2の外部電極と電気的に接続され、第3の内部導体は、第1の外表面に引き出されるように伸びる第3の引き出し導体を介して第3の外部電極と電気的に接続され、第4の内部導体は、第2の外表面に引き出されるように伸びる第4の引き出し導体を介して第4の外部電極と電気的に接続され、第5の内部導体は、第2の外表面に引き出されるように伸びる第5の引き出し導体を介して第5の外部電極と電気的に接続され、第6の内部導体は、第2の外表面に引き出されるように伸びる第6の引き出し導体を介して第6の外部電極と電気的に接続され、第1〜第3の引き出し導体における第1の外表面側の端部の幅よりも、第1〜第3の引き出し導体におけるその端部以外の部分の幅が広くなるように設定され、第4〜第6の引き出し導体における第2の外表面側の端部の幅よりも、第4〜第6の引き出し導体におけるその端部以外の部分の幅が広くなるように設定されていることが好ましい。このようにすると、積層体の各外表面に露出する引き出し導体の端部の幅が他の部分よりも狭くなるから、めっき液の積層体内への侵入量が抑制される。また、めっき液が各対向領域に達するまで侵入したとしても、幅が広くなっている各引き出し導体の端部以外の部分においてめっき液が拡散するから、めっき液の積層体内への侵入量が一定である場合には各内部電極の単位面積あたりのめっき液量が少なくなる。そのため、めっき液の侵入による電圧非直線性の劣化をより抑制することが可能となる。
本発明によれば、従来よりも小型化を図ることが可能な積層型バリスタアレイを提供することができる。
本発明の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
図1及び図2を参照して、第1実施形態に係る積層型バリスタアレイ100の構成について説明する。図1は、第1実施形態に係る積層型バリスタアレイを示す斜視図である。図2は、第1実施形態に係る積層型バリスタアレイを構成するバリスタ素体の分解斜視図である。
積層型バリスタアレイ100は、図1に示されるように、略直方体形状のバリスタ素体10を備えており、バリスタ素体10によって積層型バリスタアレイ100の本体が構成されている。
また、積層型バリスタアレイ100は、バリスタ素体10の第1の外表面10a上に形成された第1〜第3の外部電極12A〜12Cと、第2の外表面10b上に形成された第4〜第6の外部電極12D〜12Fとを備えている。第1〜第3の外部電極12A〜12Cは、後述するバリスタ層A1〜A6の積層方向(以下、単に「積層方向」と称する)に帯状に伸びると共にその両端部が上面10e及び下面10fに回り込んで形成されている。また、第4〜第6の外部電極12D〜12Fは、積層方向に帯状に伸びると共にその両端部が上面10e及び下面10fに回り込んで形成されている。
各外部電極12A〜12Fは、バリスタ素体10の第1及び第2の外表面10a,10b、上面10e並びに下面10fにAg、Cu又はNiを主成分とする電極ペーストをそれぞれ転写した後に所定温度(例えば、700〜800℃)にて焼き付け、更にバレルめっき等の電気めっきによって例えばCu、Ni、Sn等のめっきを施すことにより形成される。なお、第1、第2、第4及び第6の外部電極12A,12B,12D,12Eはそれぞれ入出力電極として機能し、第3及び第4の外部電極12C,12Fはそれぞれグランド電極として機能する。
バリスタ素体10は、互いに対向する第1及び第2の外表面10a,10bと、互いに対向する第3及び第4の外表面10c、10dと、互いに対向する上面10e及び下面10fとを有しており、これらの各面10a〜10fによって外形が規定されている。バリスタ素体10では、例えば長手方向の長さを1.6mm程度、幅を0.8mm程度、厚みを0.5mm程度に設定することができる。
バリスタ素体10は、図2に示されるように、電圧非直線性(以下、「バリスタ特性」と称する)を発現する複数(第1実施形態においては6層)のバリスタ層A1〜A6がシート積層工法によって積層されて形成されている。実際の積層型バリスタアレイ100では、バリスタ層A1〜A6同士の間の境界が視認できない程度に一体化されている。バリスタ層A1〜A6は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。バリスタ層A1〜A6の厚みは、それぞれ30μm程度とすることができる。
バリスタ層A3の表面には、それぞれ略矩形状を呈する第1の内部電極14A、第2の内部電極14B及び第6の内部電極14Fが互いに絶縁されるように形成されている。そのため、各内部電極14A,14B,14Fは、それぞれバリスタ素体10内に配されることとなる。第1の内部電極14Aには、バリスタ素体10の第1の外表面10aとなるバリスタ層A3の端面A3aに向けて引き出された第1の引き出し導体16Aが、その一端に一体的に形成されている。第2の内部電極14Bには、バリスタ層A3の端面A3aに向けて引き出された第2の引き出し導体16Bが、その一端に一体的に形成されている。第6の内部電極14Fには、バリスタ素体10の第2の外表面10bとなるバリスタ層A3の端面A3bに向けて引き出された第6の引き出し導体16Fが、その中央部に一体的に形成されている。
第1の引き出し導体16Aは、第1の内部電極14Aと接続されていない他端がバリスタ層A3の端面A3aに露出しており、第1の外部電極12Aと物理的且つ電気的に接続されている。第2の引き出し導体16Bは、第2の内部電極14Bと接続されていない他端がバリスタ層A3の端面A3aに露出しており、第2の外部電極12Bと物理的且つ電気的に接続されている。第6の引き出し導体16Fは、第6の内部電極14Fと接続されていない他端がバリスタ層A3の端面A3bに露出しており、第6の外部電極12Fと物理的且つ電気的に接続されている。そのため、第1の内部電極14Aは、第1の引き出し導体16Aを介して第1の外部電極12Aと電気的に接続され、第2の内部電極14Bは、第2の引き出し導体16Bを介して第2の外部導体12Bと電気的に接続され、第6の内部電極14Fは、第6の引き出し導体16Fを介して第6の外部電極12Fと電気的に接続されることとなる。
バリスタ層A4の表面には、それぞれ略矩形状を呈する第3の内部電極14C、第4の内部電極14D及び第5の内部電極14Eが互いに絶縁されるように形成されている。そのため、各内部電極14C,14D,14Eは、それぞれバリスタ素体10内に配されることとなる。第3の内部電極14Cには、バリスタ素体10の第1の外表面10aとなるバリスタ層A4の端面A4aに向けて引き出された第3の引き出し導体16Cが、その中央部に一体的に形成されている。第4の内部電極14Dには、バリスタ層A4の端面A4bに向けて引き出された第4の引き出し導体16Dが、その一端に一体的に形成されている。第5の内部電極14Eには、バリスタ素体10の第2の外表面10bとなるバリスタ層A4の端面A4bに向けて引き出された第5の引き出し導体16Eが、その一端に一体的に形成されている。
第3の引き出し導体16Cは、第3の内部電極14Cと接続されていない他端がバリスタ層A4の端面A4aに露出しており、第3の外部電極12Cと物理的且つ電気的に接続されている。第4の引き出し導体16Dは、第4の内部電極14Dと接続されていない他端がバリスタ層A4の端面A4bに露出しており、第4の外部電極12Dと物理的且つ電気的に接続されている。第5の引き出し導体16Eは、第5の内部電極14Eと接続されていない他端がバリスタ層A4の端面A4bに露出しており、第5の外部電極12Eと物理的且つ電気的に接続されている。そのため、第3の内部電極14Cは、第3の引き出し導体16Cを介して第3の外部電極12Cと電気的に接続され、第4の内部電極14Dは、第4の引き出し導体16Dを介して第4の外部導体12Dと電気的に接続され、第5の内部電極14Eは、第5の引き出し導体16Eを介して第5の外部電極12Eと電気的に接続されることとなる。
ここで、第1の内部電極14Aと第3の内部電極14Cとは、バリスタ層A3を介して互いに対向する第1の対向領域18Aをそれぞれ有している。第2の内部電極14Bと第3の内部電極14Cとは、バリスタ層A3を介して互いに対向する第2の対向領域18Bをそれぞれ有している。第4の内部電極14Dと第6の内部電極14Fとは、バリスタ層A3を介して互いに対向する第3の対向領域18Cをそれぞれ有している。第5の内部電極14Eと第6の内部電極14Fとは、バリスタ層A3を介して互いに対向する第4の対向領域18Dをそれぞれ有している。第1実施形態においては、第1及び第2の対向領域18A,18Bが、積層方向から見たときに第1の外表面10aと第2の外表面10bとの間の中間位置Mと第1の外表面10aとの間の領域である第1の領域D1に位置するようになっている。また、第3及び第4の対向領域18C,18Dが、積層方向から見たときに第1の外表面10aと第2の外表面10bとの間の中間位置Mと第2の外表面10bとの間の領域である第2の領域D2に位置するようになっている。なお、これらの第1〜第4の対向領域18A〜18Dは、図2においてそれぞれ斜線で示される部分である。
各内部電極14A〜14F及び各引き出し導体16A〜16Fは、導電材を含んでいる。各内部電極14A〜14F及び各引き出し導体16A〜16Fに含まれる導電材としては、特に限定されないが、Pd又はAg−Pd合金からなることが好ましい。各内部電極14A〜14F及び各引き出し導体16A〜16Fでは、その厚みを例えば2μm程度とすることができる。
以上のように、第1実施形態に係る積層型バリスタアレイ100では、第1の外表面10aに第1〜第3の外部電極12A〜12Cが形成されており、第2の外表面10bに第4〜第6の外部電極12D〜12Fが形成されている。また、第1の内部電極14Aが第1の外部電極12Aに電気的に接続され、第2の内部電極14Bが第2の外部電極12Bに電気的に接続され、第3の内部電極14Cが第3の外部電極12Cに電気的に接続され、第4の内部電極14Dが第4の外部電極12Dに電気的に接続され、第5の内部電極14Eが第5の外部電極12Eに電気的に接続され、第6の内部電極14Fが第6の外部電極12Fに電気的に接続されている。そして、第1の内部電極14Aと第3の内部電極14Cとは、バリスタ層A3を介して互いに対向する第1の対向領域18Aをそれぞれ有しており、第2の内部電極14Bと第3の内部電極14Cとは、バリスタ層A3を介して互いに対向する第2の対向領域18Bをそれぞれ有しており、第4の内部電極14Dと第6の内部電極14Fとは、バリスタ層A3を介して互いに対向する第3の対向領域18Cをそれぞれ有しており、第5の内部電極14Eと第6の内部電極14Fとは、バリスタ層A3を介して互いに対向する第4の対向領域18Dをそれぞれ有している。そのため、第1実施形態に係る積層型バリスタアレイ100では、第1〜第4の4つの対向領域18A〜18Dに対して第1〜第6の6つの外部電極12A〜12Fを備えていればよいこととなり、内部電極対の数の2倍の外部電極が必要であった従来の積層型バリスタアレイに比べて外部電極の数を減らすことができる。その結果、外部電極の数が減った分だけバリスタ素体10の大きさを小さくすることができ、従来よりも積層型バリスタアレイ100の小型化を図りつつ、集積化を図ることが可能となる。
(第2実施形態)
続いて、図1及び図3を参照して、第2実施形態に係る積層型バリスタアレイ200の構成について説明する。図3は、第2実施形態に係る積層型バリスタアレイを構成するバリスタ素体の分解斜視図である。以下では、第1実施形態に係る積層型バリスタアレイ100との相違点を中心に説明し、重複する説明は省略する。
バリスタ層A2の表面には、それぞれ略矩形状を呈する第1及び第2の内部電極14A,14Bが互いに絶縁されるように形成されている。第1の内部電極14Aには、バリスタ素体10の第1の外表面10aとなるバリスタ層A2の端面A2aに向けて引き出された第1の引き出し導体16Aが、その一端に一体的に形成されている。第2の内部電極14Bには、バリスタ層A2の端面A2aに向けて引き出された第2の引き出し導体16Bが、その一端に一体的に形成されている。
バリスタ層A3の表面には、略矩形状を呈する第3の内部電極14Cが形成されている。第3の内部電極14Cには、バリスタ素体10の第1の外表面10aとなるバリスタ層A3の端面A3aに向けて引き出された第3の引き出し導体16Cが、その中央部に一体的に形成されている。
バリスタ層A4の表面には、それぞれ略矩形状を呈する第4及び第5の内部電極14D,14Eが互いに絶縁されるように形成されている。第1の内部電極14Dには、バリスタ素体10の第2の外表面10bとなるバリスタ層A4の端面A4bに向けて引き出された第1の引き出し導体16Dが、その一端に一体的に形成されている。第5の内部電極14Eには、バリスタ層A4の端面A4bに向けて引き出された第5の引き出し導体16Eが、その一端に一体的に形成されている。
バリスタ層A5の表面には、略矩形状を呈する第6の内部電極14Fが形成されている。第6の内部電極14Fには、バリスタ素体10の第2の外表面10bとなるバリスタ層A5の端面A5bに向けて引き出された第6の引き出し導体16Fが、その中央部に一体的に形成されている。
第2実施形態においては、第1及び第2の対向領域18A,18Bが、積層方向から見たときに第1の外表面10aと第2の外表面10bとの間の中間位置Mと第2の外表面10bとの間の領域である第2の領域D2に位置するようになっている。また、第3及び第4の対向領域18C,18Dが、積層方向から見たときに第1の外表面10aと第2の外表面10bとの間の中間位置Mと第1の外表面10aとの間の領域である第1の領域D1に位置するようになっている。なお、これらの各対向領域18A〜18Dは、図3においてそれぞれ斜線で示される部分である。
以上のように、第2実施形態に係る積層型バリスタアレイ200では、第1実施形態に係る積層型バリスタアレイ100と同様に、従来よりも積層型バリスタアレイ100の小型化を図りつつ、集積化を図ることが可能となる。
また、第2実施形態に係る積層型バリスタアレイ200では、第1及び第2の対向領域18A,18Bが、第2の領域D2に共に位置している。また、第3及び第4の対向領域18C,18Dが、第1の領域D1に共に位置している。そのため、各対向領域18A〜18Dは、めっき液が侵入してくる第1の外表面10a又は第2の外表面10bから離れるように、バリスタ素体10内に配置されることとなる。その結果、各外部電極12A〜12Fとなる導電体の細孔を介してバリスタ素体10と各内部電極14A〜14F及び各引き出し導体16A〜16Fとの界面における隙間にめっき液が侵入してくることによるバリスタ特性の劣化を抑制することが可能となる。
(第3実施形態)
続いて、図1及び図4を参照して、第3実施形態に係る積層型バリスタアレイ300の構成について説明する。図4は、第3実施形態に係る積層型バリスタアレイを構成するバリスタ素体の分解斜視図である。以下では、第1及び第2実施形態に係る積層型バリスタアレイ100との相違点を中心に説明し、重複する説明は省略する。
第1〜第3の引き出し導体16A〜16Cは、第1の外表面10aに引き出された第1の外表面10a側の各端部16Aa〜16Caと、これらの各端部16Aa〜16Caと第1〜第3の内部電極14A〜14Cとを接続する各接続部16Ab〜16Cbとをそれぞれ有している。また、第4〜第6の引き出し導体16D〜16Fは、第2の外表面10bに引き出された第2の外表面10b側の各端部16Da〜16Faと、これらの各端部16Da〜16Faと第4〜第6の内部電極14D〜14Fとを接続する各接続部16Db〜16Fbとをそれぞれ有している。そして、各引き出し導体16A〜16Fの各端部16Aa〜16Fa以外の部分である各接続部16Ab〜16Fbの幅は、図4に示されるように、各端部16Aa〜16Faの幅よりも広くなるように設定されている。
以上のように、第3実施形態に係る積層型バリスタアレイ300では、第1実施形態に係る積層型バリスタアレイ100と同様に、従来よりも積層型バリスタアレイ100の小型化を図りつつ、集積化を図ることが可能となる。
また、第3実施形態に係る積層型バリスタアレイ300では、第2実施形態に係る積層型バリスタアレイ200と同様に、バリスタ特性の劣化を抑制することが可能となる。
さらに、第3実施形態に係る積層型バリスタアレイ300では、各引き出し導体16A〜16Fの各接続部16Ab〜16Fbの幅が、各端部16Aa〜16Faの幅よりも広くなるように設定されているから、めっき液のバリスタ素体10内への侵入量を抑制することが可能となる。また、めっき液が各対向領域18A〜18Dに達するまで侵入したとしても、幅が広くなっている各引き出し導体16A〜16Fの各接続部16Ab〜16Fbにおいてめっき液が拡散するから、めっき液のバリスタ素体10内への侵入量が一定である場合には各内部電極14A〜14Fの単位面積あたりのめっき液量が少なくなる。そのため、めっき液の侵入によるバリスタ特性の劣化をより抑制することが可能となる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、第1実施形態に係る積層型バリスタアレイ100では、第1、第2及び第6の内部電極14A,14B,14Fを同一のバリスタ層A3上に形成し、第3、第4及び第5の内部電極14C,14D,14Eを同一のバリスタ層A4上に形成したが、これに限られない。すなわち、図5に示されるように、第1及び第2の内部電極14A,14Bをバリスタ層A2上に形成し、第3の内部電極14Cをバリスタ層A3上に形成し、第4及び第5の内部電極14D,14Eをバリスタ層A4上に形成し、第6の内部電極14Fをバリスタ層A5上に形成してもよい。また、図6に示されるように、第1の内部電極14Aをバリスタ層A2上に形成し、第3の内部電極14Cをバリスタ層A3上に形成し、第2の内部電極14Bをバリスタ層A4上に形成し、第4の内部電極14Dをバリスタ層A5上に形成し、第6の内部電極14Fをバリスタ層A6上に形成し、第5の内部電極14Eをバリスタ層A7上に形成するものであってもよい。
また、第1実施形態において、第1〜第3の内部電極14A〜14Cが第1〜第3の引き出し導体16A〜16Cによってそれぞれ第1の外表面10a側に引き出されていたが、第2の外表面10b側に引き出されるものであってもよい。さらに、第1実施形態において、第4〜第6の内部電極14D〜14Fが第4〜第6の引き出し導体16D〜16Fによって第2の外表面10b側に引き出されていたが、第1の外表面10a側に引き出されるものであってもよい。
また、第1〜第3実施形態ではバリスタ層A1〜A8を積層することでバリスタ素体10を形成していたが、少なくとも対向領域を形成している内部電極の対によって挟まれる層がバリスタ層となっていればよい。
また、第1〜第3実施形態では第3の内部電極14Cがバリスタ層を介して第1及び第2の内部電極14A,14Bとそれぞれ対向する第1及び第2の対向領域18A,18Bを有し、第6の内部電極14Fがバリスタ層を介して第4及び第5の内部電極14D,14Eとそれぞれ対向する第3及び第4の対向領域18C,18Dを有するものであったが、第3及び第6の内部電極14C,14Fが更に他の内部電極と対向することにより3つ以上の対向領域を有するものであってもよい。
第1実施形態に係る積層型バリスタアレイを示す斜視図である。 第1実施形態に係る積層型バリスタアレイを構成するバリスタ素体の分解斜視図である。 第2実施形態に係る積層型バリスタアレイを構成するバリスタ素体の分解斜視図である。 第3実施形態に係る積層型バリスタアレイを構成するバリスタ素体の分解斜視図である。 第1実施形態に係る積層型バリスタアレイの変形例を示す斜視図である。 第1実施形態に係る積層型バリスタアレイの別の変形例を示す斜視図である。
符号の説明
10…バリスタ素体、10a…第1の外表面、10b…第2の外表面、12A〜12F…第1〜第6の外部電極、14A〜14F…第1〜第6の内部電極、16A〜16F…第1〜第6の引き出し導体、18A〜18D…第1〜第4の対向領域、100,200,300…積層型バリスタアレイ、A1〜A8…バリスタ層、D1…第1の領域、D2…第2の領域、M…中間位置。

Claims (5)

  1. 電圧非直線性を発現するバリスタ層を少なくとも一層含む機能層が複数積層されて形成された積層体と、
    互いに絶縁された状態で前記積層体の外表面にそれぞれ形成された第1〜第6の外部電極と、
    前記積層体内に配されると共に前記第1の外部電極と電気的に接続された第1の内部電極と、
    前記積層体内に配されると共に前記第2の外部電極と電気的に接続された第2の内部電極と、
    前記積層体内に配されると共に前記第3の外部電極と電気的に接続された第3の内部電極と、
    前記積層体内に配されると共に前記第4の外部電極と電気的に接続された第4の内部電極と、
    前記積層体内に配されると共に前記第5の外部電極と電気的に接続された第5の内部電極と、
    前記積層体内に配されると共に前記第6の外部電極と電気的に接続された第6の内部電極とを更に備え、
    前記第1の内部電極と前記第3の内部電極とは、前記バリスタ層を介して互いに対向する第1の対向領域をそれぞれ有し、
    前記第2の内部電極と前記第3の内部電極とは、前記バリスタ層を介して互いに対向する第2の対向領域をそれぞれ有し、
    前記第4の内部電極と前記第6の内部電極とは、前記バリスタ層を介して互いに対向する第3の対向領域をそれぞれ有し、
    前記第5の内部電極と前記第6の内部電極とは、前記バリスタ層を介して互いに対向する第4の対向領域をそれぞれ有することを特徴とする積層型バリスタアレイ。
  2. 前記積層体は、複数のバリスタ層を含む機能層が複数積層されて形成され、
    前記第1及び第2の内部電極が、前記複数のバリスタ層のうち一のバリスタ層に共に形成されており、
    前記第4及び第5の内部電極が、前記複数のバリスタ層のうち前記一のバリスタ層とは異なる他のバリスタ層に共に形成されていることを特徴とする請求項1に記載された積層型バリスタアレイ。
  3. 前記第3の内部電極が、前記他のバリスタ層に更に形成されており、
    前記第6の内部電極が、前記一のバリスタ層に更に形成されていることを特徴とする請求項2に記載された積層型バリスタアレイ。
  4. 前記積層体は、前記機能層の積層方向に沿う方向に拡がると共に互いに対向する第1及び第2の外表面を有し、
    前記第1〜第3の外部電極が前記第1の外表面に形成され、前記第4〜第6の外部電極が前記第2の外表面に形成されており、
    前記第1及び第2の対向領域は、前記機能層の積層方向から見たときに前記第1の外表面と前記第2の外表面との間の中間位置と前記第2の外表面との間の領域に共に位置し、
    前記第3及び第4の対向領域は、前記機能層の積層方向から見たときに前記中間位置と前記第1の外表面との間の領域に共に位置していることを特徴とする請求項1又は2に記載された積層型バリスタアレイ。
  5. 前記第1の内部導体は、前記第1の外表面に引き出されるように伸びる第1の引き出し導体を介して前記第1の外部電極と電気的に接続され、
    前記第2の内部導体は、前記第1の外表面に引き出されるように伸びる第2の引き出し導体を介して前記第2の外部電極と電気的に接続され、
    前記第3の内部導体は、前記第1の外表面に引き出されるように伸びる第3の引き出し導体を介して前記第3の外部電極と電気的に接続され、
    前記第4の内部導体は、前記第2の外表面に引き出されるように伸びる第4の引き出し導体を介して前記第4の外部電極と電気的に接続され、
    前記第5の内部導体は、前記第2の外表面に引き出されるように伸びる第5の引き出し導体を介して前記第5の外部電極と電気的に接続され、
    前記第6の内部導体は、前記第2の外表面に引き出されるように伸びる第6の引き出し導体を介して前記第6の外部電極と電気的に接続され、
    前記第1〜第3の引き出し導体における前記第1の外表面側の端部の幅よりも、前記第1〜第3の引き出し導体における該端部以外の部分の幅が広くなるように設定され、
    前記第4〜第6の引き出し導体における前記第2の外表面側の端部の幅よりも、前記第4〜第6の引き出し導体における該端部以外の部分の幅が広くなるように設定されていることを特徴とする請求項4に記載された積層型バリスタアレイ。
JP2006085624A 2006-03-27 2006-03-27 積層型バリスタアレイ Active JP4506701B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006085624A JP4506701B2 (ja) 2006-03-27 2006-03-27 積層型バリスタアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085624A JP4506701B2 (ja) 2006-03-27 2006-03-27 積層型バリスタアレイ

Publications (2)

Publication Number Publication Date
JP2007266069A true JP2007266069A (ja) 2007-10-11
JP4506701B2 JP4506701B2 (ja) 2010-07-21

Family

ID=38638809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085624A Active JP4506701B2 (ja) 2006-03-27 2006-03-27 積層型バリスタアレイ

Country Status (1)

Country Link
JP (1) JP4506701B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266072A (ja) * 2006-03-27 2007-10-11 Tdk Corp 積層型バリスタアレイ及び積層型バリスタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277601A (ja) * 1991-03-06 1992-10-02 Murata Mfg Co Ltd バリスタ部品
JP2003045741A (ja) * 2001-07-30 2003-02-14 Murata Mfg Co Ltd 多端子型電子部品
JP2005175165A (ja) * 2003-12-10 2005-06-30 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2005203479A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd 静電気対策部品
JP2007266072A (ja) * 2006-03-27 2007-10-11 Tdk Corp 積層型バリスタアレイ及び積層型バリスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277601A (ja) * 1991-03-06 1992-10-02 Murata Mfg Co Ltd バリスタ部品
JP2003045741A (ja) * 2001-07-30 2003-02-14 Murata Mfg Co Ltd 多端子型電子部品
JP2005175165A (ja) * 2003-12-10 2005-06-30 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2005203479A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd 静電気対策部品
JP2007266072A (ja) * 2006-03-27 2007-10-11 Tdk Corp 積層型バリスタアレイ及び積層型バリスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266072A (ja) * 2006-03-27 2007-10-11 Tdk Corp 積層型バリスタアレイ及び積層型バリスタ
JP4506702B2 (ja) * 2006-03-27 2010-07-21 Tdk株式会社 積層型バリスタアレイ及び積層型バリスタ

Also Published As

Publication number Publication date
JP4506701B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
US10964479B2 (en) Electronic component
KR101514607B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US8498096B2 (en) Electronic component
US11145453B2 (en) Coil component
JP6446840B2 (ja) コンデンサモジュール
US10984939B2 (en) Multilayer coil component
JP2010016071A (ja) 積層セラミック電子部品
JP6540069B2 (ja) 積層貫通コンデンサ
JP6248276B2 (ja) コモンモードノイズフィルタおよびその製造方法
US11631530B2 (en) Multilayer coil component
US20190122800A1 (en) Multilayer coil component and method for producing the same
JP5929279B2 (ja) 積層コンデンサ
JP2021034712A (ja) 積層型キャパシタ及びその実装基板
JP5786751B2 (ja) 積層電子部品
JP2022091960A (ja) 積層型キャパシタ及びその実装基板
US11417465B2 (en) Electronic component having a plurality of internal electrodes
US11437189B2 (en) Electronic component having plurality of internal electrodes
JP2010073759A (ja) 積層型チップバリスタ及び電子部品
JP6201477B2 (ja) 積層コンデンサ
JP4506701B2 (ja) 積層型バリスタアレイ
JP4506702B2 (ja) 積層型バリスタアレイ及び積層型バリスタ
JP2011100834A (ja) 積層コンデンサ
JP2007202380A (ja) サージ吸収素子
CN108232391B (zh) 平衡不平衡转换器
KR20190116138A (ko) 적층형 커패시터 및 그 실장 기판

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4506701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4