JP2003045741A - 多端子型電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 積層体の素体欠陥の影響を受けにくく、製作
が容易で、浮遊容量の小さい多端子型電子部品を得る。 【解決手段】 多端子型コンデンサ１０は、２つの積層
ブロック１２を含む。それぞれの積層ブロック１２は、
電極を形成した複数の誘電体シートを積層することによ
り形成される。誘電体シートに形成される電極は、隣接
する辺に引き出され、外部電極１８ａ，１８ｂに接続さ
れる。それによって、各積層ブロック１２は、積層コン
デンサとして働く。一方の積層ブロック１２の外部電極
１８ａと他方の積層ブロック１２の外部電極１８ｂとを
同じ側に配置して重ね合わせ、これらを接続するように
別の外部電極を形成する。同様に、他の２つの外部電極
１８ａ，１８ｂのそれぞれに接続されるように、別の２
つの外部電極を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、多端子型電子部
品に関し、特に、たとえば積層コンデンサブロック、積
層バリスタブロック、積層インピーダンスブロックなど
として用いられる多端子型電子部品に関する。

【０００２】

【従来の技術】図２６は、従来の多端子型電子部品の一
例としてのブリッジコンデンサを示す斜視図である。ブ
リッジコンデンサ１は、積層体２を含む。積層体２は、
図２７に示すように、複数の四角形の誘電体シート３を
積層して形成される。これらの誘電体シート３には、そ
れぞれ電極４が形成される。電極４は、それぞれ誘電体
シート３の異なる４つの辺に引き出される。そして、こ
れらの誘電体シート３が順次積層されて、積層体２が形
成される。積層体２の４つの辺には、それぞれ外部電極
５が形成され、その辺に引き出された電極４に接続され
る。

【０００３】このブリッジコンデンサ１は、図２８に示
すような、ブリッジ回路を構成する。つまり、電極４が
誘電体シート３を介して対向するように配置されるた
め、各外部電極５の間にコンデンサが形成され、これら
のコンデンサがブリッジ型に接続される。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うなブリッジコンデンサでは、各外部電極間に形成され
るコンデンサの静電容量を大きくすることが困難であ
る。つまり、静電容量を大きくするためには、異なる辺
に電極が引き出された誘電体シートの積層数を増やす必
要があるが、この場合、積層体の厚みが厚くなる。積層
体の厚みが厚くなると、割れが発生しやすく、製作上の
難度が大きくなり、信頼性の高いものが得られにくくな
る。

【０００５】また、図２６に示すブリッジコンデンサで
は、誘電体シートの異なる辺に引き出された電極には、
異なる電位が与えられる。そのため、積層体の素体欠陥
の影響を受けやすくなり、耐圧は設計上の制約を受けや
すくなる。そして、高耐圧の設計をしようとすれば、単
一素子のコンデンサを製作する場合に比べて、誘電体シ
ート厚を大きくしなければならず、上述のように割れが
発生しやすくなる。

【０００６】さらに、このようなブリッジコンデンサで
は、１つの素子内に複数のコンデンサが形成されるた
め、これらのコンデンサ間の距離が接近して形成される
ため、浮遊容量が大きくなってしまう。

【０００７】それゆえに、この発明の主たる目的は、積
層体の素体欠陥の影響を受けにくく、製作が容易で、耐
電圧が大きく、浮遊容量の小さい多端子型電子部品を提
供することである。

【０００８】

【課題を解決するための手段】この発明は、２つの異な
る辺に引き出される電極が形成された２種類のシートを
交互に複数枚積層して電極引き出し部に外部電極を形成
した積層ブロックを含み、複数の積層ブロックを重ね合
わせた多端子型電子部品であって、複数の積層ブロック
の電極引き出し面の少なくとも１つが互いに異なる向き
となるようにした、多端子型電子部品である。このよう
な多端子型電子部品においては、少なくとも１つの積層
ブロックにおいて、２種類のシートの少なくとも一方に
複数の電極が形成されて１つの辺に引き出された構造と
することができる。また、隣接する積層ブロック間の隣
接する電極が同じ辺に引き出されるように配置され、隣
接する電極が同じ電位となるようにしてもよい。さら
に、外側に配置された積層ブロックにトリミング用電極
を形成してもよい。これらの多端子型電子部品におい
て、シートとしては、誘電体材料で形成されたものを用
いることができる。また、シートとしては、バリスタ特
性を有する材料で形成されたものを用いることができ
る。さらに、シートとしては、抵抗材料で形成されたも
のを用いることができる。

【０００９】２つの異なる辺に引き出された電極を有す
る２種類のシートを交互に積層することによって、１つ
の積層ブロックが形成される。このとき、シートの積層
枚数を調整することにより、積層ブロックに形成される
素子の特性を調整することができる。このようにして得
られた積層ブロックを複数個重ね合わせることにより、
複数の素子を含む多端子型電子部品が得られる。このよ
うな多端子型電子部品において、２種類のシートの少な
くとも一方に２つ以上の電極を形成して１つの辺に引き
出されてもよく、この場合、１つの積層ブロックに複数
の素子を形成することができる。また、隣接する積層ブ
ロック間の隣接する電極が同じ電位となるように配置す
ることにより、これらの電極間において、浮遊容量の発
生を抑えることができる。さらに、外側に配置された積
層ブロックにトリミング用電極を形成すれば、この電極
をトリミングすることにより、多端子型電子部品の特性
を調整することができる。このような多端子型電子部品
において、シートの材料として誘電体材料を用いれば、
多端子型コンデンサとすることができ、シートの材料と
してバリスタ特性を有する材料を用いれば、多端子型バ
リスタとすることができる。また、シートの材料とし
て、抵抗材料を用いれば、多端子型抵抗とすることがで
きる。

【００１０】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。

【００１１】

【発明の実施の形態】図１は、この発明の多端子型電子
部品の一例としての多端子型コンデンサを示す斜視図で
ある。多端子型コンデンサ１０は、図２に示すように、
２つの積層ブロック１２を含む。積層ブロック１２は、
図３に示すように、２種類の誘電体シート１４を含む。
これらの誘電体シート１４の一方面上には、それぞれ電
極１６ａ，１６ｂが形成される。電極１６ａは、一方の
誘電体シート１４の１つの辺に引き出されるように形成
される。また、電極１６ｂは、他方の誘電体シート１４
上において、電極１６ａが引き出された辺に隣接する辺
に引き出される。

【００１２】そして、電極１６ａが形成された誘電体シ
ート１４と電極１６ｂが形成された誘電体シート１４と
が、複数枚交互に積層される。なお、図３には示されて
いないが、最上層の電極１６ｂ上には、電極の形成され
ていない誘電体シート１４が必要枚数積層され、電極１
６ｂが露出しないように形成される。また、最下層の誘
電体シート１４の外側にも、必要に応じて、電極の形成
されていない誘電体シート１４が積層される。そして、
電極１６ａが引き出された辺に外部電極１８ａが形成さ
れ、電極１６ａと外部電極１８ａとが接続される。同様
に、電極１６ｂが引き出された辺に外部電極１８ｂが形
成され、電極１６ｂと外部電極１８ｂとが接続される。
したがって、積層ブロック１２は、外部電極１８ａ，１
８ｂ間に静電容量が形成された積層コンデンサとなる。

【００１３】このような積層ブロック１２を形成するに
は、たとえば誘電体材料で形成されたセラミックグリー
ンシート上に電極１６ａ，１６ｂの形状に電極材料を印
刷し、セラミックグリーンシートを積層して焼成したの
ち、外部電極を焼き付けることによって形成される。

【００１４】得られた積層ブロック１２は、図２に示す
ように、向きを変えて重ね合わされる。つまり、一方の
積層ブロック１２の外部電極１８ｂと他方の積層ブロッ
ク１２の外部電極１８ａとが同じ向きとなるように、２
つの積層ブロック１２が重ね合わされる。これらの積層
ブロック１２は接着され、外部電極１８ａ，１８ｂが形
成された側面には、全体的な外部電極２０ａ，２０ｂ，
２０ｃが形成される。したがって、外部電極２０ａに
は、一方の積層ブロック１２の外部電極１８ａが接続さ
れ、外部電極２０ｂには、一方の積層ブロック１２の外
部電極１８ｂと他方の積層ブロック１２の外部電極１８
ａとが接続される。また、外部電極２０ｃには、他方の
積層ブロック１２の外部電極１８ｂが接続される。ある
いは、各積層ブロックに外部電極を焼き付けした後に、
各ブロックを積み重ねて、金属端子で各ブロックの外部
電極を接合してなるスタックコンデンサとしてもよい。

【００１５】したがって、図１に示す多端子型コンデン
サ１０は、図４に示すように、２つのコンデンサが直列
に接続され、これらのコンデンサの接続部から端子が引
き出されたＴ字型の回路が得られる。

【００１６】また、図５に示すように、３つの積層ブロ
ック１２を重ね合わせてもよい。図５に示す多端子型コ
ンデンサ１０では、中央部の積層ブロック１２として、
対向する辺に電極１６ａ，１６ｂが引き出され、これら
に接続される外部電極１８ａ，１８ｂが形成されたもの
が用いられる。そして、外側の２つの積層ブロック１２
としては、図３に示すような積層構造を有するものが、
外部電極１８ａ，１８ｂの位置を変えて重ね合わされ
る。

【００１７】この多端子型コンデンサ１０では、４つの
側面に外部電極２０ａ，２０ｂ，２０ｃ，２０ｄが形成
される。外部電極２０ａには、上側の積層ブロック１２
の外部電極１８ａ、中間の積層ブロック１２の外部電極
１８ａおよび下側の積層ブロック１２の外部電極１８ｂ
が接続される。また、外部電極２０ｂには、上側の積層
ブロック１２の外部電極１８ｂが接続される。さらに、
外部電極２０ｃには、中間の積層ブロック１２の外部電
極１８ｂが接続される。また、外部電極２０ｄには、下
側の積層ブロック１２の外部電極１８ａが接続される。

【００１８】したがって、図５に示す多端子型コンデン
サ１０では、図７に示すように、外部電極２０ａを共通
電極として、３つのコンデンサがスター型に接続された
回路が形成される。

【００１９】また、図８に示すように、上側の積層ブロ
ック１２と中間の積層ブロック１２として隣接する外部
電極１８ａ，１８ｂが形成されたものを用い、下側の積
層ブロック１２として対向する外部電極１８ａ，１８ｂ
が形成されたものを用いてもよい。この場合、図１と同
様の配置で、積層型コンデンサ１０全体としては、３つ
の外部電極２０ａ，２０ｂ，２０ｃが形成される。そし
て、これらの外部電極２０ａ，２０ｂ，２０ｃ間におい
て、図９に示すように、デルタ型にコンデンサが接続さ
れた回路が形成される。

【００２０】また、図１０に示すように、隣接する外部
電極１８ａ，１８ｂが形成された３つの積層ブロック１
２を積み重ねてもよい。この多端子型コンデンサ１０で
は、図５と同様の配置で、全体として４つの外部電極２
０ａ，２０ｂ，２０ｃ，２０ｄが形成される。そして、
この多端子型コンデンサ１０には、図１１に示すよう
に、３つのコンデンサが直列に接続され、各コンデンサ
の接続部から外部電極が引き出された回路が形成され
る。

【００２１】さらに、図１２に示すように、隣接する外
部電極１８ａ，１８ｂが形成された４つの積層ブロック
１２が積み重ねられてもよい。この場合も、図５と同様
に配置で、全体として４つの外部電極２０ａ，２０ｂ，
２０ｃ，２０ｄが形成され、図１３に示すように、ブリ
ッジ型に４つのコンデンサが接続された回路が得られ
る。

【００２２】また、図１４に示すように、隣接する外部
電極１８ａ，１８ｂが形成された４つの積層ブロック１
２と、対向する外部電極１８ａ，１８ｂが形成された１
つの積層ブロック１２を積み重ねることによって、多端
子型コンデンサ１０を形成してもよい。この場合、図１
５に示すように、４つの外部電極２０ａ，２０ｂ，２０
ｃ，２０ｄ間にコンデンサが形成され、さらに、対向す
る外部電極２０ａ，２０ｃ間にコンデンサが形成された
回路を得ることができる。

【００２３】このように、１つのコンデンサが形成され
た積層ブロック１２を重ね合わせることにより、種々の
回路を有する多端子型コンデンサ１０を得ることができ
る。また、個々の積層ブロック１２に１つのコンデンサ
を形成することにより、高容量、高耐圧で、浮遊容量の
小さい多端子型コンデンサ１０を得ることができる。

【００２４】つまり、積層コンデンサの静電容量は、誘
電体シートの厚みと誘電率、および対向電極の面積とそ
の積層数で決定される。１つの素体の中に複数のコンデ
ンサが形成される従来の多端子型コンデンサでは、同じ
厚みの素体で比べると、たとえば４個のコンデンサが素
体内に形成される場合、１個のコンデンサが形成される
場合に比べて、１個当りのコンデンサの静電容量は１／
４となる。そこで、積層数を増やして静電容量を大きく
する方法が考えられるが、その場合、素体の厚みが厚く
なり、素体割れなどの製作上の難度が非常に大きくな
り、信頼性の高いものが得られにくいという問題があ
る。それに対して、１つの積層ブロック１２に１個のコ
ンデンサを形成すれば、素子厚が薄くても、高容量のコ
ンデンサを形成することができる。このように、個々の
積層ブロック１２は薄いものであるため、素子割れなど
が発生しにくく、容易に積層ブロック１２を製作可能で
ある。さらに、多端子型コンデンサ１０は、複数の積層
ブロック１２を重ね合わせることにより作製されるた
め、製造時に素子割れなどが発生することを防ぐことが
できる。

【００２５】また、積層コンデンサの耐圧は、誘電体シ
ートの厚みと耐圧、内部の電極と端面とのギャップ寸法
によって決定される。従来の多端子型コンデンサでは、
１つの素体内に複数のコンデンサが形成されるため、隣
接する電極間、さらに隣の電極、さらに隣の電極と、そ
れぞれ異なる電位が与えられて使用されるため、素体欠
陥の影響を受けやすくなり、耐圧の設計上の制約を受け
やすい。それに対して、１つの積層ブロックに１個のコ
ンデンサを形成する場合、１つの素体内では３つ以上の
異なる電位は与えられないため、素体欠陥の影響を受け
にくくなり、高耐圧のものを得ることができる。さら
に、積層ブロック１２については、最外層は厚く形成さ
れるため、異なる積層ブロック１２を積み重ねると、隣
接する積層ブロック１２の電極間距離は大きくなり、積
層ブロック１２間の耐圧も高くなる。

【００２６】また、従来の多端子型コンデンサでは、１
つの素体内にいくつかのコンデンサが形成されるため、
コンデンサ素子間の距離が接近し、浮遊容量が大きくな
ってしまう。それに対して、１つの積層ブロック１２内
に１個のコンデンサを形成する場合、１つの積層ブロッ
ク内においては、浮遊容量が発生しない。さらに、最外
層は厚く形成されるため、異なる積層ブロック１２を重
ね合わせると、隣接する積層ブロック１２の電極間距離
は大きくなり、積層ブロック１２間に浮遊容量が発生し
にくい。

【００２７】また、図１６に示すように、一方の誘電体
シート１４上に、１つの電極１６ａを形成し、他方の誘
電体シート１４上に２つの電極１６ｂ，１６ｃを形成し
たものを積層して、積層ブロック１２を形成してもよ
い。この場合、図１７に示すように、２つのコンデンサ
の一端が接続された回路が形成される。

【００２８】さらに、図１８に示すように、図１６に示
すような２つの積層ブロック１２を重ね合わせて、図１
９に示すように、外部電極２０ａ，２０ｂ，２０ｃ，２
０ｄを形成することができる。この場合、図２０に示す
ように、コンデンサのブリッジ回路を得ることができ
る。このとき、図１８に示すように、２つの積層ブロッ
ク１２の電極１６ａは、逆方向に引き出されて、外部電
極２０ａ，２０ｄに接続される。

【００２９】さらに、図２１に示すように、４つの積層
ブロック１２を積み重ねて図２２に示すように、外部電
極２０ａ〜２０ｆを形成することができる。この場合、
図２３に示すように、コンデンサのダブルブリッジ回路
を得ることができる。このとき、図２１に示すように、
各積層ブロック１２として、電極１６ａ，１６ｂ，１６
ｃの引き出し方向の組み合わせが異なる積層ブロック１
２が用いられる。

【００３０】このように、１つの誘電体シート１４上に
複数の電極１６ｂ，１６ｃを形成することにより、１つ
の積層ブロック１２内に複数のコンデンサを形成するこ
とができる。そして、このような積層ブロック１２を重
ね合わせることにより、複雑な回路を有する多端子型コ
ンデンサ１０を得ることができる。もちろん、各積層ブ
ロック１２において、誘電体シート１４の積層数を調整
することにより、コンデンサの静電容量を調整すること
ができることは言うまでもない。

【００３１】これらの多端子型コンデンサ１０におい
て、図２４に示すように、隣接する積層ブロック１２の
最外層側の隣接する電極１６が同じ向きに引き出される
ように配置し、これらの電極１６を外部電極で接続する
ことにより、隣接する積層ブロック１２間での浮遊容量
の発生を防止することができる。このような配置を採用
することにより、各積層ブロック１２の外層厚みを小さ
くすることができ、積層ブロック１２の電極積層数を増
やせるため、静電容量を大きく設計することができる。
また、電極の積層数を増やせるため、同じ静電容量であ
れば、電極面積を小さくすることができる。そのため、
電極と積層ブロック１２の端部との間のギャップを大き
くすることができ、浮遊容量を減らしたり、耐圧を大き
くすることができる。

【００３２】さらに、たとえば図１５に示すような回路
を有する多端子型コンデンサ１０において、コンデンサ
の１つをセンサなどに置き換えた場合、外側に配置され
た積層ブロック１２をトリミング用として用いることが
できる。この場合、たとえば図２５に示すように、最上
層に配置された積層ブロック１２内には電極１６ａ，１
６ｂが形成され、さらに、この積層ブロック１２の最外
面に電極１６ａが形成される。この最外面の電極１６ａ
が、トリミング用電極として用いられる。そして、この
積層ブロック１２の最外面の電極１６ａにレーザー光な
どを照射し、このトリミング用電極１６ａをトリミング
することにより、ブリッジの平衡条件となるように調整
することができる。

【００３３】なお、積層ブロック１２としては、必ずし
もコンデンサが形成されたものである必要はなく、電極
が形成されるシートの材料として抵抗材料を用いること
により、複数の抵抗を接続した回路を形成することもで
きる。さらに、電極が形成されるシートの材料として、
バリスタ特性を有する材料を用いることにより、複数の
バリスタを接続した回路を形成することもできる。ま
た、同じ素子を形成した積層ブロック１２を用いる必要
はなく、異なる素子が形成された積層ブロック１２を組
み合わせることにより、種々の回路を構成することがで
きる。

【００３４】

【発明の効果】この発明によれば、１つの素体内に全て
の素子を形成するのではなく、素子が形成された積層ブ
ロックを重ね合わせることにより多端子型電子部品が作
製されるため、個々の積層ブロックにおいて内部欠陥な
どの影響を受けにくい。また、多数の素子を組み合わせ
た回路であっても、個々の積層ブロックは薄くすること
ができるため、製造時において素子割れなどの発生を防
ぐことができる。また、積層ブロック内の電極に多数の
電位が与えられないため、積層ブロック内において、浮
遊容量が発生しにくい。さらに、隣接する積層ブロック
については、外層部によって隣接する電極間の距離が大
きくなるため、積層ブロック間の浮遊容量の発生を抑え
ることができる。さらに、隣接する積層ブロック間の隣
接する電極を同じ電位となるように配置することによ
り、積層ブロック間の浮遊容量の発生を抑えることがで
きる。また、積層ブロックを構成するシートに複数の電
極を形成することにより、積層ブロック内に複数の素子
を形成することができる。このような積層ブロックを積
み重ねることにより、複雑な回路を有する多端子型電子
部品を得ることができる。さらに、外側に配置された積
層ブロックをトリミング用として用いることにより、多
端子型電子部品に形成された回路の特性を調整すること
ができる。

【図面の簡単な説明】

【図１】この発明の多端子型電子部品の一例としての多
端子型コンデンサを示す斜視図である。

【図２】図１に示す多端子型コンデンサの分解斜視図で
ある。

【図３】図１に示す多端子型コンデンサに用いられる積
層ブロックの一例を示す分解斜視図である。

【図４】図１に示す多端子型コンデンサの回路図であ
る。

【図５】この発明の多端子型コンデンサの他の例を示す
斜視図である。

【図６】図５に示す多端子型コンデンサの分解斜視図で
ある。

【図７】図５に示す多端子型コンデンサの回路図であ
る。

【図８】この発明の多端子型コンデンサのさらに他の例
を示す分解斜視図である。

【図９】図８に示す多端子型コンデンサの回路図であ
る。

【図１０】この発明の多端子型コンデンサの別の例を示
す分解斜視図である。

【図１１】図１０に示す多端子型コンデンサの回路図で
ある。

【図１２】この発明の多端子型コンデンサにおいてブリ
ッジ回路を構成した例を示す分解斜視図である。

【図１３】図１２に示す多端子型コンデンサの回路図で
ある。

【図１４】この発明の多端子型コンデンサにおいてダブ
ルブリッジ回路を構成した例を示す分解斜視図である。

【図１５】図１４に示す多端子型コンデンサの回路図で
ある。

【図１６】１つの誘電体シート上に２つの電極を形成し
た積層ブロックの例を示す分解斜視図である。

【図１７】図１６に示す積層ブロックの回路図である。

【図１８】図１６に示すような積層ブロックを２つ積み
重ねて形成された多端子型コンデンサの例を示す分解斜
視図である。

【図１９】図１８に示す多端子型コンデンサを示す斜視
図である。

【図２０】図１８に示す多端子型コンデンサの回路図で
ある。

【図２１】図１６に示すような積層ブロックを４つ積み
重ねて形成された多端子型コンデンサの例を示す分解斜
視図である。

【図２２】図２１に示す多端子型コンデンサを示す斜視
図である。

【図２３】図２０に示す多端子型コンデンサの回路図で
ある。

【図２４】隣接する積層ブロックの隣接する電極が同じ
電位となるように配置された例を示す図解図である。

【図２５】図１５に示す回路を有する多端子型コンデン
サにトリミング用電極を形成した例を示す分解斜視図で
ある。

【図２６】従来の多端子型電子部品の一例としてのブリ
ッジコンデンサを示す斜視図である。

【図２７】図２６に示す従来のブリッジコンデンサの分
解斜視図である。

【図２８】図２６に示す従来のブリッジコンデンサの回
路図である。

【符号の説明】

１０ 多端子型コンデンサ １２ 積層ブロック １４ 誘電体シート １６ａ，１６ｂ，１６ｃ 電極 １８ａ，１８ｂ，１８ｃ，１８ｄ 外部電極 ２０ａ〜２０ｆ 外部電極

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ２つの異なる辺に引き出される電極が形
   成された２種類のシートを交互に複数枚積層して前記電
   極引き出し部に外部電極を形成した積層ブロックを含
   み、 複数の前記積層ブロックを重ね合わせた多端子型電子部
   品であって、 複数の前記積層ブロックの電極引き出し面の少なくとも
   １つが互いに異なる向きとなるようにした、多端子型電
   子部品。
2. 【請求項２】 少なくとも１つの前記積層ブロックにお
   いて、前記２種類のシートの少なくとも一方に複数の電
   極が形成されて１つの辺に引き出されたことを特徴とす
   る、請求項１に記載の多端子型電子部品。
3. 【請求項３】 隣接する前記積層ブロック間の隣接する
   前記電極が同じ辺に引き出されるように配置され、前記
   隣接する電極が同じ電位となるようにしたことを特徴と
   する、請求項１または請求項２に記載の多端子型電子部
   品。
4. 【請求項４】 外側に配置された前記積層ブロックの最
   外面にトリミング用電極を形成したことを特徴とする、
   請求項１ないし請求項３のいずれかに記載の多端子型電
   子部品。
5. 【請求項５】 前記シートは、バリスタ特性を有する材
   料で形成されたことを特徴とする、請求項１ないし請求
   項４のいずれかに記載の多端子型電子部品。