JP4501437B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

Description

本願発明は積層セラミックコンデンサおよびその製造方法に関し、詳しくは、内部電極パターンが形成されたセラミックグリーンシートを積層することにより形成されたマザーブロック（積層体）を切断し、焼成する工程を経て製造される積層セラミックコンデンサおよびその製造方法に関する。

積層セラミックコンデンサは、例えば、図１１に示すように、セラミック積層素子５１の内部に、セラミック層５２を介して複数の内部電極５３ａ，５３ｂが互いに対向するように配設され、かつ、その一端側が交互にセラミック積層素子５１の異なる側の端面５５ａ，５５ｂに引き出されているとともに、セラミック積層素子５１の両端側に、内部電極５３ａ，５３ｂと導通するように一対の外部電極５４ａ，５４ｂが配設された構造を有している。

そして、このような積層セラミックコンデンサは、通常、セラミックグリーンシートの表面に、導電成分である金属粉末を分散させた導電ペーストを印刷、塗布することにより内部電極パターンを形成し、このセラミックグリーンシート（電極印刷シート）を積層するとともに、その上下両面側に内部電極パターンを形成していないセラミックグリーンシートを所定枚数積層・圧着することにより得られるマザーブロックを、所定の位置でカットして個々の素子（セラミック積層素子）に分割し、焼成した後、外部電極を形成することにより製造されている。

ところで、上述のようにして製造される積層セラミックコンデンサにおいては、電極印刷シートを積層する際に、積層ずれやカットずれに起因する内部電極の位置ずれが生じると、内部電極の有効面積（誘電体層を介して対向する内部電極の重なり面積）が減少して所望の静電容量を取得することができなくなるという問題点がある。

そこで、位置ずれの有無や位置ずれの大きさを確認することができるように、内部電極パターンとダミー電極パターンを配設したセラミックグリーンシートを用い、このセラミックグリーンシートを所定枚数積層・圧着することによりマザーブロックを形成し、得られるマザーブロックを、所定の位置でカットした場合に、切断端面へのダミー電極パターンの露出位置や露出態様により、位置ずれ量を確認することができるようにした積層セラミックコンデンサの製造方法が知られている。

図１２(ａ)，(ｂ)，(ｃ)は、そのような方法で製造される積層セラミックコンデンサ（の製造方法）の一例を示す図である（特許文献１）。なお、図１２(ａ)，(ｂ)は、セラミック積層素子５１中において、セラミック層を介して対向する一対の内部電極やダミー電極の形状などを示す平面図、図１２(ｃ)は一対の内部電極を互いに対向するように重ね合わせた状態を示す平面図である。

この積層セラミックコンデンサにおいては、セラミック積層素子５１中に、図１２(ａ)，(ｂ)に示すように、容量形成用の矩形状の内部電極５３ａ、５３ｂと、引き出し方向に向かって幅が変化するような形状を有するダミー電極６４ａ、、６４ｂを配設し、マザーブロックを、所定の位置でカットした場合に、セラミック積層素子５１の端面に露出したダミー電極６４ａ、６４ｂの幅を調べることにより、製造工程において、セラミック積層素子５１を破壊することなく、位置ずれ量を確認することができるようにしている。

しかしながら、この方法では、意図した態様でセラミックグリーンシートが積層されているときにはカットずれを検出することができるが、セラミックグリーンシートの積層ずれと、カットずれとが重なると、セラミック積層素子５１の端面に露出したダミー電極６４ａ、６４ｂの幅が、積層ずれおよびカットずれのない良品と同じになってしまう場合があり、不良を検出することができない場合が生じ、所望の静電容量を取得できない製品も良品と判定されてしまうという問題点がある。

また、図１３に示すように、セラミック素体６１上に、スクリーン印刷によって内部電極となる電極パターン６２を形成すると同時に、積層ずれの検査を行なうためのチェックマーク６３を形成することにより、切断線Ｌで切断する工程を経て製造される積層セラミックコンデンサをその一方から検査することにより、長さ方向および／または幅方向の積層ずれの量を確認することができるようにした方法がある（特許文献２）。

しかし、この方法の場合、チェックマーク６３を形成するための領域が必要となるため、静電容量形成用の内部電極パターンの面積が、特にその幅方向に狭くなり、小型化が妨げられるという問題点がある。
また、チェックマーク６３を形成するために、電極材料が余分に必要になるためコストの増大を招くという問題点がある。
特開２０００−１０６３２１号公報 特開平６−２２４００２号公報

本願発明は、上記問題点を解決するものであり、原因のいかんにかかわらず（すなわち、積層ずれとカットずれのいずれか一方が生じた場合や、積層ずれとカットずれの両方が生じた場合にも）、内部電極の位置ずれを確実に検出することが可能で、所望の特性を備えた積層セラミックコンデンサを効率よく、しかも経済的に製造することが可能な積層セラミックコンデンサの製造方法およびかかる製造方法により製造される信頼性の高い積層セラミックコンデンサを提供することを課題とする。

上記課題を解決するため、本願発明（請求項１）の積層セラミックコンデンサは、
セラミック積層素子の内部に、静電容量形成用の複数の主内部電極および静電容量の形成に寄与しないダミー電極がセラミック層を介して配設され、かつ、主内部電極およびダミー電極は、セラミック積層素子の一方端面および他方端面のうちの互いに逆側の端面に引き出されているとともに、一層ごとに逆側の端面に引き出され、セラミック積層素子の両端側には、少なくとも主内部電極と導通するように一対の外部電極が配設された構造を有する積層セラミックコンデンサであって、
前記主内部電極は、矩形形状の第１部分と、第１部分の両側に連設された２つの第２部分から構成され、
前記セラミック層を介して対向する前記主内部電極において、前記第１部分どうしが重なりあう部分を有し、
前記主内部電極の第２部分は、前記セラミック積層素子の前記一方端面または前記他方端面に露出する引き出し部と、前記第１部分を挟んで前記引き出し部と反対側に位置し、前記一方端面および前記他方端面のいずれにも露出しない先端部と、からなり、
前記引き出し部は、露出する前記一方端面または前記他方端面に向かって連続的に幅が減少する形状を有し、
前記先端部は、前記引き出し部が露出する前記一方端面または前記他方端面と反対側の端面に向かって連続的に幅が減少する形状を有し、
前記ダミー電極は、前記主内部電極と同一平面に並置され、かつ、前記主内部電極の前記引き出し部が露出する前記一方端面または前記他方端面に向かって連続的に幅が減少する形状を有し、
前記ダミー電極における前記一方端面または前記他方端面に露出した部分の幅は、前記主内部電極の第１部分の幅よりも狭いこと
を特徴としている。

また、請求項２の積層セラミックコンデンサは、主内部電極の第２部分、およびダミー電極の、前記引き出し部が露出する前記一方端面または前記他方端面に向かって連続的に幅が減少する部分が、直線形状または曲線形状を有していることを特徴としている。

また、本願発明（請求項３）の積層セラミックコンデンサの製造方法は、
セラミック積層素子の内部に、静電容量形成用の複数の主内部電極および静電容量の形成に寄与しないダミー電極がセラミック層を介して配設され、かつ、主内部電極およびダミー電極は、セラミック積層素子の一方端面および他方端面のうちの互いに逆側の端面に引き出されているとともに、一層ごとに逆側の端面に引き出され、セラミック積層素子の両端側には、少なくとも主内部電極と導通するように一対の外部電極が配設された構造を有する積層セラミックコンデンサの製造方法であって、
(ａ)セラミックグリーンシート上に、矩形形状の第１領域と、第１領域を挟んで対称の形状となるように第１領域の両側に連設された一対の第２領域から構成され、第２領域は、第１領域からの距離が大きくなる方向に向かって連続的に幅が変化する形状を有する単一の内部電極パターンをマトリックス状に複数形成する工程と、
(ｂ)内部電極パターンが形成されたセラミックグリーンシートを積層することにより、内部電極パターンの位置が、各セラミックグリーンシートごとに交互に、第１領域と第２領域の連設方向にずれた状態のマザーブロックを形成する工程と、
(ｃ)マザーブロックを、内部電極パターンが一方の第２領域で分割される位置で切断して、第１領域と、２つの第２領域のうちの一方の第２領域と、他方の第２領域の一部とを含む静電容量形成用の主内部電極パターンと、他方の第２領域の一部から形成される静電容量の形成に寄与しないダミー電極パターンがセラミックグリーンシート層を介して配設され、かつ、主内部電極パターンと、ダミー電極パターンがセラミック積層素子の一方端面および他方端面のうちの互いに逆側の端面に引き出されているとともに、一層ごとに逆側の端面に引き出された個々の未焼成のセラミック積層素子に分割する工程と、
(ｄ)前記セラミック積層素子の引き出し端面に露出した前記主内部電極パターンの幅と、ダミー電極パターンの幅の両方を確認することにより、前記主内部電極パターンの位置ずれの有無を検出する工程と、
(ｅ)前記主内部電極パターンの位置ずれの検出により不良品と判断されたセラミック積層素子を除去する工程と、
を具備することを特徴としている。

また、請求項４の積層セラミックコンデンサの製造方法は、内部電極パターンの第２領域の、第１領域からの距離が大きくなる方向に向かって連続的に幅が変化する部分が、直線形状または曲線形状を有していることを特徴としている。

本願発明（請求項１）の積層セラミックコンデンサは、上述のような構成を備えているので、セラミック積層素子の引き出し端面に露出した主内部電極の（第２部分の）幅と、ダミー電極の幅の両方を確認することにより、原因のいかんにかかわらず（すなわち、積層ずれおよびカットずれのいずれか一方が発生した場合、あるいは両方が同時に発生した場合を問わずに）、主内部電極の位置ずれの有無を検出することが可能になる。

すなわち、本願発明においては、ダミー電極だけではなく、主内部電極にも、主内部電極の位置を検出する機能と、位置ずれの量を検出する機能を持たせるようにしているので、セラミック積層素子の引き出し端面（一方端面および他方端面）に露出した主内部電極の第２部分の幅と、ダミー電極の幅の両方を確認することにより、積層ずれと、カットずれの両方が発生し、例えば、セラミック積層素子の引き出し端面に露出したダミー電極の長さが良品（正常品）と同じになるようにカットされた場合においても、引き出し端面に露出した主内部電極の長さを良品とは異ならせることが可能になり（同様に、主内部電極の長さが良品と同じになるようにカットされた場合にも、ダミー電極の長さを良品とは異ならせることが可能になる）、確実に主内部電極の位置ずれを検出することが可能になる。

また、請求項２の積層セラミックコンデンサのように、主内部電極の第２部分、およびダミー電極の、引き出し部が露出する一方端面または他方端面にに向かって連続的に幅が減少する部分を、直線形状または曲線形状とすることにより、位置ずれ量に応じて、セラミック積層素子の引き出し端面に露出する主内部電極およびダミー電極の長さを確実に、かつ、連続的に減少させることが可能になり、引き出し端面への主内部電極の第２部分、およびダミー電極の露出部分の長さから、積層ずれおよびカットずれのいずれか一方が発生した場合、あるいは両方が同時に発生した場合を問わずに、より確実に主内部電極の位置ずれの有無を検出することが可能になる。

また、本願発明（請求項３）の積層セラミックコンデンサの製造方法は、セラミックグリーンシート上に、矩形形状の第１領域と、第１領域を挟んで対称の形状となるように第１領域の両側に連設された一対の第２領域から構成され、第２領域は、第１領域からの距離が大きくなる方向に向かって連続的に幅が変化する形状を有する単一の内部電極パターンをマトリックス状に複数形成し、このセラミックグリーンシートを積層して、内部電極パターンの位置が、各セラミックグリーンシートごとに交互に、第１領域と第２領域の連設方向にずれた状態のマザーブロックを形成し、このマザーブロックを、内部電極パターンが一方の第２領域で分割される位置で切断して、第１領域と、第２領域の一方と、第２領域の他方の一部を含む静電容量形成用の主内部電極パターンと、他方の第２領域の一部から形成される静電容量の形成に寄与しないダミー電極パターンがセラミックグリーンシート層を介して配設され、かつ、主内部電極パターンおよびダミー電極パターンが、セラミック積層素子の一方端面および他方端面のうちの互いに逆側の端面に引き出されているとともに、一層ごとに逆側の端面に引き出された個々の未焼成のセラミック積層素子に分割し、セラミック積層素子の引き出し端面に露出した主内部電極パターンの幅と、ダミー電極パターンの幅の両方を確認することにより、主内部電極パターンの位置ずれの有無を検出し、主内部電極パターンの位置ずれの検出により不良品と判断されたセラミック積層素子を除去するようにしているので、セラミック積層素子の引き出し端面に露出した主内部電極パターン（主内部電極）の第２領域の幅と、ダミー電極パターン（ダミー電極）の幅の両方を確認することにより、積層ずれおよびカットずれのいずれか一方が発生した場合、あるいは両方が同時に発生した場合を問わずに、主内部電極パターン（主内部電極）の位置ずれの有無を確実に検出することが可能になる。

すなわち、本願発明（請求項３）の積層セラミックコンデンサの製造方法によれば、内部電極の位置ずれが生じた不良品を確実に除去して、信頼性の高い積層セラミックコンデンサ、すなわち、本願請求項１記載の積層セラミックコンデンサを確実に製造することが可能になる。

なお、本願発明において、主内部電極パターンの第２領域の、引き出し端面に向かって連続的に幅が変化する形状は、引き出し端面に向かって幅が小さくなるものであってもよく、また、幅が大きくなるものであってもよい。

また、請求項４の積層セラミックコンデンサの製造方法のように、内部電極パターンの第２領域の、第１領域からの距離が大きくなる方向に向かって連続的に幅が変化する部分を、直線形状または曲線形状とすることにより、位置ずれ量に応じて、セラミック積層素子の引き出し端面に露出する主内部電極パターンの第２領域およびダミー電極パターンの長さを確実に、かつ、連続的に変化させることが可能になり、引き出し端面への主内部電極パターンの第２領域、およびダミー電極パターンの露出部分の長さから、積層ずれおよびカットずれのいずれか一方が発生した場合、あるいは両方が同時に発生した場合を問わずに、さらに確実に主内部電極パターンの位置ずれの有無を検出することが可能になる。

以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。

図１は、本願発明の一実施例にかかる積層セラミックコンデンサの構造を示す図であり、(ａ)は正面断面図、(ｂ)は外部電極を形成する前のセラミック積層素子の左側面（左端面）を示す図、(ｃ)は外部電極を形成する前のセラミック積層素子の右側面（右端面）を示す図である。

また、図２(ａ)は、図１の積層セラミックコンデンサを構成する一対の内部電極およびダミー電極のうちの、一方の内部電極およびダミー電極の形状を示す図、図２(ｂ)は、他方の内部電極およびダミー電極の形状を示す図、図２(ｃ)は、図２(ａ)と図２(ｂ)の内部電極およびダミー電極の積層の態様を示す透視平面図である。

この積層セラミックコンデンサは、図１(ａ)，(ｂ)，(ｃ)に示すように、セラミック積層素子１の内部に、静電容量形成用の複数の主内部電極２ａ，２ｂおよび静電容量の形成に寄与しないダミー電極３ａ，３ｂがセラミック層４を介して配設され、かつ、主内部電極２ａ，２ｂおよびダミー電極３ａ，３ｂはいずれも、その一端側が交互にセラミック積層素子１の一方端面（引き出し端面）５ａおよび他方端面（引き出し端面）５ｂに引き出されて（図２(ｃ)参照）いるとともに、セラミック積層素子１の両端側に、少なくとも主内部電極２ａ，２ｂと導通するように一対の外部電極６ａ，６ｂが配設された構造を有している。

主内部電極２ａ，２ｂは、図２(ａ)，(ｂ)に示すように、矩形形状の第１部分１１と、その両側に連設された第２部分１２ａ，１２ｂから構成されている。そして、主内部電極２ａ，２ｂの第２部分１２ａ，１２ｂは、引き出し端面５ａ，５ｂに向かって連続的に幅が変化する（小さくなる）ような形状、例えば、辺２２が直線である台形形状を有している。

また、ダミー電極３ａ，３ｂは、図２(ａ)，(ｂ)に示すように、主内部電極２ａ，２ｂと同一平面に並置され、かつ、引き出し端面５ａ，５ｂに向かって連続的に幅が変化する（幅が大きくなる）ような形状、例えば、辺２３が直線である台形形状を有している。

上述のように、この積層セラミックコンデンサにおいては、主内部電極２ａ，２ｂを、矩形形状の第１部分１１と、その両側に連設された第２部分１２ａ，１２ｂから構成するとともに、主内部電極２ａ，２ｂの第２部分１２ａ，１２ｂは、引き出し端面５ａ，５ｂに向かって連続的に幅が変化する（小さくなる）ような形状とし、ダミー電極３ａ，３ｂを、主内部電極２ａ，２ｂと同一平面に並置し、かつ、引き出し端面５ａ，５ｂに向かって連続的に幅が変化する（大きくなる）ような形状としているので、セラミック積層素子１の引き出し端面５ａおよび５ｂに露出した主内部電極２ａ，２ｂ（詳しくは第２部分１２ａ，１２ｂ）の幅と、ダミー電極３ａ，３ｂの幅の両方を確認することにより、原因のいかんにかかわらず（すなわち、積層ずれおよびカットずれのいずれか一方が発生した場合、あるいは両方が同時に発生した場合を問わずに）、主内部電極２ａ，２ｂの位置ずれの有無を検出することが可能になり、不良品の混入を防止して、信頼性の高い積層セラミックコンデンサを効率よく製造することが可能になる。

なお、上記積層セラミックコンデンサにおいては、主内部電極２ａ，２ｂの第２部分１２ａ，１２ｂの辺２２、および、ダミー電極３ａ，３ｂの辺２３が直線である場合を例にとって説明したが、辺２２および２３は、図８，図１０に示すように曲線とすることも可能である。

次に、本願発明の積層セラミックコンデンサの製造方法について説明するとともに、製造工程における主内部電極（パターン）の位置ずれの検出方法について説明する。

(１)まず、セラミックグリーンシート上に、矩形形状の第１領域４１と、その両側に連設された第２領域４２から構成され、第２領域４２は、第１領域４１からの距離が大きくなる方向に向かって連続的に幅が変化する形状を有する複数の内部電極パターン４０をマトリックス状に形成し、所定のパターンとなるように打ち抜くことにより、図３(ａ)に示すようなパターンＡの電極印刷シート３１ａと、図３(ｂ)に示すようなパターンＢの電極印刷シート３１ｂを形成する。なお、内部電極パターン４０を構成する第１領域４１の両側の第２領域４２，４２（右側の第２領域と左側の第２領域）とは対称形状となるように構成されている。
なお、同じパターンとなるように打ち抜かれた電極印刷シートを位置をずらして積層した後、所定の位置でマザーブロックをカットするように構成することも可能である。

(２)それから、この電極印刷シート３１ａ，３１ｂを図３(ｃ)に示すような態様で積層し、これを繰り返して所定枚数の電極印刷シート３１ａ，３１ｂを交互に積層し、圧着することにより、内部電極パターン４０の位置が、各セラミックグリーンシートごとに交互に、第１領域４１と第２領域４２の連設方向（図３(ａ)の矢印Ｘの方向）にずれた状態のマザーブロックを形成する。

(３)そして、得られたマザーブロックを所定の位置で切断することにより、図３(ｄ)に左側面図、図３(ｅ)に右側面図、図３(ｆ)に正面断面図をそれぞれ模式的に示すような個々の素子（未焼成のセラミック積層素子）１ａに分割する。
これによって、個々のセラミック積層素子１ａの右端面には、Ａパターンの電極印刷シートの、内部電極パターン４０の引き出し部となる第２領域４２と、Ｂパターンの電極印刷シートの、内部電極パターン４０から切り離されたダミー電極パターン３３（３３ｂ）が露出する。
同様に、個々のセラミック素子１ａの左端面には、Ａパターンの電極印刷シートの、内部電極パターン４０から切り離されたダミー電極パターン３３（３３ａ）と、Ｂパターンの電極印刷シートの、内部電極パターン４０の引き出し部となる第２領域４２が露出する。
すなわち、マザーブロックを、内部電極パターン４０が一方の第２領域４２で分割される位置で切断して、図３(ｃ)，図３(ｆ)などに示すように、一方の第２領域４２の一部と、第１領域４１と、他方の第２領域４２を含む静電容量形成用の主内部電極パターン３２および他方の第２領域４２の一部から形成される静電容量の形成に寄与しないダミー電極パターン３３がセラミックグリーンシート層３４を介して配設され、かつ、主内部電極パターン３２およびダミー電極パターン３３がいずれも、その一端側が交互に一方端面および他方端面に引き出された個々の未焼成のセラミック積層素子１ａに分割する。
なお、図３(ｄ)，(ｅ)，(ｆ)は、内部電極の積層数が３層である場合を示しているが、実際には、通常、数十層〜数百層の内部電極層と誘電体層が積層されることになる。

(４)そして、セラミック積層素子１ａを焼成した後、その両端面に、主内部電極と導通するように一対の外部電極を形成する。これにより、図１に示すような積層セラミックコンデンサが得られる。

そして、上記の積層セラミックコンデンサの製造方法においては、上記(３)の工程で、図３(ｃ)に示すように、所望の態様で、パターンＡ，およびパターンＢの電極印刷シート３１ａ，３１ｂを位置ずれなく積層し、かつ、所定の位置（カットラインＬ₀の位置）で、マザーブロックを位置ずれなくカットした場合、図３(ｄ)に示すように、左端面の電極の露出パターンは、主内部電極パターン３２ａが短く、ダミー電極パターン３３ａが長いパターンとなり、図３(ｅ)に示すように、右端面の電極の露出パターンは、主内部電極パターン３２ｂが長く、ダミー電極パターン３３ｂが短いパターンとなる。

一方、図４(ａ)，(ｂ)，(ｃ)に示すように、パターンＡ，およびパターンＢの電極印刷シート３１ａ，３１ｂが位置ずれなく積層されていても、例えば、図４(ｃ)に示すように、本来のカット位置であるカットラインＬ₀から、カットラインＬにカット位置がずれた場合（カット位置が全体的に右側にずれた場合）（図４（ｇ）参照）には、図４(ｄ)に示すように、左端面の電極の露出パターンは、主内部電極パターン３２ａが長く、ダミー電極パターン３３ａが短いパターンとなり、図４(ｅ)に示すように、右端面の電極の露出パターンは、主内部電極パターン３２ｂが短く、ダミー電極パターン３３ｂが長いパターンとなる。
したがって、図３(ｄ)，図３(ｅ)、および図４（ｈ）に示す、積層ずれおよびカットずれのない場合の電極の露出パターンと比較することにより、個々の素子において、内部電極の位置ずれが生じていることが分かる。
なお、図４(ａ)〜(ｈ)において図３(ａ)〜(ｆ)と同一符号を付した部分は、同一部分、または相当部分を示している。

また、例えば、図５(ａ)，(ｂ)，(ｃ)に示すように、パターンＡ，およびパターンＢの電極印刷シート３１ａ，３１ｂが位置ずれなく積層されていても、例えば、図５(ｃ)に示すように、中央部から右側の、カットラインＬ₁およびＬ₂の位置で、本来のカット位置であるカットラインＬ₀よりも右側にカット位置がずれた場合（図５（ｇ）参照）、図５(ｄ)に示すように、左端面の電極の露出パターンは、主内部電極パターン３２ａが短く、ダミー電極パターン３３ａが長いパターンとなり、図５(ｅ)に示すように、右端面の電極の露出パターンも、主内部電極パターン３２ｂが短く、ダミー電極パターン３３ｂが長いパターンとなる。
この場合も、図３(ｄ)，図３(ｅ) 、および図５（ｈ）に示す、積層ずれおよびカットずれのない場合の電極の露出パターンと異なっていることから、個々の素子において、内部電極の位置ずれが生じていることが分かる。
なお、図５(ａ)〜(ｈ)において図３(ａ)〜(ｆ)と同一符号を付した部分は、同一部分、または相当部分を示している。

また、例えば、図６(ａ)，(ｂ)，(ｃ)に示すように、カットずれはないが、パターンＡ，およびパターンＢの電極印刷シート３１ａ，３１ｂの積層状態に位置ずれ（積層ずれ）が生じている場合、例えば、図６(ｃ)に示すように、カットラインＬ₀の位置でカットされる場合、図６(ｄ)に示すように、左端面の電極の露出パターンは、主内部電極パターン３２ａが短く、ダミー電極パターン３３ａが著しく長いパターンとなり、図６(ｅ)に示すように、右端面の電極の露出パターンは、主内部電極パターン３２ｂが著しく長く、ダミー電極パターン３３ｂが短いパターンとなる。
したがって、図３(ｄ)，図３(ｅ)、および図６（ｇ）に示す、積層ずれおよびカットずれのない場合の電極の露出パターン（同一端面に露出する内部電極パターンとダミー電極パターンの長さの比率）の差異から、個々の素子において、内部電極の位置ずれが生じていることが分かる。
なお、図６(ａ)〜(ｇ)において図３(ａ)〜(ｆ)と同一符号を付した部分は、同一部分、または相当部分を示している。

また、例えば、図７(ａ)，(ｂ)，(ｃ)に示すように、パターンＡ，およびパターンＢの電極印刷シート３１ａ，３１ｂの積層状態に位置ずれ（積層ずれ）が生じている場合において、カットずれも生じた場合、例えば、図７(ｃ)に示すように、中央部から右側の、カットラインＬ₁およびＬ₂の位置で、本来のカット位置であるカットラインＬ₀よりも右側にカット位置がずれた場合（図７（ｇ）参照）、カットラインＬ₁およびＬ₂の位置でカットされると、図７(ｄ)に示すように、左端面の電極の露出パターンは、主内部電極パターン３２ａが短く、ダミー電極パターン３３ａが著しく長いパターンとなり、図７(ｅ)に示すように、右端面の電極の露出パターンは、主内部電極パターン３２ｂと、ダミー電極パターン３３ｂが同じ長さのパターンとなる。
したがって、図３(ｄ)，図３(ｅ)および図７(ｈ)に示す、位置ずれおよびカットずれのない場合の電極の露出パターンとの差異から、個々の素子において、内部電極の位置ずれが生じていることが分かる。
なお、図７(ａ)〜(ｈ)において図３(ａ)〜(ｆ)と同一符号を付した部分は、同一部分、または相当部分を示している。

このように、本願発明の積層セラミックコンデンサの製造方法によれば、原因のいかんによらず、確実に主内部電極の位置ずれの有無を検出することが可能になり、不良品の混入がなく、信頼性の高い積層セラミックコンデンサを効率よく製造することができる。

なお、上記実施例１では、主内部電極の第２部分、およびダミー電極の、引き出し端面に向かって連続的に幅が変化する部分が台形形状で、引き出し端面に向かって幅が狭くなるような形状としたが、主内部電極の第２部分およびダミー電極の、引き出し端面に向かって連続的に幅が変化する部分の形状に特別の制約はなく、例えば、図８(ａ)，(ｂ)，(ｃ)に示すように、主内部電極の第２部分、およびダミー電極の、引き出し端面に向かって連続的に幅が変化する部分の形状を丸みを有する曲線形状とすることも可能である。

また、図９(ａ)，(ｂ)に示すように、主内部電極２ａ，２ｂの第２部分１２ａ，１２ｂ、およびダミー電極３ａ，３ｂの、引き出し端面５ａ，５ｂに向かって連続的に幅が変化する部分が台形形状で、第２部分１２ａ，１２ｂでは引き出し端面５ａ，５ｂに向かって幅が広くなり、ダミー電極３ａ，３ｂでは引き出し端面５ａ，５ｂに向かって幅が狭くなるような形状とすることも可能である。

また、図１０(ａ)，(ｂ)に示すように、図９(ａ)，(ｂ)の主内部電極２ａ，２ｂの第２部分、およびダミー電極３ａ，３ｂに相当する、主内部電極２ａ，２ｂの第２部分１２ａ，１２ｂ（図１０(ａ)，(ｂ)）、およびダミー電極３ａ，３ｂ（図１０(ａ)，(ｂ)）の、引き出し端面５ａ，５ｂに向かって連続的に幅が変化する部分の形状を丸みを有する曲線形状とすることも可能である。

なお、本願発明は上記実施例に限定されるものではなく、主内部電極およびダミー電極、特に、主内部電極の第２部分、およびダミー電極の、引き出し端面に向かって連続的に幅が変化する部分の具体的な形状、電極やセラミック層の積層数などに関し発明の範囲内において、種々の応用、変形を加えることが可能である。

上述のように、本願発明によれば、原因のいかんにかかわらず（すなわち、積層ずれとカットずれのいずれか一方が生じた場合や、積層ずれとカットずれの両方が生じた場合にも）、内部電極の位置ずれを確実に検出することが可能で、所望の特性を備えた積層セラミックコンデンサを効率よく、しかも経済的に製造することが可能になる。
したがって、本願発明は、内部電極パターンが形成されたセラミックグリーンシートを積層することにより形成されたマザーブロック（積層体）を切断し、焼成する工程を経て製造される積層セラミックコンデンサおよびその製造方法に広く適用することが可能である。

本願発明の一実施例にかかる積層セラミックコンデンサの構造を示す図であり、(ａ)は正面断面図、(ｂ)は外部電極を形成する前のセラミック積層素子の左側面（左端面）を示す図、(ｃ)は外部電極を形成する前のセラミック積層素子の右側面（右端面）を示す図である。 (ａ)は、図１の積層セラミックコンデンサを構成する一対の内部電極およびダミー電極のうちの、一方の内部電極およびダミー電極の形状を示す図、(ｂ)は、他方の内部電極およびダミー電極の形状を示す図、(ｃ)は(ａ)と(ｂ)の内部電極およびダミー電極の積層の態様を示す透視平面図である。 (ａ)および(ｂ)は、本願発明の積層セラミックコンデンサを製造するのに用いた異なるパターンの一対の電極印刷シートを示す平面図、(ｃ)は電極印刷シートを積層した状態を示す図、(ｄ)はマザーブロックをカットすることにより得られる個々の素子の左側面図、(ｅ)はその右側面図、(ｆ)はその正面断面図である。 (ａ)〜(ｈ)は、本願発明の積層セラミックコンデンサの製造方法の一工程で、カットずれが生じた場合の挙動の一態様を説明する図である。 (ａ)〜(ｈ)は、本願発明の積層セラミックコンデンサの製造方法の一工程で、カットずれが生じた場合の挙動の他の態様を説明する図である。 (ａ)〜(ｇ)は、本願発明の積層セラミックコンデンサの製造方法の一工程で、積層ずれが生じた場合の挙動の一態様を説明する図である。 (ａ)〜(ｈ)は、本願発明の積層セラミックコンデンサの製造方法の一工程で、積層ずれおよびカットずれが生じた場合の挙動の一態様を説明する図である。 (ａ)〜(ｃ)は、本願発明の変形例を示す図である。 (ａ)，(ｂ)は、本願の積層セラミックコンデンサの製造方法の発明の他の変形例を示す図である。 (ａ)，(ｂ)は、本願の積層セラミックコンデンサの製造方法の発明のさらに他の変形例を示す図である。 従来の積層セラミックコンデンサを示す断面図である。 (ａ)，(ｂ)，(ｃ)は、従来の積層セラミックコンデンサ（の製造方法）の一例を示す図であり、 (ａ)，(ｂ)は、セラミック積層素子５１中において、セラミック層を介して対向する一対の内部電極やダミー電極の形状などを示す平面図、(ｃ)は一対の内部電極を互いに対向するように重ね合わせた状態を示す平面図である。 従来の他の積層セラミックコンデンサの製造方法を示す図である。

１ セラミック積層素子
１ａ 個々の素子（未焼成のセラミック積層素子）
２ａ，２ｂ 主内部電極
３ａ，３ｂ ダミー電極
４ セラミック層
５ａ セラミック積層素子の一方端面（引き出し端面）
５ｂ セラミック積層素子の他方端面（引き出し端面）
６ａ，６ｂ 外部電極
１１ 主内部電極の第１部分
１２ａ，１２ｂ 主内部電極の第２部分
２２ 辺
２３ ダミー電極の辺
３１ａ パターンＡの電極印刷シート
３１ｂ パターンＢの電極印刷シート
３２（３２ａ，３２ｂ） 主内部電極パターン
３３（３３ａ，３３ｂ） ダミー電極パターン
３４ セラミックグリーンシート層
４０ 内部電極パターン
４１ 内部電極パターンの第１領域
４２ 内部電極パターンの第２領域
Ｌ，Ｌ₁，Ｌ₂ カットライン
Ｌ₀ 本来のカットライン
Ｘ 第１領域と第２領域の連設方向

Claims (4)

1. セラミック積層素子の内部に、静電容量形成用の複数の主内部電極および静電容量の形成に寄与しないダミー電極がセラミック層を介して配設され、かつ、主内部電極およびダミー電極は、セラミック積層素子の一方端面および他方端面のうちの互いに逆側の端面に引き出されているとともに、一層ごとに逆側の端面に引き出され、セラミック積層素子の両端側には、少なくとも主内部電極と導通するように一対の外部電極が配設された構造を有する積層セラミックコンデンサであって、
   前記主内部電極は、矩形形状の第１部分と、第１部分の両側に連設された２つの第２部分から構成され、
   前記セラミック層を介して対向する前記主内部電極において、前記第１部分どうしが重なりあう部分を有し、
   前記主内部電極の第２部分は、前記セラミック積層素子の前記一方端面または前記他方端面に露出する引き出し部と、前記第１部分を挟んで前記引き出し部と反対側に位置し、前記一方端面および前記他方端面のいずれにも露出しない先端部と、からなり、
   前記引き出し部は、露出する前記一方端面または前記他方端面に向かって連続的に幅が減少する形状を有し、
   前記先端部は、前記引き出し部が露出する前記一方端面または前記他方端面と反対側の端面に向かって連続的に幅が減少する形状を有し、
   前記ダミー電極は、前記主内部電極と同一平面に並置され、かつ、前記主内部電極の前記引き出し部が露出する前記一方端面または前記他方端面に向かって連続的に幅が減少する形状を有し、
   前記ダミー電極における前記一方端面または前記他方端面に露出した部分の幅は、前記主内部電極の第１部分の幅よりも狭いこと
   を特徴とする積層セラミックコンデンサ。
2. 主内部電極の第２部分、およびダミー電極の、前記引き出し部が露出する前記一方端面または前記他方端面に向かって連続的に幅が減少する部分が、直線形状または曲線形状を有していることを特徴とする請求項１記載の積層セラミックコンデンサ。
3. セラミック積層素子の内部に、静電容量形成用の複数の主内部電極および静電容量の形成に寄与しないダミー電極がセラミック層を介して配設され、かつ、主内部電極およびダミー電極は、セラミック積層素子の一方端面および他方端面のうちの互いに逆側の端面に引き出されているとともに、一層ごとに逆側の端面に引き出され、セラミック積層素子の両端側には、少なくとも主内部電極と導通するように一対の外部電極が配設された構造を有する積層セラミックコンデンサの製造方法であって、
   (ａ)セラミックグリーンシート上に、矩形形状の第１領域と、第１領域を挟んで対称の形状となるように第１領域の両側に連設された一対の第２領域から構成され、第２領域は、第１領域からの距離が大きくなる方向に向かって連続的に幅が変化する形状を有する単一の内部電極パターンをマトリックス状に複数形成する工程と、
   (ｂ)内部電極パターンが形成されたセラミックグリーンシートを積層することにより、内部電極パターンの位置が、各セラミックグリーンシートごとに交互に、第１領域と第２領域の連設方向にずれた状態のマザーブロックを形成する工程と、
   (ｃ)マザーブロックを、内部電極パターンが一方の第２領域で分割される位置で切断して、第１領域と、２つの第２領域のうちの一方の第２領域と、他方の第２領域の一部とを含む静電容量形成用の主内部電極パターンと、他方の第２領域の一部から形成される静電容量の形成に寄与しないダミー電極パターンがセラミックグリーンシート層を介して配設され、かつ、主内部電極パターンと、ダミー電極パターンがセラミック積層素子の一方端面および他方端面のうちの互いに逆側の端面に引き出されているとともに、一層ごとに逆側の端面に引き出された個々の未焼成のセラミック積層素子に分割する工程と、
   (ｄ)前記セラミック積層素子の引き出し端面に露出した前記主内部電極パターンの幅と、ダミー電極パターンの幅の両方を確認することにより、前記主内部電極パターンの位置ずれの有無を検出する工程と、
   (ｅ) 前記主内部電極パターンの位置ずれの検出により不良品と判断されたセラミック積層素子を除去する工程と、
   を具備することを特徴とする積層セラミックコンデンサの製造方法。
4. 内部電極パターンの第２領域の、第１領域からの距離が大きくなる方向に向かって連続的に幅が変化する部分が、直線形状または曲線形状を有していることを特徴とする請求項３記載の積層セラミックコンデンサの製造方法。

Images