KR101444540B1 - 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체 - Google Patents

적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체 Download PDF

Info

Publication number
KR101444540B1
KR101444540B1 KR1020120131644A KR20120131644A KR101444540B1 KR 101444540 B1 KR101444540 B1 KR 101444540B1 KR 1020120131644 A KR1020120131644 A KR 1020120131644A KR 20120131644 A KR20120131644 A KR 20120131644A KR 101444540 B1 KR101444540 B1 KR 101444540B1
Authority
KR
South Korea
Prior art keywords
thickness
cover layer
ceramic body
active layer
lower cover
Prior art date
Application number
KR1020120131644A
Other languages
English (en)
Other versions
KR20140064373A (ko
Inventor
안영규
김태혁
박민철
이병화
박상수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120131644A priority Critical patent/KR101444540B1/ko
Priority to TW102103452A priority patent/TWI488199B/zh
Priority to JP2013022072A priority patent/JP2014103371A/ja
Priority to US13/764,131 priority patent/US9099249B2/en
Priority to CN201310058253.XA priority patent/CN103839677B/zh
Publication of KR20140064373A publication Critical patent/KR20140064373A/ko
Application granted granted Critical
Publication of KR101444540B1 publication Critical patent/KR101444540B1/ko
Priority to JP2016246383A priority patent/JP6259061B2/ja
Priority to JP2017234974A priority patent/JP6673573B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은, 복수의 유전체층이 적층된 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부에 형성된 상부 커버층; 상기 액티브층의 하부에 형성되며, 상기 상부 커버층에 비해 두꺼운 두께를 갖는 하부 커버층; 상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극; 및 상기 액티브층의 내부에서 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 연장되어 상기 제1 및 제2 내부 전극과 각각 대향되는 복수의 제1 및 제2 더미 전극; 을 포함하며, 상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로, 규정할 때, 상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 적층 세라믹 커패시터를 제공한다.

Description

적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체{MULTI-LAYERED CERAMIC CAPACITOR, MOUNTING STRUCTURE OF CIRCUIT HAVING THEREON MULTI-LAYERED CERAMIC CAPACITOR AND PACKING UNIT FOR MULTI-LAYERED CERAMIC CAPACITOR}
본 발명은 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
상기 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.
이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에서 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터의 외부 전극을 통해 상기 적층 세라믹 커패시터가 실장된 인쇄회로기판으로 전달되어 상기 인쇄회로기판 전체가 음향 반사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
상기 어쿠스틱 노이즈를 감소하기 위해 적층 세라믹 커패시터 내에 형성되는 내부 전극의 인쇄회로기판으로의 실장 방향에 대한 연구가 진행되어 왔다.
보다 상세하게는 내부 전극이 상기 인쇄회로기판과 수직한 방향성을 가지도록 적층 세라믹 커패시터를 인쇄회로기판에 실장하면 내부 전극이 인쇄회로기판과 수평한 방향성을 가지도록 실장하는 경우보다 어쿠스틱 노이즈가 감소한다는 것이다.
그러나, 내부 전극이 인쇄회로기판과 수직한 방향성을 가지도록 적층 세라믹 커패시터를 인쇄회로기판에 실장하여 어쿠스틱 노이즈를 측정하더라도 소음 수준이 일정 수준 이상이 되기 때문에, 어쿠스틱 노이즈를 보다 저감시킬 수 있는 방안이 필요한 실정이다.
당 기술 분야에서는, 적층 세라믹 커패시터를 인쇄회로기판에 실장할 때 압전 현상에 의한 진동으로 발생되는 소음을 더욱 감소시킬 수 있는 방안이 요구되어 왔다.
본 발명의 일 측면은, 복수의 유전체층이 적층된 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부에 형성된 상부 커버층; 상기 액티브층의 하부에 형성되며, 상기 상부 커버층에 비해 두꺼운 두께를 갖는 하부 커버층; 상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극; 및 상기 액티브층의 내부에서 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 연장되어 상기 제1 및 제2 내부 전극과 각각 대향되는 복수의 제1 및 제2 더미 전극; 을 포함하며, 상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로 규정할 때, 상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 적층 세라믹 커패시터를 제공한다.
본 발명의 일 실시 예에서, 상기 상부 커버층의 두께(D)와 상기 하부 커버층의 두께(B) 사이의 비율, D/B는 0.021≤D/B≤0.425의 범위를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 세라믹 본체의 두께의 1/2(A)에 대한 상기 하부 커버층의 두께(B)의 비율, B/A는 0.365≤B/A≤1.523의 범위를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 하부 커버층의 두께(B)에 대한 상기 액티브층의 두께의 1/2(C)의 비율, C/B는 0.146≤C/B≤2.176의 범위를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 하부 커버층에 더미 패턴이 포함되며, 상기 더미 패턴은 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 각각 연장되어 서로 대향되는 제1 및 제2 더미 패턴으로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 더미 패턴은 동일한 길이로 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 더미 패턴의 전체 두께를 (E)로 규정할 때, 상기 하부 커버층의 두께(B)에 대한 상기 더미 패턴의 전체 두께(D)의 비율, 0.3≤E/B≤1의 범위를 만족할 수 있다.
본 발명의 일 실시 예에서, 전압 인가시 상기 액티브층의 중심부에서 발생하는 변형율과 상기 하부 커버층에서 발생하는 변형율의 차이에 의해, 상기 세라믹 본체의 양 단면에 형성되는 변곡점이 상기 세라믹 본체의 두께의 중심부 이하에서 형성될 수 있다.
본 발명의 다른 측면은, 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터; 를 포함하며, 상기 적층 세라믹 커패시터는, 복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층과, 상기 액티브층의 상부에 형성된 상부 커버층과, 상기 액티브층의 하부에 상기 상부 커버층에 비해 두껍게 형성되는 하부 커버층과, 상기 세라믹 본체의 양 단면에 형성되어 상기 제1 및 제2 내부 전극의 노출된 부분과 전기적으로 연결되고 상기 제1 및 제2 전극 패트와 솔더링으로 연결된 제1 및 제2 외부 전극과, 상기 액티브층의 내부에서 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 연장되어 상기 제1 및 제2 내부 전극과 각각 대향되는 복수의 제1 및 제2 더미 전극을 포함하며, 상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로 규정할 때, 상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 적층 세라믹 커패시터의 회로 기판 실장 구조를 제공한다.
본 발명의 일 실시 예에서, 상기 하부 커버층에 더미 패턴이 포함되며, 상기 더미 패턴은 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 각각 연장되어 서로 대향되는 제1 및 제2 더미 패턴으로 이루어질 수 있다.
본 발명의 일 실시 예에서, 전압 인가시 상기 액티브층의 중심부에서 발생하는 변형율과 상기 하부 커버층에서 발생하는 변형율의 차이에 의해, 상기 세라믹 본체의 양 단면에 형성된 변곡점이 상기 솔더링의 높이 이하에서 형성될 수 있다.
본 발명의 또 다른 측면은, 복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 갖는 액티브층과, 상기 액티브층의 상부에 형성된 상부 커버층과, 상기 액티브층의 하부에 상기 상부 커버층에 비해 두껍게 형성되는 하부 커버층과, 상기 세라믹 본체의 양 단면에 형성되어 상기 제1 및 제2 내부 전극의 노출된 부분과 전기적으로 연결되는 제1 및 제2 외부 전극과, 상기 액티브층의 내부에서 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 연장되어 상기 제1 및 제2 내부 전극과 각각 대향되는 복수의 제1 및 제2 더미 전극을 포함하며, 상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로 규정할 때, 상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 적어도 하나의 적층 세라믹 커패시터; 및 상기 각각의 적층 세라믹 커패시터가 하부 커버층이 저면을 향하도록 수납되는 복수의 수납부가 형성된 포장 시트; 를 포함하는 적층 세라믹 커패시터의 포장체를 제공한다.
본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터가 수납된 수납부를 밀봉하도록 상기 포장 시트의 일면에 부착된 포장막을 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 포장 시트는 릴 타입으로 권선되어 형성될 수 있다.
본 발명의 일 실시 형태에 따르면, 액티브층의 내부에 더미 전극을 형성하여 상기 더미 전극의 길이 방향으로의 팽창에 의해 적층 세라믹 커패시터에 발생되는 진동을 억제하여 인쇄회로기판에서 발생되는 어쿠스틱 노이즈를 현저하게 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 2는 도 1의 적층 세라믹 커패시터를 길이 방향으로 절단하여 도시한 단면도이다.
도 3은 도 1의 적층 세라믹 커패시터에 포함되는 구성 요소들의 치수 관계를 설명하기 위해 적층 세라믹 커패시터를 길이 방향으로 절단하여 개략적으로 도시한 단면도이다.
도 4는 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터를 길이 방향으로 절단하여 도시한 단면도이다.
도 5는 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 6은 도 5의 적층 세라믹 커패시터 및 인쇄회로기판을 길이 방향으로 절단하여 도시한 단면도이다.
도 7은 도 5의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 상태에서 전압이 인가되어 적층 세라믹 커패시터가 변형되는 모습을 개략적으로 도시한 단면도이다.
도 8은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터가 포장체에 실장되는 모습을 개략적으로 도시한 사시도이다.
도 9는 도 8의 포장체를 릴 형상으로 권취하여 개략적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
또한, 본 실시 형태에서는 설명의 편의를 위해 세라믹 본체의 길이 방향으로 제1 및 제2 외부 전극이 형성되는 면을 좌우 양 단면으로 설정하고, 이와 수직으로 교차되는 면을 좌우 측면으로 설정하여 함께 설명하기로 한다.
적층 세라믹 커패시터
도 1 및 도 2를 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)는, 세라믹 본체(110), 복수의 제1 및 제2 내부 전극(121, 122)을 가지는 액티브층(115), 액티브층(115)의 상부 및 하부에 각각 형성되는 상부 및 하부 커버층(112, 113) 및 세라믹 본체(110)의 양 단면을 덮도록 형성되는 제1 및 제2 외부 전극(131, 132)을 포함한다.
액티브층(115)의 내부에는 제1 및 제2 외부 전극(131, 132)으로부터 길이 방향의 내측으로 연장되어 제1 및 제2 내부 전극(121, 122)과 각각 대향되는 복수의 제1 및 제2 더미 전극(123, 124)이 형성될 수 있다.
세라믹 본체(110)는 복수의 유전체층(111)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브층(115)과, 상하 마진부로서 액티브층(115)의 상부 및 하부에 각각 형성되는 상부 및 하부 커버층(112, 113)으로 구성될 수 있다.
액티브층(115)은 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
이때, 유전체층(111)의 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 바람직하게 1 층의 두께는 소성 후 0.01 내지 1.00 ㎛이 되도록 구성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상부 및 하부 커버층(112, 113)은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
상부 및 하부 커버층(112, 113)은 단일 유전체층 또는 2 개 이상의 유전체층을 액티브층(115)의 상하 면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
또한, 하부 커버층(113)은 상부 커버층(112) 보다 유전체층의 적층 수를 더 늘림으로써 상부 커버층(112)에 비해 더 두꺼운 두께를 가질 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층(111)의 적층 방향을 따라 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
이렇게 형성되는 제1 및 제2 내부 전극(121, 122)은 세라믹 본체(110)의 양 단면을 통해 번갈아 노출되는 부분을 통해 제1 및 제2 외부 전극(131, 132)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(100)의 정전 용량은 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
이러한 제1 및 제2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 소체(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 더미 전극(123, 124)은 액티브층(115)의 내부에서 바람직하게 제1 및 제2 내부 전극(121, 122)과 동일한 수평면 상에 위치하며, 제1 및 제2 내부 전극(121, 122)과 동일한 방법으로 유전체층(111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층(111)의 제1 및 제2 내부 전극(121, 122)이 노출되는 일면과 반대의 단면을 통해 번갈아 노출되도록 형성될 수 있다.
따라서, 제1 내부 전극(121)과 제1 더미 전극(123) 사이의 갭과 제2 내부 전극(122)과 제2 더미 전극(124) 사이의 갭은 적층 방향을 따라 오프셋 될 수 있다.
이러한 제1 및 제2 더미 전극(123, 124)은 적층 세라믹 커패시터의 마진부의 전계가 길이 방향으로 인가되면 기존의 포아송 효과에 의한 제1 및 제2 외부 전극(131, 132)의 머리 부분의 길이 방향으로의 수축과는 반대 방향으로의 팽창이 발생하므로, 이러한 팽창 작용이 제1 및 제2 외부 전극(131, 132)의 수축 작용과 서로 상쇄되면서 제1 및 제2 외부 전극(131, 132)의 머리 부분에서 발생하는 진동을 감소시키고 결과적으로 어쿠스틱 노이즈를 더 저감시킬 수 있다.
제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있으며, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
이하, 본 실시 형태에 따른 적층 세라믹 커패시터(100)에 포함되는 구성 요소들의 치수와 어쿠스틱 노이즈에 대한 관계를 설명한다.
도 3을 참조하여 세라믹 본체(110)의 전체 두께의 1/2를 A로, 하부 커버층(113)의 두께를 B로, 액티브층(115)의 전체 두께의 1/2를 C로, 상부 커버층(112)의 두께를 D로 규정한다.
여기서, 세라믹 본체(110)의 전체 두께는 세라믹 본체(110)의 상면(ST)에서 하면(SB)까지의 거리를 의미하고, 액티브층(115)의 전체 두께는 액티브층(115)의 최상부에 형성된 제1 내부 전극(121)의 상면에서 액티브층(115)의 최하부에 형성된 제2 내부 전극(122)의 하면까지의 거리를 의미한다.
또한, 하부 커버층(113)의 두께(B)는 액티브층(115)의 두께 방향의 최하부에 형성된 제2 내부 전극(122)의 하면에서 세라믹 본체(110)의 하면(SB)까지의 거리를 의미하고, 상부 커버층(112)의 두께(D)는 액티브층(115)의 두께 방향의 최상부에 형성된 제1 내부 전극(121)의 상면에서 세라믹 본체(110)의 상면(ST)까지의 거리를 의미한다.
적층 칩 커패시터(100)의 양 단부에 형성된 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 본체(110)는 두께 방향으로 팽창과 수축을 하게 되고, 제1 및 제2 외부 전극(131, 132)의 양 단부는 포아송 효과(Poisson effect)에 의해 세라믹 본체(110)의 두께 방향의 팽창과 수축과는 반대로 수축과 팽창을 하게 된다.
여기서, 액티브층(115)의 중심부는 제1 및 제2 외부 전극(131, 132)의 길이 방향의 양 단부에서 가장 최대로 팽창과 수축되는 부분으로 어쿠스틱 노이즈 발생의 원인이 되는 인자가 된다.
즉, 본 실시 형태에서는 어쿠스틱 노이즈를 감소시키기 위해, 전압이 인가되어 액티브층(115)의 중심부(CLA)에서 발생하는 변형율과 하부 커버층(113)에서의 발생하는 변형율의 차이에 의해 세라믹 본체(110)의 양 단면에 형성된 변곡점(PI: point of inflection)이 세라믹 본체(110)의 두께의 중심부(CLC) 이하에서 형성될 수 있다.
이때, 어쿠스틱 노이즈를 더 감소시키기 위해, 액티브층(115)의 중심부(CLA)가 세라믹 본체(110)의 중심부(CLC)로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 것이 바람직하다.
또한, 상부 커버층(112)의 두께(D)와 하부 커버층(113)의 두께(B) 사이의 비율, D/B는 0.021≤D/B≤0.425의 범위를 만족할 수 있다.
또한, 세라믹 본체(110)의 두께의 1/2(A)에 대한 하부 커버층(113)의 두께(B)의 비율, B/A는 0.365≤B/A≤1.523의 범위를 만족할 수 있다.
또한, 하부 커버층(113)의 두께(B)에 대한 액티브층(115)의 두께의 1/2(C)의 비율, C/B는 0.146≤C/B≤2.176의 범위를 만족할 수 있다.
적층 세라믹 커패시터의 변형 예
도 4는 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터를 나타낸 것이다.
도 4를 참조하면, 본 실시 형태의 적층 세라믹 커패시터는 하부 커버층(113)에 두께 방향을 따라 복수의 더미 패턴(125)이 더 포함될 수 있다.
더미 패턴(125)은 제1 및 제2 외부 전극(131, 132)으로부터 길이 방향의 내측으로 각각 연장되어 서로 대향되는 제1 및 제2 더미 패턴(125a, 125b)을 두께 방향으로 일정 간격을 두고 형성하여 구성될 수 있다.
이때, 각각의 제1 및 제2 더미 패턴(125a, 125b)은 동일한 길이로 형성되어 하부 커버층(113)의 중앙에 두께 방향으로 갭을 형성할 수 있다.
위와 같이 하부 커버층(113)의 내부에 더미 패턴(125)이 추가로 적용되면, 적층 세라믹 커패시터(100)에서 발생하는 진동이 인쇄회로기판으로 전달되는 것을 보다 효과적으로 차단하여 어쿠스틱 노이즈를 더욱 감소시킬 수 있다.
실험 예
본 발명의 실시 예와 비교 예에 따른 적층 세라믹 커패시터는 하기와 같이 제작되었다.
티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 1.8 ㎛의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련한다.
다음으로, 상기 세라믹 그린 시트 상에 스크린을 이용하여 니켈 내부 전극용 도전성 페이스트를 도포하여 내부 전극을 형성하였다.
상기 세라믹 그린 시트를 약 370 층 정도로 적층하되, 내부 전극이 형성되지 않은 세라믹 그린 시트를 내부 전극이 형성된 세라믹 그린 시트의 하부에서 상부보다 더 많이 적층하였다. 이후, 상기 적층체를 85 ℃ 및 1000 kgf/cm2 압력 조건으로 등압 압축 성형(isostatic pressing)하였다.
다음으로, 압착이 완료된 세라믹 적층체를 개별 칩의 형태로 절단하였고, 절단된 칩은 대기 분위기에서 230 ℃ 및 60 시간 유지하여 탈바인더를 진행하였다.
다음으로, 1200 ℃에서 내부 전극이 산화되지 않도록 Ni/NiO 평형 산소` 분압 보다 낮은 10-11 내지 10-10 atm의 산소분압하 환원분위기에서 소성하고, 외부전극 형성 및 도금 등의 공정을 거쳐 적층 세라믹 커패시터로 제작하였다.
이때, 소성 후 적층 칩 커패시터의 칩 사이즈는 길이×폭(L×W)은 약 2.03 mm×1.26 mm(L×W, 2012 사이즈)였다. 여기서, 제작 공차는 길이×폭(L×W)으로 ±0.1 mm 내의 범위로 정하였고, 이를 만족하면 실험하여 어쿠스틱 노이즈 측정을 실시하였다.
Figure 112012095531662-pat00001
상기 표 1의 데이터는 도 3과 같이 적층 세라믹 커패시터(100)의 세라믹 본체(110)의 폭 방향(W)의 중심부에서 길이 방향(L) 및 두께 방향(T)으로 절개한 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 찍은 사진을 기준으로 각각의 치수를 측정하였다.
여기서 A, B, C 및 D는 상기에서 설명한 바와 같이, 세라믹 본체(110)의 전체 두께의 1/2을 A로, 하부 커버층(113)의 두께를 B로, 액티브층(115)의 전체 두께의 1/2을 C로, 상부 커버층(112)의 두께를 D로 규정하였다.
또한, 하부 커버층(113)에 더미 패턴(125)이 구비되는 다른 실시 형태에서 더미 패턴(125)의 전체 두께를 E로 규정하였다.
어쿠스틱 노이즈를 측정하기 위해, 어쿠스틱 노이즈 측정용 기판 당 1개의 샘플(적층 세라믹 커패시터)을 상하 방향으로 구분하여 인쇄회로기판에 실장한 후 그 기판을 측정용 지그(Jig)에 장착하였다.
그리고, DC 파워 서플라이(Power supply) 및 신호 발생기(Function generator)를 이용하여 측정 지그에 장착된 샘플의 양 단자에 DC 전압 및 전압 변동을 인가하였다.
그리고, 상기 인쇄회로기판의 바로 위에 설치된 마이크를 통해 어쿠스틱 노이즈를 측정하였다.
상기 표 1에서, 샘플 1-1 내지 1-3은 하부 커버층(113)의 두께(B)와 상부 커버층(112)의 두께(D)가 거의 유사한 커버 대칭 구조를 갖는 비교 예이고, 샘플 1-4 내지 1-14는 상부 커버층(112)의 두께(D)가 하부 커버층(113)의 두께(B)보다 두꺼운 구조를 갖는 비교 예이다.
그리고, 샘플 1-15는 하부 커버층(113)의 두께(B)가 상부 커버층(112)의 두께(D) 보다 두꺼운 구조를 갖지만 그 비율 D/B가 0.552로서 본 실시 형태의 상한치인 0.425를 벗어나는 비교 예이다.그리고, 샘플 1-35 내지 1-37은 하부 커버층(113)의 두께(B)가 상부 커버층(112)의 두께(D) 보다 두꺼운 구조를 갖지만 그 비율 D/B가 0.021 미만인 비교 예이다.
그리고, 샘플 1-38 및 1-39는 적층 세라믹 캐패시터에 포함되는 구성요소들의 수치 관계가 본 발명의 바람직한 수치 범위를 모두 만족하지만 액티브층(115)에 더미 전극(123, 124)이 형성되지 않은 구조의 비교 예이다.
그리고, 샘플 1-16 내지 1-34는 본 발명의 일 실시 형태에 따라 액티브층(115)에 더미 전극(123, 124)이 형성되고, 본 발명의 적층 세라믹 커패시터에 포함되는 구성요소들의 수치 관계가 바람직한 수치 범위를 모두 만족하는 실시 예이다.
샘플 2-1 및 2-6은 본 발명의 다른 실시 형태에 따라 액티브층(115)에 더미 전극(!23, 124)을 가지면서 동시에 하부 커버층(113)에 더미 패턴(125)이 형성된 구조의 적층 세라믹 커패시터로서, 이 중 샘플 2-1 및 2-2는 하부 커버층(113)에 대한 더미 패턴(125)의 전체 두께의 비가 본 실시 형태의 바람직한 수치 범위의 하한치인 0.4를 벗어나는 비교 예이고, 샘플 2-2 내지 2-6은 본 발명의 다른 실시 형태에서의 하부 커버층(113)에 대한 더미 패턴(125)의 전체 두께의 비가 바람직한 수치 범위를 만족하는 실시 예이다.
여기서, (B+C)/A 값이 거의 1인 경우는 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 크게 벗어나지 않음을 의미한다.
하부 커버층(113)의 두께(B)와 상부 커버층(112)의 두께(D)가 거의 유사한 커버 대칭 구조를 갖는 샘플 1-1 내지 1-3의 (B+C)/A 값은 거의 1이며 어쿠스틱 노이즈가 30 dB 이상으로 높은 것을 알 수 있다.
(B+C)/A 값이 1 보다 크면 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 상부 방향으로 벗어났음을 의미하고, (B+C)/A 값이 1 보다 작으면 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 하부 방향으로 벗어났음을 의미할 수 있다.상기 표 1을 참조하면, 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 실시 예인 샘플 1-16 내지 1-34에서 어쿠스틱 노이즈가 30 dB 미만으로 현저히 줄어드는 것을 확인할 수 있다.
또한, 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 벗어난 비율, (B+C)/A가 1.063 미만인 샘플 1-1 내지 1-15는 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 거의 벗어나지 않았거나, 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 하부 방향으로 벗어난 구조를 갖는다.
이때, 상기 (B+C)/A가 1.063 미만인 샘플 1-1 내지 1-15는 어쿠스틱 노이즈가 30 dB 이상으로 본 발명에 따른 실시 예로서의 샘플 1-16 내지 1-34에 비해 어쿠스틱 노이즈 감소 효과가 거의 없음을 알 수 있다.
또한, 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 벗어난 비율, (B+C)/A가 1.745를 초과하는 샘플 1-35 내지 1-37의 경우에는 어쿠스틱 노이즈는 30 dB 이하로서 안정적이었으나 목표 용량 대비 정전 용량이 너무 낮아서 용량 불량이 발생하였다.
상기 표 1에서, 샘플 1-35 내지 1-37에서 용량 구현율(즉, 목표 용량 대비 정전 용량의 비율)이 "NG"로 표시된 것은 목표 용량치를 100 %라고 할 때, 목표 용량 대비 정전 용량 값이 80 % 미만인 경우의 용량 불량을 의미한다.
한편, 이러한 결과는 상부 커버층(112)의 두께와 하부 커버층(113)의 두께의 비율에도 적용됨을 알 수 있다.
즉, 상부 커버층(112)의 두께(D)와 하부 커버층(113)의 두께(B)의 비율(D/B)이 0.021≤D/B≤0.425의 범위를 만족하는 실시 예들은 어쿠스틱 노이즈가 현저히 줄어드는 것을 알 수 있다.
반면에, 상부 커버층(112)의 두께(D)와 하부 커버층(113)의 두께(B)의 비율(D/B)이 0.425를 초과하는 비교 예로서의 샘플 1-1 내지 1-15는 어쿠스틱 노이즈 감소 효과가 거의 없음을 알 수 있다.
또한, 상부 커버층(112)의 두께(D)와 하부 커버층(113)의 두께(B)의 비율(D/B)이 0.021 미만의 경우에는 상부 커버층(112)의 두께(D)에 비해 하부 커버층(113)의 두께(B)가 지나치게 커서 크랙 또는 디라미네이션 발생할 수 있으며, 목표 용량 대비 정전 용량이 낮아서 용량 불량이 발생할 수도 있다.
또한, 실시 예 중에서 세라믹 본체(110)의 두께(A)에 대한 하부 커버층(113)의 두께(B)의 비율(B/A) 및 하부 커버층(113)의 두께(B)에 대한 액티브층(115)의 두께(C)의 비율(C/B) 각각이 0.365≤B/A≤1.523 및 0.146≤C/B≤2.176의 범위를 만족하는 실시 예인 샘플 1-20 내지 1-34는 어쿠스틱 노이즈가 28.5 dB 미만으로 샘플 1-16 내지 샘플 1-19에 비해 더 줄어드는 것을 알 수 있다.
반면에, 세라믹 본체(110)의 두께(A)에 대한 하부 커버층(113)의 두께(B)의 비율(B/A)이 1.523을 초과하거나 하부 커버층(113)의 두께(B)에 대한 액티브층(115)의 두께(C)의 비율(C/B)이 0.146 미만인 샘플 1-35 내지 1-37의 경우에는 목표 용량 대비 정전 용량이 낮아서 용량 불량이 발생하는 문제점이 있었다.
한편, 액티브층(115)의 내부에 제1 및 제2 더미 전극(123, 124)을 형성하고, 하부 커버층(113)의 내부에 더미 패턴(125)이 형성된 다른 실시 형태로서 샘플 2-1 내지 2-6의 경우 어쿠스틱 노이즈가 30 dB로서 앞서 설명한 비교 예인 샘플 1-1 내지 1-15에 비해 줄어드는 것을 알 수 있다.
특히, 하부 커버층(113)의 두께(B)에 대한 더미 패턴(125)의 전체 두께(E)의 비가 0.3 이상인 샘플 2-3 내지 2-6의 경우 어쿠스틱 노이즈가 25 dB 미만으로 샘플 2-1 및 2-2에 비해 더 줄어드는 것을 알 수 있다.
따라서, 하부 커버층(113)의 내부에 더미 패턴(125)을 형성하고, 하부 커버층(113)의 두께(B)에 대한 더미 패턴(125)의 전체 두께(E)의 비를 0.3 이상으로 하는 경우 어쿠스틱 노이즈 개선에 더욱 효과적인 것을 알 수 있다.
적층 세라믹 커패시터의 회로 기판 실장 구조
도 5 및 도 6을 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은 적층 세라믹 커패시터(100)가 수평하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)을 포함한다.
이때, 적층 세라믹 커패시터(100)는 하부 커버층(113)이 하측에 배치되며 제1 및 제2 외부 전극(131, 132)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
위와 같이 적층 세라믹 커패시터(100)가 인쇄회로기판(210)에 실장된 상태에서 전압을 인가하면 어쿠스틱 노이즈가 발생할 수 있다.
이때, 제1 및 제2 전극 패드(221, 222)의 크기는 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)과 제1 및 제2 전극 패드(221, 222)를 연결하는 솔더링(230)의 양을 결정하는 지표가 될 수 있으며, 이러한 솔더링(230)의 양에 따라 어쿠스틱 노이즈의 크기가 조절될 수 있다.
도 7을 참조하면, 적층 세라믹 커패시터(100)가 인쇄회로기판(210)에 실장된 상태에서 적층 세라믹 커패시터(100)의 양 단부에 형성된 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 본체(110)는 두께 방향으로 팽창과 수축을 하게 되고, 제1 및 제2 외부 전극(131, 132)의 양 단부는 포아송 효과(Poisson effect)에 의해 세라믹 본체(110)의 두께 방향의 팽창과 수축과는 반대로 수축과 팽창을 하게 된다.
여기서, 액티브층(115)의 중심부는 제1 및 제2 외부 전극(131, 132)의 길이 방향의 양 단부에서 가장 최대로 팽창과 수축되는 부분으로 어쿠스틱 노이즈 발생의 원인이 되는 인자가 된다.
적층 세라믹 커패시터(100)의 길이 방향의 양 단면이 최대로 팽창되면, 솔더링(230)의 상부는 팽창에 의해 외부로 밀려나는 힘(①)이 생기고, 솔더링(230)의 하부는 팽창에 의해 외부로 밀려나는 힘에 의해 외부 전극으로 미는 수축되는 힘(②)이 생기게 된다.
따라서, 본 실시 형태에서와 같이, 전압이 인가되어 액티브층(115)의 중심부(CLA)에서 발생하는 변형율과 하부 커버층(113)에서의 발생하는 변형율의 차이에 의해 세라믹 본체(110)의 양 단면에 형성된 변곡점이 솔더링(230)의 높이 이하에서 형성되면 어쿠스틱 노이즈를 더 감소시킬 수 있게 된다.
또한, 제1 및 제2 더미 전극(123, 124)은 적층 세라믹 커패시터의 마진부의 전계가 길이 방향으로 인가되면 기존의 포아송 효과에 의한 제1 및 제2 외부 전극(131, 132)의 머리 부분의 길이 방향으로의 수축과는 반대 방향으로의 팽창이 발생하므로, 이러한 팽창 작용이 제1 및 제2 외부 전극(131, 132)의 수축 작용과 서로 상쇄되면서 제1 및 제2 외부 전극(131, 132)의 머리 부분에서 발생하는 진동을 감소시키고 결과적으로 어쿠스틱 노이즈를 더 저감시킬 수 있다.
적층 세라믹 커패시터의 포장체
도 8을 참조하면, 본 실시 형태에 따른 적층 칩 커패시터의 포장체(300)는 각각의 적층 세라믹 커패시터(100)가 수납되도록 적층 세라믹 커패시터(100)와 대응되는 형상으로 이루어진 복수의 수납부(311)가 형성된 포장 시트(310)를 포함할 수 있다.
이때, 각각의 적층 세라믹 커패시터(100)는 전자 부품 정렬 장치(420)에 의해 제1 및 제2 내부 전극(121, 122)이 수평하게 정렬된 상태를 유지하며, 이송 장치(420)를 이용하여 포장 시트(310)로 운반될 수 있다.
이렇게 운반된 적층 세라믹 커패시터(100)는 하부 커버층(113)이 수납부(311)의 저면(311a)을 향하도록 수납부(311)에 수납될 수 있다.
또한, 포장 시트(310)의 일면에는 각각의 적층 세라믹 커패시터(100)가 수납된 수납부(311)를 밀봉하도록 덮는 포장막(320)이 부착될 수 있다.
한편, 도 9를 참조하면, 이렇게 형성된 포장 시트(310)는 릴 타입으로 연속적으로 권선되어 형성될 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 ; 적층 세라믹 커패시터 110 ; 세라믹 본체
111 ; 유전체층 112 ; 상부 커버층
113 ; 하부 커버층 115 ; 액티브층
121, 122 ; 제1 및 제2 내부 전극 123, 124 ; 제1 및 제2 더미 전극
125 ; 더미 패턴 125a, 125b ; 제1 및 제2 더미 패턴
131, 132 ; 제1 및 제2 외부 전극
200 ; 실장 기판 210 ; 인쇄회로기판
221, 222 ; 제1 및 제2 전극 패드 230 ; 솔더링
300 ; 포장체 310 ; 포장 시트
311 ; 수납부 320 ; 포장막
410 ; 이송 장치 420 ; 전자 부품 정렬 장치

Claims (14)

  1. 복수의 유전체층이 적층된 세라믹 본체;
    상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층;
    상기 액티브층의 상부에 형성된 상부 커버층;
    상기 액티브층의 하부에 형성되며, 상기 상부 커버층에 비해 두꺼운 두께를 갖는 하부 커버층;
    상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극; 및
    상기 액티브층의 내부에서 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 연장되어 상기 제1 및 제2 내부 전극과 동일한 유전체층 상에 위치하며, 상기 제1 및 제2 외부 전극과 연결되지 않은 상기 제1 및 제2 내부 전극의 일단과 이격되게 배치되는 복수의 제1 및 제2 더미 전극; 을 포함하며,
    상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로 규정할 때,
    상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 상부 커버층의 두께(D)와 상기 하부 커버층의 두께(B) 사이의 비율, D/B는 0.021≤D/B≤0.425의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  3. 제1항에 있어서,
    상기 세라믹 본체의 두께의 1/2(A)에 대한 상기 하부 커버층의 두께(B)의 비율, B/A는 0.365≤B/A≤1.523의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  4. 제1항에 있어서,
    상기 하부 커버층의 두께(B)에 대한 상기 액티브층의 두께의 1/2(C)의 비율, C/B는 0.146≤C/B≤2.176의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  5. 제1항에 있어서,
    상기 하부 커버층에 더미 패턴이 포함되며, 상기 더미 패턴은 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 각각 연장되어 서로 대향되는 제1 및 제2 더미 패턴으로 이루어지는 것을 특징으로 하는 적층 세라믹 커패시터.
  6. 제5항에 있어서,
    상기 제1 및 제2 더미 패턴은 동일한 길이로 형성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  7. 제5항에 있어서,
    상기 더미 패턴의 전체 두께를 (E)로 규정할 때, 상기 하부 커버층의 두께(B)에 대한 상기 더미 패턴의 전체 두께(E)의 비율, 0.3≤E/B＜1의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  8. 제1항에 있어서,
    전압 인가시 상기 액티브층의 중심부에서 발생하는 변형율과 상기 하부 커버층에서 발생하는 변형율의 차이에 의해, 상기 세라믹 본체의 양 단면에 형성되는 변곡점이 상기 세라믹 본체의 두께의 중심부 이하에서 형성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  9. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터; 를 포함하며,
    상기 적층 세라믹 커패시터는, 복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층과, 상기 액티브층의 상부에 형성된 상부 커버층과, 상기 액티브층의 하부에 상기 상부 커버층에 비해 두껍게 형성되는 하부 커버층과, 상기 세라믹 본체의 양 단면에 형성되어 상기 제1 및 제2 내부 전극의 노출된 부분과 전기적으로 연결되고 상기 제1 및 제2 전극 패트와 솔더링으로 연결된 제1 및 제2 외부 전극과, 상기 액티브층의 내부에서 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 연장되어 상기 제1 및 제2 내부 전극과 동일한 유전체층 상에 위치하며, 상기 제1 및 제2 외부 전극과 연결되지 않은 상기 제1 및 제2 내부 전극의 일단과 이격되게 배치되는 복수의 제1 및 제2 더미 전극을 포함하며, 상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로 규정할 때, 상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 적층 세라믹 커패시터의 회로 기판 실장 구조.
  10. 제9항에 있어서,
    상기 하부 커버층에 더미 패턴이 포함되며, 상기 더미 패턴은 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 각각 연장되어 서로 대향되는 제1 및 제2 더미 패턴으로 이루어지는 것을 특징으로 하는 적층 세라믹 커패시터의 회로 기판 실장 구조.
  11. 제9항에 있어서,
    전압 인가시 상기 액티브층의 중심부에서 발생하는 변형율과 상기 하부 커버층에서 발생하는 변형율의 차이에 의해, 상기 세라믹 본체의 양 단면에 형성되는 변곡점이 상기 솔더링의 높이 이하에서 형성되는 것을 특징으로 하는 적층 세라믹 커패시터의 회로 기판 실장 구조.
  12. 복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 갖는 액티브층과, 상기 액티브층의 상부에 형성된 상부 커버층과, 상기 액티브층의 하부에 상기 상부 커버층에 비해 두껍게 형성되는 하부 커버층과, 상기 세라믹 본체의 양 단면에 형성되어 상기 제1 및 제2 내부 전극의 노출된 부분과 전기적으로 연결되는 제1 및 제2 외부 전극과, 상기 액티브층의 내부에서 상기 제1 및 제2 외부 전극으로부터 길이 방향의 내측으로 연장되어 상기 제1 및 제2 내부 전극과 동일한 유전체층 상에 위치하며, 상기 제1 및 제2 외부 전극과 연결되지 않은 상기 제1 및 제2 내부 전극의 일단과 이격되게 배치되는 복수의 제1 및 제2 더미 전극을 포함하며, 상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로 규정할 때, 상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 적어도 하나의 적층 세라믹 커패시터; 및
    상기 각각의 적층 세라믹 커패시터가 하부 커버층이 저면을 향하도록 수납되는 복수의 수납부가 형성된 포장 시트; 를 포함하는 적층 세라믹 커패시터의 포장체.
  13. 제12항에 있어서,
    상기 적층 세라믹 커패시터가 수납된 수납부를 밀봉하도록 상기 포장 시트의 일면에 부착된 포장막을 더 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 포장체.
  14. 제12항에 있어서,
    상기 포장 시트는 릴 타입으로 권선되어 형성된 것을 특징으로 하는 적층 세라믹 커패시터의 포장체.
KR1020120131644A 2012-11-20 2012-11-20 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체 KR101444540B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020120131644A KR101444540B1 (ko) 2012-11-20 2012-11-20 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
TW102103452A TWI488199B (zh) 2012-11-20 2013-01-30 多層式陶瓷電容器、具有多層式陶瓷電容器於其上的電路板的安裝結構、及用於多層式陶瓷電容器的包裝單元
JP2013022072A JP2014103371A (ja) 2012-11-20 2013-02-07 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
US13/764,131 US9099249B2 (en) 2012-11-20 2013-02-11 Multilayered ceramic capacitor, mounting structure of circuit board having multilayered ceramic capacitor thereon, and packing unit for multilayered ceramic capacitor
CN201310058253.XA CN103839677B (zh) 2012-11-20 2013-02-25 多层陶瓷电容器、具有该多层陶瓷电容器的电路板的安装结构以及用于该多层陶瓷电容器的封装单元
JP2016246383A JP6259061B2 (ja) 2012-11-20 2016-12-20 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
JP2017234974A JP6673573B2 (ja) 2012-11-20 2017-12-07 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120131644A KR101444540B1 (ko) 2012-11-20 2012-11-20 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체

Publications (2)

Publication Number Publication Date
KR20140064373A KR20140064373A (ko) 2014-05-28
KR101444540B1 true KR101444540B1 (ko) 2014-09-24

Family

ID=50726842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120131644A KR101444540B1 (ko) 2012-11-20 2012-11-20 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체

Country Status (5)

Country Link
US (1) US9099249B2 (ko)
JP (3) JP2014103371A (ko)
KR (1) KR101444540B1 (ko)
CN (1) CN103839677B (ko)
TW (1) TWI488199B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230100941A (ko) 2021-12-29 2023-07-06 주식회사 아모텍 세라믹 커패시터

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101630029B1 (ko) * 2014-03-07 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101630051B1 (ko) * 2014-07-29 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6361570B2 (ja) * 2015-05-11 2018-07-25 株式会社村田製作所 積層セラミックコンデンサの姿勢判別方法、積層セラミックコンデンサの姿勢判別装置、および積層セラミックコンデンサ連の製造方法
JP7019946B2 (ja) * 2016-12-05 2022-02-16 株式会社村田製作所 積層コンデンサ内蔵基板
KR102029529B1 (ko) * 2016-12-19 2019-10-07 삼성전기주식회사 적층 세라믹 커패시터
KR102426211B1 (ko) * 2017-10-02 2022-07-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102436222B1 (ko) * 2017-11-10 2022-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
JP6705567B2 (ja) 2017-11-30 2020-06-03 株式会社村田製作所 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
KR102427928B1 (ko) * 2017-12-15 2022-08-02 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2019161212A (ja) * 2018-03-09 2019-09-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
KR102500116B1 (ko) * 2018-04-19 2023-02-15 삼성전기주식회사 복합 전자부품
CN108831765B (zh) * 2018-07-18 2023-12-12 常州华威电子有限公司 一种铝电解电容器组立装配机
JP7437871B2 (ja) * 2018-08-23 2024-02-26 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102653215B1 (ko) * 2018-10-10 2024-04-01 삼성전기주식회사 적층 세라믹 전자부품
KR102586071B1 (ko) * 2018-10-31 2023-10-05 삼성전기주식회사 전자 부품
CN113316829B (zh) * 2019-01-28 2023-07-18 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20230091548A (ko) * 2021-12-16 2023-06-23 주식회사 아모텍 세라믹 커패시터
WO2024075691A1 (ja) * 2022-10-05 2024-04-11 太陽誘電株式会社 積層セラミック電子部品、包装体及び回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547591A (ja) * 1991-08-09 1993-02-26 Murata Mfg Co Ltd 積層セラミツク電子部品の製造方法
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH07329915A (ja) * 1994-06-10 1995-12-19 Rohm Co Ltd 電子部品の連続式テーピング装置
KR20110065625A (ko) * 2009-12-10 2011-06-16 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183913A (ja) * 1985-02-08 1986-08-16 株式会社村田製作所 積層コンデンサ
JPH01281717A (ja) * 1988-05-09 1989-11-13 Murata Mfg Co Ltd Ｃｒ複合部品
JP2874380B2 (ja) * 1991-03-28 1999-03-24 三菱マテリアル株式会社 チップ型積層セラミックコンデンサ
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2000243657A (ja) * 1999-02-18 2000-09-08 Nec Corp 積層チップコンデンサ
JP2000243647A (ja) * 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2002305127A (ja) * 2001-04-09 2002-10-18 Tdk Corp 積層セラミック電子部品およびその製造方法
US6587327B1 (en) * 2002-05-17 2003-07-01 Daniel Devoe Integrated broadband ceramic capacitor array
JP4501437B2 (ja) * 2004-01-27 2010-07-14 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
KR100674841B1 (ko) * 2005-01-20 2007-01-26 삼성전기주식회사 적층형 칩 커패시터
JP2007142342A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP4816648B2 (ja) * 2006-01-13 2011-11-16 株式会社村田製作所 積層コンデンサ
JP4302118B2 (ja) 2006-04-17 2009-07-22 株式会社東芝 不揮発性半導体記憶装置
JP4378371B2 (ja) * 2006-09-29 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
JP5375877B2 (ja) 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP2012253245A (ja) * 2011-06-03 2012-12-20 Tdk Corp 積層電子部品及び積層電子部品の製造方法
JP5884653B2 (ja) * 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5998724B2 (ja) * 2012-08-03 2016-09-28 Tdk株式会社 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547591A (ja) * 1991-08-09 1993-02-26 Murata Mfg Co Ltd 積層セラミツク電子部品の製造方法
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH07329915A (ja) * 1994-06-10 1995-12-19 Rohm Co Ltd 電子部品の連続式テーピング装置
KR20110065625A (ko) * 2009-12-10 2011-06-16 삼성전기주식회사 적층 세라믹 커패시터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230100941A (ko) 2021-12-29 2023-07-06 주식회사 아모텍 세라믹 커패시터

Also Published As

Publication number Publication date
CN103839677A (zh) 2014-06-04
JP6673573B2 (ja) 2020-03-25
US20140138136A1 (en) 2014-05-22
JP2017076813A (ja) 2017-04-20
KR20140064373A (ko) 2014-05-28
JP2018085517A (ja) 2018-05-31
JP2014103371A (ja) 2014-06-05
TWI488199B (zh) 2015-06-11
CN103839677B (zh) 2016-12-28
US9099249B2 (en) 2015-08-04
TW201421501A (zh) 2014-06-01
JP6259061B2 (ja) 2018-01-10

Similar Documents

Publication Publication Date Title
KR101444540B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101452048B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101452049B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101412940B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101462746B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101309326B1 (ko) 적층 칩 전자부품, 그 실장 기판 및 포장체
JP6147592B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
KR101499723B1 (ko) 적층 세라믹 커패시터의 실장 기판
KR20150011263A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101452057B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP5718389B2 (ja) 積層セラミックキャパシタ及びその実装基板
JP2014120751A (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板
KR20140071043A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101376843B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조
KR101452065B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
US20140368967A1 (en) Multilayer ceramic capacitor and board having the same mounted thereon
KR20190072317A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2014130994A (ja) 積層セラミックキャパシター及びその実装基板
KR101462759B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20150069889A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6