JP2000243657A - 積層チップコンデンサ - Google Patents

積層チップコンデンサ

Info

Publication number
JP2000243657A
JP2000243657A JP11040488A JP4048899A JP2000243657A JP 2000243657 A JP2000243657 A JP 2000243657A JP 11040488 A JP11040488 A JP 11040488A JP 4048899 A JP4048899 A JP 4048899A JP 2000243657 A JP2000243657 A JP 2000243657A
Authority
JP
Japan
Prior art keywords
common electrode
parallel
dielectric
capacitance
internal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11040488A
Other languages
English (en)
Inventor
Kazufumi Takahashi
和史 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11040488A priority Critical patent/JP2000243657A/ja
Publication of JP2000243657A publication Critical patent/JP2000243657A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 本発明は、広い周波数範囲に渡って良好な伝
達特性を得ることができる積層チップコンデンサを提供
することを課題とする。 【解決手段】 誘電体部３は、所定の誘電率を有する第
１誘電体４と第１誘電体４に比べて高い誘電率を有する
第２誘電体５で上下に２分された構造を有し第１共通電
極１に接続されている一部の平行積層用内部電極と第２
共通電極２に接続されている一部の平行積層用内部電極
が第１誘電体４を挟み込んだ小容量側キャパシタンス１
３と第１共通電極１に接続される残りの平行積層用内部
電極と第２共通電極２に接続される残りの平行積層用内
部電極が入れ子状に第２誘電体５を挟み込んだ大容量側
キャパシタンス１４とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、積層チップコンデ
ンサ技術に係り、特に広い周波数範囲に渡って良好な伝
達特性を得ることができる積層チップコンデンサに属す
る。
【０００２】
【従来の技術】光ファイバー通信に代表される高速光通
信技術が急速に進展する近年、大容量光通信用のデバイ
ス等の低ノイズ化や広帯域化が重要なテーマとなってい
る。このような大容量光通信用のデバイス等の信号伝送
方式では、直流成分をカットするための直流遮断用コン
デンサが入力側に設けられている。大容量光通信用のデ
バイスの広帯域化の観点から直流遮断用コンデンサは広
い周波数範囲に渡って良好な伝達特性を得ることが要求
されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
コンデンサでは、大容量光通信用のデバイス等の信号伝
送方式における直流遮断用にコンデンサを設けた場合、
直流遮断用コンデンサの静電容量と寄生インダクタンス
により制限された周波数範囲の伝達特性しか実現できな
いという問題点があった。このため、コンデンサの周波
数特性に起因して大容量光通信用のデバイス等の周波数
帯域の信号伝達特性の劣化が生じるという問題点があっ
た。このため、大容量のデータ信号伝送のためには極め
て広い帯域で良好な伝達特性を取り得るコンデンサが必
要であった。本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、広い周波数範囲に
渡って良好な伝達特性を得ることができる積層チップコ
ンデンサを提供する点にある。
【０００４】
【課題を解決するための手段】本発明の請求項１に記載
の要旨は、広い周波数範囲に渡って良好な伝達特性を得
ることができる積層チップコンデンサであって、外部端
子としての第１共通電極及び第２共通電極と、前記第１
共通電極と前記第２共通電極との間を絶縁する誘電体部
とを備え、前記第１共通電極には所定数の平行積層用内
部電極を並列に接続するとともに、前記第２共通電極に
は所定数の平行積層用内部電極を並列に接続し、前記誘
電体部は、誘電率の異なる第１誘電体と第２誘電体で上
下に２分された構造を有し当該第１共通電極に接続され
ている一部の前記平行積層用内部電極と当該第２共通電
極に接続されている一部の前記平行積層用内部電極が当
該第１誘電体を挟み込んだ状態で形成される第１キャパ
シタンスと当該第１共通電極に接続される残りの前記平
行積層用内部電極と当該第２共通電極に接続される残り
の前記平行積層用内部電極が入れ子状に当該第２誘電体
を挟み込んだ状態で形成される第２キャパシタンスとを
有することを特徴とする積層チップコンデンサに存す
る。また本発明の請求項２に記載の要旨は、広い周波数
範囲に渡って良好な伝達特性を得ることができる積層チ
ップコンデンサであって、外部端子としての第１共通電
極及び第２共通電極と、前記第１共通電極と前記第２共
通電極との間を絶縁する誘電体部とを備え、前記第１共
通電極には所定数の平行積層用内部電極を並列に接続す
るとともに、前記第２共通電極には所定数の平行積層用
内部電極を並列に接続し、前記誘電体部は、誘電率の異
なる第１誘電体と第２誘電体を上下に重層した構造を有
し当該第１共通電極に接続されている一部の前記平行積
層用内部電極と当該第２共通電極に接続されている一部
の前記平行積層用内部電極が当該第１誘電体を挟持した
状態で形成される第１キャパシタンスと当該第１共通電
極に接続される残りの前記平行積層用内部電極と当該第
２共通電極に接続される残りの前記平行積層用内部電極
が入れ子状に当該第２誘電体を挟持した状態で形成され
る第２キャパシタンスとを有することを特徴とする積層
チップコンデンサに存する。また本発明の請求項３に記
載の要旨は、前記第１キャパシタンスは前記第２キャパ
シタンスと異なる静電容量を有し、対向する前記平行積
層用内部電極の電極面積を小さくする設定、または当該
平行積層用内部電極間の距離を大きくする設定の少なく
ともいずれかが施されていることを特徴とする請求項１
または２に記載の積層チップコンデンサに存する。また
本発明の請求項４に記載の要旨は、広い周波数範囲に渡
って良好な伝達特性を得ることができる積層チップコン
デンサであって、外部端子としての第１共通電極及び第
２共通電極と、前記第１共通電極と前記第２共通電極と
の間を絶縁する誘電体部とを備え、前記第１共通電極に
は所定数の平行積層用内部電極を並列に接続するととも
に、前記第２共通電極には所定数の平行積層用内部電極
を並列に接続し、前記誘電体部は、所定の誘電率を有す
る第１誘電体と当該第１誘電体に比べて高い誘電率を有
する第２誘電体で上下に２分された構造を有し当該第１
共通電極に接続されている一部の前記平行積層用内部電
極と当該第２共通電極に接続されている一部の前記平行
積層用内部電極が当該第１誘電体を挟み込んだ状態で形
成される小容量側キャパシタンスと当該第１共通電極に
接続される残りの前記平行積層用内部電極と当該第２共
通電極に接続される残りの前記平行積層用内部電極が入
れ子状に当該第２誘電体を挟み込んだ状態で形成される
大容量側キャパシタンスとを有することを特徴とする積
層チップコンデンサに存する。また本発明の請求項５に
記載の要旨は、広い周波数範囲に渡って良好な伝達特性
を得ることができる積層チップコンデンサであって、外
部端子としての第１共通電極及び第２共通電極と、前記
第１共通電極と前記第２共通電極との間を絶縁する誘電
体部とを備え、前記第１共通電極には所定数の平行積層
用内部電極を並列に接続するとともに、前記第２共通電
極には所定数の平行積層用内部電極を並列に接続し、前
記誘電体部は、所定の誘電率を有する第１誘電体と当該
第１誘電体に比べて高い誘電率を有する第２誘電体を上
下に重層した構造を有し当該第１共通電極に接続されて
いる一部の前記平行積層用内部電極と当該第２共通電極
に接続されている一部の前記平行積層用内部電極が当該
第１誘電体を挟持した状態で形成される小容量側キャパ
シタンスと当該第１共通電極に接続される残りの前記平
行積層用内部電極と当該第２共通電極に接続される残り
の前記平行積層用内部電極が入れ子状に当該第２誘電体
を挟持した状態で形成される大容量側キャパシタンスと
を有することを特徴とする積層チップコンデンサに存す
る。また本発明の請求項６に記載の要旨は、前記小容量
側キャパシタンスは前記大容量側キャパシタンスに比べ
て小さな容量を有し、前記第１誘電体の誘電率を前記第
２誘電体の誘電率よりも低くする設定、対向する前記平
行積層用内部電極の電極面積を小さくする設定、または
当該平行積層用内部電極間の距離を大きくする設定の少
なくともいずれかが施されていることを特徴とする請求
項４または５に記載の積層チップコンデンサに存する。
また本発明の請求項７に記載の要旨は、広い周波数範囲
に渡って良好な伝達特性を得ることができる積層チップ
コンデンサであって、外部端子としての第１共通電極及
び第２共通電極と、前記第１共通電極と前記第２共通電
極との間を絶縁する誘電体部とを備え、前記第１共通電
極には所定数の平行積層用内部電極を並列に接続すると
ともに、前記第２共通電極には所定数の平行積層用内部
電極を並列に接続し、前記誘電体部は、所定の誘電率を
備えた第３誘電体を有し当該第１共通電極に接続されて
いる一部の前記平行積層用内部電極と当該第２共通電極
に接続されている一部の前記平行積層用内部電極が前記
第３誘電体を挟み込んだ状態で形成される第１キャパシ
タンスと当該第１共通電極に接続される残りの前記平行
積層用内部電極と当該第２共通電極に接続される残りの
前記平行積層用内部電極が入れ子状に前記第３誘電体を
挟み込んだ状態で形成される第２キャパシタンスとを有
することを特徴とする積層チップコンデンサに存する。
また本発明の請求項８に記載の要旨は、広い周波数範囲
に渡って良好な伝達特性を得ることができる積層チップ
コンデンサであって、外部端子としての第１共通電極及
び第２共通電極と、前記第１共通電極と前記第２共通電
極との間を絶縁する誘電体部とを備え、前記第１共通電
極には所定数の平行積層用内部電極を並列に接続すると
ともに、前記第２共通電極には所定数の平行積層用内部
電極を並列に接続し、前記誘電体部は、所定の誘電率を
備えた第３誘電体を有し当該第１共通電極に接続されて
いる一部の前記平行積層用内部電極と当該第２共通電極
に接続されている一部の前記平行積層用内部電極が前記
第３誘電体を挟持した状態で形成される第１キャパシタ
ンスと当該第１共通電極に接続される残りの前記平行積
層用内部電極と当該第２共通電極に接続される残りの前
記平行積層用内部電極が入れ子状に前記第３誘電体を挟
持した状態で形成される第２キャパシタンスとを有する
ことを特徴とする積層チップコンデンサに存する。また
本発明の請求項９に記載の要旨は、前記第１キャパシタ
ンスは前記第２キャパシタンスと異なる静電容量を有
し、対向する前記平行積層用内部電極の電極面積を小さ
くする設定、または当該平行積層用内部電極間の距離を
大きくする設定の少なくともいずれかが施されているこ
とを特徴とする請求項７または８に記載の積層チップコ
ンデンサに存する。また本発明の請求項１０に記載の要
旨は、広い周波数範囲に渡って良好な伝達特性を得るこ
とができる積層チップコンデンサであって、外部端子と
しての第１共通電極及び第２共通電極と、前記第１共通
電極と前記第２共通電極との間を絶縁する誘電体部とを
備え、前記第１共通電極には所定数の平行積層用内部電
極を並列に接続するとともに、前記第２共通電極には所
定数の平行積層用内部電極を並列に接続し、前記誘電体
部は、所定の誘電率を備えた第３誘電体を有し当該第１
共通電極に接続されている一部の前記平行積層用内部電
極と当該第２共通電極に接続されている一部の前記平行
積層用内部電極が前記第３誘電体を挟み込んだ状態で形
成される小容量側キャパシタンスと当該第１共通電極に
接続される残りの前記平行積層用内部電極と当該第２共
通電極に接続される残りの前記平行積層用内部電極が入
れ子状に前記第３誘電体を挟み込んだ状態で形成される
大容量側キャパシタンスとを有することを特徴とする積
層チップコンデンサに存する。また本発明の請求項１１
に記載の要旨は、広い周波数範囲に渡って良好な伝達特
性を得ることができる積層チップコンデンサであって、
外部端子としての第１共通電極及び第２共通電極と、前
記第１共通電極と前記第２共通電極との間を絶縁する誘
電体部とを備え、前記第１共通電極には所定数の平行積
層用内部電極を並列に接続するとともに、前記第２共通
電極には所定数の平行積層用内部電極を並列に接続し、
前記誘電体部は、所定の誘電率を備えた第３誘電体を有
し当該第１共通電極に接続されている一部の前記平行積
層用内部電極と当該第２共通電極に接続されている一部
の前記平行積層用内部電極が前記第３誘電体を挟持した
状態で形成される小容量側キャパシタンスと当該第１共
通電極に接続される残りの前記平行積層用内部電極と当
該第２共通電極に接続される残りの前記平行積層用内部
電極が入れ子状に前記第３誘電体を挟持した状態で形成
される大容量側キャパシタンスとを有することを特徴と
する積層チップコンデンサに存する。また本発明の請求
項１１に記載の要旨は、前記小容量側キャパシタンスは
前記大容量側キャパシタンスに比べて小さな容量を有
し、対向する前記平行積層用内部電極の電極面積を小さ
くする設定、または当該平行積層用内部電極間の距離を
大きくする設定の少なくともいずれかが施されているこ
とを特徴とする請求項１０または１１に記載の積層チッ
プコンデンサに存する。
【０００５】
【発明の実施の形態】以下に示す各実施形態の特徴は、
複数の異なる誘電体（第１誘電体、及び第２誘電体）と
異なる平行積層用内部電極間隔の組み合わせを用いて、
大容量を得られる大容量側キャパシタンスと小容量を得
られる小容量側キャパシタンスとを分けて形成した点に
ある。これにより、極めて広い周波数範囲に渡って低イ
ンピーダンス特性を維持できる積層チップコンデンサを
得ることができる。このような積層チップコンデンサ
は、特に表面実装型積層セラミックチップコンデンサに
好適である。以下、本発明の実施の形態を図面に基づい
て詳細に説明する。
【０００６】（第１実施形態）図１は本発明にかかる積
層チップコンデンサの第１実施形態を説明するための素
子斜視図である。本実施形態の積層チップコンデンサ
は、表面実装型積層セラミックチップコンデンサの形状
を有し、第１共通電極１、第２共通電極２、第１共通電
極１−第２共通電極２間を絶縁する誘電体部３を備えて
いる。
【０００７】図２は図１の積層チップコンデンサの素子
断面図である。図２を参照すると、誘電体部３は上下に
第１誘電体４と第２誘電体５に２分されている。小容量
側キャパシタンス１３は、大容量側キャパシタンス１４
に比べて絶縁物の誘電率を低く、対向する電極面積を小
さく、電極間の距離を大きく設定されている。このた
め、小容量側キャパシタンス１３の静電容量は、大容量
側キャパシタンス１４の静電容量に比べて小さくなる。
【０００８】第１誘電体４は第２誘電体５と比べて低い
誘電率を有する。第１共通電極１と第２共通電極２は互
いに絶縁され、第１共通電極１には平行積層用内部電極
６，…，９が、第２共通電極２には平行積層用内部電極
１０，…，１２が、それぞれ接続されている。平行積層
用内部電極６と平行積層用内部電極１０は第１誘電体４
を挟み込んだ状態で小容量側キャパシタンス１３を形成
する。一方、平行積層用内部電極７，…，９と平行積層
用内部電極１０，…，１２とは、入れ子状に第２誘電体
５を挟み込んだ状態で大容量側キャパシタンス１４を形
成する。
【０００９】次に、小容量側キャパシタンス１３と大容
量側キャパシタンス１４がそれぞれ小容量、大容量とな
る理由を説明する。そもそもキャパシタンスは絶縁され
た２枚の平行電極間に形成されるが、その静電容量の大
きさは電極間の絶縁物の誘電率と電極の面積に比例し、
距離に反比例する。前述したように、小容量側キャパシ
タンス１３は、大容量側キャパシタンス１４に比べて絶
縁物の誘電率が低く、対向する電極面積が小さく、電極
間の距離が大きく設定されているため、その静電容量を
小さくできる。
【００１０】図３は図１の積層チップコンデンサの等価
回路である。本実施形態の積層チップコンデンサの等価
回路は、小容量側キャパシタンス（Ｃ1）１３と第１寄
生インダクタンス（Ｌ1）１５とが直列に接続された回
路と、大容量側キャパシタンス（Ｃ2）１４と第２寄生
インダクタンス（Ｌ2）１６とが直列に接続された回路
とが並列に接続されて構成されている。ここで、第１寄
生インダクタンス（Ｌ1）１５、第２寄生インダクタン
ス（Ｌ2）１６は、第１共通電極１及び／または第２共
通電極２や、平行積層用内部電極６，…，１２の誘導成
分に主因して発生する。本実施形態の積層チップコンデ
ンサの等価回路では、平行積層用内部電極数が多い第２
寄生インダクタンス（Ｌ2）１６の方が第１寄生インダ
クタンス（Ｌ1）１５よりも大きくなる。
【００１１】図４は図１の積層チップコンデンサを直列
接続したときの５０Ω系での伝達特性を表すグラフであ
る。横軸は周波数（目盛りはｌｏｇ）、縦軸は伝達特性
（単位は［ｄＢ］）である。同グラフに小容量側キャパ
シタンス（Ｃ1）１３のみの伝達特性を図中の曲線１８
（二点鎖線）、大容量側キャパシタンス（Ｃ2）１４の
みを積層チップコンデンサで形成したときの伝達特性を
図中の曲線１９（破線）でそれぞれ示す。図４を参照す
ると、１７は図１の積層チップコンデンサの伝達曲線、
１８は小容量側キャパシタンス（Ｃ1）１３単独の伝達
曲線、１９は大容量側キャパシタンス（Ｃ2）１４単独
の伝達曲線を表している。
【００１２】小容量側キャパシタンス（Ｃ1）１３単独
では、第１寄生インダクタンス（Ｌ1）１５が小さいの
で周波数が高い（グラフの右方向）ところまで伝達特性
が伸びているが、容量が小さいので周波数が低い方（グ
ラフの左方向）は伝達特性が落ちてしまうという特性を
示す（小容量側キャパシタンス（Ｃ1）１３単独の伝達
曲線１８参照）。一方、大容量側キャパシタンス（Ｃ
2）１４単独では、周波数が低い方でも伝達特性は落ち
ないが、第２寄生インダクタンス（Ｌ2）１６が大きい
ために周波数が高い方で伝達特性が落ちてしまうという
特性を示す（大容量側キャパシタンス（Ｃ2）１４単独
の伝達曲線１９参照）。
【００１３】これに対して本実施形態の積層チップコン
デンサは、小容量側キャパシタンス（Ｃ1）１３が高イ
ンピーダンスとなる低周波数領域では大容量側キャパシ
タンス（Ｃ2）１４が低インピーダンスになる一方で、
高周波数領域では小容量側キャパシタンス（Ｃ1）１３
が低インピーダンスになるため、広い周波数範囲に渡っ
て良好な伝達特性を得ることができるといった効果を奏
する（積層チップコンデンサの伝達曲線１７参照）。
【００１４】図５は図１の積層チップコンデンサの実装
状態を説明するための素子断面図である。図５に示すよ
うに、本実施形態の積層チップコンデンサの小容量側キ
ャパシタンス（Ｃ1）１３を下側に向け半田フィレット
２３で回路基板２０上に実装すると、回路基板２０上の
パッド２１，２２から見た場合の第１寄生インダクタン
ス（Ｌ1）１５（同図には示さない）をより小さく抑え
ることができ、効果的である。なお、本実施形態の積層
チップコンデンサの大容量側キャパシタンス（Ｃ2）１
４を下側に向け半田フィレット２３で回路基板２０上に
実装した場合も同様に、回路基板２０上のパッド２１，
２２から見た場合の第１寄生インダクタンス（Ｌ1）１
５（同図には示さない）をより小さく抑えることができ
るといった効果を奏する。
【００１５】（第２実施形態）図６は本発明にかかる積
層チップコンデンサの第２実施形態を説明するための素
子断面図である。なお、第１実施形態において既に記述
したものと同一の部分については、同一符号を付し、重
複した説明は省略する。
【００１６】図６を参照すると、本実施形態の積層チッ
プコンデンサは、小容量側キャパシタンス（Ｃ1）１３
と大容量側キャパシタンス（Ｃ2）１４とを同一の第３
誘電体２４で形成している点に特徴を有している。小容
量側キャパシタンス（Ｃ1）１３と大容量側キャパシタ
ンス（Ｃ2）１４には絶縁物の誘電率には差異がない
が、平行積層用内部電極６，…，１２の面積、平行積層
用内部電極６，…，１２間の距離に差異があるため、小
容量側キャパシタンス（Ｃ1）１３のキャパシタンス及
び大容量側キャパシタンス（Ｃ2）１４の静電容量を所
望の値に設定することができるといった効果を奏する。
【００１７】（第３実施形態）図７は本発明にかかる積
層チップコンデンサの第３実施形態を説明するための素
子断面図である。なお、第１実施形態または第２実施形
態において既に記述したものと同一の部分については、
同一符号を付し、重複した説明は省略する。
【００１８】図７を参照すると、誘電体部３は上下に第
１誘電体４と第２誘電体５に２分されている。第１誘電
体４は第２誘電体５と比べ、低い誘電率を有する。第１
共通電極１と第２共通電極２は互いに絶縁され、第１共
通電極１には平行積層用内部電極２５，…，３０が、第
２共通電極２には平行積層用内部電極３１，…，３５
が、それぞれ接続されている。平行積層用内部電極２
５，…，２７と、平行積層用内部電極３１，…，３３と
は、入れ子状に第１誘電体４を挟み込んだ状態で小容量
側キャパシタンス（Ｃ1）１３を形成する。一方、平行
積層用内部電極２８，…，３０と、平行積層用内部電極
３３，…，３５とは、入れ子状に第２誘電体５を挟み込
んだ状態で大容量側キャパシタンス（Ｃ2）１４を形成
する。本実施形態では図６の第２実施形態と逆に、平行
積層用内部電極２５，…，３５の面積、平行積層用内部
電極２５，…，３５間の距離を同一に設定し、第１誘電
体４と第２誘電体５の誘電率を制御することで、小容量
側キャパシタンス（Ｃ1）１３のキャパシタンスと大容
量側キャパシタンス（Ｃ2）１４の静電容量静電容量に
大小を付けることができるといった効果を奏する。
【００１９】なお、本発明が上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また上記構成部
材の数、位置、形状等は上記実施の形態に限定されず、
本発明を実施する上で好適な数、位置、形状等にするこ
とができる。また、各図において、同一構成要素には同
一符号を付している。
【００２０】
【発明の効果】本発明は以上のように構成されているの
で、極めて広い周波数範囲に渡って低インピーダンス特
性を維持できる積層チップコンデンサを得ることができ
る。また寄生インダクタンスの低減化を図ることができ
る。
【図面の簡単な説明】
【図１】本発明にかかる積層チップコンデンサの第１実
施形態を説明するための素子斜視図である。
【図２】図１の積層チップコンデンサの素子断面図であ
る。
【図３】図１の積層チップコンデンサの等価回路であ
る。
【図４】図１の積層チップコンデンサを直列接続したと
きの５０Ω系での伝達特性を表すグラフである。
【図５】図１の積層チップコンデンサの実装状態を説明
するための素子断面図である。
【図６】本発明にかかる積層チップコンデンサの第２実
施形態を説明するための素子断面図である。
【図７】本発明にかかる積層チップコンデンサの第３実
施形態を説明するための素子断面図である。
【符号の説明】
１…第１共通電極 ２…第２共通電極 ３…誘電体部 ４…第１誘電体 ５…第２誘電体 ６，…，１２，２５，…，３５…平行積層用内部電極 １３…小容量側キャパシタンス（Ｃ1、第１キャパシタ
ンス） １４…大容量側キャパシタンス（Ｃ2、第２キャパシタ
ンス） １５…第１寄生インダクタンス（Ｌ1） １６…第２寄生インダクタンス（Ｌ2） １７…本発明の積層チップコンデンサの伝達曲線 １８…小容量側キャパシタンス（Ｃ1）単独の伝達曲線 １９…大容量側キャパシタンス（Ｃ2）単独の伝達曲線 ２０…回路基板 ２１，２２…パッド ２３…半田フィレット ２４…第３誘電体 ２５〜３５…平行積層用内部電極

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 広い周波数範囲に渡って良好な伝達特性
    を得ることができる積層チップコンデンサであって、 外部端子としての第１共通電極及び第２共通電極と、 前記第１共通電極と前記第２共通電極との間を絶縁する
    誘電体部とを備え、 前記第１共通電極には所定数の平行積層用内部電極を並
    列に接続するとともに、前記第２共通電極には所定数の
    平行積層用内部電極を並列に接続し、 前記誘電体部は、誘電率の異なる第１誘電体と第２誘電
    体で上下に２分された構造を有し当該第１共通電極に接
    続されている一部の前記平行積層用内部電極と当該第２
    共通電極に接続されている一部の前記平行積層用内部電
    極が当該第１誘電体を挟み込んだ状態で形成される第１
    キャパシタンスと当該第１共通電極に接続される残りの
    前記平行積層用内部電極と当該第２共通電極に接続され
    る残りの前記平行積層用内部電極が入れ子状に当該第２
    誘電体を挟み込んだ状態で形成される第２キャパシタン
    スとを有することを特徴とする積層チップコンデンサ。
  2. 【請求項２】 広い周波数範囲に渡って良好な伝達特性
    を得ることができる積層チップコンデンサであって、 外部端子としての第１共通電極及び第２共通電極と、 前記第１共通電極と前記第２共通電極との間を絶縁する
    誘電体部とを備え、 前記第１共通電極には所定数の平行積層用内部電極を並
    列に接続するとともに、前記第２共通電極には所定数の
    平行積層用内部電極を並列に接続し、 前記誘電体部は、誘電率の異なる第１誘電体と第２誘電
    体を上下に重層した構造を有し当該第１共通電極に接続
    されている一部の前記平行積層用内部電極と当該第２共
    通電極に接続されている一部の前記平行積層用内部電極
    が当該第１誘電体を挟持した状態で形成される第１キャ
    パシタンスと当該第１共通電極に接続される残りの前記
    平行積層用内部電極と当該第２共通電極に接続される残
    りの前記平行積層用内部電極が入れ子状に当該第２誘電
    体を挟持した状態で形成される第２キャパシタンスとを
    有することを特徴とする積層チップコンデンサ。
  3. 【請求項３】 前記第１キャパシタンスは前記第２キャ
    パシタンスと異なる静電容量を有し、対向する前記平行
    積層用内部電極の電極面積を小さくする設定、または当
    該平行積層用内部電極間の距離を大きくする設定の少な
    くともいずれかが施されていることを特徴とする請求項
    １または２に記載の積層チップコンデンサ。
  4. 【請求項４】 広い周波数範囲に渡って良好な伝達特性
    を得ることができる積層チップコンデンサであって、 外部端子としての第１共通電極及び第２共通電極と、 前記第１共通電極と前記第２共通電極との間を絶縁する
    誘電体部とを備え、 前記第１共通電極には所定数の平行積層用内部電極を並
    列に接続するとともに、前記第２共通電極には所定数の
    平行積層用内部電極を並列に接続し、 前記誘電体部は、所定の誘電率を有する第１誘電体と当
    該第１誘電体に比べて高い誘電率を有する第２誘電体で
    上下に２分された構造を有し当該第１共通電極に接続さ
    れている一部の前記平行積層用内部電極と当該第２共通
    電極に接続されている一部の前記平行積層用内部電極が
    当該第１誘電体を挟み込んだ状態で形成される小容量側
    キャパシタンスと当該第１共通電極に接続される残りの
    前記平行積層用内部電極と当該第２共通電極に接続され
    る残りの前記平行積層用内部電極が入れ子状に当該第２
    誘電体を挟み込んだ状態で形成される大容量側キャパシ
    タンスとを有することを特徴とする積層チップコンデン
    サ。
  5. 【請求項５】 広い周波数範囲に渡って良好な伝達特性
    を得ることができる積層チップコンデンサであって、 外部端子としての第１共通電極及び第２共通電極と、 前記第１共通電極と前記第２共通電極との間を絶縁する
    誘電体部とを備え、 前記第１共通電極には所定数の平行積層用内部電極を並
    列に接続するとともに、前記第２共通電極には所定数の
    平行積層用内部電極を並列に接続し、 前記誘電体部は、所定の誘電率を有する第１誘電体と当
    該第１誘電体に比べて高い誘電率を有する第２誘電体を
    上下に重層した構造を有し当該第１共通電極に接続され
    ている一部の前記平行積層用内部電極と当該第２共通電
    極に接続されている一部の前記平行積層用内部電極が当
    該第１誘電体を挟持した状態で形成される小容量側キャ
    パシタンスと当該第１共通電極に接続される残りの前記
    平行積層用内部電極と当該第２共通電極に接続される残
    りの前記平行積層用内部電極が入れ子状に当該第２誘電
    体を挟持した状態で形成される大容量側キャパシタンス
    とを有することを特徴とする積層チップコンデンサ。
  6. 【請求項６】 前記小容量側キャパシタンスは前記大容
    量側キャパシタンスに比べて小さな容量を有し、前記第
    １誘電体の誘電率を前記第２誘電体の誘電率よりも低く
    する設定、対向する前記平行積層用内部電極の電極面積
    を小さくする設定、または当該平行積層用内部電極間の
    距離を大きくする設定の少なくともいずれかが施されて
    いることを特徴とする請求項４または５に記載の積層チ
    ップコンデンサ。
  7. 【請求項７】 広い周波数範囲に渡って良好な伝達特性
    を得ることができる積層チップコンデンサであって、 外部端子としての第１共通電極及び第２共通電極と、 前記第１共通電極と前記第２共通電極との間を絶縁する
    誘電体部とを備え、 前記第１共通電極には所定数の平行積層用内部電極を並
    列に接続するとともに、前記第２共通電極には所定数の
    平行積層用内部電極を並列に接続し、 前記誘電体部は、所定の誘電率を備えた第３誘電体を有
    し当該第１共通電極に接続されている一部の前記平行積
    層用内部電極と当該第２共通電極に接続されている一部
    の前記平行積層用内部電極が前記第３誘電体を挟み込ん
    だ状態で形成される第１キャパシタンスと当該第１共通
    電極に接続される残りの前記平行積層用内部電極と当該
    第２共通電極に接続される残りの前記平行積層用内部電
    極が入れ子状に前記第３誘電体を挟み込んだ状態で形成
    される第２キャパシタンスとを有することを特徴とする
    積層チップコンデンサ。
  8. 【請求項８】 広い周波数範囲に渡って良好な伝達特性
    を得ることができる積層チップコンデンサであって、 外部端子としての第１共通電極及び第２共通電極と、 前記第１共通電極と前記第２共通電極との間を絶縁する
    誘電体部とを備え、 前記第１共通電極には所定数の平行積層用内部電極を並
    列に接続するとともに、前記第２共通電極には所定数の
    平行積層用内部電極を並列に接続し、 前記誘電体部は、所定の誘電率を備えた第３誘電体を有
    し当該第１共通電極に接続されている一部の前記平行積
    層用内部電極と当該第２共通電極に接続されている一部
    の前記平行積層用内部電極が前記第３誘電体を挟持した
    状態で形成される第１キャパシタンスと当該第１共通電
    極に接続される残りの前記平行積層用内部電極と当該第
    ２共通電極に接続される残りの前記平行積層用内部電極
    が入れ子状に前記第３誘電体を挟持した状態で形成され
    る第２キャパシタンスとを有することを特徴とする積層
    チップコンデンサ。
  9. 【請求項９】 前記第１キャパシタンスは前記第２キャ
    パシタンスと異なる静電容量を有し、対向する前記平行
    積層用内部電極の電極面積を小さくする設定、または当
    該平行積層用内部電極間の距離を大きくする設定の少な
    くともいずれかが施されていることを特徴とする請求項
    ７または８に記載の積層チップコンデンサ。
  10. 【請求項１０】 広い周波数範囲に渡って良好な伝達特
    性を得ることができる積層チップコンデンサであって、 外部端子としての第１共通電極及び第２共通電極と、 前記第１共通電極と前記第２共通電極との間を絶縁する
    誘電体部とを備え、 前記第１共通電極には所定数の平行積層用内部電極を並
    列に接続するとともに、前記第２共通電極には所定数の
    平行積層用内部電極を並列に接続し、 前記誘電体部は、所定の誘電率を備えた第３誘電体を有
    し当該第１共通電極に接続されている一部の前記平行積
    層用内部電極と当該第２共通電極に接続されている一部
    の前記平行積層用内部電極が前記第３誘電体を挟み込ん
    だ状態で形成される小容量側キャパシタンスと当該第１
    共通電極に接続される残りの前記平行積層用内部電極と
    当該第２共通電極に接続される残りの前記平行積層用内
    部電極が入れ子状に前記第３誘電体を挟み込んだ状態で
    形成される大容量側キャパシタンスとを有することを特
    徴とする積層チップコンデンサ。
  11. 【請求項１１】 広い周波数範囲に渡って良好な伝達特
    性を得ることができる積層チップコンデンサであって、 外部端子としての第１共通電極及び第２共通電極と、 前記第１共通電極と前記第２共通電極との間を絶縁する
    誘電体部とを備え、 前記第１共通電極には所定数の平行積層用内部電極を並
    列に接続するとともに、前記第２共通電極には所定数の
    平行積層用内部電極を並列に接続し、 前記誘電体部は、所定の誘電率を備えた第３誘電体を有
    し当該第１共通電極に接続されている一部の前記平行積
    層用内部電極と当該第２共通電極に接続されている一部
    の前記平行積層用内部電極が前記第３誘電体を挟持した
    状態で形成される小容量側キャパシタンスと当該第１共
    通電極に接続される残りの前記平行積層用内部電極と当
    該第２共通電極に接続される残りの前記平行積層用内部
    電極が入れ子状に前記第３誘電体を挟持した状態で形成
    される大容量側キャパシタンスとを有することを特徴と
    する積層チップコンデンサ。
  12. 【請求項１２】 前記小容量側キャパシタンスは前記大
    容量側キャパシタンスに比べて小さな容量を有し、対向
    する前記平行積層用内部電極の電極面積を小さくする設
    定、または当該平行積層用内部電極間の距離を大きくす
    る設定の少なくともいずれかが施されていることを特徴
    とする請求項１０または１１に記載の積層チップコンデ
    ンサ。
JP11040488A 1999-02-18 1999-02-18 積層チップコンデンサ Pending JP2000243657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11040488A JP2000243657A (ja) 1999-02-18 1999-02-18 積層チップコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11040488A JP2000243657A (ja) 1999-02-18 1999-02-18 積層チップコンデンサ

Publications (1)

Publication Number Publication Date
JP2000243657A true JP2000243657A (ja) 2000-09-08

Family

ID=12581984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11040488A Pending JP2000243657A (ja) 1999-02-18 1999-02-18 積層チップコンデンサ

Country Status (1)

Country Link
JP (1) JP2000243657A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967827B2 (en) 2003-11-14 2005-11-22 Murata Manufacturing Co., Ltd. Laminated capacitor
JP2009071106A (ja) * 2007-09-14 2009-04-02 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2012156193A (ja) * 2011-01-24 2012-08-16 Tdk Corp 積層コンデンサ
JP2013102241A (ja) * 2013-03-04 2013-05-23 Murata Mfg Co Ltd 積層セラミックコンデンサ
EP2827351A1 (en) * 2012-05-30 2015-01-21 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component and board for mounting the laminated component
US8947850B2 (en) 2011-08-10 2015-02-03 Tdk Corporation Multilayer capacitor
KR101514562B1 (ko) * 2013-11-06 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
EP2669914B1 (en) * 2012-05-30 2016-05-11 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same and packing unit thereof
JP2016187036A (ja) * 2016-06-02 2016-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP2017076813A (ja) * 2012-11-20 2017-04-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
CN109119247A (zh) * 2017-06-26 2019-01-01 太阳诱电株式会社 层叠陶瓷电容器

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967827B2 (en) 2003-11-14 2005-11-22 Murata Manufacturing Co., Ltd. Laminated capacitor
JP2009071106A (ja) * 2007-09-14 2009-04-02 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2012156193A (ja) * 2011-01-24 2012-08-16 Tdk Corp 積層コンデンサ
US8659872B2 (en) 2011-01-24 2014-02-25 Tdk Corporation Multilayer capacitor that includes a capacitor element body and at least four terminal units
US8947850B2 (en) 2011-08-10 2015-02-03 Tdk Corporation Multilayer capacitor
US9576728B2 (en) 2012-05-30 2017-02-21 Samsung Electro-Mechanics Co., Ltd. Laminated chip electronic component, board for mounting the same, and packing unit thereof
EP2827351A1 (en) * 2012-05-30 2015-01-21 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component and board for mounting the laminated component
US9099242B2 (en) 2012-05-30 2015-08-04 Samsung Electro-Mechanics Co., Ltd. Laminated chip electronic component, board for mounting the same, and packing unit thereof
EP2669914B1 (en) * 2012-05-30 2016-05-11 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same and packing unit thereof
JP2017076813A (ja) * 2012-11-20 2017-04-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
JP2013102241A (ja) * 2013-03-04 2013-05-23 Murata Mfg Co Ltd 積層セラミックコンデンサ
CN104637681A (zh) * 2013-11-06 2015-05-20 三星电机株式会社 多层陶瓷电子组件和具有该多层陶瓷电子组件的板
US9431176B2 (en) 2013-11-06 2016-08-30 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor having multi-layered active layers and board having the same
KR101514562B1 (ko) * 2013-11-06 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP2016187036A (ja) * 2016-06-02 2016-10-27 太陽誘電株式会社 積層セラミックコンデンサ
CN109119247A (zh) * 2017-06-26 2019-01-01 太阳诱电株式会社 层叠陶瓷电容器
KR20190001519A (ko) 2017-06-26 2019-01-04 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
US10546693B2 (en) 2017-06-26 2020-01-28 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
US20070279836A1 (en) Monolithic capacitor and mounting structure thereof
US20030147197A1 (en) Multilayer electronic part, multilayer antenna duplexer, and communication apparatus
US20070158105A1 (en) Multilayer wiring board capable of reducing noise over wide frequency band with simple structure
JP2004140183A (ja) 積層コンデンサ
JP4730424B2 (ja) 積層コンデンサ
JP5397482B2 (ja) 回路モジュール
JP2000243657A (ja) 積層チップコンデンサ
JP3211816B2 (ja) 複合部品
US8456256B2 (en) Electronic component and passive component
US11742821B2 (en) Multiplexer, filter, and communication module
JPH10215119A (ja) 電圧制御発振器
US20120001703A1 (en) Electronic component
JP2995073B2 (ja) 積層セラミックコンデンサ
JPH06163321A (ja) 高周波ｌｃ複合部品
JP2000252164A (ja) 積層セラミックフィルタ
JP2000082932A (ja) 積層型分波器
JP5031650B2 (ja) 積層コンデンサ
JP2002026677A (ja) 積層ｌｃハイパスフィルタと移動体通信機器用周波数分波回路およびフロントエンドモジュール
JP2000223906A (ja) ハイパスフィルタおよびそれを具備する回路基板
JP3197249B2 (ja) 積層ｌｃハイパスフィルタ
US20230208377A1 (en) Filter, multiplexer, and communication module
US11710883B2 (en) Composite electronic component
JP4748177B2 (ja) 積層コンデンサ
JP2003023332A (ja) 電子回路用配線基板
JPH05299913A (ja) 共振器及びフィルタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees