JP3211816B2 - 複合部品 - Google Patents
複合部品Info
- Publication number
- JP3211816B2 JP3211816B2 JP23602799A JP23602799A JP3211816B2 JP 3211816 B2 JP3211816 B2 JP 3211816B2 JP 23602799 A JP23602799 A JP 23602799A JP 23602799 A JP23602799 A JP 23602799A JP 3211816 B2 JP3211816 B2 JP 3211816B2
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- inductor
- series
- circuit
- static electricity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複合部品、特に、
バリスタ素子を有した複合部品に関する。
バリスタ素子を有した複合部品に関する。
【０００２】
【従来の技術】近年、ＩＣ、ＬＳＩ等の半導体デバイス
は、高集積化のため、静電気に対して更に弱くなってい
る。この静電気対策として、バリスタ等の電子部品が使
用されている。また、これとは別に、図６に示す回路構
成を有する複合部品６０も提案されている。該複合部品
６０は、一つのインダクタ５３と二つのバリスタからな
るπ型回路を有している。図６において、５０は入力電
極、５１は出力電極、５２はグランド電極である。
は、高集積化のため、静電気に対して更に弱くなってい
る。この静電気対策として、バリスタ等の電子部品が使
用されている。また、これとは別に、図６に示す回路構
成を有する複合部品６０も提案されている。該複合部品
６０は、一つのインダクタ５３と二つのバリスタからな
るπ型回路を有している。図６において、５０は入力電
極、５１は出力電極、５２はグランド電極である。
【０００３】
【発明が解決しようとする課題】ところで、ハードディ
スク等の装置における高周波でかつ高品位（波形歪みが
ない）の信号を使用する高速信号ラインにおいて、静電
気対策が必要な用途が増えてきている。このような用途
では、静電気が加わっていない通常作動状態では信号周
波数領域で高インピーダンスであり、かつ静電気に対し
ては、装置に対し十分な保護効果を有する部品が必要と
される。しかしながら、バリスタは容量成分をもつた
め、静電気が加わっていない通常作動状態では、高周波
領域でインピーダンスが小さくなり、信号波形を歪ませ
る問題があった。また、容量値を小さくすることで高周
波でのインピーダンスを小さくすることは、バリスタの
サージ耐量を小さくしてしまうという問題があった。ま
た、図６に示した従来の複合部品６０は、静電気が加わ
っていない通常作動状態では、高周波でのインピーダン
スが小さくなり、これも信号波形を歪ませる問題があっ
た。
スク等の装置における高周波でかつ高品位（波形歪みが
ない）の信号を使用する高速信号ラインにおいて、静電
気対策が必要な用途が増えてきている。このような用途
では、静電気が加わっていない通常作動状態では信号周
波数領域で高インピーダンスであり、かつ静電気に対し
ては、装置に対し十分な保護効果を有する部品が必要と
される。しかしながら、バリスタは容量成分をもつた
め、静電気が加わっていない通常作動状態では、高周波
領域でインピーダンスが小さくなり、信号波形を歪ませ
る問題があった。また、容量値を小さくすることで高周
波でのインピーダンスを小さくすることは、バリスタの
サージ耐量を小さくしてしまうという問題があった。ま
た、図６に示した従来の複合部品６０は、静電気が加わ
っていない通常作動状態では、高周波でのインピーダン
スが小さくなり、これも信号波形を歪ませる問題があっ
た。
【０００４】そこで、本発明の目的は、十分な静電気抑
制効果を有し、かつ、高周波信号の波形の歪みの小さい
小型の複合部品を提供することにある。
制効果を有し、かつ、高周波信号の波形の歪みの小さい
小型の複合部品を提供することにある。
【０００５】
【課題を解決するための手段】以上の目的を達成するた
め、本発明に係る複合部品は、（ａ）第１のバリスタと
インダクタからなる並列回路と、（ｂ）前記並列回路に
電気的に直列に接続された第２のバリスタと、（ｃ）前
記第２のバリスタと前記並列回路との直列回路の両端に
接続された入出力電極及びグランド電極と、を備えたこ
とを特徴とする。
め、本発明に係る複合部品は、（ａ）第１のバリスタと
インダクタからなる並列回路と、（ｂ）前記並列回路に
電気的に直列に接続された第２のバリスタと、（ｃ）前
記第２のバリスタと前記並列回路との直列回路の両端に
接続された入出力電極及びグランド電極と、を備えたこ
とを特徴とする。
【０００６】また、本発明に係る複合部品は、（ｄ）複
数の絶縁層と複数のインダクタパターンと複数のバリス
タパターンとを積み重ねて構成した積層体と、（ｅ）前
記積層体に内蔵された、前記インダクタパターンにより
形成されるインダクタと、（ｆ）前記積層体に内蔵され
た、前記バリスタパターンにより形成される第１のバリ
スタ及び第２のバリスタと、（ｇ）前記積層体の表面に
設けられた入出力電極及びグランド電極とを備え、
（ｈ）前記第１のバリスタと前記インダクタからなる並
列回路に、前記第２のバリスタが電気的に直列に接続さ
れていること、を特徴とする。
数の絶縁層と複数のインダクタパターンと複数のバリス
タパターンとを積み重ねて構成した積層体と、（ｅ）前
記積層体に内蔵された、前記インダクタパターンにより
形成されるインダクタと、（ｆ）前記積層体に内蔵され
た、前記バリスタパターンにより形成される第１のバリ
スタ及び第２のバリスタと、（ｇ）前記積層体の表面に
設けられた入出力電極及びグランド電極とを備え、
（ｈ）前記第１のバリスタと前記インダクタからなる並
列回路に、前記第２のバリスタが電気的に直列に接続さ
れていること、を特徴とする。
【０００７】
【作用】以上の構成により、入出力電極とグランド電極
の間に、第１のバリスタと第２のバリスタが直列接続さ
れているため、静電気はこれらバリスタによって吸収、
除去される。インダクタに並列に接続されている第１の
バリスタ及び第２のバリスタは、静電気印加時に低イン
ピーダンスとなり、静電気を吸収する。しかも、一般
に、バリスタはコンデンサ機能も有しているため、第１
のバリスタとインダクタとでＬＣ並列共振回路を形成
し、バンドパスフィルタを構成する。バンドパスフィル
タは高周波領域でのインピーダンスを高くすることが可
能であり、高周波信号の波形の歪みを抑えることができ
る。
の間に、第１のバリスタと第２のバリスタが直列接続さ
れているため、静電気はこれらバリスタによって吸収、
除去される。インダクタに並列に接続されている第１の
バリスタ及び第２のバリスタは、静電気印加時に低イン
ピーダンスとなり、静電気を吸収する。しかも、一般
に、バリスタはコンデンサ機能も有しているため、第１
のバリスタとインダクタとでＬＣ並列共振回路を形成
し、バンドパスフィルタを構成する。バンドパスフィル
タは高周波領域でのインピーダンスを高くすることが可
能であり、高周波信号の波形の歪みを抑えることができ
る。
【０００８】
【発明の実施の形態】以下、本発明に係る複合部品の一
実施形態について添付図面を参照して説明する。
実施形態について添付図面を参照して説明する。
【０００９】図１に示すように、複合部品１は、バリス
タ３とインダクタ４からなる並列回路５に、さらに、バ
リスタ２を電気的に直列に接続した回路構成を有してい
る。バリスタ２と並列回路５との直列回路の両端に、そ
れぞれ入出力電極１０とグランド電極１１が電気的に接
続されている。
タ３とインダクタ４からなる並列回路５に、さらに、バ
リスタ２を電気的に直列に接続した回路構成を有してい
る。バリスタ２と並列回路５との直列回路の両端に、そ
れぞれ入出力電極１０とグランド電極１１が電気的に接
続されている。
【００１０】前記のような回路構成を有する複合部品１
としては、例えば図２〜図４に示すような構成を有する
ものがある。図２に示すように、複合部品１は、インダ
クタパターン３１，３２，３３，３４をそれぞれ表面に
設けた絶縁性シート２２，２３，２４，２５と、バリス
タパターン３５，３６をそれぞれ表面に設けた絶縁性シ
ート２７，２９と、バリスタパターン３７を表面に設け
た絶縁性シート２６，２８等にて構成されている。
としては、例えば図２〜図４に示すような構成を有する
ものがある。図２に示すように、複合部品１は、インダ
クタパターン３１，３２，３３，３４をそれぞれ表面に
設けた絶縁性シート２２，２３，２４，２５と、バリス
タパターン３５，３６をそれぞれ表面に設けた絶縁性シ
ート２７，２９と、バリスタパターン３７を表面に設け
た絶縁性シート２６，２８等にて構成されている。
【００１１】インダクタパターン３１〜３４は、シート
２２〜２４にそれぞれ設けたビアホール４０ａ，４０
ｂ，４０ｃを介して電気的に直列に接続され、螺旋状イ
ンダクタ４を構成している。インダクタパターン３１の
引出し部３１ａはシート２２の右辺に露出している。
２２〜２４にそれぞれ設けたビアホール４０ａ，４０
ｂ，４０ｃを介して電気的に直列に接続され、螺旋状イ
ンダクタ４を構成している。インダクタパターン３１の
引出し部３１ａはシート２２の右辺に露出している。
【００１２】バリスタパターン３５は、シート２７，２
９の左寄りの位置にそれぞれ形成され、その一端はシー
ト２７，２９の左辺に露出している。同様に、バリスタ
パターン３６は、シート２７，２９の右寄りの位置にそ
れぞれ形成され、その一端はシート２７，２９の右辺に
露出している。バリスタパターン３５，３６は、絶縁性
シート２６〜２８を挟んで広面積のバリスタパターン３
７に対向し、それぞれバリスタ２，３を形成する。バリ
スタパターン３７は、シート２５〜２７にそれぞれ設け
たビアホール４０ｄ，４０ｅ，４０ｆを介してインダク
タ４の一端（具体的には、インダクタパターン３４）に
電気的に接続されている。そして、バリスタ３とインダ
クタ４にて並列回路５を構成する。
９の左寄りの位置にそれぞれ形成され、その一端はシー
ト２７，２９の左辺に露出している。同様に、バリスタ
パターン３６は、シート２７，２９の右寄りの位置にそ
れぞれ形成され、その一端はシート２７，２９の右辺に
露出している。バリスタパターン３５，３６は、絶縁性
シート２６〜２８を挟んで広面積のバリスタパターン３
７に対向し、それぞれバリスタ２，３を形成する。バリ
スタパターン３７は、シート２５〜２７にそれぞれ設け
たビアホール４０ｄ，４０ｅ，４０ｆを介してインダク
タ４の一端（具体的には、インダクタパターン３４）に
電気的に接続されている。そして、バリスタ３とインダ
クタ４にて並列回路５を構成する。
【００１３】絶縁性シート２１〜２９は、バリスタ特性
を有する半導体セラミック材料（例えば、ＺｎＯセラミ
ックを主成分とした材料）からなる四角形状のシートで
ある。パターン３１〜３７は、Ｐｔ，Ａｇ，Ｐｄ，Ｃ
ｕ，Ａｕ，Ａｇ−Ｐｄ等からなり、印刷等の方法により
形成される。
を有する半導体セラミック材料（例えば、ＺｎＯセラミ
ックを主成分とした材料）からなる四角形状のシートで
ある。パターン３１〜３７は、Ｐｔ，Ａｇ，Ｐｄ，Ｃ
ｕ，Ａｕ，Ａｇ−Ｐｄ等からなり、印刷等の方法により
形成される。
【００１４】以上の各シート２１〜２９を、図２に示す
ように、順に積み重ねて圧着した後、一体的に焼成する
ことにより、図３に示す積層体４１を形成する。この積
層体４１は、インダクタ４を内蔵したインダクタ部４２
を上部に配置し、バリスタ２，３を内蔵したバリスタ部
４３を下部に配置している。積層体４１の左右の端面に
は、それぞれＡｇ等からなる入出力電極１０及びグラン
ド電極１１が形成されている。入出力電極１０にはバリ
スタパターン３５が電気的に接続され、グランド電極１
１にはインダクタパターン３１の引出し部３１ａ及びバ
リスタパターン３６が電気的に接続されている。
ように、順に積み重ねて圧着した後、一体的に焼成する
ことにより、図３に示す積層体４１を形成する。この積
層体４１は、インダクタ４を内蔵したインダクタ部４２
を上部に配置し、バリスタ２，３を内蔵したバリスタ部
４３を下部に配置している。積層体４１の左右の端面に
は、それぞれＡｇ等からなる入出力電極１０及びグラン
ド電極１１が形成されている。入出力電極１０にはバリ
スタパターン３５が電気的に接続され、グランド電極１
１にはインダクタパターン３１の引出し部３１ａ及びバ
リスタパターン３６が電気的に接続されている。
【００１５】以上の構成からなる複合部品１は、入出力
電極１０とグランド電極１１の間にバリスタ２，３が直
列接続されているので、静電気印加時はこれらバリスタ
２，３によって静電気を吸収、除去することができる。
通常、信号ラインとＧＮＤの間にインダクタを有する
と、静電気の抑制効果が不十分となる。しかし、本発明
の場合は、インダクタ４に並列にバリスタ３が接続され
ているので、バリスタ３は静電気印加時に低インピーダ
ンスとなり、静電気による電流はバリスタ３に流れる。
従って、静電気が十分に抑制される。
電極１０とグランド電極１１の間にバリスタ２，３が直
列接続されているので、静電気印加時はこれらバリスタ
２，３によって静電気を吸収、除去することができる。
通常、信号ラインとＧＮＤの間にインダクタを有する
と、静電気の抑制効果が不十分となる。しかし、本発明
の場合は、インダクタ４に並列にバリスタ３が接続され
ているので、バリスタ３は静電気印加時に低インピーダ
ンスとなり、静電気による電流はバリスタ３に流れる。
従って、静電気が十分に抑制される。
【００１６】しかも、静電気が加わらない通常作動時は
一般に、バリスタはコンデンサ機能も有しているので、
バリスタ３とインダクタ４はＬＣ並列共振回路を形成
し、バンドパスフィルタを構成する。バンドパスフィル
タは高周波領域でのインピーダンスを高くすることが可
能であり、複合部品１は高周波信号の波形の歪みを抑え
ることができる。具体的には、バリスタパターン３５〜
３７の対向面積や間隔を変えてバリスタ３が有するキャ
パシタンスを変更したり、インダクタパターン３１〜３
４の巻回数や形状を変えてインダクタ４が有するインダ
クタンスを変更したりして、信号周波数帯域にＬＣ並列
共振回路の共振周波数を合わせる。因みに、複合部品１
のインピーダンス特性を図５に示す（実線４７参照）。
比較のため、バリスタのインピーダンス特性も併せて記
載している（点線４８参照）。図５から分かるように、
複合部品１のインピーダンスは高周波領域でアップして
いる。
一般に、バリスタはコンデンサ機能も有しているので、
バリスタ３とインダクタ４はＬＣ並列共振回路を形成
し、バンドパスフィルタを構成する。バンドパスフィル
タは高周波領域でのインピーダンスを高くすることが可
能であり、複合部品１は高周波信号の波形の歪みを抑え
ることができる。具体的には、バリスタパターン３５〜
３７の対向面積や間隔を変えてバリスタ３が有するキャ
パシタンスを変更したり、インダクタパターン３１〜３
４の巻回数や形状を変えてインダクタ４が有するインダ
クタンスを変更したりして、信号周波数帯域にＬＣ並列
共振回路の共振周波数を合わせる。因みに、複合部品１
のインピーダンス特性を図５に示す（実線４７参照）。
比較のため、バリスタのインピーダンス特性も併せて記
載している（点線４８参照）。図５から分かるように、
複合部品１のインピーダンスは高周波領域でアップして
いる。
【００１７】さらに、複合部品１は、二つのバリスタ
２，３と一つのインダクタ４を一つの積層体４１に内蔵
しているので、実装スペースを小さく、かつ、部品点数
を少なくすることができる。
２，３と一つのインダクタ４を一つの積層体４１に内蔵
しているので、実装スペースを小さく、かつ、部品点数
を少なくすることができる。
【００１８】なお、本発明に係る複合部品は前記実施形
態に限定するものではなく、その要旨の範囲内で種々に
変更することができる。
態に限定するものではなく、その要旨の範囲内で種々に
変更することができる。
【００１９】前記実施形態のインダクタ部４２の絶縁性
シート２１〜２５の材料として、フェライト等の磁性体
材料を使用し、バリスタ部４３の絶縁性シート２６〜２
９の材料であるバリスタ特性を有する半導体セラミック
材料と共焼成するようにしてもよい。
シート２１〜２５の材料として、フェライト等の磁性体
材料を使用し、バリスタ部４３の絶縁性シート２６〜２
９の材料であるバリスタ特性を有する半導体セラミック
材料と共焼成するようにしてもよい。
【００２０】また、積層体に内蔵されているインダクタ
とバリスタの電気的接続手段としては、ビアホールの他
に、積層体の表面に中継電極を形成し、この中継電極に
インダクタとバリスタの端部をそれぞれ引き出して電気
的に接続する構造であってもよい。
とバリスタの電気的接続手段としては、ビアホールの他
に、積層体の表面に中継電極を形成し、この中継電極に
インダクタとバリスタの端部をそれぞれ引き出して電気
的に接続する構造であってもよい。
【００２１】さらに、前記実施形態は、それぞれインダ
クタパターンやバリスタパターンが形成された絶縁性シ
ートを積み重ねた後、一体的に焼成するものであるが、
必ずしもこれに限定されない。絶縁性シートは予め焼成
されたものを用いてもよい。また、以下に説明する製法
によって複合部品を作成してもよい。印刷等の方法によ
りペースト状の絶縁材料にて絶縁層を形成した後、その
絶縁層の表面にペースト状の導電性材料を塗布して任意
のパターンを形成する。次に、ペースト状の絶縁材料を
前記パターンの上から塗布してパターンが内蔵された絶
縁層とする。同様にして、順に重ね塗りすることにより
積層構造を有する複合部品が得られる。
クタパターンやバリスタパターンが形成された絶縁性シ
ートを積み重ねた後、一体的に焼成するものであるが、
必ずしもこれに限定されない。絶縁性シートは予め焼成
されたものを用いてもよい。また、以下に説明する製法
によって複合部品を作成してもよい。印刷等の方法によ
りペースト状の絶縁材料にて絶縁層を形成した後、その
絶縁層の表面にペースト状の導電性材料を塗布して任意
のパターンを形成する。次に、ペースト状の絶縁材料を
前記パターンの上から塗布してパターンが内蔵された絶
縁層とする。同様にして、順に重ね塗りすることにより
積層構造を有する複合部品が得られる。
【００２２】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、入出力電極とグランド電極の間に、第１のバリ
スタと第２のバリスタを直列接続しているため、静電気
はこれらバリスタによって吸収、除去される。インダク
タに並列に接続されている第１のバリスタは、静電気印
加時に低インピーダンスとなり、静電気による電流は第
１のバリスタに流れ、インダクタには殆ど流れない。従
って、静電気が十分に抑制される。しかも、一般に、バ
リスタはコンデンサ機能も有しているため、第１のバリ
スタとインダクタとでＬＣ並列共振回路を形成し、バン
ドパスフィルタを構成する。バンドパスフィルタは高周
波領域でのインピーダンスを高くすることが可能であ
り、高周波信号の波形の歪みを抑えることができる。さ
らに、二つのバリスタと一つのインダクタを一つの積層
体に内蔵することにより、実装スペースが小さく、か
つ、部品点数が少ない複合部品を得ることができる。
よれば、入出力電極とグランド電極の間に、第１のバリ
スタと第２のバリスタを直列接続しているため、静電気
はこれらバリスタによって吸収、除去される。インダク
タに並列に接続されている第１のバリスタは、静電気印
加時に低インピーダンスとなり、静電気による電流は第
１のバリスタに流れ、インダクタには殆ど流れない。従
って、静電気が十分に抑制される。しかも、一般に、バ
リスタはコンデンサ機能も有しているため、第１のバリ
スタとインダクタとでＬＣ並列共振回路を形成し、バン
ドパスフィルタを構成する。バンドパスフィルタは高周
波領域でのインピーダンスを高くすることが可能であ
り、高周波信号の波形の歪みを抑えることができる。さ
らに、二つのバリスタと一つのインダクタを一つの積層
体に内蔵することにより、実装スペースが小さく、か
つ、部品点数が少ない複合部品を得ることができる。
【図１】本発明に係る複合部品の一実施形態を示す電気
回路図。
回路図。
【図２】本発明に係る複合部品の一実施形態の構成を示
す分解斜視図。
す分解斜視図。
【図３】図２に示した複合部品の外観斜視図。
【図４】図２に示した複合部品の模式断面図。
【図５】図２に示した複合部品のインピーダンス特性を
示すグラフ。
示すグラフ。
【図６】従来の複合部品の電気回路図。
１…複合部品 ２，３…バリスタ ４…インダクタ ５…並列回路 １０…入出力電極 １１…グランド電極 ２１〜２９…絶縁性シート ３１〜３４…インダクタパターン ３５〜３７…バリスタパターン ４１…積層体
フロントページの続き (56)参考文献 特開 平８−125479（ＪＰ，Ａ) 特開 平８−250309（ＪＰ，Ａ) 特開 平８−8672（ＪＰ，Ａ) 特開 平10−177882（ＪＰ，Ａ) 実開 平６−19314（ＪＰ，Ｕ) 伝送回路網およびフィルタ，矢崎銀 作，武部幹著，社団法人電子通信学会, ｐ27，ｐ61，昭和52年１月20日第３版発 行 (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 5/00 - 7/12 H01F 15/00 H03G 4/40
Claims (2)
- 【請求項１】 第１のバリスタとインダクタからなる並
列回路と、 前記並列回路に電気的に直列に接続された第２のバリス
タと、 前記第２のバリスタと前記並列回路との直列回路の両端
に接続された入出力電極及びグランド電極とを備え、 前記第１および第２のバリスタと前記インダクタとが一
つの部品に内蔵され、電気的に直列に接続された前記第
１のバリスタと前記第２のバリスタにより、静電気を吸
収、除去するとともに、前記第１のバリスタと前記イン
ダクタとでＬＣ並列共振回路を形成してバンドパスフィ
ルタを構成し、高周波領域でのインピーダンスを高くし
たこと、 を特徴とする複合部品。 - 【請求項２】 複数の絶縁層と複数のインダクタパター
ンと複数のバリスタパターンとを積み重ねて構成した積
層体と、 前記積層体に内蔵された、前記インダクタパターンによ
り形成されるインダクタと、 前記積層体に内蔵された、前記バリスタパターンにより
形成される第１のバリスタ及び第２のバリスタと、 前記積層体の表面に設けられた入出力電極及びグランド
電極とを備え、 前記第１のバリスタと前記インダクタからなる並列回路
に、前記第２のバリスタが電気的に直列に接続され、電
気的に直列に接続された前記第１のバリスタと前記第２
のバリスタにより、静電気を吸収、除去するとともに、
前記第１のバリスタと前記インダクタとでＬＣ並列共振
回路を形成してバンドパスフィルタを構成し、高周波領
域でのインピーダンスを高くしたこと、 を特徴とする複合部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23602799A JP3211816B2 (ja) | 1999-08-23 | 1999-08-23 | 複合部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23602799A JP3211816B2 (ja) | 1999-08-23 | 1999-08-23 | 複合部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060838A JP2001060838A (ja) | 2001-03-06 |
| JP3211816B2 true JP3211816B2 (ja) | 2001-09-25 |
Family
ID=16994691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23602799A Expired - Lifetime JP3211816B2 (ja) | 1999-08-23 | 1999-08-23 | 複合部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211816B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097578A (zh) * | 2009-12-15 | 2011-06-15 | Tdk株式会社 | 静电保护装置以及具备其的电子装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1662610B1 (en) * | 2004-11-30 | 2014-03-26 | TDK Corporation | Surge absorption circuit |
| JP3959091B2 (ja) * | 2004-12-15 | 2007-08-15 | Ｔｄｋ株式会社 | サージ吸収回路 |
| KR100716137B1 (ko) | 2005-03-28 | 2007-05-10 | 조인셋 주식회사 | 표면실장형 칩 어레이 및 그 제조방법 |
| JP4449834B2 (ja) | 2005-06-24 | 2010-04-14 | Ｔｄｋ株式会社 | サージ吸収回路 |
| KR100668977B1 (ko) | 2005-06-27 | 2007-01-16 | 삼성전자주식회사 | 써지전압 보호용 소자 |
| US7502213B2 (en) * | 2005-07-04 | 2009-03-10 | Tdk Corporation | Surge absorber |
| US7606018B2 (en) | 2005-07-25 | 2009-10-20 | Tdk Corporation | Surge absorbing circuit |
| JP4715371B2 (ja) | 2005-07-29 | 2011-07-06 | Ｔｄｋ株式会社 | サージ吸収素子及びサージ吸収回路 |
| US7400485B2 (en) | 2005-09-28 | 2008-07-15 | Tdk Corporation | Surge absorber |
| JP4434121B2 (ja) | 2005-09-30 | 2010-03-17 | Ｔｄｋ株式会社 | コネクタ |
| JP2008109189A (ja) * | 2006-10-23 | 2008-05-08 | Toyota Motor Corp | アンテナ回路 |
| JP4917875B2 (ja) * | 2006-12-18 | 2012-04-18 | 株式会社サンコーシヤ | 保安器 |
| JP5824622B2 (ja) * | 2010-03-09 | 2015-11-25 | パナソニックＩｐマネジメント株式会社 | 複合部品 |
-
1999
- 1999-08-23 JP JP23602799A patent/JP3211816B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 伝送回路網およびフィルタ，矢崎銀作，武部幹著，社団法人電子通信学会，ｐ２７，ｐ６１，昭和５２年１月２０日第３版発行 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097578A (zh) * | 2009-12-15 | 2011-06-15 | Tdk株式会社 | 静电保护装置以及具备其的电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001060838A (ja) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6269574B2 (ja) | 複合電子部品 | |
| JP3211816B2 (ja) | 複合部品 | |
| US6529102B2 (en) | LC filter circuit and laminated type LC filter | |
| EP0428907B1 (en) | LC Noise filter | |
| JP2004311877A (ja) | 静電気対策部品 | |
| US6791435B2 (en) | Multilayer LC filter with improved magnetic coupling characteristics | |
| GB2308747A (en) | LC resonant device | |
| US5898562A (en) | Integrated dual frequency noise attenuator | |
| JP2836624B2 (ja) | 電気コネクタ等のフィルタ組立体 | |
| JPH0653049A (ja) | チップ型ｌｃフィルタ | |
| JPH04257112A (ja) | 積層チップｔ型フィルタ | |
| JPH0653048A (ja) | チップ型ｌｃフィルタ | |
| JPH07263908A (ja) | チップ型高周波ローパスフィルタ | |
| KR100638802B1 (ko) | 다양한 커패시턴스 값을 갖는 적층 칩 소자 | |
| KR100470115B1 (ko) | 다양한 등가인덕턴스 값을 갖는 적층 칩 소자 | |
| WO2002011160A1 (en) | Integrated dual frequency noise attenuator and transient suppressor | |
| KR100733816B1 (ko) | 적층형 칩소자 | |
| JP2000124068A (ja) | 積層型ノイズフィルタ | |
| KR100470116B1 (ko) | 복합 적층 칩 소자 | |
| JPH11225033A (ja) | 積層型バンドパスフィルタ | |
| JPH0653046A (ja) | ノイズフィルタ | |
| JP2002290186A (ja) | 低域通過フィルタ | |
| JP3197249B2 (ja) | 積層ｌｃハイパスフィルタ | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JP2007312207A (ja) | フィルタ回路及びフィルタ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |