KR100716137B1 - 표면실장형 칩 어레이 및 그 제조방법 - Google Patents

Abstract

절연체 세라믹 기판 전면 위에 대향하는 에지로부터 노출되도록 배열되는 내부전극 쌍들과, 각각의 내부전극 쌍 사이에 양단이 내부전극 쌍과 중첩되도록 형성되며, 레이저 트리밍에 의한 미세 저장튜닝을 통하여 일정한 저항 특성을 갖는 저항체 세라믹 그리고 전면에 도포되는 코팅막으로 이루어진 저항 어레이; 및 반도체 특성을 가지며 내부에 내부전극이 형성된 적층형 구조를 갖는 세라믹 몸체와, 세라믹 몸체의 양 측면으로 연장되어 노출된 내부전극으로 구성된 바리스터 어레이를 포함하며, 상기 바리스터 어레이 및 저항 어레이의 내부전극은 외부단자와 전기적으로 연결되고, 저항 어레이와 바리스터 어레이는 무기물 접합재 또는 유기물 접합재를 이용하여 상하로 접합되는 표면실장형 칩 어레이가 개시된다.

복합, 적층, 어레이, 레이저 트리밍, 정렬, 지그

Description

표면실장형 칩 어레이 및 그 제조방법{Surface mount typed chip array and Method for making the same}

도 1은 본 발명의 일 실시예에 따른 칩 어레이의 외관 사시도이다.

도 2는 도 1의 분해사시도이다.

도 3은 본 발명에 따른 칩 어레이의 등가회로도이다.

본 발명은 전자 기기에서 외부 및 내부의 과전압 보호용 소자로서 사용되는 적층형 칩 바리스터 어레이를 저주파수 대역의 신호 만을 통과하고 고주파수 대역의 신호를 감쇠하는 로우 패스 필터의 기능을 추가하여 1개의 소자로 구성한 소자 및 그 제조 공법에 관한 것이다.

최근 휴대전화의 고기능화에 따라 회로 설계에서는 연성 인쇄회로기판(이하, FPCB라 함)를 카메라 모듈 또는 LCD 모듈 등의 인터페이스로 널리 이용하고 있다. 이러한 FPCB의 인터페이스를 통하여 여러 가지의 데이터 송수신이 이루어진다.

베이스 밴드의 마이크로 콘트롤러로부터 LCD 또는 카메라 등으로 고속의 데 이터 송신을 하는 경우, FPCB의 케이블에는 가는 전선이 수 개 또는 수십 개가 연결되어 있어서 이 전선을 중심으로 전자기파가 발생된다. 이에 기인된 EMI 문제는 내부 신호의 송수신 과정 중, 휴대폰 내부 회로의 여러 군데로부터 간섭현상을 일으킬 수 있으며, 적절하게 조치되지 못할 경우, 디지털 신호의 외곽 부분이 EMI 노이즈 전환되는 등의 악영향을 미치게 된다.

RF 동작 소자(안테나 등)은 잠재적인 EMI 원인으로서 데이터 고속 송수신에 영향을 미칠 수 있으며, 이들로부터 발생하는 RF 신호 또한 LCD, 카메라, 메모리 저장장치 등의 로직 회로와의 고속 데이터 송수신 과정 중 간섭 현상의 원인으로 작용할 수 있다.

EMI 발생에 따른 신호의 간섭 현상을 제거할 목적으로, 저주파수 대역통과필터가 데이터의 송수신 접합 위치에 장착되어 사용되며, 일반적으로 저주파수 대역통과필터는 저항과 캐패시터로 구성되거나 인덕터와 캐패시터로 구성되며, 고주파수 대역의 RF 신호에 의한 간섭 현상을 제거하는 역할을 수행한다.

저항과 캐패시터로 구성되는 필터의 경우, 일반적으로 CRC로 구성된 π타입 필터가 사용되며, 800MHz 이상에서 약 -40dB의 감쇄율을 나타내기 때문에 주로 사용된다.

고정 저항소자는 통과 대역에서 일종의 전압 강하를 발생할 수도 있으므로, 실제 신호 특성을 보존하기 위해 낮은 값으로 설계하거나, 저항 소자를 기준으로 전압 분배가 발생할 수 있으므로, 회로의 임피던스 값에 따라 고정 저항값이 조절되어야 한다. 이때 소스와 로드에 50Ω 임피던스 적용하는 경우, 일반적으로 100Ω 의 고정저항이 사용되며, 이로 구성되는 필터는 신호의 인터페이스에서 입력, 출력단에 대칭적인 구조로 설계되어야 한다.

실제 사용되는 필터에서는 사용되는 캐패시터의 내부전극 및 PCB 접합에서 발생되는 기생 인덕턴스에 기인되어 공진 주파수의 변화 및 감쇄 능력이 감소하는 노치(notch)현상이 발생되므로, 인덕턴스는 약 0.5nH 이하로 관리되어야 하는 등의 문제점을 보유하고 있다.

또한, 마이크로 프로세서, 트랜지스터, LCD 구동 IC, 카메라 모듈 등의 능동 소자는 ESD 등 순간 과전압에 대하여 취약한 특성을 보유하여 FPCB의 케이블을 통한 ESD 전달은 직접 연결된 능동 소자 파손의 원인을 제공하기 때문에 순간 과전압에 의한 회로 및 소자를 보호하기 위하여, SMD 바리스터 또는 TVS 다이오드를 선택적으로 적용하고 있다.

EMI 제거 목적으로 사용되는 로우 패스 필터와 ESD 등으로부터 보호하고자 사용되는 바리스터 등의 소자들에 의한 회로 구성에 있어서, 개별 소자를 이용하는 경우 고기능화된 전자 회로내에서 많은 부분의 실장 공간이 필요하게 된다.

이러한, 공간적인 효율성을 고려하여, 최근 한 개의 소자로 구성된 EMI 필터 기능을 갖는 바리스터 어레이가 개발되어 사용되고 있다. 바리스터는 순간 과전압에 대한 보호용 기능을 수행하는 소자로서, 해당 부품의 세라믹 소재는 높은 유전율을 갖는 산화 아연(ZnO)으로 구성된다.

이 소자의 제조 공법은 바리스터 및 캐패시터의 기능을 갖는 바리스터 어레이 세라믹 소성체 위에 고정 저항의 내부 패턴을 프린팅 방식의 인쇄법에 의해 형 성하고, 그 위에 저항 패턴을 동일 방식의 인쇄법으로 형성, 그리고 동일 방법으로 글래스를 보호막 재료로서 형성하는 방식으로 제조된다.

칩형 저항기의 제조 공정은 일정 면적을 갖는 세라믹 기판을 이용하여, 일련의 전극이 각각의 칩 크기에 해당하는 부분에 연결되어 있어, 단자 부분의 저항을 측정하고 기 설계된 저항 값에서 벗어나는 경우, 저항 값의 미세 조절을 위하여 레이져를 이용한 트리밍을 실시한다. 이를 통하여 저항 값의 편차는 ±1% 내외의 미세한 편차를 갖는 칩 저항기를 제조할 수 있다. 이후 칩 형태로 제조하기 위한 브레이킹 공정을 거쳐 최종 제품으로 제조된다.

그러나, 상기의 종래 기술의 EMI 기능을 갖는 바리스터는, 칩형 세라믹 소성체를 개별적으로 지그에 정렬하는 방식을 사용하기 때문에 칩의 정렬 위치가 일정하지 않아 초기 저항값 측정과 이를 기준으로 한 레이져 트리밍 작업시 그 위치를 모두 각각으로 정해주어야 하므로 실질적인 자동화 작업 및 양산 생산이 불가능하다. 그러므로, 종래 기술에 의해 제조된 EMI 필터 기능을 갖는 바리스터의 실제 저항값의 편차 범위는 ±30% 이내의 넓은 범위를 가지게 되는 단점을 보유한다.

실제 저주파수 대역통과필터에 사용되는 캐패시터-저항-캐패시터의 파이형 필터에서는 저항값의 편차범위를 ±10% 이내의 제품을 사용하고 있기 때문에, 종래 기술에 의한 높은 편차의 저항 값을 갖는 EMI 필터에 대하여 문제점을 지적하고 있으며, 정밀편차의 제품에 대한 필요성이 요구되고 있는 실정이다.

또한 이 공법에 의해 제조된 소자는 저항 소자의 형성이 일정 사이즈를 갖는 칩 상태의 세라믹 소성체 위에 스크린을 이용한 페이스트 인쇄 방법에 의해 구성되 기 때문에, 저항 형성을 위한 전극, 저항체, 그리고 저항체를 보호하기 위한 글래스 보호막 등의 여러 개 패턴 스크린이 반드시 필요하다. 이때, 공정 중 패턴의 일치를 위하여 스크린의 위치를 미세 조정하여야만 한다.

또한, 제조 공정상 칩 상태의 세라믹 소성체를 지그에 정렬하는 방법을 적용하는데, 지그 안에 세라믹 소성체의 정렬이 정확히 일직선화하는데 어려움을 가지므로, 각 인쇄되는 패턴들의 일치가 어렵다는 공정 상의 단점을 보유한다. 예를 들어, 저항체의 패턴이 전극 패턴 위치로부터 틀어져 인쇄되는 경우, 대량의 제품 불량 또는 저항값 산포에 큰 영향을 미치므로, 제품의 최종 수율적 면에서 생산성의 저하가 불가피하다.

본 발명의 목적은 기존 제품에서 문제로 제시되고 있는 소자의 편차를 ±5% 이내로 정밀하게 제조할 수 있는 제품을 제공하는 것이다.

본 발명의 다른 목적은 기존의 프린팅 방식의 소자 구성 방식에서의 제조 공정상 복잡성을 단순화하고, 이 공법에서 발생되는 수율적 저하의 문제점을 개선하여, EMI 필터 기능의 균일성 및 제품의 생산성을 증가시키는 것이다

본 발명의 다른 목적과 특징 및 이점들은 이하에 서술되는 실시예를 통하여 보다 명확하게 이해될 것이다.

본 발명의 구성 및 작용은 이하 이 발명의 도면 및 일 실시예를 통하여 설명한다. 설명의 이해를 쉽게하기 위하여, 제 1 수동소자로서 저항, R 그리고 제 2 수 동소자로서 바리스터를 예를 들어 설명한다.

도 1은 본 발명의 일 실시예에 따른 칩 어레이의 외관 사시도이고, 도 2는 도 1의 분해사시도이다.

도 1을 참조하면, 칩 어레이(1)는 몸체(320)와 외부단자(310)으로 이루어지며, 외부단자(310)를 제외한 몸체(310) 저면은 폴리머 보호막으로 코팅된다.

몸체(320)의 내부는, 도 2에 도시된 바와 같이, 저항 어레이(100)와 바리스터 어레이(200)가 상하 적층된다.

저항 어레이(100)는 절연체 세라믹 기판(110) 전면 위에 대향하는 에지로부터 노출되도록 배열되는 내부전극 쌍들(120)과, 각각의 내부전극 쌍(120) 사이에 양단이 내부전극 쌍(120)과 중첩되도록 형성되며, 레이저 트리밍(132)에 의한 미세 저장튜닝을 통하여 일정한 저항 특성을 갖는 저항체 세라믹(130) 그리고 전면에 도포되는 코팅막(140)으로 이루어진다.

또한, 바리스터 어레이(200)는 반도체 특성을 가지며 내부에 내부전극이 형성된 적층형 구조를 갖는 세라믹 몸체(200a, 200b, 202)와, 이 세라믹 몸체의 양 측면으로 연장되어 노출된 내부전극(210)을 포함한다.

바리스터 어레이(200)의 내부전극(210) 및 저항 어레이(100)의 내부전극(120)은 외부로 노출되어 외부단자(310)와 전기적으로 연결된다.

또한, 저항 어레이(100)와 바리스터 어레이(200)는 무기물 접합재 또는 유기물 접합재를 이용하여 상하로 접합되며, 바람직하게 무기물 접합재는 유리질 페이스트를 포함하고, 유기물 접합재는 실리콘 계열 수지, 이미드계 수지 또는 폴리우 레탄 계열 수지를 포함하는 고온용 절연 에폭시 수지일 수 있다.

참고로, 도 3은 본 발명에 따른 칩 어레이의 등가회로도이다.

이하, 본 발명에 따른 칩 어레이의 제조방법을 설명한다.

제 1 실시예

1. 칩 고정저항 어레이 제조단계

알루미나 기판 등의 절연체 세라믹 기판(110) 위에 고정저항 어레이의 형성을 위해 내부전극(120), 루테늄 산화물 등의 저항체 세라믹(130), 유리질의 코팅막(140)을 순차적으로 인쇄, 건조하여 웨이퍼 형태로 형성한다.

이 웨이퍼는 800 ~ 900℃ 범위에서 5 ~ 15분 동안 열처리한 이후, 저항 특성을 확인한 이후, 레이저 트리밍(132)에 의해 미세 저항 튜닝을 진행한다. 튜닝이 완료된 웨이퍼 위에 700 ~ 800℃ 범위의 융점을 갖는 유리질 페이스트를 선택하여, 인쇄 방법으로 코팅막(140)을 형성하여, 열처리한다. 이후 최종 코팅막 위에 저항에 해당하는 마크를 형성한다.

이 웨이퍼는 브레이킹 공정을 거쳐, 개별 소자로 제작한다.

2. 바리스터 어레이 제조 단계

ZnO, Pr₆O₁₁ 등으로 구성된 바리스터 세라믹 원료 파우더를 PVB 계열의 유기물 바인더와 톨루엔, 에탄올을 혼합하여 반죽상태로 만들고 볼밀을 사용하여 약 1 ㎛의 평균 입경을 갖도록 하여 테이프 캐스팅 방법으로 균일한 두께의 세라믹 시트(202)를 형성하고 일정한 크기로 절단한다. 절단된 시트를 일정한 두께로 적층하여 세라믹 지지층(200a, 200b)을 형성한다.

시트 위에 팔라듐 금속 전극층(210)를 각각 #400C 23㎛ 스테인리스 스틸 와이어로 제작된 스크린을 이용하여 전극 패턴을 인쇄하고, 온도 120 ~ 150℃, 시간 3 ~ 5분의 조건으로 건조한다

전극 패턴이 인쇄되어 건조된 시트 위에 설계된 사항에 따라 반복 적층하고, 온도 50 ~ 80℃, 압력 2000psi ~ 6000psi, 시간 5분 ~ 15분 동안 등수압을 이용하여 압착하고, 바(Bar) 상태로 제조한다.

이후, 일반적인 세라믹 칩 제조 공정에 따라 칩 절단, 탈바이더, 소성, 연마 등을 거쳐 개별 소자로 제작된다.

3. 저항 어레이와 바리스터 어레이의 접합 단계

소성 연마된 바리스터 어레이(200)를 지그에 로딩하여 일정간격으로 배열한다. 지그 하부에는 고온용 접착필름을 부착하여 바리스터 어레이(200)가 이동 중에 움직이지 않도록 할 수 있다.

고온용 접착필름은 125 ~ 130℃에서 접착성이 없어지는 고온 발포 형식이며, 지그의 외곽에는 얼라인먼트에 필요한 홀이 위치하고 있어 접합 공정에서의 이종 제품간의 접합에서 효율적으로 이용될 수 있다.

저항 어레이(100)는 인덱스가 인쇄된 표면이 하부에 위치하도록 지그에 로딩 하여 일정간격으로 배열한다.

지그하부에는 바리스터 어레이(200)의 지그에 사용된 고온용 접착필름을 배열하여 소자를 고정한다.

지그에 정렬된 바리스터 어레이(200) 표면 위에 접합용 유리질 페이스트를 스크린 인쇄법으로 형성한다. 이 유리질 페이스트는 융점이 650 ~ 700℃ 범위를 가지며, 세라믹 부착력이 강한 바인더 계열이 포함된 것을 특징으로 한다. 인쇄 면적은 바리스터 어레이 표면의 70% ~ 85% 범위가 적절하며, 이는 이후의 접합시 발생하는 페이스트의 번짐 현상을 방지하는데 효율적이다.

유리질이 인쇄된 바리스터 어레이(200)가 정렬된 지그 위에 저항 어레이(100) 지그를 얼라인먼트에 사용되는 홀의 위치를 일치시켜 부착하고, 이를 100 ~ 120℃에서 0.5 ~ 2시간 동안 열처리하여 가접합한다.

이후, 125 ~ 135℃의 온도범위에서 5분 ~ 20분 사이에서 열처리하여, 고온용 테이프와 접합 소자를 분리하고, 이를 650 ~ 700℃ 범위의 온도에서 열처리하여 접합면 사이에 위치한 글래스를 용융시켜 바리스터와 저항 어레이를 접합한다.

4. 단자 형성 단계

접합 소자의 외부단자 형성을 위해서 롤러 코팅 타입의 단자 부착 방식을 적용하여 단자를 부착, 건조하고, 이를 600 ~ 650℃ 온도 범위에서 5 ~ 15분 동안 열처리하여 1차 외부단자를 접합 세라믹 소자에 고착한다.

파릴린 계의 폴리머를 진공 증착의 방식으로 접합 어레이 소자 전면에 균일 코팅하고, 열처리 등의 방법을 적용하여 1차 외부단자 위에 코팅된 폴리머 층을 수축시켜 단자를 노출시킨다.

이후, 2차 외부단자의 형성은 1차 외부단자와 동일한 방식으로 부착하며, 이때 사용되는 외부전극용 페이스트는 은과 에폭시로 구성된 것을 특징으로 한다.

2차 외부단자 부착 및 건조 이후, 에폭시의 경화를 진행하고, 이후 납땜성을 부여하기 위하여, 니켈 및 주석 도금을 거쳐 최종 소자로 제작한다.

제 2 실시예

1. 칩 고정 저항 어레이 제조 단계

제 1 실시예의 칩 고정저항 어레이 제조단계를 거쳐 제조된 각각의 칩 저항 소자의 단자 부위에 은 페이스트를 롤러 코팅 방법을 이용하여 부착시키고, 600 ~ 650℃에서 열처리하여 외부단자를 형성한다.

2. 바리스터 어레이 제조 단계

제 1 실시예의 바리스터 어레이 제조 단계를 거쳐 제조된 각각의 칩형 바리스터 어레이의 단자 부위에 은 페이스트를 롤러 코팅 방법을 이용하여 부착시키고, 600 ~ 650℃에서 열처리하여 외부단자를 형성한다.

3. 저항 어레이와 바리스터 어레이의 접합 단계

외부단자가 형성된 바리스터 어레이(200)를 지그에 로딩하여 일정간격으로 배열한다. 지그 하부에는 고온용 접착필름을 부착하여 바리스터 어레이가 이동 중에 움직이지 않도록 할 수 있다.

저항 어레이(100)는 인덱스가 인쇄된 표면이 하부에 위치하도록 지그에 로딩하여 일정간격으로 배열한다.

지그하부에는 바리스터 어레이의 지그에 사용된 고온용 접착 필름을 배열하여 소자를 고정한다.

지그에 정렬된 바리스터 어레이 상단부에 고온용 절연 에폭시 접착제를 스크린 인쇄법에 의해 형성한다. 고온용 절연 에폭시는 280℃ 이상 사용이 가능한 실리콘 계열, 이미드계 수지, 또는 폴리우레탄 계열 수지로 구성된 것을 특징으로 하며, 인쇄 면적은 어레이 표면의 70% ~ 85% 범위가 적절하다.

고온용 에폭시가 인쇄된 바리스터 어레이 위에 저항 어레이 지그를 얼라인먼트에 사용되는 홀의 위치를 일치시켜 부착하고, 이를 150℃ ~ 250℃에서 0.5 ~ 2시간 동안 열처리하여 에폭시를 경화하여 접합한다.

4. 단자 형성 단계

제 1 실시예의 파릴린 계의 폴리머 진공 증착 코팅, 열처리를 통한 외부단자 위의 폴리머 층 수축에 의한 단자 노출, 그리고 2차 외부단자의 형성 공정 단계의 동일한 방법을 거쳐 최종 제품을 제조한다.

본 발명에 의한 EMI 필터 기능을 갖는 칩 어레이 소자는 정밀 특성을 갖는 수동소자들을 접합 기술을 통해 1개의 표면 실장이 가능한 소자로 제조할 수 있기 때문에, 기존 기술에 의해 개발된 제품에서의 넓은 편차의 특성 및 이로 인한 생산 수율의 저하를 효율적으로 개선하는 효과를 가진다.

또한, 정밀 편차의 특성을 보유한 필터의 구성이 가능하기 때문에 전자 기기의 회로 설계시 필터 기능의 품질 일관성을 유도하여 효율적인 기능을 수행하도록 하는 효과를 지닌다.

Claims (7)

1. 삭제
2. 절연체 세라믹 기판 전면 위에 대향하는 에지로부터 노출되도록 배열되는 내부전극 쌍들과, 각각의 상기 내부전극 쌍 사이에 양단이 상기 내부전극 쌍과 중첩되도록 형성되며, 레이저 트리밍에 의한 미세 저장튜닝을 통하여 일정한 저항 특성을 갖는 저항체 세라믹 그리고 상기 전면에 도포되는 코팅막으로 이루어진 저항 어레이; 및

   반도체 특성을 가지며 내부에 내부전극이 형성된 적층형 구조를 갖는 세라믹 몸체와, 상기 세라믹 몸체의 양 측면으로 연장되어 노출된 내부전극으로 구성된 바리스터 어레이를 포함하며,

   상기 바리스터 어레이 및 저항 어레이의 내부전극은 외부단자와 전기적으로 연결되고, 상기 저항 어레이와 바리스터 어레이는 유리질 페이스트를 이용하여 상하로 접합되는 것을 특징으로 하는 표면실장형 칩 어레이.
3. 절연체 세라믹 기판 전면 위에 대향하는 에지로부터 노출되도록 배열되는 내부전극 쌍들과, 각각의 상기 내부전극 쌍 사이에 양단이 상기 내부전극 쌍과 중첩되도록 형성되며, 레이저 트리밍에 의한 미세 저장튜닝을 통하여 일정한 저항 특성을 갖는 저항체 세라믹 그리고 상기 전면에 도포되는 코팅막으로 이루어진 저항 어레이; 및

   반도체 특성을 가지며 내부에 내부전극이 형성된 적층형 구조를 갖는 세라믹 몸체와, 상기 세라믹 몸체의 양 측면으로 연장되어 노출된 내부전극으로 구성된 바리스터 어레이를 포함하며,

   상기 바리스터 어레이 및 저항 어레이의 내부전극은 외부단자와 전기적으로 연결되고, 상기 저항 어레이와 바리스터 어레이는 실리콘 계열 수지, 이미드계 수지 또는 폴리우레탄 계열 수지를 포함하는 고온용 절연 에폭시 수지를 이용하여 상하로 접합되는 것을 특징으로 하는 표면실장형 칩 어레이.
4. 제 2 항 또는 제 3 항에 있어서, 상기 칩 어레이의 외부단자를 제외한 전면이 폴리머 보호막으로 코팅된 것을 특징으로 하는 표면실장형 칩 어레이.
5. 삭제
6. 삭제
7. 삭제

Images