JP2004311877A - 静電気対策部品 - Google Patents
静電気対策部品 Download PDFInfo
- Publication number
- JP2004311877A JP2004311877A JP2003106406A JP2003106406A JP2004311877A JP 2004311877 A JP2004311877 A JP 2004311877A JP 2003106406 A JP2003106406 A JP 2003106406A JP 2003106406 A JP2003106406 A JP 2003106406A JP 2004311877 A JP2004311877 A JP 2004311877A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- varistor
- sintered body
- inductor
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005611 electricity Effects 0.000 title claims abstract description 21
- 230000003068 static effect Effects 0.000 title claims abstract description 21
- 239000000919 ceramic Substances 0.000 claims abstract description 94
- 238000005259 measurement Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 description 65
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 32
- 238000010586 diagram Methods 0.000 description 20
- 239000011787 zinc oxide Substances 0.000 description 16
- 238000011156 evaluation Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 12
- 229910052709 silver Inorganic materials 0.000 description 12
- 239000004332 silver Substances 0.000 description 12
- 230000001629 suppression Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000007650 screen-printing Methods 0.000 description 8
- 229910000859 α-Fe Inorganic materials 0.000 description 8
- 238000010030 laminating Methods 0.000 description 7
- 239000011230 binding agent Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000002003 electrode paste Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/102—Varistor boundary, e.g. surface layers
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
- F16L47/00—Connecting arrangements or other fittings specially adapted to be made of plastics or to be used with pipes made of plastics
- F16L47/06—Connecting arrangements or other fittings specially adapted to be made of plastics or to be used with pipes made of plastics with sleeve or socket formed by or in the pipe end
- F16L47/08—Connecting arrangements or other fittings specially adapted to be made of plastics or to be used with pipes made of plastics with sleeve or socket formed by or in the pipe end with sealing rings arranged between the outer surface of one pipe end and the inner surface of the sleeve or socket, the sealing rings being placed previously in the sleeve or socket
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
- F16B2/00—Friction-grip releasable fastenings
- F16B2/02—Clamps, i.e. with gripping action effected by positive means other than the inherent resistance to deformation of the material of the fastening
- F16B2/06—Clamps, i.e. with gripping action effected by positive means other than the inherent resistance to deformation of the material of the fastening external, i.e. with contracting action
- F16B2/08—Clamps, i.e. with gripping action effected by positive means other than the inherent resistance to deformation of the material of the fastening external, i.e. with contracting action using bands
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
- F16L47/00—Connecting arrangements or other fittings specially adapted to be made of plastics or to be used with pipes made of plastics
- F16L47/16—Screw-threaded joints
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/16—Resistor networks not otherwise provided for
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/044—Physical layout, materials not provided for elsewhere
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Mechanical Engineering (AREA)
- Thermistors And Varistors (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】静電気パルスをバイパスさせて機器の電気回路に印加される電圧を抑制することができる静電気対策部品を提供することを目的とする。
【解決手段】少なくとも入力用と出力用とグランド用の３つの外部電極を設けたセラミック焼結体であって、セラミック焼結体に、入力用外部電極と出力用外部電極とに電気的に接続するインダクタ２１を形成し入力用外部電極とグランド用外部電極とに電気的に接続するバリスタ２２を形成した静電気対策部品であり、これを機器回路の信号ラインにインダクタ２１を接続し信号ラインの入力側とグランド間にバリスタ２２を接続して設けた場合、従来の静電気対策部品では十分に抑えきれなかった、静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制し、機器回路に静電気パルスが印加されるのを防ぐことができ、接続された回路を確実に保護することのできる静電気対策部品となる。
【選択図】 図１
【解決手段】少なくとも入力用と出力用とグランド用の３つの外部電極を設けたセラミック焼結体であって、セラミック焼結体に、入力用外部電極と出力用外部電極とに電気的に接続するインダクタ２１を形成し入力用外部電極とグランド用外部電極とに電気的に接続するバリスタ２２を形成した静電気対策部品であり、これを機器回路の信号ラインにインダクタ２１を接続し信号ラインの入力側とグランド間にバリスタ２２を接続して設けた場合、従来の静電気対策部品では十分に抑えきれなかった、静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制し、機器回路に静電気パルスが印加されるのを防ぐことができ、接続された回路を確実に保護することのできる静電気対策部品となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は電子機器を静電気から保護する静電気対策部品に関するものである。
【０００２】
【従来の技術】
最近、携帯電話などの電子機器の小型化、高性能化は急速に進み、それに伴い電子機器に用いられる電子部品の耐電圧は低下する。そのため、人体と電子機器の端子が接触したときに発生する静電気パルスによる機器内部の電気回路の破壊が増えてきている。静電気により０．５〜２ナノ秒程度の速度でかつ数百〜数キロボルトという高電圧が印加されるからである。
【０００３】
従来、このような静電気パルスへの対策としては、静電気が入るラインとグランド間にバリスタやツェナーダイオードを設け、静電気をバイパスさせ、機器の電気回路に印加される電圧を抑制する方法が提案されている。なお、静電気パルスの対策に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【０００４】
【特許文献１】
特開昭６３−５６０２３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような、バリスタやツェナーダイオードにより静電気をバイパスさせ機器の電気回路に印加される電圧を抑制する方法では、バリスタやツェナーダイオードの静電気パルスに対する反応速度が遅く、その素子の大きさや組成によって多少の差はあるが０．５〜２ナノ秒程度の速度のものは十分にバイパスできない。つまり、結果的に、一般的な静電気対策部品では、静電気の０．５〜２ナノ秒程度の最も速く高いピーク電圧を十分に抑制することは困難であり、これによって、電子部品・電子機器が破壊することが問題になっている。
【０００６】
また、静電気の０．５〜２ナノ秒程度の速いピーク電圧を抑えるには、バリスタやツェナーダイオードの容量を数ｎＦ以上の非常に高い容量にすることである程度は可能になるが、この場合、数十ＭＨｚ以上の高速伝送回路では使用することはできないという問題もあった。
【０００７】
そこで本発明は、かかる問題点に鑑みてなされたもので、静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制することができる静電気対策部品を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は以下の構成を有するものである。
【０００９】
本発明の請求項１に記載の発明は、少なくとも入力用と出力用とグランド用の３つの外部電極を設けたセラミック焼結体であって、前記セラミック焼結体に、前記入力用外部電極と前記出力用外部電極とに電気的に接続するインダクタを形成し前記入力用外部電極と前記グランド用外部電極とに電気的に接続するバリスタを形成したという構成であり、これにより、この部品を、機器回路の信号ラインにインダクタを接続し信号ラインの入力側とグランド間にバリスタを接続して設けることによって、信号ラインに直列に接続されたインダクタが静電気パルスの立ち上がり部の高周波成分に対しては相対的に高インピーダンスになるため、静電気パルスの信号ラインへの通過を抑制し、バリスタの特性が支配的となり、バリスタにより短時間にグランド側にバイパスさせ被保護回路にかかる電圧を大幅に小さくできる。したがって、機器の電気回路に印加される電圧を抑制する効果が大きい静電気対策部品となる。また、インダクタが信号ラインに対して直列に、バリスタが並列にＬ型に配置されているため、インダクタのインダクタンスとバリスタのキャパシタンスによって、ローパスフィルタ（ノイズフィルタ）の機能も有するため２つの機能を同時に実現でき、これらを１個の部品としているので機器の小型化が実現できるとともに実装コストの低減も図ることができる。
【００１０】
本発明の請求項２に記載の発明は、特に、インダクタは測定周波数３００ＭＨｚから８００ＭＨｚの範囲で２００Ω以上のインピーダンスを有するという構成であり、これにより、より確実に静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制することができ、機器の電子回路に対する保護効果をより確実にすることができる。
【００１１】
本発明の請求項３に記載の発明は、特に、出力用外部電極とグランド用外部電極とに電気的に接続する第２のバリスタを形成したという構成であり、これにより、確実に静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制することができるだけでなく、部品の方向性がなく、実装を容易にできるため実装コストの低減をすることができる。さらに、インダクタが信号ラインに対し直列に、このインダクタを挟んでバリスタが並列に入るπ型に配置されているため、インダクタのインダクタンスとバリスタのキャパシタンスによって、よりノイズ除去効果の高いローパスフィルタ（ノイズフィルタ）の機能も有することができる。
【００１２】
本発明の請求項４に記載の発明は、特に、複数のインダクタと複数のバリスタとを形成したという構成であり、これにより、さらに効果を大きく確実に静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制することができる。また、インダクタのインダクタンスとバリスタのキャパシタンスを最適にすることによって所望の多段ローパスフィルタ（ノイズフィルタ）の機能も有することができる。
【００１３】
本発明の請求項５に記載の発明は、特に、入力用外部電極と出力用外部電極とを複数組設けたという構成であり、これにより、２ライン以上の静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制することができるだけでなく、部品点数の低減、実装面積の低減、実装コストの低減ができる。さらに、異なるラインに存在するインダクタを電気的に容量結合するように配置することでコモンモードチョークフィルタなどの機能も有する素子を実現できる。
【００１４】
【発明の実施の形態】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１および請求項２に記載の発明について説明する。
【００１５】
図１は本発明の実施の形態１におけるセラミック焼結体の模式的分解斜視図、図２は本発明の実施の形態１における静電気対策部品の外観斜視図、図３は本発明の実施の形態１における静電気対策部品の等価回路図である。
【００１６】
図１および図２において、１０はセラミック層、１１はコイル導体、１２は配線導体、１３はビア導体、１４ａおよび１４ｂは内部電極、２１はインダクタ部、２２はバリスタ部、２３ａおよび２３ｂは無効層、２５はセラミック焼結体、３０ａは入力用外部電極、３０ｂは出力用外部電極、３１はグランド用外部電極である。
【００１７】
図１および図２に示すように、本実施の形態１における静電気対策部品は、無効層２３ａおよび２３ｂ、インダクタ部２１およびバリスタ部２２を積層一体化した構造のセラミック焼結体２５に一対の入出力用外部電極３０ａ、３０ｂおよびグランド用外部電極３１を設けたものである。
【００１８】
そして、インダクタ部２１は、セラミック層１０に形成した配線導体１２をセラミック層１０のビア部に形成したビア導体１３で接続して、スパイラル状のコイル導体１１をセラミック焼結体２５の内部に形成し、このコイル導体１１の両端をセラミック焼結体２５の両端部に引き出して形成している。また、バリスタ部２２は、セラミック層１０と内部電極１４ａおよび１４ｂとを交互に積層し、内部電極１４ａをセラミック焼結体２５の片端部に、この辺と垂直方向面の中央部に内部電極１４ｂを交互に引き出し形成している。さらに、このセラミック焼結体２５の片端部に、コイル導体１１の一方と内部電極１４ａとに電気的に接続するよう形成した入力用外部電極３０ａを、セラミック焼結体２５のもう一方の端部に、コイル導体１１のもう一方に電気的に接続するよう形成した出力用外部電極３０ｂを、さらに、セラミック焼結体２５の長辺側中央部に、内部電極１４ｂに電気的に接続するよう形成したグランド用外部電極３１を有する構成としている。
【００１９】
上記したように、本実施の形態１における静電気対策部品は、インダクタとバリスタをセラミック焼結体として一体化した構造であり、インダクタ部２１を入力用外部電極３０ａと出力用外部電極３０ｂとに電気的に接続し、バリスタ部２２を入力用外部電極３０ａとグランド用外部電極３１とに電気的に接続した構成としている。そして、本実施の形態１における静電気対策部品の回路は図３に示す等価回路となる。図３において、２０１はバリスタ、２０２はインダクタ、２０３は入力用外部電極、２０４は出力用外部電極、２０５はグランド用外部電極である。
【００２０】
続いて、本発明の実施の形態１における静電気対策部品の製造方法について図１および図２を用いて説明する。
【００２１】
まず、酸化亜鉛を主成分とするセラミック粉末と有機バインダからなる酸化亜鉛生シートを作製し準備した。この時、生シートの厚みは約５０μｍとした。
【００２２】
次に、上記酸化亜鉛生シートを複数枚積層して下側の無効層２３ａを形成した。続いて、この無効層２３ａの上に銀を主成分とする金属ペーストを用いスクリーン印刷法で内部電極１４ａとなる導体層を形成し、酸化亜鉛生シートを積層し、この上に銀ペーストを用いスクリーン印刷法で内部電極１４ｂを形成した。以降、数回前記工程を繰り返しバリスタ部２２を形成した。次に、前記バリスタ部２２の上に酸化亜鉛生シートを積層して、銀ペーストを用いてスクリーン印刷法で配線導体１２を形成し、その上に配線導体１２に電気的に接続するような位置に銀ペーストが充填されたビア導体１３が形成されている酸化亜鉛生シート１０を積層し、さらに、その上に銀ペーストを用いスクリーン印刷法で配線１２を形成した。以降数回上記工程を繰り返しコイル導体１１を持つインダクタ部２１を形成した。続いて、この上に酸化亜鉛生シートを数枚積層して上側の無効層２３ｂを形成し積層体ブロックを得た。
【００２３】
なお、導体層の厚みは約２．５μｍとした。また、印刷した導体層のパターンは、切断した後に図１に示した形状となるよう図示した形状を多数個を縦横に配列したパターン形状とした。
【００２４】
次に、上記積層体ブロックを所望の寸法に切断分離して、個片の生チップとした。この生チップを大気中で加熱して脱バインダ処理した後、大気中で９３０℃まで加熱して焼成し焼結体を得た。
【００２５】
次に、上記焼結体を面取して焼結体の表面に内部電極を完全に露出させ図２のセラミック焼結体２５を得た。続いて、セラミック焼結体２５の両端面および側面に銀を主成分とする電極ペーストを塗布した後、８００℃で焼付けを行って入力用外部電極３０ａ、出力用外部電極３０ｂおよびグランド用外部電極３１を形成し、この上にニッケル、はんだのめっきを施し、図２に示した本実施の形態１における静電気対策部品を作製した。
【００２６】
作製した本実施の形態１における静電気対策部品は、長手方向寸法が１．６ｍｍ、幅方向寸法が０．８ｍｍ、厚み方向寸法が０．８ｍｍであった。そして、入力用外部電極３０ａとグランド用外部電極３１間の静電容量は７５ｐＦ、バリスタ電圧Ｖ１ｍＡすなわち１ｍＡの電流が流れる時の電圧は２７Ｖであった。また、インダクタ部２１は作製する際に積層数を調整することによってコイル導体１１の長さを変え、入力用外部電極３０ａと出力用外部電極３０ｂの間のインダクタンスがそれぞれ６８ｎＨおよび２２０ｎＨの２種の静電気対策部品を作製した。
【００２７】
上記で作製した２種の本実施の形態１における静電気対策部品について、インダクタ部すなわち入力用外部電極３０ａと出力用外部電極３０ｂとの間のインピーダンスの周波数特性を測定した。この結果を図４に示す。図４に示すように、測定周波数３００ＭＨｚから８００ＭＨｚでのインピーダンスは、インダクタンスが６８ｎＨの静電気対策部品が一部の帯域で２００Ω以下であり、インダクタンスが２２０ｎＨの静電気対策部品が全域で２００Ω以上であった。
【００２８】
続いて、上記で作製した本実施の形態１の静電気対策部品について、静電気試験を行い評価した。
【００２９】
静電気試験は、図５に示す回路により行った。スイッチ１０３を接続して直流電源１０１より抵抗１０２を介し所定の電圧を印加して、静電容量１５０ｐＦの容量ボックス１０４に電荷をチャージした後、スイッチを切り替えてスイッチ１０３を開放しスイッチ１０５を接続して、容量ボックス１０４にチャージした電荷を静電気パルスとして、抵抗１０６を介して信号ライン１０８を通して被保護機器１１０に印加するというものである。
【００３０】
そして、図５に示すように、本実施の形態１の静電気対策部品は、評価試料１０９として、入力用外部電極２０３を信号ライン１０８の入力側つまり抵抗１０６側に接続し、出力用外部電極２０４を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０５をグランドライン１０７に接続した。すなわち、インダクタ２０２を被保護機器１１０に接続する信号ライン１０８に直列に接続し、バリスタ２０１を信号ライン１０８の入力側とグランドライン１０７間に接続して設けた。
【００３１】
そして静電気パルスを印加した時の、被保護機器１１０の直前の信号ライン１０８とグランドライン１０７間の電圧波形を測定することにより、静電気パルスをバイパスさせて被保護機器１１０に印加される電圧を抑制する効果、つまり、評価試料１０９である静電気対策部品の静電気パルスに対する吸収抑制効果を評価した。また、比較のために、静電容量が７５ｐＦ、バリスタ電圧Ｖ１ｍＡが２７Ｖの従来の積層バリスタを信号ライン１０８とグランドライン１０７間に接続して設けた場合の静電気パルスに対する吸収抑制効果も評価した。
【００３２】
評価結果の電圧波形を、図６、図７、図８および図９に示す。図６は、静電気対策部品を設けない場合、すなわち図５に示す静電気試験回路により８ｋＶを印加した静電気パルスの電圧波形である。そして、図７は従来の積層バリスタを信号ライン１０８とグランドライン１０７間に接続して設けた場合の被保護機器１１０に印加される電圧波形であり、図８は本実施の形態１における６８ｎＨのインダクタンスを持つ静電気対策部品を設けた場合の被保護機器１１０に印加される電圧波形であり、図９は本実施の形態１における２２０ｎＨのインダクタンスを持つ静電気対策部品を設けた場合の被保護機器１１０に印加される電圧波形である。
【００３３】
図７、図８および図９の評価結果から明らかなように、図７の従来の積層バリスタを設けた場合はピーク電圧が１５５Ｖであるのに対して、本実施の形態１における静電気対策部品を設けた場合は、バリスタ部の静電容量およびバリスタ電圧Ｖ１ｍＡが同じであるにもかかわらず、図８のインダクタ部のインダクタンスが６８ｎＨの場合でピーク電圧は７５Ｖ、図９のインダクタ部のインダクタンスが２２０ｎＨの場合でピーク電圧は６５Ｖであり、それぞれ大きな電圧抑制効果を有することがわかる。
【００３４】
上記のように、本実施の形態１の静電気対策部品を設けた場合には、バリスタを信号ライン入力側とグランドラインに接続して設け、さらに信号ラインに直列にインダクタを接続した構成になっているため、信号ラインに直列に接続されたインダクタが静電気パルスの立ち上がり部の高周波成分に対しては、相対的に高インピーダンスになるため静電気パルスの信号ラインへの通過を抑制し、バリスタの特性が支配的となりバリスタにより短時間にグランド側にバイパスさせ被保護回路にかかる電圧を大幅に小さくできる。
【００３５】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項３に記載の発明について説明する。
【００３６】
本実施の形態２が上記実施の形態１と異なる点は、セラミック焼結体の構造であり、セラミック焼結体に１つのインダクタ部と２つのバリスタ部を形成している点である。本実施の形態２における静電気対策部品の外観は上記実施の形態１の図２と同様であるので、図２を用いて説明する。また、符号についても上記実施の形態１と同様のものについては同じ符号を付し説明する。
【００３７】
図１０は本発明の実施の形態２におけるセラミック焼結体の模式的分解斜視図、図１１は本発明の実施の形態２における静電気対策部品の等価回路図である。
【００３８】
図１０および図２に示すように、本実施の形態２における静電気対策部品は、無効層２３ａおよび２３ｂ、インダクタ部２１、第１のバリスタ部２２ａおよび第２のバリスタ部２２ｂを積層一体化した構造のセラミック焼結体２５に一対の入出力用外部電極３０ａ、３０ｂおよびグランド用外部電極３１を設けたものである。
【００３９】
そして、インダクタ部２１は、セラミック層１０に形成した配線導体１２をセラミック層１０のビア部に形成したビア導体１３で接続して、スパイラル状のコイル導体１１をセラミック焼結体２５の内部に形成し、このコイル導体１１の両端をセラミック焼結体２５の両端部に引き出して形成している。また、第１のバリスタ部２２ａは、セラミック層１０と内部電極１４ａおよび１４ｂとを交互に積層し、内部電極１４ａをセラミック焼結体２５の片端部に、この辺と垂直方向面の中央部に内部電極１４ｂを交互に引き出し形成し、第２のバリスタ部２２ｂは、セラミック層１０と内部電極１４ｃおよび１４ｄとを交互に積層し、内部電極１４ｃをセラミック焼結体２５の他端部に、この辺と垂直方向面の中央部に内部電極１４ｄを交互に引き出し形成している。さらに、このセラミック焼結体２５の片端部に、コイル導体１１の一方および内部電極１４ａに電気的に接続するよう形成した入力用外部電極３０ａを、セラミック焼結体２５のもう一方の端部に、コイル導体１１の他の一方および内部電極１４ｃに電気的に接続するよう形成した出力用外部電極３０ｂを、さらに、セラミック焼結体２５の長辺側中央部に、内部電極１４ｂおよび内部電極１４ｄに電気的に接続するよう形成したグランド用外部電極３１を有する構成としている。
【００４０】
上記したように、本実施の形態２における静電気対策部品は、インダクタと２つのバリスタをセラミック焼結体として一体化した構造であり、インダクタ部２１を入力用外部電極３０ａと出力用外部電極３０ｂとに電気的に接続し、第１のバリスタ部２２ａを入力用外部電極３０ａとグランド用外部電極３１とに電気的に接続し、第２のバリスタ部２２ｂを出力用外部電極３０ｂとグランド用外部電極３１とに電気的に接続した構成としている。そして、本実施の形態２における静電気対策部品の回路は図１１に示す等価回路となる。図１１において、２０１ａは第１のバリスタ、２０１ｂは第２のバリスタ、２０２はインダクタ、２０３は入力用外部電極、２０４は出力用外部電極、２０５はグランド用外部電極である。
【００４１】
本発明の実施の形態２における静電気対策部品の製造方法についても、上記実施の形態１で示した製造方法とほぼ同様であるので詳細な説明は省略するが、インダクタ部２１を形成した後、再び、酸化亜鉛生シートの積層、内部電極を形成を繰り返しバリスタ部２２ｂを形成する工程を追加した後、無効層２３ｂを形成して積層体ブロックを作製した。この積層体ブロックを上記実施の形態１で示した工程と同様の工程を経て、本実施の形態２における静電気対策部品を作製した。
【００４２】
作製した本実施の形態２における静電気対策部品は、長手方向寸法が１．６ｍｍ、幅方向寸法が０．８ｍｍ、厚み方向寸法が０．８ｍｍであった。そして、入力用外部電極３０ａとグランド用外部電極３１間の静電容量が７５ｐＦ、バリスタ電圧Ｖ１ｍＡが２７Ｖであり、出力用外部電極３０ｂとグランド用外部電極３１間の静電容量が７５ｐＦ、バリスタ電圧Ｖ１ｍＡが２７Ｖであった。また、入力用外部電極３０ａと出力用外部電極３０ｂ間のインダクタンスは２２０ｎＨであり、そのインピーダンスは図４に示した実施の形態１のインダクタンスが２２０ｎＨの静電気対策部品と同様に測定周波数３００ＭＨｚから８００ＭＨｚの全域で２００Ω以上であった。
【００４３】
次に、上記本実施の形態２の静電気対策部品について、静電気パルスに対する抑制効果を評価した。評価は、実施の形態１で説明した静電気試験と同様に、本実施の形態２の静電気対策部品を図５に示す評価試料１０９として、入力用外部電極２０３を信号ライン１０８の入力側つまり抵抗１０６側に接続し、出力用外部電極２０４を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、図５に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される電圧波形を測定して、その抑制効果を評価した。その評価結果を図１２に示す。
【００４４】
図１２に示すように、本実施の形態２の静電気対策部品を設けた場合には、被保護機器１１０に印加される電圧波形のピーク電圧は６５Ｖであり、大きな電圧抑制効果を有することがわかる。また、上記とは逆に、本実施の形態２の静電気対策部品を、入力用外部電極２０３を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、出力用外部電極２０４を信号ライン１０８の入力側つまり抵抗１０６側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、図５に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される電圧波形を測定して評価した場合も、同様に、被保護機器１１０に印加される電圧波形のピーク電圧は６５Ｖであり、大きな電圧抑制効果を示した。
【００４５】
また、比較のため、上記実施の形態１のインダクタンスが２２０ｎＨの静電気対策部品について、上記実施の形態１とは逆に、入力用外部電極２０３を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、出力用外部電極２０４を信号ライン１０８の入力側つまり抵抗１０６側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、図５に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される電圧波形を測定して評価した。その評価結果を図１３に示す。
【００４６】
図１３に示すように、実施の形態１の静電気対策部品は、被保護機器１１０に対して、入力用外部電極２０３と出力用外部電極２０４とを逆に接続した場合には、被保護機器１１０に印加される電圧波形のピーク電圧は１８０Ｖになり、図９に示した正しく接続した場合に比べて電圧抑制効果は小さくなる。
【００４７】
すなわち、図１１の等価回路図からも明らかなように、本実施の形態２における静電気対策部品は、入力側と出力側の区別がなく、どちら側から静電気放電を行った場合でも図１２に示す電圧抑制効果を示す。つまり、本実施の形態２における静電気対策部品は、実装の際に部品の方向性を確認するという作業が必要なく、電子機器組み立て製造上の大きな利点がある。
【００４８】
（実施の形態３）
以下、実施の形態３を用いて、本発明の特に請求項４に記載の発明について説明する。
【００４９】
本実施の形態３が上記実施の形態１および２と異なる点は、セラミック焼結体の構造であり、セラミック焼結体に２つのインダクタ部と３つのバリスタ部を形成している点である。本実施の形態３における静電気対策部品の外観は、上記実施の形態１の図２と同様であるので、図２を用いて説明する。また、符号についても上記実施の形態１および２と同様のものについては同じ符号を付し説明する。
【００５０】
図１４は本発明の実施の形態３におけるセラミック焼結体の模式的分解斜視図、図１５は本発明の実施の形態３における静電気対策部品の等価回路図である。
【００５１】
図１４および図２に示すように、本実施の形態３における静電気対策部品は、無効層２３ａおよび２３ｂ、第１のインダクタ部２１ａおよび第２のインダクタ部２１ｂ、第１のバリスタ部２２ａ、第２のバリスタ部２２ｂおよび第３のバリスタ部２２ｃを積層一体化した構造のセラミック焼結体２５に一対の入出力用外部電極３０ａ、３０ｂおよびグランド用外部電極３１を設けたものである。
【００５２】
そして、第１のインダクタ部２１ａは、セラミック層１０に形成した配線導体１２をセラミック層１０のビア部に形成したビア導体１３で接続して、スパイラル状のコイル導体１１ａをセラミック焼結体２５の内部に形成し、このコイル導体１１ａの一端をセラミック焼結体２５の片端部に引き出し、コイル導体１１ａの他端を第３のバリスタ部２２ｃの内部電極１４ｅおよび第２のインダクタ部２１ｂのコイル導体１１ｂの一端にビア導体１３で接続して形成している。また、第２のインダクタ部２１ｂも同様に、スパイラル状のコイル導体１１ｂをセラミック焼結体２５の内部に形成し、このコイル導体１１ｂの一端をコイル導体１１ａの他端に接続し、コイル導体１１ｂの他端をセラミック焼結体２５の他端部に引き出して形成している。
【００５３】
そして、第１のバリスタ部２２ａは、セラミック層１０と内部電極１４ａおよび１４ｂとを交互に積層し、内部電極１４ａをセラミック焼結体２５の片端部に、この辺と垂直方向面の中央部に内部電極１４ｂを交互に引き出し形成している。第２のバリスタ部２２ｂは、セラミック層１０と内部電極１４ｃおよび１４ｄとを交互に積層し、内部電極１４ｃをセラミック焼結体２５の他端部に、この辺と垂直方向面の中央部に内部電極１４ｄを交互に引き出し形成している。また、第３のバリスタ部２２ｃは、セラミック層１０と内部電極１４ｅおよび１４ｆとを交互に積層し、内部電極１４ｅをビア導体１３でコイル導体１１ａおよび１１ｂに接続し、内部電極１４ｆをセラミック焼結体２５の中央部に交互に引き出し形成している。
【００５４】
さらに、このセラミック焼結体２５の片端部に、コイル導体１１ａおよび内部電極１４ａに電気的に接続するよう形成した入力用外部電極３０ａを、セラミック焼結体２５のもう一方の端部に、コイル導体１１ｂおよび内部電極１４ｃに電気的に接続するよう形成した出力用外部電極３０ｂを、さらに、セラミック焼結体２５の長辺側中央部に、内部電極１４ｂ、１４ｄおよび１４ｆに電気的に接続するよう形成したグランド用外部電極３１を有する構成としている。
【００５５】
上記したように、本実施の形態３における静電気対策部品は、２つのインダクタと３つのバリスタをセラミック焼結体として一体化した構造であり、第１のインダクタ部２１ａと第２のインダクタ部２１ｂとを電気的に直列に接続し入力用外部電極３０ａと出力用外部電極３０ｂとに電気的に接続し、第１のバリスタ部２２ａを入力用外部電極３０ａとグランド用外部電極３１とに電気的に接続し、第２のバリスタ部２２ｂを出力用外部電極３０ｂとグランド用外部電極３１とに電気的に接続し、第３のバリスタ部２２ｃを第１のインダクタ部２１ａおよび第２のインダクタ部２１ｂとグランド用外部電極３１とに電気的に接続した構成としている。そして、本実施の形態３における静電気対策部品の回路は図１５に示す等価回路となる。図１５において、２０１ａは第１のバリスタ、２０１ｂは第２のバリスタ、２０１ｃは第３のバリスタ、２０２ａは第１のインダクタ、２０２ｂは第２のインダクタ、２０３は入力用外部電極、２０４は出力用外部電極、２０５はグランド用外部電極である。
【００５６】
本発明の実施の形態３における静電気対策部品の製造方法については、上記実施の形態１および２で示した製造方法とほぼ同様であるので説明は省略する。
【００５７】
作製した本実施の形態３における静電気対策部品は、長手方向寸法が１．６ｍｍ、幅方向寸法が０．８ｍｍ、厚み方向寸法が０．８ｍｍであった。そして、入力用外部電極３０ａとグランド用外部電極３１間の静電容量が７５ｐＦ、バリスタ電圧Ｖ１ｍＡが２７Ｖであり、出力用外部電極３０ｂとグランド用外部電極３１間の静電容量が７５ｐＦ、バリスタ電圧Ｖ１ｍＡが２７Ｖであった。また、入力用外部電極３０ａと出力用外部電極３０ｂ間のインダクタンスは６８ｎＨであり、そのインピーダンスは図４に示した実施の形態１のインダクタンスが６８ｎＨの静電気対策部品と同様に測定周波数３００ＭＨｚから８００ＭＨｚの一部の帯域で２００Ω以下であった。
【００５８】
次に、上記本実施の形態３の静電気対策部品について、静電気パルスに対する抑制効果を評価した。評価は、実施の形態１で説明した静電気試験と同様に、本実施の形態３の静電気対策部品を図５に示す評価試料１０９として、入力用外部電極２０３を信号ライン１０８の入力側つまり抵抗１０６側に接続し、出力用外部電極２０４を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、図５に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される電圧波形を測定して、その抑制効果を評価した。その評価結果を図１６に示す。
【００５９】
図１６に示すように、本実施の形態３の静電気対策部品を設けた場合には、被保護機器１１０に印加される電圧波形のピーク電圧は６５Ｖであり、大きな電圧抑制効果を有することがわかる。
【００６０】
また、図８に示したインダクタ部のインダクタンスが６８ｎＨの実施の形態１の静電気対策部品と比較して、抑制効果を示すピーク電圧は約１０Ｖ低いという結果になった。つまり、本発明の実施の形態３における静電気対策部品は、インピーダンス値が小さくても、大きな電圧抑制効果を有することがわかる。
【００６１】
さらに、図１５の等価回路図からも明らかなように、本実施の形態３における静電気対策部品は、入力側と出力側の区別がなく、どちら側から静電気放電を行った場合でも図１６に示す電圧抑制効果を示す。つまり、本実施の形態３における静電気対策部品は、実装の際に部品の方向性を確認するという作業が必要なく、電子機器組み立て製造上の大きな利点がある。
【００６２】
（実施の形態４）
以下、実施の形態４を用いて、本発明の特に請求項５に記載の発明について説明する。
【００６３】
図１７は本発明の実施の形態４におけるセラミック焼結体の模式的分解斜視図、図１８は本発明の実施の形態４における静電気対策部品の外観斜視図、図１９は本発明の実施の形態４における静電気対策部品の等価回路図である。
【００６４】
図１７および図１８において、１０ａおよび１０ｂはセラミック層、１１ａおよび１１ｂはコイル導体、１２は配線導体、１３はビア導体、１４ａ、１４ｂおよび１４ｃは内部電極、２１ａは第１のインダクタ部、２１ｂは第２のインダクタ部、２２ａは第１のバリスタ部、２２ｂは第２のバリスタ部、２３ａおよび２３ｂは無効層、２５はセラミック焼結体、３０ａは第１の入力用外部電極、３０ｂは第１の出力用外部電極、３０ｃは第２の入力用外部電極、３０ｄは第２の出力用外部電極、３１はグランド用外部電極である。
【００６５】
図１７および図１８に示すように、本実施の形態４における静電気対策部品は、無効層２３ａおよび２３ｂ、第１のインダクタ部２１ａおよび第２のインダクタ部２１ｂ、第１のバリスタ部２２ａおよび第２のバリスタ部２２ｂを積層一体化した構造のセラミック焼結体２５に、二組の入出力用外部電極とグランド用外部電極とを設けたものであり、一対の入出力用外部電極３０ａ、３０ｂと一対の入出力用外部電極３０ｃ、３０ｄ、およびグランド用外部電極３１を設けたものである。
【００６６】
そして、第１のインダクタ部２１ａは、セラミック層１０ｂに形成した配線導体１２をセラミック層１０ｂのビア部に形成したビア導体１３で接続してスパイラル状のコイル導体１１ａをセラミック焼結体２５の内部に形成し、このコイル導体１１ａの両端をセラミック焼結体２５の両端部に引き出して形成している。また、第２のインダクタ部２１ｂも同様に、スパイラル状のコイル導体１１ｂをセラミック焼結体２５の内部に形成し、このコイル導体１１ｂの両端をセラミック焼結体２５の両端部に引き出して形成している。
【００６７】
そして、第１のバリスタ部２２ａは、セラミック層１０ａと内部電極１４ａおよび１４ｂとを交互に積層し、内部電極１４ａをセラミック焼結体２５の片端部に、この辺と垂直方向面の中央部の両面に内部電極１４ｂを交互に引き出し形成している。また、第２のバリスタ部２２ｂは、セラミック層１０ａと内部電極１４ｃおよび１４ｂとを交互に積層し、内部電極１４ｃをセラミック焼結体２５の上記内部電極１４ａと同端部に交互に引き出し形成している。
【００６８】
さらに、このセラミック焼結体２５の片端部に、コイル導体１１ａおよび内部電極１４ａに電気的に接続するよう形成した第１の入力用外部電極３０ａを、また、セラミック焼結体２５の同端部に、コイル導体１１ｂおよび内部電極１４ｃに電気的に接続するよう形成した第２の入力用外部電極３０ｃを、そして、セラミック焼結体２５のもう一方の端部にコイル導体１１ａの他端に電気的に接続するよう形成した第１の出力用外部電極３０ｂを、また、セラミック焼結体２５の同端部に、コイル導体１１ｂの他端に電気的に接続するよう形成した第２の出力用外部電極３０ｄを、さらに、セラミック焼結体２５の長辺側中央部の両面に、内部電極１４ｂに電気的に接続するよう形成したグランド用外部電極３１を有する構成としている。
【００６９】
上記したように、本実施の形態４における静電気対策部品は、２つのインダクタと２つのバリスタをセラミック焼結体として一体化した構造であり、インダクタ部を入力用外部電極と出力用外部電極とに電気的に接続しバリスタ部を入力用外部電極とグランド用外部電極とに電気的に接続した構成を、２ライン分を有する構成としている。そして、本実施の形態４における静電気対策部品の回路は図１９に示す等価回路となる。図１９において、２０１ａは第１のバリスタ、２０１ｂは第２のバリスタ、２０２ａは第１のインダクタ、２０２ｂは第２のインダクタ、２０３ａは第１の入力用外部電極、２０３ｂは第２の入力用外部電極、２０４ａは第１の出力用外部電極、２０４ｂは第２の出力用外部電極、２０５はグランド用外部電極である。また、第１および第２のインダクタのラインは、それぞれのコイル導体が近接しており、互いに容量成分２０６を介して等価的に電気的に結合している。
【００７０】
続いて、本発明の実施の形態４における静電気対策部品の製造方法について図１７および図１８を用いて説明する。
【００７１】
まず、酸化亜鉛を主成分とするセラミック粉末と有機バインダからなる酸化亜鉛生シート１０ａおよび、フェライトを主成分とするセラミック粉末と有機バインダからフェライト生シート１０ｂを作製し準備した。この時、それぞれの生シートの厚みは約５０μｍとした。
【００７２】
次に、上記フェライト生シート１０ｂを複数枚積層して下側の無効層２３ｂを形成した。続いて、この無効層２３ｂの上に銀を主成分とする金属ペーストを用いてスクリーン印刷法で配線導体１２を形成し、その上に配線導体１２に電気的に接続するような位置に銀ペーストが充填されたビア導体１３が形成されているフェライト生シート１０ｂを積層し、さらに、その上に銀ペーストを用いスクリーン印刷法で配線導体１２を形成した。以降数回上記工程を繰り返し、その上にフェライト生シート１０ｂを複数枚積層し中間の無効層２３ｂを形成し、コイル導体１１ａを持つ第１のインダクタ部２１ａおよびコイル導体１１ｂを持つ第２のインダクタ部２１ｂを形成した。次に、その上に、上記酸化亜鉛生シート１０ａを複数枚積層して中間の無効層２３ａを形成し、続いて、この無効層２３ａの上に銀を主成分とする金属ペーストを用いスクリーン印刷法で内部電極１４ａおよび内部電極１４ｃとなる導体層を形成し、酸化亜鉛生シートを積層し、この上に銀ペーストを用いスクリーン印刷法で内部電極１４ｂを形成した。以降、数回上記工程を繰り返し、第１のバリスタ部２２ａおよび第２のバリスタ部２２ｂを形成した。続いて、この上に酸化亜鉛生シートを数枚積層して上側の無効層２３ａを形成し積層体ブロックを得た。
【００７３】
なお、導体層の厚みは約２．５μｍとした。また、印刷した導体層のパターンは、切断した後に図１７に示した形状となるよう図示した形状を多数個を縦横に配列したパターン形状とした。
【００７４】
次に、上記積層体ブロックを所望の寸法に切断分離して、個片の生チップとした。この生チップを大気中で加熱して脱バインダ処理した後、大気中で９３０℃まで加熱して焼成し焼結体を得た。
【００７５】
次に、上記焼結体を面取して焼結体の表面に内部電極を完全に露出させ図１８のセラミック焼結体２５を得た。続いて、セラミック焼結体２５の両端面および側面に銀を主成分とする電極ペーストを塗布した後、８００℃で焼付けを行って入力用外部電極３０ａおよび３０ｃ、出力用外部電極３０ｂおよび３０ｄ、グランド用外部電極３１を形成し、この上にニッケル、はんだのめっきを施し、図１８に示した本実施の形態４における静電気対策部品を作製した。
【００７６】
作製した本実施の形態４における静電気対策部品は、長手方向寸法が１．４ｍｍ、幅方向寸法が１．０ｍｍ、厚み方向寸法が０．８ｍｍであった。そして、第１の入力用外部電極３０ａとグランド用外部電極３１間の静電容量は７５ｐＦ、バリスタ電圧Ｖ１ｍＡは２７Ｖであった。また、第１のインダクタ部すなわち第１の入力用外部電極３０ａと第１の出力用外部電極３０ｂとの間のインピーダンスは、図２０に示すように、測定周波数３００ＭＨｚから８００ＭＨｚの全域で２００Ω以上であった。また、第２の入力用外部電極３０ｃとグランド用外部電極３１間の静電容量、バリスタ電圧、および、第２の入力用外部電極３０ｃと第２の出力用外部電極３０ｄとの間のインピーダンスも上記と同様であった。
【００７７】
続いて、上記で作製した本実施の形態４の静電気対策部品について、静電気試験を行い評価した。評価は、実施の形態１で説明した静電気試験と同様に、本実施の形態４の静電気対策部品を図５に示す評価試料１０９として、第１の入力用外部電極２０３ａを信号ライン１０８の入力側つまり抵抗１０６側に接続し、第１の出力用外部電極２０４ａを信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、図５に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される電圧波形を測定して、その抑制効果を評価した。その評価結果を図２１に示す。また、第２の入力用外部電極２０３ｂを信号ライン１０８の入力側つまり抵抗１０６側に接続し、第２の出力用外部電極２０４ｂを信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、その抑制効果を評価した場合も、図２１と同様の結果を得た。
【００７８】
図２１に示すように、本実施の形態４の静電気対策部品を設けた場合には、被保護機器１１０に印加される電圧波形のピーク電圧は６０Ｖであり、上記実施の形態１、２および３と比較しても、さらに大きな電圧抑制効果を有することがわかる。
【００７９】
さらに、本実施の形態４における静電気対策部品は、１つの素子で２ラインに対応することができるため部品点数の削減、実装コストの削減という効果もある。さらに、フェライトに挟まれた２つのインダクタが互いに容量結合しているため、コモンモードノイズフィルタとしての機能も有している。たとえば、２本の信号ラインのそれぞれに上記実施の形態１における静電気対策部品をそれぞれ１素子ずつ取りつけた場合、コモンモードでの１００ＭＨｚのインピーダンスは数〜数十Ωであったのに対し、本実施の形態４における静電気対策部品を２ラインに対し取りつけた場合、コモンモードでの１００ＭＨｚのインピーダンスは１００Ω以上になりコモンモードでのノイズフィルタとして大きな効果を持っていた。
【００８０】
なお、上記実施の形態１〜４においては、バリスタ部は酸化亜鉛を主成分とするセラミックの中に設けたが、バリスタ部はチタン酸ストロンチウムを主成分とするセラミックであっても構わない。またインダクタ部は、上記実施の形態１〜３では酸化亜鉛セラミック、実施の形態４ではフェライトセラミックの中に設けたが、低誘電率のガラスセラミックなどであっても構わない。また、上記実施の形態４では、酸化亜鉛セラミックによるバリスタ部とフェライトによるインダクタ部の一体焼成を行い、セラミック焼結体２５を得たが、それぞれを別々に切断、焼成した後、接着剤等で接着した後、外部電極を形成し、一体化しても良い。また、物理的強度や寸法が許す限り、バリスタおよびインダクタをそれぞれ４つ、８つと増やし、ラインを４本、８本と増やしても良い。
【００８１】
また、上記実施の形態１〜４の静電気対策部品は、インダクタのインダクタンスとバリスタのキャパシタンスによりローパスフィルタの機能を有しているので、これらのインダクタンスとキャパシタンスを適当な値に合わせることで、Ｌ型やπ型の多段のローパスフィルタとすることができ、ローパスフィルタとしての機能の効果をさらに高めることもできる。
【００８２】
【発明の効果】
以上のように本発明は、少なくとも入力用と出力用とグランド用の３つの外部電極を設けたセラミック焼結体であって、セラミック焼結体に、入力用外部電極と出力用外部電極とに電気的に接続するインダクタを形成し入力用外部電極とグランド用外部電極とに電気的に接続するバリスタを形成した静電気対策部品であり、これを機器回路の信号ラインにインダクタを接続し信号ラインの入力側とグランド間にバリスタを接続して設けた場合、従来の静電気対策部品では十分に抑えきれなかった、静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制し、機器回路に静電気パルスが印加されるのを防ぐことができ、接続された回路を確実に保護することのできる静電気対策部品となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるセラミック焼結体の模式的分解斜視図
【図２】同静電気対策部品の外観斜視図
【図３】同静電気対策部品の等価回路図
【図４】同静電気対策部品のインピーダンスの周波数特性を示す図
【図５】本発明の実施の形態１における静電気試験の回路図
【図６】静電気試験回路により印加される静電気パルスの電圧波形を示す図
【図７】従来の積層バリスタを接続した場合の被保護機器に印加される電圧波形を示す図
【図８】本発明の実施の形態１におけるインダクタンスが６８ｎＨの静電気対策部品を設けた場合の被保護機器に印加される電圧波形を示す図
【図９】同インダクタンスが２２０ｎＨの静電気対策部品を設けた場合の被保護機器に印加される電圧波形を示す図
【図１０】本発明の実施の形態２におけるセラミック焼結体の模式的分解斜視図
【図１１】同静電気対策部品の等価回路図
【図１２】同静電気対策部品を設けた場合の被保護機器に印加される電圧波形を示す図
【図１３】インダクタンスが２２０ｎＨの実施の形態１の静電気対策部品を逆に接続した場合の被保護機器に印加される電圧波形を示す図
【図１４】本発明の実施の形態３におけるセラミック焼結体の模式的分解斜視図
【図１５】同静電気対策部品の等価回路図
【図１６】同静電気対策部品を設けた場合の被保護機器に印加される電圧波形を示す図
【図１７】本発明の実施の形態４におけるセラミック焼結体の模式的分解斜視図
【図１８】同静電気対策部品の外観斜視図
【図１９】同静電気対策部品の等価回路図
【図２０】同静電気対策部品のインピーダンスの周波数特性を示す図
【図２１】同静電気対策部品を設けた場合の被保護機器に印加される電圧波形を示す図
【符号の説明】
１０、１０ａ、１０ｂ セラミック層
１１、１１ａ、１１ｂ コイル導体
１２ 配線導体
１３ ビア導体
１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ 内部電極
２１、２１ａ、２１ｂ インダクタ部
２２、２２ａ、２２ｂ、２２ｃ バリスタ部
２３ａ、２３ｂ 無効層
２５ セラミック焼結体
３０ａ、３０ｃ 入力用外部電極
３０ｂ、３０ｄ 出力用外部電極
３１ グランド用外部電極
１０１ 直流電源
１０２、１０６ 抵抗
１０３、１０５ スイッチ
１０４ 容量ボックス
１０７ グランドライン
１０８ 信号ライン
１０９ 評価試料
１１０ 被保護機器
２０１、２０１ａ、２０１ｂ、２０１ｃ バリスタ
２０２、２０２ａ、２０２ｂ インダクタ
２０３、２０３ａ、２０３ｂ 入力用外部電極
２０４、２０４ａ、２０４ｂ 出力用外部電極
２０５ グランド用外部電極
２０６ 容量成分
【発明の属する技術分野】
本発明は電子機器を静電気から保護する静電気対策部品に関するものである。
【０００２】
【従来の技術】
最近、携帯電話などの電子機器の小型化、高性能化は急速に進み、それに伴い電子機器に用いられる電子部品の耐電圧は低下する。そのため、人体と電子機器の端子が接触したときに発生する静電気パルスによる機器内部の電気回路の破壊が増えてきている。静電気により０．５〜２ナノ秒程度の速度でかつ数百〜数キロボルトという高電圧が印加されるからである。
【０００３】
従来、このような静電気パルスへの対策としては、静電気が入るラインとグランド間にバリスタやツェナーダイオードを設け、静電気をバイパスさせ、機器の電気回路に印加される電圧を抑制する方法が提案されている。なお、静電気パルスの対策に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【０００４】
【特許文献１】
特開昭６３−５６０２３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような、バリスタやツェナーダイオードにより静電気をバイパスさせ機器の電気回路に印加される電圧を抑制する方法では、バリスタやツェナーダイオードの静電気パルスに対する反応速度が遅く、その素子の大きさや組成によって多少の差はあるが０．５〜２ナノ秒程度の速度のものは十分にバイパスできない。つまり、結果的に、一般的な静電気対策部品では、静電気の０．５〜２ナノ秒程度の最も速く高いピーク電圧を十分に抑制することは困難であり、これによって、電子部品・電子機器が破壊することが問題になっている。
【０００６】
また、静電気の０．５〜２ナノ秒程度の速いピーク電圧を抑えるには、バリスタやツェナーダイオードの容量を数ｎＦ以上の非常に高い容量にすることである程度は可能になるが、この場合、数十ＭＨｚ以上の高速伝送回路では使用することはできないという問題もあった。
【０００７】
そこで本発明は、かかる問題点に鑑みてなされたもので、静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制することができる静電気対策部品を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は以下の構成を有するものである。
【０００９】
本発明の請求項１に記載の発明は、少なくとも入力用と出力用とグランド用の３つの外部電極を設けたセラミック焼結体であって、前記セラミック焼結体に、前記入力用外部電極と前記出力用外部電極とに電気的に接続するインダクタを形成し前記入力用外部電極と前記グランド用外部電極とに電気的に接続するバリスタを形成したという構成であり、これにより、この部品を、機器回路の信号ラインにインダクタを接続し信号ラインの入力側とグランド間にバリスタを接続して設けることによって、信号ラインに直列に接続されたインダクタが静電気パルスの立ち上がり部の高周波成分に対しては相対的に高インピーダンスになるため、静電気パルスの信号ラインへの通過を抑制し、バリスタの特性が支配的となり、バリスタにより短時間にグランド側にバイパスさせ被保護回路にかかる電圧を大幅に小さくできる。したがって、機器の電気回路に印加される電圧を抑制する効果が大きい静電気対策部品となる。また、インダクタが信号ラインに対して直列に、バリスタが並列にＬ型に配置されているため、インダクタのインダクタンスとバリスタのキャパシタンスによって、ローパスフィルタ（ノイズフィルタ）の機能も有するため２つの機能を同時に実現でき、これらを１個の部品としているので機器の小型化が実現できるとともに実装コストの低減も図ることができる。
【００１０】
本発明の請求項２に記載の発明は、特に、インダクタは測定周波数３００ＭＨｚから８００ＭＨｚの範囲で２００Ω以上のインピーダンスを有するという構成であり、これにより、より確実に静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制することができ、機器の電子回路に対する保護効果をより確実にすることができる。
【００１１】
本発明の請求項３に記載の発明は、特に、出力用外部電極とグランド用外部電極とに電気的に接続する第２のバリスタを形成したという構成であり、これにより、確実に静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制することができるだけでなく、部品の方向性がなく、実装を容易にできるため実装コストの低減をすることができる。さらに、インダクタが信号ラインに対し直列に、このインダクタを挟んでバリスタが並列に入るπ型に配置されているため、インダクタのインダクタンスとバリスタのキャパシタンスによって、よりノイズ除去効果の高いローパスフィルタ（ノイズフィルタ）の機能も有することができる。
【００１２】
本発明の請求項４に記載の発明は、特に、複数のインダクタと複数のバリスタとを形成したという構成であり、これにより、さらに効果を大きく確実に静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制することができる。また、インダクタのインダクタンスとバリスタのキャパシタンスを最適にすることによって所望の多段ローパスフィルタ（ノイズフィルタ）の機能も有することができる。
【００１３】
本発明の請求項５に記載の発明は、特に、入力用外部電極と出力用外部電極とを複数組設けたという構成であり、これにより、２ライン以上の静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制することができるだけでなく、部品点数の低減、実装面積の低減、実装コストの低減ができる。さらに、異なるラインに存在するインダクタを電気的に容量結合するように配置することでコモンモードチョークフィルタなどの機能も有する素子を実現できる。
【００１４】
【発明の実施の形態】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１および請求項２に記載の発明について説明する。
【００１５】
図１は本発明の実施の形態１におけるセラミック焼結体の模式的分解斜視図、図２は本発明の実施の形態１における静電気対策部品の外観斜視図、図３は本発明の実施の形態１における静電気対策部品の等価回路図である。
【００１６】
図１および図２において、１０はセラミック層、１１はコイル導体、１２は配線導体、１３はビア導体、１４ａおよび１４ｂは内部電極、２１はインダクタ部、２２はバリスタ部、２３ａおよび２３ｂは無効層、２５はセラミック焼結体、３０ａは入力用外部電極、３０ｂは出力用外部電極、３１はグランド用外部電極である。
【００１７】
図１および図２に示すように、本実施の形態１における静電気対策部品は、無効層２３ａおよび２３ｂ、インダクタ部２１およびバリスタ部２２を積層一体化した構造のセラミック焼結体２５に一対の入出力用外部電極３０ａ、３０ｂおよびグランド用外部電極３１を設けたものである。
【００１８】
そして、インダクタ部２１は、セラミック層１０に形成した配線導体１２をセラミック層１０のビア部に形成したビア導体１３で接続して、スパイラル状のコイル導体１１をセラミック焼結体２５の内部に形成し、このコイル導体１１の両端をセラミック焼結体２５の両端部に引き出して形成している。また、バリスタ部２２は、セラミック層１０と内部電極１４ａおよび１４ｂとを交互に積層し、内部電極１４ａをセラミック焼結体２５の片端部に、この辺と垂直方向面の中央部に内部電極１４ｂを交互に引き出し形成している。さらに、このセラミック焼結体２５の片端部に、コイル導体１１の一方と内部電極１４ａとに電気的に接続するよう形成した入力用外部電極３０ａを、セラミック焼結体２５のもう一方の端部に、コイル導体１１のもう一方に電気的に接続するよう形成した出力用外部電極３０ｂを、さらに、セラミック焼結体２５の長辺側中央部に、内部電極１４ｂに電気的に接続するよう形成したグランド用外部電極３１を有する構成としている。
【００１９】
上記したように、本実施の形態１における静電気対策部品は、インダクタとバリスタをセラミック焼結体として一体化した構造であり、インダクタ部２１を入力用外部電極３０ａと出力用外部電極３０ｂとに電気的に接続し、バリスタ部２２を入力用外部電極３０ａとグランド用外部電極３１とに電気的に接続した構成としている。そして、本実施の形態１における静電気対策部品の回路は図３に示す等価回路となる。図３において、２０１はバリスタ、２０２はインダクタ、２０３は入力用外部電極、２０４は出力用外部電極、２０５はグランド用外部電極である。
【００２０】
続いて、本発明の実施の形態１における静電気対策部品の製造方法について図１および図２を用いて説明する。
【００２１】
まず、酸化亜鉛を主成分とするセラミック粉末と有機バインダからなる酸化亜鉛生シートを作製し準備した。この時、生シートの厚みは約５０μｍとした。
【００２２】
次に、上記酸化亜鉛生シートを複数枚積層して下側の無効層２３ａを形成した。続いて、この無効層２３ａの上に銀を主成分とする金属ペーストを用いスクリーン印刷法で内部電極１４ａとなる導体層を形成し、酸化亜鉛生シートを積層し、この上に銀ペーストを用いスクリーン印刷法で内部電極１４ｂを形成した。以降、数回前記工程を繰り返しバリスタ部２２を形成した。次に、前記バリスタ部２２の上に酸化亜鉛生シートを積層して、銀ペーストを用いてスクリーン印刷法で配線導体１２を形成し、その上に配線導体１２に電気的に接続するような位置に銀ペーストが充填されたビア導体１３が形成されている酸化亜鉛生シート１０を積層し、さらに、その上に銀ペーストを用いスクリーン印刷法で配線１２を形成した。以降数回上記工程を繰り返しコイル導体１１を持つインダクタ部２１を形成した。続いて、この上に酸化亜鉛生シートを数枚積層して上側の無効層２３ｂを形成し積層体ブロックを得た。
【００２３】
なお、導体層の厚みは約２．５μｍとした。また、印刷した導体層のパターンは、切断した後に図１に示した形状となるよう図示した形状を多数個を縦横に配列したパターン形状とした。
【００２４】
次に、上記積層体ブロックを所望の寸法に切断分離して、個片の生チップとした。この生チップを大気中で加熱して脱バインダ処理した後、大気中で９３０℃まで加熱して焼成し焼結体を得た。
【００２５】
次に、上記焼結体を面取して焼結体の表面に内部電極を完全に露出させ図２のセラミック焼結体２５を得た。続いて、セラミック焼結体２５の両端面および側面に銀を主成分とする電極ペーストを塗布した後、８００℃で焼付けを行って入力用外部電極３０ａ、出力用外部電極３０ｂおよびグランド用外部電極３１を形成し、この上にニッケル、はんだのめっきを施し、図２に示した本実施の形態１における静電気対策部品を作製した。
【００２６】
作製した本実施の形態１における静電気対策部品は、長手方向寸法が１．６ｍｍ、幅方向寸法が０．８ｍｍ、厚み方向寸法が０．８ｍｍであった。そして、入力用外部電極３０ａとグランド用外部電極３１間の静電容量は７５ｐＦ、バリスタ電圧Ｖ１ｍＡすなわち１ｍＡの電流が流れる時の電圧は２７Ｖであった。また、インダクタ部２１は作製する際に積層数を調整することによってコイル導体１１の長さを変え、入力用外部電極３０ａと出力用外部電極３０ｂの間のインダクタンスがそれぞれ６８ｎＨおよび２２０ｎＨの２種の静電気対策部品を作製した。
【００２７】
上記で作製した２種の本実施の形態１における静電気対策部品について、インダクタ部すなわち入力用外部電極３０ａと出力用外部電極３０ｂとの間のインピーダンスの周波数特性を測定した。この結果を図４に示す。図４に示すように、測定周波数３００ＭＨｚから８００ＭＨｚでのインピーダンスは、インダクタンスが６８ｎＨの静電気対策部品が一部の帯域で２００Ω以下であり、インダクタンスが２２０ｎＨの静電気対策部品が全域で２００Ω以上であった。
【００２８】
続いて、上記で作製した本実施の形態１の静電気対策部品について、静電気試験を行い評価した。
【００２９】
静電気試験は、図５に示す回路により行った。スイッチ１０３を接続して直流電源１０１より抵抗１０２を介し所定の電圧を印加して、静電容量１５０ｐＦの容量ボックス１０４に電荷をチャージした後、スイッチを切り替えてスイッチ１０３を開放しスイッチ１０５を接続して、容量ボックス１０４にチャージした電荷を静電気パルスとして、抵抗１０６を介して信号ライン１０８を通して被保護機器１１０に印加するというものである。
【００３０】
そして、図５に示すように、本実施の形態１の静電気対策部品は、評価試料１０９として、入力用外部電極２０３を信号ライン１０８の入力側つまり抵抗１０６側に接続し、出力用外部電極２０４を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０５をグランドライン１０７に接続した。すなわち、インダクタ２０２を被保護機器１１０に接続する信号ライン１０８に直列に接続し、バリスタ２０１を信号ライン１０８の入力側とグランドライン１０７間に接続して設けた。
【００３１】
そして静電気パルスを印加した時の、被保護機器１１０の直前の信号ライン１０８とグランドライン１０７間の電圧波形を測定することにより、静電気パルスをバイパスさせて被保護機器１１０に印加される電圧を抑制する効果、つまり、評価試料１０９である静電気対策部品の静電気パルスに対する吸収抑制効果を評価した。また、比較のために、静電容量が７５ｐＦ、バリスタ電圧Ｖ１ｍＡが２７Ｖの従来の積層バリスタを信号ライン１０８とグランドライン１０７間に接続して設けた場合の静電気パルスに対する吸収抑制効果も評価した。
【００３２】
評価結果の電圧波形を、図６、図７、図８および図９に示す。図６は、静電気対策部品を設けない場合、すなわち図５に示す静電気試験回路により８ｋＶを印加した静電気パルスの電圧波形である。そして、図７は従来の積層バリスタを信号ライン１０８とグランドライン１０７間に接続して設けた場合の被保護機器１１０に印加される電圧波形であり、図８は本実施の形態１における６８ｎＨのインダクタンスを持つ静電気対策部品を設けた場合の被保護機器１１０に印加される電圧波形であり、図９は本実施の形態１における２２０ｎＨのインダクタンスを持つ静電気対策部品を設けた場合の被保護機器１１０に印加される電圧波形である。
【００３３】
図７、図８および図９の評価結果から明らかなように、図７の従来の積層バリスタを設けた場合はピーク電圧が１５５Ｖであるのに対して、本実施の形態１における静電気対策部品を設けた場合は、バリスタ部の静電容量およびバリスタ電圧Ｖ１ｍＡが同じであるにもかかわらず、図８のインダクタ部のインダクタンスが６８ｎＨの場合でピーク電圧は７５Ｖ、図９のインダクタ部のインダクタンスが２２０ｎＨの場合でピーク電圧は６５Ｖであり、それぞれ大きな電圧抑制効果を有することがわかる。
【００３４】
上記のように、本実施の形態１の静電気対策部品を設けた場合には、バリスタを信号ライン入力側とグランドラインに接続して設け、さらに信号ラインに直列にインダクタを接続した構成になっているため、信号ラインに直列に接続されたインダクタが静電気パルスの立ち上がり部の高周波成分に対しては、相対的に高インピーダンスになるため静電気パルスの信号ラインへの通過を抑制し、バリスタの特性が支配的となりバリスタにより短時間にグランド側にバイパスさせ被保護回路にかかる電圧を大幅に小さくできる。
【００３５】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項３に記載の発明について説明する。
【００３６】
本実施の形態２が上記実施の形態１と異なる点は、セラミック焼結体の構造であり、セラミック焼結体に１つのインダクタ部と２つのバリスタ部を形成している点である。本実施の形態２における静電気対策部品の外観は上記実施の形態１の図２と同様であるので、図２を用いて説明する。また、符号についても上記実施の形態１と同様のものについては同じ符号を付し説明する。
【００３７】
図１０は本発明の実施の形態２におけるセラミック焼結体の模式的分解斜視図、図１１は本発明の実施の形態２における静電気対策部品の等価回路図である。
【００３８】
図１０および図２に示すように、本実施の形態２における静電気対策部品は、無効層２３ａおよび２３ｂ、インダクタ部２１、第１のバリスタ部２２ａおよび第２のバリスタ部２２ｂを積層一体化した構造のセラミック焼結体２５に一対の入出力用外部電極３０ａ、３０ｂおよびグランド用外部電極３１を設けたものである。
【００３９】
そして、インダクタ部２１は、セラミック層１０に形成した配線導体１２をセラミック層１０のビア部に形成したビア導体１３で接続して、スパイラル状のコイル導体１１をセラミック焼結体２５の内部に形成し、このコイル導体１１の両端をセラミック焼結体２５の両端部に引き出して形成している。また、第１のバリスタ部２２ａは、セラミック層１０と内部電極１４ａおよび１４ｂとを交互に積層し、内部電極１４ａをセラミック焼結体２５の片端部に、この辺と垂直方向面の中央部に内部電極１４ｂを交互に引き出し形成し、第２のバリスタ部２２ｂは、セラミック層１０と内部電極１４ｃおよび１４ｄとを交互に積層し、内部電極１４ｃをセラミック焼結体２５の他端部に、この辺と垂直方向面の中央部に内部電極１４ｄを交互に引き出し形成している。さらに、このセラミック焼結体２５の片端部に、コイル導体１１の一方および内部電極１４ａに電気的に接続するよう形成した入力用外部電極３０ａを、セラミック焼結体２５のもう一方の端部に、コイル導体１１の他の一方および内部電極１４ｃに電気的に接続するよう形成した出力用外部電極３０ｂを、さらに、セラミック焼結体２５の長辺側中央部に、内部電極１４ｂおよび内部電極１４ｄに電気的に接続するよう形成したグランド用外部電極３１を有する構成としている。
【００４０】
上記したように、本実施の形態２における静電気対策部品は、インダクタと２つのバリスタをセラミック焼結体として一体化した構造であり、インダクタ部２１を入力用外部電極３０ａと出力用外部電極３０ｂとに電気的に接続し、第１のバリスタ部２２ａを入力用外部電極３０ａとグランド用外部電極３１とに電気的に接続し、第２のバリスタ部２２ｂを出力用外部電極３０ｂとグランド用外部電極３１とに電気的に接続した構成としている。そして、本実施の形態２における静電気対策部品の回路は図１１に示す等価回路となる。図１１において、２０１ａは第１のバリスタ、２０１ｂは第２のバリスタ、２０２はインダクタ、２０３は入力用外部電極、２０４は出力用外部電極、２０５はグランド用外部電極である。
【００４１】
本発明の実施の形態２における静電気対策部品の製造方法についても、上記実施の形態１で示した製造方法とほぼ同様であるので詳細な説明は省略するが、インダクタ部２１を形成した後、再び、酸化亜鉛生シートの積層、内部電極を形成を繰り返しバリスタ部２２ｂを形成する工程を追加した後、無効層２３ｂを形成して積層体ブロックを作製した。この積層体ブロックを上記実施の形態１で示した工程と同様の工程を経て、本実施の形態２における静電気対策部品を作製した。
【００４２】
作製した本実施の形態２における静電気対策部品は、長手方向寸法が１．６ｍｍ、幅方向寸法が０．８ｍｍ、厚み方向寸法が０．８ｍｍであった。そして、入力用外部電極３０ａとグランド用外部電極３１間の静電容量が７５ｐＦ、バリスタ電圧Ｖ１ｍＡが２７Ｖであり、出力用外部電極３０ｂとグランド用外部電極３１間の静電容量が７５ｐＦ、バリスタ電圧Ｖ１ｍＡが２７Ｖであった。また、入力用外部電極３０ａと出力用外部電極３０ｂ間のインダクタンスは２２０ｎＨであり、そのインピーダンスは図４に示した実施の形態１のインダクタンスが２２０ｎＨの静電気対策部品と同様に測定周波数３００ＭＨｚから８００ＭＨｚの全域で２００Ω以上であった。
【００４３】
次に、上記本実施の形態２の静電気対策部品について、静電気パルスに対する抑制効果を評価した。評価は、実施の形態１で説明した静電気試験と同様に、本実施の形態２の静電気対策部品を図５に示す評価試料１０９として、入力用外部電極２０３を信号ライン１０８の入力側つまり抵抗１０６側に接続し、出力用外部電極２０４を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、図５に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される電圧波形を測定して、その抑制効果を評価した。その評価結果を図１２に示す。
【００４４】
図１２に示すように、本実施の形態２の静電気対策部品を設けた場合には、被保護機器１１０に印加される電圧波形のピーク電圧は６５Ｖであり、大きな電圧抑制効果を有することがわかる。また、上記とは逆に、本実施の形態２の静電気対策部品を、入力用外部電極２０３を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、出力用外部電極２０４を信号ライン１０８の入力側つまり抵抗１０６側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、図５に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される電圧波形を測定して評価した場合も、同様に、被保護機器１１０に印加される電圧波形のピーク電圧は６５Ｖであり、大きな電圧抑制効果を示した。
【００４５】
また、比較のため、上記実施の形態１のインダクタンスが２２０ｎＨの静電気対策部品について、上記実施の形態１とは逆に、入力用外部電極２０３を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、出力用外部電極２０４を信号ライン１０８の入力側つまり抵抗１０６側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、図５に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される電圧波形を測定して評価した。その評価結果を図１３に示す。
【００４６】
図１３に示すように、実施の形態１の静電気対策部品は、被保護機器１１０に対して、入力用外部電極２０３と出力用外部電極２０４とを逆に接続した場合には、被保護機器１１０に印加される電圧波形のピーク電圧は１８０Ｖになり、図９に示した正しく接続した場合に比べて電圧抑制効果は小さくなる。
【００４７】
すなわち、図１１の等価回路図からも明らかなように、本実施の形態２における静電気対策部品は、入力側と出力側の区別がなく、どちら側から静電気放電を行った場合でも図１２に示す電圧抑制効果を示す。つまり、本実施の形態２における静電気対策部品は、実装の際に部品の方向性を確認するという作業が必要なく、電子機器組み立て製造上の大きな利点がある。
【００４８】
（実施の形態３）
以下、実施の形態３を用いて、本発明の特に請求項４に記載の発明について説明する。
【００４９】
本実施の形態３が上記実施の形態１および２と異なる点は、セラミック焼結体の構造であり、セラミック焼結体に２つのインダクタ部と３つのバリスタ部を形成している点である。本実施の形態３における静電気対策部品の外観は、上記実施の形態１の図２と同様であるので、図２を用いて説明する。また、符号についても上記実施の形態１および２と同様のものについては同じ符号を付し説明する。
【００５０】
図１４は本発明の実施の形態３におけるセラミック焼結体の模式的分解斜視図、図１５は本発明の実施の形態３における静電気対策部品の等価回路図である。
【００５１】
図１４および図２に示すように、本実施の形態３における静電気対策部品は、無効層２３ａおよび２３ｂ、第１のインダクタ部２１ａおよび第２のインダクタ部２１ｂ、第１のバリスタ部２２ａ、第２のバリスタ部２２ｂおよび第３のバリスタ部２２ｃを積層一体化した構造のセラミック焼結体２５に一対の入出力用外部電極３０ａ、３０ｂおよびグランド用外部電極３１を設けたものである。
【００５２】
そして、第１のインダクタ部２１ａは、セラミック層１０に形成した配線導体１２をセラミック層１０のビア部に形成したビア導体１３で接続して、スパイラル状のコイル導体１１ａをセラミック焼結体２５の内部に形成し、このコイル導体１１ａの一端をセラミック焼結体２５の片端部に引き出し、コイル導体１１ａの他端を第３のバリスタ部２２ｃの内部電極１４ｅおよび第２のインダクタ部２１ｂのコイル導体１１ｂの一端にビア導体１３で接続して形成している。また、第２のインダクタ部２１ｂも同様に、スパイラル状のコイル導体１１ｂをセラミック焼結体２５の内部に形成し、このコイル導体１１ｂの一端をコイル導体１１ａの他端に接続し、コイル導体１１ｂの他端をセラミック焼結体２５の他端部に引き出して形成している。
【００５３】
そして、第１のバリスタ部２２ａは、セラミック層１０と内部電極１４ａおよび１４ｂとを交互に積層し、内部電極１４ａをセラミック焼結体２５の片端部に、この辺と垂直方向面の中央部に内部電極１４ｂを交互に引き出し形成している。第２のバリスタ部２２ｂは、セラミック層１０と内部電極１４ｃおよび１４ｄとを交互に積層し、内部電極１４ｃをセラミック焼結体２５の他端部に、この辺と垂直方向面の中央部に内部電極１４ｄを交互に引き出し形成している。また、第３のバリスタ部２２ｃは、セラミック層１０と内部電極１４ｅおよび１４ｆとを交互に積層し、内部電極１４ｅをビア導体１３でコイル導体１１ａおよび１１ｂに接続し、内部電極１４ｆをセラミック焼結体２５の中央部に交互に引き出し形成している。
【００５４】
さらに、このセラミック焼結体２５の片端部に、コイル導体１１ａおよび内部電極１４ａに電気的に接続するよう形成した入力用外部電極３０ａを、セラミック焼結体２５のもう一方の端部に、コイル導体１１ｂおよび内部電極１４ｃに電気的に接続するよう形成した出力用外部電極３０ｂを、さらに、セラミック焼結体２５の長辺側中央部に、内部電極１４ｂ、１４ｄおよび１４ｆに電気的に接続するよう形成したグランド用外部電極３１を有する構成としている。
【００５５】
上記したように、本実施の形態３における静電気対策部品は、２つのインダクタと３つのバリスタをセラミック焼結体として一体化した構造であり、第１のインダクタ部２１ａと第２のインダクタ部２１ｂとを電気的に直列に接続し入力用外部電極３０ａと出力用外部電極３０ｂとに電気的に接続し、第１のバリスタ部２２ａを入力用外部電極３０ａとグランド用外部電極３１とに電気的に接続し、第２のバリスタ部２２ｂを出力用外部電極３０ｂとグランド用外部電極３１とに電気的に接続し、第３のバリスタ部２２ｃを第１のインダクタ部２１ａおよび第２のインダクタ部２１ｂとグランド用外部電極３１とに電気的に接続した構成としている。そして、本実施の形態３における静電気対策部品の回路は図１５に示す等価回路となる。図１５において、２０１ａは第１のバリスタ、２０１ｂは第２のバリスタ、２０１ｃは第３のバリスタ、２０２ａは第１のインダクタ、２０２ｂは第２のインダクタ、２０３は入力用外部電極、２０４は出力用外部電極、２０５はグランド用外部電極である。
【００５６】
本発明の実施の形態３における静電気対策部品の製造方法については、上記実施の形態１および２で示した製造方法とほぼ同様であるので説明は省略する。
【００５７】
作製した本実施の形態３における静電気対策部品は、長手方向寸法が１．６ｍｍ、幅方向寸法が０．８ｍｍ、厚み方向寸法が０．８ｍｍであった。そして、入力用外部電極３０ａとグランド用外部電極３１間の静電容量が７５ｐＦ、バリスタ電圧Ｖ１ｍＡが２７Ｖであり、出力用外部電極３０ｂとグランド用外部電極３１間の静電容量が７５ｐＦ、バリスタ電圧Ｖ１ｍＡが２７Ｖであった。また、入力用外部電極３０ａと出力用外部電極３０ｂ間のインダクタンスは６８ｎＨであり、そのインピーダンスは図４に示した実施の形態１のインダクタンスが６８ｎＨの静電気対策部品と同様に測定周波数３００ＭＨｚから８００ＭＨｚの一部の帯域で２００Ω以下であった。
【００５８】
次に、上記本実施の形態３の静電気対策部品について、静電気パルスに対する抑制効果を評価した。評価は、実施の形態１で説明した静電気試験と同様に、本実施の形態３の静電気対策部品を図５に示す評価試料１０９として、入力用外部電極２０３を信号ライン１０８の入力側つまり抵抗１０６側に接続し、出力用外部電極２０４を信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、図５に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される電圧波形を測定して、その抑制効果を評価した。その評価結果を図１６に示す。
【００５９】
図１６に示すように、本実施の形態３の静電気対策部品を設けた場合には、被保護機器１１０に印加される電圧波形のピーク電圧は６５Ｖであり、大きな電圧抑制効果を有することがわかる。
【００６０】
また、図８に示したインダクタ部のインダクタンスが６８ｎＨの実施の形態１の静電気対策部品と比較して、抑制効果を示すピーク電圧は約１０Ｖ低いという結果になった。つまり、本発明の実施の形態３における静電気対策部品は、インピーダンス値が小さくても、大きな電圧抑制効果を有することがわかる。
【００６１】
さらに、図１５の等価回路図からも明らかなように、本実施の形態３における静電気対策部品は、入力側と出力側の区別がなく、どちら側から静電気放電を行った場合でも図１６に示す電圧抑制効果を示す。つまり、本実施の形態３における静電気対策部品は、実装の際に部品の方向性を確認するという作業が必要なく、電子機器組み立て製造上の大きな利点がある。
【００６２】
（実施の形態４）
以下、実施の形態４を用いて、本発明の特に請求項５に記載の発明について説明する。
【００６３】
図１７は本発明の実施の形態４におけるセラミック焼結体の模式的分解斜視図、図１８は本発明の実施の形態４における静電気対策部品の外観斜視図、図１９は本発明の実施の形態４における静電気対策部品の等価回路図である。
【００６４】
図１７および図１８において、１０ａおよび１０ｂはセラミック層、１１ａおよび１１ｂはコイル導体、１２は配線導体、１３はビア導体、１４ａ、１４ｂおよび１４ｃは内部電極、２１ａは第１のインダクタ部、２１ｂは第２のインダクタ部、２２ａは第１のバリスタ部、２２ｂは第２のバリスタ部、２３ａおよび２３ｂは無効層、２５はセラミック焼結体、３０ａは第１の入力用外部電極、３０ｂは第１の出力用外部電極、３０ｃは第２の入力用外部電極、３０ｄは第２の出力用外部電極、３１はグランド用外部電極である。
【００６５】
図１７および図１８に示すように、本実施の形態４における静電気対策部品は、無効層２３ａおよび２３ｂ、第１のインダクタ部２１ａおよび第２のインダクタ部２１ｂ、第１のバリスタ部２２ａおよび第２のバリスタ部２２ｂを積層一体化した構造のセラミック焼結体２５に、二組の入出力用外部電極とグランド用外部電極とを設けたものであり、一対の入出力用外部電極３０ａ、３０ｂと一対の入出力用外部電極３０ｃ、３０ｄ、およびグランド用外部電極３１を設けたものである。
【００６６】
そして、第１のインダクタ部２１ａは、セラミック層１０ｂに形成した配線導体１２をセラミック層１０ｂのビア部に形成したビア導体１３で接続してスパイラル状のコイル導体１１ａをセラミック焼結体２５の内部に形成し、このコイル導体１１ａの両端をセラミック焼結体２５の両端部に引き出して形成している。また、第２のインダクタ部２１ｂも同様に、スパイラル状のコイル導体１１ｂをセラミック焼結体２５の内部に形成し、このコイル導体１１ｂの両端をセラミック焼結体２５の両端部に引き出して形成している。
【００６７】
そして、第１のバリスタ部２２ａは、セラミック層１０ａと内部電極１４ａおよび１４ｂとを交互に積層し、内部電極１４ａをセラミック焼結体２５の片端部に、この辺と垂直方向面の中央部の両面に内部電極１４ｂを交互に引き出し形成している。また、第２のバリスタ部２２ｂは、セラミック層１０ａと内部電極１４ｃおよび１４ｂとを交互に積層し、内部電極１４ｃをセラミック焼結体２５の上記内部電極１４ａと同端部に交互に引き出し形成している。
【００６８】
さらに、このセラミック焼結体２５の片端部に、コイル導体１１ａおよび内部電極１４ａに電気的に接続するよう形成した第１の入力用外部電極３０ａを、また、セラミック焼結体２５の同端部に、コイル導体１１ｂおよび内部電極１４ｃに電気的に接続するよう形成した第２の入力用外部電極３０ｃを、そして、セラミック焼結体２５のもう一方の端部にコイル導体１１ａの他端に電気的に接続するよう形成した第１の出力用外部電極３０ｂを、また、セラミック焼結体２５の同端部に、コイル導体１１ｂの他端に電気的に接続するよう形成した第２の出力用外部電極３０ｄを、さらに、セラミック焼結体２５の長辺側中央部の両面に、内部電極１４ｂに電気的に接続するよう形成したグランド用外部電極３１を有する構成としている。
【００６９】
上記したように、本実施の形態４における静電気対策部品は、２つのインダクタと２つのバリスタをセラミック焼結体として一体化した構造であり、インダクタ部を入力用外部電極と出力用外部電極とに電気的に接続しバリスタ部を入力用外部電極とグランド用外部電極とに電気的に接続した構成を、２ライン分を有する構成としている。そして、本実施の形態４における静電気対策部品の回路は図１９に示す等価回路となる。図１９において、２０１ａは第１のバリスタ、２０１ｂは第２のバリスタ、２０２ａは第１のインダクタ、２０２ｂは第２のインダクタ、２０３ａは第１の入力用外部電極、２０３ｂは第２の入力用外部電極、２０４ａは第１の出力用外部電極、２０４ｂは第２の出力用外部電極、２０５はグランド用外部電極である。また、第１および第２のインダクタのラインは、それぞれのコイル導体が近接しており、互いに容量成分２０６を介して等価的に電気的に結合している。
【００７０】
続いて、本発明の実施の形態４における静電気対策部品の製造方法について図１７および図１８を用いて説明する。
【００７１】
まず、酸化亜鉛を主成分とするセラミック粉末と有機バインダからなる酸化亜鉛生シート１０ａおよび、フェライトを主成分とするセラミック粉末と有機バインダからフェライト生シート１０ｂを作製し準備した。この時、それぞれの生シートの厚みは約５０μｍとした。
【００７２】
次に、上記フェライト生シート１０ｂを複数枚積層して下側の無効層２３ｂを形成した。続いて、この無効層２３ｂの上に銀を主成分とする金属ペーストを用いてスクリーン印刷法で配線導体１２を形成し、その上に配線導体１２に電気的に接続するような位置に銀ペーストが充填されたビア導体１３が形成されているフェライト生シート１０ｂを積層し、さらに、その上に銀ペーストを用いスクリーン印刷法で配線導体１２を形成した。以降数回上記工程を繰り返し、その上にフェライト生シート１０ｂを複数枚積層し中間の無効層２３ｂを形成し、コイル導体１１ａを持つ第１のインダクタ部２１ａおよびコイル導体１１ｂを持つ第２のインダクタ部２１ｂを形成した。次に、その上に、上記酸化亜鉛生シート１０ａを複数枚積層して中間の無効層２３ａを形成し、続いて、この無効層２３ａの上に銀を主成分とする金属ペーストを用いスクリーン印刷法で内部電極１４ａおよび内部電極１４ｃとなる導体層を形成し、酸化亜鉛生シートを積層し、この上に銀ペーストを用いスクリーン印刷法で内部電極１４ｂを形成した。以降、数回上記工程を繰り返し、第１のバリスタ部２２ａおよび第２のバリスタ部２２ｂを形成した。続いて、この上に酸化亜鉛生シートを数枚積層して上側の無効層２３ａを形成し積層体ブロックを得た。
【００７３】
なお、導体層の厚みは約２．５μｍとした。また、印刷した導体層のパターンは、切断した後に図１７に示した形状となるよう図示した形状を多数個を縦横に配列したパターン形状とした。
【００７４】
次に、上記積層体ブロックを所望の寸法に切断分離して、個片の生チップとした。この生チップを大気中で加熱して脱バインダ処理した後、大気中で９３０℃まで加熱して焼成し焼結体を得た。
【００７５】
次に、上記焼結体を面取して焼結体の表面に内部電極を完全に露出させ図１８のセラミック焼結体２５を得た。続いて、セラミック焼結体２５の両端面および側面に銀を主成分とする電極ペーストを塗布した後、８００℃で焼付けを行って入力用外部電極３０ａおよび３０ｃ、出力用外部電極３０ｂおよび３０ｄ、グランド用外部電極３１を形成し、この上にニッケル、はんだのめっきを施し、図１８に示した本実施の形態４における静電気対策部品を作製した。
【００７６】
作製した本実施の形態４における静電気対策部品は、長手方向寸法が１．４ｍｍ、幅方向寸法が１．０ｍｍ、厚み方向寸法が０．８ｍｍであった。そして、第１の入力用外部電極３０ａとグランド用外部電極３１間の静電容量は７５ｐＦ、バリスタ電圧Ｖ１ｍＡは２７Ｖであった。また、第１のインダクタ部すなわち第１の入力用外部電極３０ａと第１の出力用外部電極３０ｂとの間のインピーダンスは、図２０に示すように、測定周波数３００ＭＨｚから８００ＭＨｚの全域で２００Ω以上であった。また、第２の入力用外部電極３０ｃとグランド用外部電極３１間の静電容量、バリスタ電圧、および、第２の入力用外部電極３０ｃと第２の出力用外部電極３０ｄとの間のインピーダンスも上記と同様であった。
【００７７】
続いて、上記で作製した本実施の形態４の静電気対策部品について、静電気試験を行い評価した。評価は、実施の形態１で説明した静電気試験と同様に、本実施の形態４の静電気対策部品を図５に示す評価試料１０９として、第１の入力用外部電極２０３ａを信号ライン１０８の入力側つまり抵抗１０６側に接続し、第１の出力用外部電極２０４ａを信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、図５に示す回路により印加される静電気パルスの電圧８ｋＶを印加し、被保護機器１１０に印加される電圧波形を測定して、その抑制効果を評価した。その評価結果を図２１に示す。また、第２の入力用外部電極２０３ｂを信号ライン１０８の入力側つまり抵抗１０６側に接続し、第２の出力用外部電極２０４ｂを信号ライン１０８の出力側つまり被保護機器１１０側に接続し、グランド用外部電極２０５をグランドライン１０７に接続し、その抑制効果を評価した場合も、図２１と同様の結果を得た。
【００７８】
図２１に示すように、本実施の形態４の静電気対策部品を設けた場合には、被保護機器１１０に印加される電圧波形のピーク電圧は６０Ｖであり、上記実施の形態１、２および３と比較しても、さらに大きな電圧抑制効果を有することがわかる。
【００７９】
さらに、本実施の形態４における静電気対策部品は、１つの素子で２ラインに対応することができるため部品点数の削減、実装コストの削減という効果もある。さらに、フェライトに挟まれた２つのインダクタが互いに容量結合しているため、コモンモードノイズフィルタとしての機能も有している。たとえば、２本の信号ラインのそれぞれに上記実施の形態１における静電気対策部品をそれぞれ１素子ずつ取りつけた場合、コモンモードでの１００ＭＨｚのインピーダンスは数〜数十Ωであったのに対し、本実施の形態４における静電気対策部品を２ラインに対し取りつけた場合、コモンモードでの１００ＭＨｚのインピーダンスは１００Ω以上になりコモンモードでのノイズフィルタとして大きな効果を持っていた。
【００８０】
なお、上記実施の形態１〜４においては、バリスタ部は酸化亜鉛を主成分とするセラミックの中に設けたが、バリスタ部はチタン酸ストロンチウムを主成分とするセラミックであっても構わない。またインダクタ部は、上記実施の形態１〜３では酸化亜鉛セラミック、実施の形態４ではフェライトセラミックの中に設けたが、低誘電率のガラスセラミックなどであっても構わない。また、上記実施の形態４では、酸化亜鉛セラミックによるバリスタ部とフェライトによるインダクタ部の一体焼成を行い、セラミック焼結体２５を得たが、それぞれを別々に切断、焼成した後、接着剤等で接着した後、外部電極を形成し、一体化しても良い。また、物理的強度や寸法が許す限り、バリスタおよびインダクタをそれぞれ４つ、８つと増やし、ラインを４本、８本と増やしても良い。
【００８１】
また、上記実施の形態１〜４の静電気対策部品は、インダクタのインダクタンスとバリスタのキャパシタンスによりローパスフィルタの機能を有しているので、これらのインダクタンスとキャパシタンスを適当な値に合わせることで、Ｌ型やπ型の多段のローパスフィルタとすることができ、ローパスフィルタとしての機能の効果をさらに高めることもできる。
【００８２】
【発明の効果】
以上のように本発明は、少なくとも入力用と出力用とグランド用の３つの外部電極を設けたセラミック焼結体であって、セラミック焼結体に、入力用外部電極と出力用外部電極とに電気的に接続するインダクタを形成し入力用外部電極とグランド用外部電極とに電気的に接続するバリスタを形成した静電気対策部品であり、これを機器回路の信号ラインにインダクタを接続し信号ラインの入力側とグランド間にバリスタを接続して設けた場合、従来の静電気対策部品では十分に抑えきれなかった、静電気パルスの０．５〜２ナノ秒程度の速いピーク電圧を抑制し、機器回路に静電気パルスが印加されるのを防ぐことができ、接続された回路を確実に保護することのできる静電気対策部品となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるセラミック焼結体の模式的分解斜視図
【図２】同静電気対策部品の外観斜視図
【図３】同静電気対策部品の等価回路図
【図４】同静電気対策部品のインピーダンスの周波数特性を示す図
【図５】本発明の実施の形態１における静電気試験の回路図
【図６】静電気試験回路により印加される静電気パルスの電圧波形を示す図
【図７】従来の積層バリスタを接続した場合の被保護機器に印加される電圧波形を示す図
【図８】本発明の実施の形態１におけるインダクタンスが６８ｎＨの静電気対策部品を設けた場合の被保護機器に印加される電圧波形を示す図
【図９】同インダクタンスが２２０ｎＨの静電気対策部品を設けた場合の被保護機器に印加される電圧波形を示す図
【図１０】本発明の実施の形態２におけるセラミック焼結体の模式的分解斜視図
【図１１】同静電気対策部品の等価回路図
【図１２】同静電気対策部品を設けた場合の被保護機器に印加される電圧波形を示す図
【図１３】インダクタンスが２２０ｎＨの実施の形態１の静電気対策部品を逆に接続した場合の被保護機器に印加される電圧波形を示す図
【図１４】本発明の実施の形態３におけるセラミック焼結体の模式的分解斜視図
【図１５】同静電気対策部品の等価回路図
【図１６】同静電気対策部品を設けた場合の被保護機器に印加される電圧波形を示す図
【図１７】本発明の実施の形態４におけるセラミック焼結体の模式的分解斜視図
【図１８】同静電気対策部品の外観斜視図
【図１９】同静電気対策部品の等価回路図
【図２０】同静電気対策部品のインピーダンスの周波数特性を示す図
【図２１】同静電気対策部品を設けた場合の被保護機器に印加される電圧波形を示す図
【符号の説明】
１０、１０ａ、１０ｂ セラミック層
１１、１１ａ、１１ｂ コイル導体
１２ 配線導体
１３ ビア導体
１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ 内部電極
２１、２１ａ、２１ｂ インダクタ部
２２、２２ａ、２２ｂ、２２ｃ バリスタ部
２３ａ、２３ｂ 無効層
２５ セラミック焼結体
３０ａ、３０ｃ 入力用外部電極
３０ｂ、３０ｄ 出力用外部電極
３１ グランド用外部電極
１０１ 直流電源
１０２、１０６ 抵抗
１０３、１０５ スイッチ
１０４ 容量ボックス
１０７ グランドライン
１０８ 信号ライン
１０９ 評価試料
１１０ 被保護機器
２０１、２０１ａ、２０１ｂ、２０１ｃ バリスタ
２０２、２０２ａ、２０２ｂ インダクタ
２０３、２０３ａ、２０３ｂ 入力用外部電極
２０４、２０４ａ、２０４ｂ 出力用外部電極
２０５ グランド用外部電極
２０６ 容量成分
Claims (5)
- 少なくとも入力用と出力用とグランド用の３つの外部電極を設けたセラミック焼結体であって、前記セラミック焼結体に、前記入力用外部電極と出力用外部電極とに電気的に接続するインダクタを形成し前記入力用外部電極と前記グランド用外部電極とに電気的に接続するバリスタを形成した静電気対策部品。
- インダクタは測定周波数３００ＭＨｚから８００ＭＨｚの範囲で２００Ω以上のインピーダンスを有する請求項１に記載の静電気対策部品。
- 出力用外部電極とグランド用外部電極とに電気的に接続する第２のバリスタを形成した請求項１に記載の静電気対策部品。
- 複数のインダクタと複数のバリスタとを形成した請求項１に記載の静電気対策部品。
- 入力用外部電極と出力用外部電極とを複数組設けた請求項１に記載の静電気対策部品。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003106406A JP3900104B2 (ja) | 2003-04-10 | 2003-04-10 | 静電気対策部品 |
| US10/818,811 US7085118B2 (en) | 2003-04-10 | 2004-04-06 | Electrostatic discharge protection component |
| KR1020040024722A KR100712058B1 (ko) | 2003-04-10 | 2004-04-10 | 정전기 대책 부품 |
| CN200410034346XA CN1542873B (zh) | 2003-04-10 | 2004-04-12 | 静电对策部件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003106406A JP3900104B2 (ja) | 2003-04-10 | 2003-04-10 | 静電気対策部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311877A true JP2004311877A (ja) | 2004-11-04 |
| JP3900104B2 JP3900104B2 (ja) | 2007-04-04 |
Family
ID=33447047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003106406A Expired - Fee Related JP3900104B2 (ja) | 2003-04-10 | 2003-04-10 | 静電気対策部品 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7085118B2 (ja) |
| JP (1) | JP3900104B2 (ja) |
| KR (1) | KR100712058B1 (ja) |
| CN (1) | CN1542873B (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007029615A1 (ja) * | 2005-09-07 | 2007-03-15 | Matsushita Electric Industrial Co., Ltd. | 複合電子部品 |
| JP2007103059A (ja) * | 2005-09-30 | 2007-04-19 | Tdk Corp | コネクタ |
| KR100713871B1 (ko) | 2005-04-13 | 2007-05-04 | (주) 래트론 | 적층형 다련 바리스터-노이즈 필터 복합 소자 |
| JP2007202380A (ja) * | 2005-07-04 | 2007-08-09 | Tdk Corp | サージ吸収素子 |
| JP2008289111A (ja) * | 2007-04-19 | 2008-11-27 | Tdk Corp | 積層型フィルタ |
| US7576965B2 (en) | 2005-07-29 | 2009-08-18 | Tdk Corporation | Surge absorption element and surge absorption circuit |
| US7652554B2 (en) | 2005-05-02 | 2010-01-26 | Tdk Corporation | Multilayer filter |
| US7728695B2 (en) | 2007-04-19 | 2010-06-01 | Tdk Corporation | Multilayer filter having an inductor portion and a varistor portion stacked with an intermediate portion |
| US7821759B2 (en) | 2004-11-30 | 2010-10-26 | Tdk Corporation | Surge absorption circuit |
| JP2011187676A (ja) * | 2010-03-09 | 2011-09-22 | Panasonic Corp | 複合部品 |
| US8199451B2 (en) | 2008-12-18 | 2012-06-12 | Tdk Corporation | ESD protection device and composite electronic component of the same |
| KR101153769B1 (ko) * | 2008-12-18 | 2012-06-13 | 티디케이가부시기가이샤 | 정전기 대책 소자 및 그 복합 전자 부품 |
| US8693157B2 (en) | 2008-05-08 | 2014-04-08 | Murata Manufacturing Co., Ltd. | Substrate including an ESD protection function |
| CN104022749A (zh) * | 2013-02-28 | 2014-09-03 | 深圳振华富电子有限公司 | 叠层片式emi滤波器 |
| JP2016076556A (ja) * | 2014-10-03 | 2016-05-12 | 株式会社村田製作所 | 電子部品 |
| WO2022181504A1 (ja) * | 2021-02-24 | 2022-09-01 | パナソニックＩｐマネジメント株式会社 | 積層バリスタ |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4432489B2 (ja) * | 2003-12-25 | 2010-03-17 | パナソニック株式会社 | 静電気対策部品の製造方法 |
| JP3959091B2 (ja) * | 2004-12-15 | 2007-08-15 | Ｔｄｋ株式会社 | サージ吸収回路 |
| KR100668977B1 (ko) * | 2005-06-27 | 2007-01-16 | 삼성전자주식회사 | 써지전압 보호용 소자 |
| US7502213B2 (en) * | 2005-07-04 | 2009-03-10 | Tdk Corporation | Surge absorber |
| US7400485B2 (en) * | 2005-09-28 | 2008-07-15 | Tdk Corporation | Surge absorber |
| JP4150394B2 (ja) * | 2005-09-29 | 2008-09-17 | Ｔｄｋ株式会社 | 積層型フィルタの製造方法 |
| JP2007115931A (ja) * | 2005-10-21 | 2007-05-10 | Taiyo Yuden Co Ltd | バリスタ |
| CN100544205C (zh) * | 2005-12-07 | 2009-09-23 | 群康科技(深圳)有限公司 | 防治静电放电导致电子装置复位的方法 |
| KR100745541B1 (ko) * | 2006-03-08 | 2007-08-02 | (주) 래트론 | 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터복합소자 및 그 제조방법 |
| JP2007312207A (ja) * | 2006-05-19 | 2007-11-29 | Tdk Corp | フィルタ回路及びフィルタ素子 |
| KR100786416B1 (ko) * | 2006-11-21 | 2007-12-17 | 주식회사 아모텍 | 적층형 칩 소자 |
| JP5014856B2 (ja) * | 2007-03-27 | 2012-08-29 | Ｔｄｋ株式会社 | 積層型フィルタ |
| US8493704B2 (en) * | 2007-04-11 | 2013-07-23 | Innochips Technology Co., Ltd. | Circuit protection device and method of manufacturing the same |
| US8362587B2 (en) * | 2007-05-08 | 2013-01-29 | Scanimetrics Inc. | Ultra high speed signal transmission/reception interconnect |
| KR100920026B1 (ko) * | 2007-10-16 | 2009-10-05 | 주식회사 쎄라텍 | 자성체 및 유전체 복합 전자 부품 |
| US20090143216A1 (en) * | 2007-12-03 | 2009-06-04 | General Electric Company | Composition and method |
| US20090142590A1 (en) * | 2007-12-03 | 2009-06-04 | General Electric Company | Composition and method |
| DE102008019127B4 (de) * | 2008-04-16 | 2010-12-09 | Epcos Ag | Vielschichtbauelement |
| DE102008035102A1 (de) * | 2008-07-28 | 2010-02-11 | Epcos Ag | Vielschichtbauelement |
| US8693012B2 (en) * | 2008-09-04 | 2014-04-08 | Xerox Corporation | Run cost optimization for multi-engine printing system |
| US20100157492A1 (en) * | 2008-12-23 | 2010-06-24 | General Electric Company | Electronic device and associated method |
| JP5544584B2 (ja) * | 2009-01-14 | 2014-07-09 | Ｔｄｋ株式会社 | 静電気対策素子及びその複合電子部品、並びに、複合基板の製造方法及び静電気対策素子の製造方法 |
| JP4866952B2 (ja) * | 2009-07-02 | 2012-02-01 | Ｔｄｋ株式会社 | 複合電子部品 |
| JP4749482B2 (ja) * | 2009-07-08 | 2011-08-17 | Ｔｄｋ株式会社 | 複合電子部品 |
| JP2011147331A (ja) * | 2009-12-15 | 2011-07-28 | Tdk Corp | 静電気保護装置及びそれを備える電子装置 |
| US8378776B1 (en) * | 2011-08-26 | 2013-02-19 | National Semiconductor Corporation | Semiconductor structure with galvanically-isolated signal and power paths |
| KR101915961B1 (ko) | 2011-09-06 | 2019-01-31 | 삼성전자주식회사 | 전자 장치 및 그 전자 장치에 사용 가능한 보드 |
| WO2013069419A1 (ja) * | 2011-11-09 | 2013-05-16 | 株式会社村田製作所 | 積層型ｌｃフィルタ |
| KR101912270B1 (ko) * | 2013-07-26 | 2018-10-29 | 삼성전기 주식회사 | 공통모드필터 |
| CN105453200B (zh) * | 2013-07-29 | 2017-11-10 | 株式会社村田制作所 | 层叠线圈 |
| KR101983159B1 (ko) * | 2013-11-28 | 2019-05-28 | 삼성전기주식회사 | 코일 부품 및 이의 제조 방법 |
| JP2014239203A (ja) * | 2014-01-31 | 2014-12-18 | 株式会社村田製作所 | 電子部品及び電子部品の実装構造体 |
| KR20150135909A (ko) | 2014-05-26 | 2015-12-04 | 삼성전기주식회사 | 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 |
| KR101686989B1 (ko) | 2014-08-07 | 2016-12-19 | 주식회사 모다이노칩 | 파워 인덕터 |
| KR20160024262A (ko) * | 2014-08-25 | 2016-03-04 | 삼성전기주식회사 | 공통 모드 필터 및 그 제조 방법 |
| KR101681201B1 (ko) * | 2014-09-11 | 2016-12-01 | 주식회사 모다이노칩 | 파워 인덕터 |
| JP6314927B2 (ja) * | 2015-07-22 | 2018-04-25 | 株式会社村田製作所 | ノイズフィルタ実装構造 |
| KR101735599B1 (ko) * | 2015-11-11 | 2017-05-16 | 주식회사 모다이노칩 | 회로 보호 소자 |
| KR101862446B1 (ko) * | 2015-12-30 | 2018-05-29 | 삼성전기주식회사 | 저항 조립체 |
| WO2017159282A1 (ja) * | 2016-03-15 | 2017-09-21 | 株式会社村田製作所 | Ｅｓｄ保護回路、差動伝送線路、コモンモードフィルタ回路、ｅｓｄ保護デバイスおよび複合デバイス |
| US20180048145A1 (en) * | 2016-08-12 | 2018-02-15 | Hamilton Sundstrand Corporation | Transient voltage protection circuits |
| WO2018047488A1 (ja) * | 2016-09-09 | 2018-03-15 | 株式会社村田製作所 | 電子部品 |
| KR102052834B1 (ko) * | 2018-07-27 | 2019-12-09 | 삼성전기주식회사 | 코일 부품 |
| JP6804115B1 (ja) * | 2019-08-09 | 2020-12-23 | 板橋精機株式会社 | プリント基板 |
| CN114520089A (zh) * | 2020-11-20 | 2022-05-20 | 华为技术有限公司 | 共模滤波器、终端设备 |
| CN115023774A (zh) * | 2020-12-24 | 2022-09-06 | 松下知识产权经营株式会社 | 多层压敏电阻 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356023A (ja) | 1986-08-26 | 1988-03-10 | Matsushita Electric Works Ltd | 衛星放送受信装置 |
| JPH02137212A (ja) * | 1988-11-17 | 1990-05-25 | Murata Mfg Co Ltd | 複合電子部品 |
| JP2663300B2 (ja) * | 1989-07-07 | 1997-10-15 | 株式会社村田製作所 | ノイズフイルタ |
| US5126707A (en) * | 1989-12-25 | 1992-06-30 | Takeshi Ikeda | Laminated lc element and method for manufacturing the same |
| US5392188A (en) * | 1991-02-15 | 1995-02-21 | Epstein; Barry M. | Power surge transient voltage protection and filtering circuit having current controlling characteristics |
| DE4441279C1 (de) * | 1994-11-19 | 1995-09-21 | Abb Management Ag | Vorrichtung zur Strombegrenzung |
| JP2869635B2 (ja) * | 1996-07-03 | 1999-03-10 | 大塚化学株式会社 | エポキシ樹脂組成物 |
| JPH1071434A (ja) * | 1996-08-29 | 1998-03-17 | Toyota Motor Corp | 歯車打抜装置 |
| US5952040A (en) * | 1996-10-11 | 1999-09-14 | Nanomaterials Research Corporation | Passive electronic components from nano-precision engineered materials |
| US6498710B1 (en) * | 1997-04-08 | 2002-12-24 | X2Y Attenuators, Llc | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
| JP3399349B2 (ja) * | 1998-03-17 | 2003-04-21 | 株式会社村田製作所 | 積層バリスタおよびその製造方法 |
| JP3319449B2 (ja) * | 1999-10-05 | 2002-09-03 | 株式会社村田製作所 | 積層インダクタ及びその製造方法 |
| EP1179826A1 (en) * | 2000-07-12 | 2002-02-13 | Littelfuse Ireland Development Company Limited | An integrated passive device and a method for producing such a device |
| US20050059371A1 (en) * | 2001-09-28 | 2005-03-17 | Christian Block | Circuit arrangement, switching module comprising said circuit arrangement and use of switching module |
-
2003
- 2003-04-10 JP JP2003106406A patent/JP3900104B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-06 US US10/818,811 patent/US7085118B2/en not_active Expired - Fee Related
- 2004-04-10 KR KR1020040024722A patent/KR100712058B1/ko not_active IP Right Cessation
- 2004-04-12 CN CN200410034346XA patent/CN1542873B/zh not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821759B2 (en) | 2004-11-30 | 2010-10-26 | Tdk Corporation | Surge absorption circuit |
| KR100713871B1 (ko) | 2005-04-13 | 2007-05-04 | (주) 래트론 | 적층형 다련 바리스터-노이즈 필터 복합 소자 |
| US7652554B2 (en) | 2005-05-02 | 2010-01-26 | Tdk Corporation | Multilayer filter |
| JP2007202380A (ja) * | 2005-07-04 | 2007-08-09 | Tdk Corp | サージ吸収素子 |
| US7576965B2 (en) | 2005-07-29 | 2009-08-18 | Tdk Corporation | Surge absorption element and surge absorption circuit |
| US7872844B2 (en) | 2005-09-07 | 2011-01-18 | Panasonic Corporation | Composite electronic device |
| WO2007029615A1 (ja) * | 2005-09-07 | 2007-03-15 | Matsushita Electric Industrial Co., Ltd. | 複合電子部品 |
| JP4829890B2 (ja) * | 2005-09-07 | 2011-12-07 | パナソニック株式会社 | 複合電子部品 |
| JP2007103059A (ja) * | 2005-09-30 | 2007-04-19 | Tdk Corp | コネクタ |
| JP2008289111A (ja) * | 2007-04-19 | 2008-11-27 | Tdk Corp | 積層型フィルタ |
| US7728695B2 (en) | 2007-04-19 | 2010-06-01 | Tdk Corporation | Multilayer filter having an inductor portion and a varistor portion stacked with an intermediate portion |
| US8693157B2 (en) | 2008-05-08 | 2014-04-08 | Murata Manufacturing Co., Ltd. | Substrate including an ESD protection function |
| US8199451B2 (en) | 2008-12-18 | 2012-06-12 | Tdk Corporation | ESD protection device and composite electronic component of the same |
| KR101153769B1 (ko) * | 2008-12-18 | 2012-06-13 | 티디케이가부시기가이샤 | 정전기 대책 소자 및 그 복합 전자 부품 |
| US8243406B2 (en) | 2008-12-18 | 2012-08-14 | Tdk Corporation | ESD protection device and composite electronic component of the same |
| JP2011187676A (ja) * | 2010-03-09 | 2011-09-22 | Panasonic Corp | 複合部品 |
| CN104022749A (zh) * | 2013-02-28 | 2014-09-03 | 深圳振华富电子有限公司 | 叠层片式emi滤波器 |
| JP2016076556A (ja) * | 2014-10-03 | 2016-05-12 | 株式会社村田製作所 | 電子部品 |
| WO2022181504A1 (ja) * | 2021-02-24 | 2022-09-01 | パナソニックＩｐマネジメント株式会社 | 積層バリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3900104B2 (ja) | 2007-04-04 |
| CN1542873B (zh) | 2011-03-23 |
| US7085118B2 (en) | 2006-08-01 |
| US20040233606A1 (en) | 2004-11-25 |
| KR100712058B1 (ko) | 2007-05-02 |
| KR20040089550A (ko) | 2004-10-21 |
| CN1542873A (zh) | 2004-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3900104B2 (ja) | 静電気対策部品 | |
| US9666356B2 (en) | Laminated common-mode choke coil | |
| US9312062B2 (en) | Common mode choke coil | |
| KR101199681B1 (ko) | Ｅｓｄ 보호 기능 내장 기판 | |
| US7283032B2 (en) | Static electricity countermeasure component | |
| CN101178978B (zh) | 多层电容器 | |
| KR100799475B1 (ko) | 서지 흡수 소자 | |
| US8077444B2 (en) | Multilayer capacitor | |
| JP2006115460A (ja) | バリスター、ｌｃフィルター兼用複合素子 | |
| US20060114634A1 (en) | Surge absorption circuit | |
| JP2006269876A (ja) | 静電気対策部品 | |
| JP4483552B2 (ja) | サージ吸収回路 | |
| JP2005203479A (ja) | 静電気対策部品 | |
| KR20050014094A (ko) | 다양한 커패시턴스 값을 갖는 적층 칩 소자 | |
| JP3959091B2 (ja) | サージ吸収回路 | |
| JP2000124068A (ja) | 積層型ノイズフィルタ | |
| KR101207663B1 (ko) | Ｈｄｍｉ용 공통 모드 필터 제조 방법 | |
| US20120262829A1 (en) | Protection device against electromagnetic interference | |
| KR100848133B1 (ko) | 표면실장형 이엠아이 필터 | |
| JP2002111421A (ja) | ノイズフィルタ | |
| JP2004179285A (ja) | 静電気対策部品とその製造方法 | |
| JP2007097118A (ja) | 積層型ｌｃフィルタ | |
| JP2002111422A (ja) | ノイズフィルタ | |
| JP2005303223A (ja) | 積層セラミックチップバリスタ | |
| US20030025574A1 (en) | Integrated dual frequency noise attenuator and transient suppressor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |