JP2007312207A - フィルタ回路及びフィルタ素子 - Google Patents

Abstract

【課題】 高周波の減衰特性を向上させることができるフィルタ回路及びフィルタ素子を提供する。
【解決手段】 フィルタ回路４２はバリスタ４３，４４を有し、バリスタ４３とバリスタ４４との間には抵抗４５が直列に接続されている。バリスタ４３と抵抗４５との接続部Ｓ１には、コイル４６の一端が接続されている。そして、コイル４６の他端には、入力端子４７が接続されている。バリスタ４４と抵抗４５との接続部Ｓ２には、コイル４８の一端が接続されている。そして、コイル４８の他端には、出力端子４９が接続されている。また、バリスタ４３，４４における抵抗４５の反対側には、グランド端子５０が接続されている。
【選択図】 図６

Description

本発明は、バリスタ及び抵抗を有するフィルタ回路及びフィルタ素子に関するものである。

従来のフィルタ回路及びフィルタ素子としては、例えば特許文献１に記載されている積層型チップバリスタが知られている。この文献に記載の積層型チップバリスタは、セラミック焼結体と、このセラミック焼結体内に埋設された第１内部電極及び第２内部電極と、セラミック焼結体の一端面に設けられると共に、第１内部電極に接続された入力電極と、セラミック焼結体の他端面に設けられると共に、他の第１内部電極に接続された出力電極と、セラミック焼結体の上面に設けられると共に、入力電極と出力電極との間に接続された抵抗体と、セラミック焼結体の側面に設けられると共に、第２内部電極に接続されたグランド電極とを備えている。このような積層型チップバリスタでは、第１内部電極と、第２内部電極と、第１内部電極と第２内部電極との間に挟まれたセラミック層部分とでバリスタ部が形成されている。
特開平６−４５１０９号公報

上記従来技術のフィルタ素子では、バリスタ部の容量成分により高周波ノイズを減衰させている。しかし、バリスタ部に直列に存在する寄生インダクタンス成分によって、高周波の減衰特性が悪化するという問題がある。

本発明の目的は、高周波の減衰特性を向上させることができるフィルタ回路及びフィルタ素子を提供することである。

本発明のフィルタ回路は、第１バリスタ及び第２バリスタと、第１バリスタと第２バリスタとの間に接続された抵抗と、第１バリスタと抵抗との接続部に第１コイルを介して接続された入力端子と、第２バリスタと抵抗との接続部に第２コイルを介して接続された出力端子と、第１バリスタにおける抵抗の反対側と第２バリスタにおける抵抗の反対側とにそれぞれ接続されたグランド端子とを備えることを特徴とするものである。

このように本発明のフィルタ回路においては、入力端子と第１バリスタとの間に第１コイルが接続され、出力端子と第２バリスタとの間に第２コイルが接続されている。つまり、入出力ラインに直列にコイルが接続されているため、高周波で減衰効果が得られる。これにより、第１バリスタ及び第２バリスタに直列に存在する寄生インダクタンス成分に起因した減衰特性の悪化が補償されるため、高周波の減衰特性が向上する。

また、本発明のフィルタ素子は、電圧非直線特性を発現するバリスタ層と、第１内部電極及び第２内部電極と、バリスタ層を挟んで第１内部電極及び第２内部電極と対向する領域を有する第３内部電極と、コイルを形成する第１内部導体及び第２内部導体と、第１内部電極と第２内部電極との間に接続された抵抗体と、第１内部電極に第１内部導体を介して接続された入力端子電極と、第２内部電極に第２内部導体を介して接続された出力端子電極と、第３内部電極に接続されたグランド端子電極とを備えることを特徴とするものである。

このように本発明のフィルタ素子においては、入力端子電極と第１内部電極との間に第１内部導体が接続され、出力端子電極と第２内部電極との間に第２内部導体が接続されている。ここで、第１内部電極、第３内部電極及びバリスタ層は、上記のフィルタ回路の第１バリスタに相当し、第２内部電極、第３内部電極及びバリスタ層は、上記のフィルタ回路の第２バリスタに相当するものである。また、第１内部導体は、上記のフィルタ回路の第１コイルに相当し、第２内部導体は、上記のフィルタ回路の第２コイルに相当するものである。従って、本フィルタ素子は、上記のフィルタ回路を構成することになる。これにより、上述したように、寄生インダクタンス成分に起因した減衰特性の悪化が防止されるため、高周波の減衰特性が向上する。

また、２つのバリスタ及び抵抗で形成されるフィルタ回路を、上記のようなバリスタ層、第１〜第３内部電極及び抵抗体により形成する場合には、入力端子及び出力端子と抵抗体（第１内部電極及び第２内部電極）とを接続するための接続導体が積層体内に作られることになる。本発明のフィルタ素子では、コイルを形成する第１内部導体及び第２内部導体は、そのような接続導体のスペースを有効利用して積層体内に作られるため、素子の小型化が損われることを防止できる。

好ましくは、バリスタ層、第１内部電極、第２内部電極、第３内部電極、第１内部導体及び第２内部導体は、積層体を形成しており、抵抗体は、積層体における積層方向に対して平行な第１面上に設けられ、入力端子電極、出力端子電極及びグランド端子電極は、積層体における第１面に対向する第２面上に設けられている。この場合には、フィルタ素子の入力端子電極、出力端子電極及びグランド端子電極が回路基板の対応する電極に接合された状態では、第１内部電極、第２内部電極及び第３内部電極は回路基板に対して縦に配置されることとなるため、それらの内部電極と回路基板の電極との間に生じる浮遊容量を低減することができる。

また、好ましくは、第１内部導体及び第２内部導体は、積層体において第１内部電極、第２内部電極及び第３内部電極の何れかと同一の層に形成されている。この場合には、第１内部導体及び第２内部導体を第１内部電極、第２内部電極及び第３内部電極の何れかと同時に形成することで、フィルタ素子の製造を容易に行うことができる。

本発明によれば、フィルタ回路及びフィルタ素子における高周波の減衰特性を向上させることができる。

以下、本発明に係わるフィルタ回路及びフィルタ素子の好適な実施形態について、図面を参照して詳細に説明する。

図１は、本発明に係わるフィルタ素子の一実施形態を示す概略側面図であり、図２は、図１に示すフィルタ素子の概略平面図であり、図３は、図１に示すフィルタ素子の概略裏面図である。各図において、本実施形態のフィルタ素子１は、ＢＧＡ（Ball Grid Array）タイプのＥＳＤ（静電気放電）対策素子として構成されている。

フィルタ素子１は、略矩形板状の積層体２を備えている。積層体２は、電圧非直線特性（バリスタ特性）を発現する複数のバリスタ層３と、複数（ここでは５つ）の内部電極群４と、複数（ここでは５つ）の内部電極群５とからなっている。内部電極群４及び内部電極群５は、バリスタ層３を介して交互に配置されている。

バリスタ層３は、例えばＺｎＯを主成分とし、更に副成分として希土類金属元素、Ｃｏ、IIIｂ族元素（Ｂ，Ａｌ，Ｇａ，Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ，Ｒｂ，Ｃｓ）及びアルカリ土類金属元素（Ｍｇ，Ｃａ，Ｓｒ，Ｂａ）等の金属単体やこれらの酸化物を含んでいる。

内部電極群４は、図４に示すように、内部電極６、内部電極７，８及び内部電極９からなっている。内部電極６、内部電極７，８及び内部電極９は、バリスタ層３を挟んで積層体２の上下方向に垂直な方向（横方向）に沿って積層されている。つまり、これらの内部電極６〜９は、縦型電極構造をなしている。内部電極７，８は、積層体２における同一の層に並んで形成されている。内部電極７，８は、積層体２の上面（積層方向に対して平行な面）２ａに露出するように引き出され、内部電極６，９は、積層体２の下面（上面２ａに対向する面）２ｂに露出するように引き出されている。内部電極６〜９は、例えばＰｂまたはＡｇ／Ｐｂ合金からなる導電材で形成されている。

内部電極７は、内部電極６，９の一端側領域と重なり合っており、内部電極８は、内部電極６，９の他端側領域と重なり合っている。このため、バリスタ層３において、内部電極７と内部電極６及び内部電極９との間の領域と、内部電極８と内部電極６及び内部電極９との間の領域とがバリスタ特性を発現する領域として機能する。そして、内部電極６，７，９と、バリスタ層３において内部電極７と内部電極６及び内部電極９とに挟まれた領域とによって、１つのバリスタ部が構成されている。また、内部電極６，８，９と、バリスタ層３において内部電極８と内部電極６及び内部電極９とに挟まれた領域とによって、他の１つのバリスタ部が構成されている。

また、積層体２における内部電極６と同一の層には、コイルの一部を形成する内部導体１０，１１が内部電極６を挟むように形成されている。積層体２における内部電極９と同一の層には、コイルの一部を形成する内部導体１２，１３が内部電極９を挟むように形成されている。そして、内部導体１０，１２によって１つのコイル１４が形成され、内部導体１１，１３によって１つのコイル１５が形成されている。

内部導体１０，１１の一端側は、積層体２の上面２ａに露出するように引き出され、内部導体１０，１１の他端側は、積層体２の下面２ｂに露出するように引き出されている。内部導体１２，１３の一端側及び他端側は、いずれも積層体２の上面２ａに露出するように引き出されている。内部導体１０〜１３は、上記の内部電極６〜９と同様に、例えばＰｂまたはＡｇ／Ｐｂ合金からなる導電材で形成されている。

内部電極群５は、図５に示すように、内部電極１６、内部電極１７，１８及び内部電極１９からなっている。内部電極１６、内部電極１７，１８及び内部電極１９は、バリスタ層３を挟んで積層体２の横方向に沿って積層されている。よって、これらの内部電極１６〜１９も、縦型電極構造をなしている。内部電極１７，１８は、積層体２における同一の層に並んで形成されている。内部電極１７，１８は、積層体２の上面２ａに露出するように引き出され、内部電極１６，１９は、積層体２の下面２ｂに露出するように引き出されている。内部電極１６〜１９は、上記の内部電極６〜９と同じ導電材で形成されている。

内部電極１７は、内部電極１６，１９の一端側領域と重なり合っており、内部電極１８は、内部電極１６，１９の他端側領域と重なり合っている。このため、バリスタ層３において、内部電極１７と内部電極１６及び内部電極１９との間の領域と、内部電極１８と内部電極１６及び内部電極１９との間の領域とがバリスタ特性を発現する領域として機能する。そして、内部電極１６，１７，１９と、バリスタ層３において内部電極１７と内部電極１６及び内部電極１９とに挟まれた領域とによって、１つのバリスタ部が構成されている。また、内部電極１６，１８，１９と、バリスタ層３において内部電極１８と内部電極１６及び内部電極１９とに挟まれた領域とによって、他の１つのバリスタ部が構成されている。

また、積層体２における内部電極１６と同一の層には、コイルの一部を形成する内部導体２０，２１が内部電極１６を挟むように形成されている。積層体２における内部電極１９と同一の層には、コイルの一部を形成する内部導体２２，２３が内部電極１９を挟むように形成されている。内部導体２０，２２によって１つのコイル２４が形成され、内部導体２１，２３によって１つのコイル２５が形成されている。

内部導体２０，２１の一端側は、積層体２の上面２ａに露出するように引き出され、内部導体２０，２１の他端側は、積層体２の下面２ｂに露出するように引き出されている。内部導体２２，２３の一端側及び他端側は、いずれも積層体２の上面２ａに露出するように引き出されている。内部導体２０〜２３は、上記の内部導体１０〜１３と同じ導電材で形成されている。

図２において、積層体２の上面２ａには、内部導体１０の一端部と内部導体１２の一端部とを電気的に接続する接続電極２６と、内部導体１１の一端部と内部導体１３の一端部とを電気的に接続する接続電極２７と、内部電極７と内部導体１２の他端部とを電気的に接続する接続電極２８と、内部電極８と内部導体１３の他端部とを電気的に接続する接続電極２９とが形成されている。これらの接続電極２６〜２９は、それぞれ内部電極群４に対応する数だけ有している。接続電極２６〜２９は、例えばＰｂまたはＡｇ／Ｐｂ合金からなる下部電極層と、ＡｕまたはＰｔからなる上部電極層とを有する２層構造となっている。

積層体２の上部には、抵抗体３０が接続電極２８と接続電極２９との間に掛け渡されるように形成されている。つまり、抵抗体３０の一端は内部電極７に電気的に接続され、抵抗体３０の他端は内部電極８に接続されることになる。

抵抗体３０は、Ｒｕ系、Ｓｎ系、Ｌａ系の抵抗ペーストを塗布することにより形成される。Ｒｕ系の抵抗ペーストとしては、例えばＲｕＯ_２にＡｌ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２等のガラスを混合したものが用いられる。Ｓｎ系の抵抗ペーストとしては、例えばＳｎＯ_２にＡｌ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２等のガラスを混合したものが用いられる。Ｌａ系の抵抗ペーストとしては、例えばＬａＢ_６にＡｌ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２等のガラスを混合したものが用いられる。

また、積層体２の上面２ａには、内部導体２０の一端部と内部導体２２の一端部とを電気的に接続する接続電極３１と、内部導体２１の一端部と内部導体２３の一端部とを電気的に接続する接続電極３２と、内部電極１７と内部導体２２の他端部とを電気的に接続する接続電極３３と、内部電極１８と内部導体２３の他端部とを電気的に接続する接続電極３４とが形成されている。これらの接続電極３１〜３４は、それぞれ内部電極群５に対応する数だけ有している。接続電極３１〜３４は、上記の接続電極２６〜２９と同様の２層構造となっている。

また、積層体２の上部には、抵抗体３５が接続電極３３と接続電極３４との間に掛け渡されるように形成されている。つまり、抵抗体３５の一端は内部電極１７に電気的に接続され、抵抗体３５の他端は内部電極１８に接続されることになる。抵抗体３５は、上記の抵抗体３０と同じ材料で形成されている。

図３において、積層体２の下面２ｂには、内部導体１０の他端部と電気的に接続された入力端子電極３６と、内部導体２０の他端部と電気的に接続された入力端子電極３７と、内部導体１１の他端部と電気的に接続された出力端子電極３８と、内部導体２１の他端部と電気的に接続された出力端子電極３９と、内部電極６，９及び内部電極１６，１９と電気的に接続されたグランド端子電極４０とが形成されている。

入力端子電極３６，３７、出力端子電極３８，３９及びグランド端子電極４０は、例えば矩形状を呈し、内部電極群４，５に対応する数だけ（ここでは５つずつ）設けられている。また、これらの端子電極３６〜４０は、例えば上記の接続電極３１〜３４と同じ材料で形成されている。また、端子電極３６〜４０の表面には、図１に示すように、半田ボール４１が形成されている。そして、この半田ボール４１が外部基板（図示せず）のランドに接合されることで、フィルタ素子１が外部基板に実装されることになる。

以上のようなフィルタ素子１は、図６に示すようなフィルタ回路４２を複数有している。フィルタ回路４２はバリスタ４３，４４を有し、バリスタ４３とバリスタ４４との間には抵抗４５が直列に接続されている。バリスタ４３と抵抗４５との接続部Ｓ１には、コイル４６の一端が接続されている。そして、コイル４６の他端は、入力端子４７に接続されている。バリスタ４４と抵抗４５との接続部Ｓ２には、コイル４８の一端が接続されている。そして、コイル４８の他端は、出力端子４９に接続されている。また、バリスタ４３，４４における抵抗４５の反対側には、グランド端子５０が接続されている。

ここで、バリスタ４３は、上記のフィルタ素子１において、内部電極６，７，９と、バリスタ層３における内部電極７と内部電極６及び内部電極９とに挟まれた領域とで構成されるバリスタ部に相当する。また、バリスタ４３は、上記のフィルタ素子１において、内部電極１６，１７，１９と、バリスタ層３における内部電極１７と内部電極１６及び内部電極１９とに挟まれた領域とで構成されるバリスタ部にも相当する。バリスタ４４は、上記のフィルタ素子１において、内部電極６，８，９と、バリスタ層３における内部電極８と内部電極６及び内部電極９とに挟まれた領域とで構成されるバリスタ部に相当する。また、バリスタ４４は、上記のフィルタ素子１において、内部電極１６，１８，１９と、バリスタ層３における内部電極１８と内部電極１６及び内部電極１９とに挟まれた領域とで構成されるバリスタ部にも相当する。

抵抗４５は、上記のフィルタ素子１における抵抗体３０，３５に相当する。コイル４６は、上記のフィルタ素子１におけるコイル１４，２４に相当する。コイル４８は、上記のフィルタ素子１におけるコイル１５，２５に相当する。入力端子４７は、上記のフィルタ素子１における入力端子電極３６，３７に相当する。出力端子４９は、上記のフィルタ素子１における出力端子電極３８，３９に相当する。グランド端子５０は、上記のフィルタ素子１におけるグランド端子電極４０に相当する。

次に、上述したフィルタ素子１を製造する方法について、簡単に説明する。まず、上記のバリスタ層３となるグリーンシートを所定枚数だけ作製する。具体的には、ＺｎＯを主成分とするバリスタ材料に有機バインダや有機溶剤等を加えてなるスラリーを、ドクターブレード法等によりフィルム上に塗布・乾燥させて、グリーンシートを得る。

続いて、上記の内部電極６〜９、内部電極１６〜１９、内部導体１０〜１３及び内部導体２０〜２３であるパターンをグリーンシートの表面に形成する。これらのパターンは、例えばＰｄを主成分とする導電性ペーストをグリーンシートの表面にスクリーン印刷して乾燥させることにより形成する。これにより、内部電極６及び内部導体１０，１１が同時に形成され、内部電極９及び内部導体１２，１３が同時に形成され、内部電極１６及び内部導体２０，２１が同時に形成され、内部電極１９及び内部導体２２，２３が同時に形成されることになるので、フィルタ素子１の製造工程の簡略化を図ることができる。

続いて、所定のパターンが形成されたグリーンシートとパターンが形成されていないグリーンシートとを所定の順序で重ねることにより、シート積層体を形成し、このシート積層体を所定の寸法となるように切断する。

続いて、シート積層体の上面に接続電極２６〜２９及び接続電極３１〜３４を形成し、シート積層体の下面に入力端子電極３６，３７、出力端子電極３８，３９及びグランド端子電極４０を形成する。これらの外部電極は、例えば以下のようにして形成する。即ち、まずＰｂを主成分とする導電性ペーストをシート積層体の表面にスクリーン印刷して乾燥させることにより、下部電極層を形成し、更にＡｕまたはＰｔを主成分とする導電性ペーストを下部電極層の表面にスクリーン印刷して乾燥させることにより、上部電極層を形成する。

続いて、シート積層体の脱バインダを行った後、シート積層体の焼成を行うことにより、上記の積層体２を得る。これにより、グリーンシートが上記のバリスタ層３となる。続いて、積層体２の上面２ａに抵抗体３０，３５を形成する。具体的には、抵抗ペーストをスクリーン印刷し、乾燥させ、焼き付けることにより、抵抗体３０，３５を得る。

その後、入力端子電極３６，３７、出力端子電極３８，３９及びグランド端子電極４０に半田ボール４１を形成する。以上により、上記のフィルタ素子１が完成する。

ここで、比較例として、バリスタ及び抵抗を有する従来一般のフィルタ回路を図７に示す。同図において、フィルタ回路１００は、上述したフィルタ回路４２のコイル４６，４８を削除した回路構成を有している。つまり、バリスタ４３と抵抗４５との接続部Ｓ１には、入力端子４７が直接接続され、バリスタ４４と抵抗４５との接続部Ｓ２には、出力端子４９が直接接続されている。このようなフィルタ回路１００では、バリスタ４３，４４に直列に寄生インダクタンス成分が存在するため、この寄生インダクタンス成分により高周波の減衰特性が劣化してしまう。

これに対し本実施形態のフィルタ回路４２では、図６に示すように、接続部Ｓ１と入力端子４７との間にコイル４６を接続し、接続部Ｓ２と出力端子４９との間にコイル４８を接続した構成となっている。つまり、入出力ラインに直列にコイル４６，４８が接続されているため、高周波で減衰特性が得られるようになる。これにより、バリスタ４３，４４に直列に存在する寄生インダクタンス成分に起因する高周波の減衰特性の劣化が補償されるため、フィルタ回路４２の周波数特性を向上させることができる。

このとき、コイル４６，４８の誘電率が低くなるに従い、コイル４６，４８の自己共振周波数が高くなるため、高周波の減衰特性が良くなっていくが、そのためには、フィルタ素子１におけるバリスタ層３の材料として誘電率の低いものを使用するのが望ましい。また、フィルタ素子１において、コイル１４を形成する内部導体１０，１２は、抵抗の大きいＰｂを主成分とする導電材で形成されているので、コイル１４の自己共振の影響を軽減することができる。他のコイル１５，２４，２５についても、同様である。これにより、高周波の減衰特性を一層良好にすることが可能となる。

また、コイル１４を形成する内部導体１０，１２は、積層体２の内部において抵抗体３０（内部電極７）と入力端子電極３６とを接続する接続導体に代わるものとして作られているので、コイル１４はスペース効率良く形成されることになる。他のコイル１５，２４，２５についても、同様である。これに加え、内部導体１０，１１は内部電極６と同じ層に形成され、内部導体１２，１３は内部電極９と同じ層に形成され、内部導体２０，２１は内部電極１６と同じ層に形成され、内部導体２２，２３は内部電極１９と同じ層に形成されている。これにより、フィルタ素子１の小型化を図ることができる。

さらに、内部電極６〜９及び内部電極１６〜１９を縦型電極構造としたので、これらの内部電極を積層体２の主面（上面２ａ及び下面２ｂ）に引き出しやすくなり、入力端子電極３６，３７、出力端子電極３８，３９、グランド端子電極４０及び接続電極２６〜２９といった外部電極を積層体２に容易に配置・形成することができる。また、フィルタ素子１が外部基板（図示せず）に実装されたときには、内部電極６〜９及び内部電極１６〜１９は外部基板に対して立てられた状態となるので、これらの内部電極と外部基板の電極パッドとの間に浮遊容量が発生しにくくなる。

図８は、フィルタ素子の減衰特性の評価結果を示したグラフである。図中の実線Ｐは、本発明に係わるフィルタ素子の減衰特性の評価結果を示し、図８の破線Ｑは、上記の比較例に係わるフィルタ素子の減衰特性の評価結果を示したものである。なお、比較例に係わるフィルタ素子では、コイルを形成する内部導体の代わりに、入力端子電極及び出力端子電極と抵抗体とを接続する接続導体を形成してある。

図８のグラフから分かるように、本発明に係わるフィルタ素子では、多少の振れがあるものの、比較例に係わるフィルタ素子よりも高周波帯域まで減衰しており、減衰特性が改善されている。これにより、本発明の効果が実証されたことは明らかである。

なお、本発明は、上記実施形態に限定されるものではない。例えば、コイルを形成する内部導体を、積層体２における内部電極が形成されていない層に形成しても良い。このとき、コイルを形成する内部導体の層数を変えることで、コイルのターン数を適宜設定することができる。

また、コイルを形成する内部導体同士の接続を、接続電極ではなくスルーホールにより行っても良い。この場合には、接続電極が不要となるため、素子上の他の電極の配置設計の自由度が増す。従って、電極の印刷がしやすくなるため、フィルタ素子の製造容易化につながる。

また、上記実施形態のフィルタ素子１は、図６に示すフィルタ回路４２を複数有するアレイ状フィルタ素子であるが、本発明のフィルタ素子は、特にアレイ状に限られず、フィルタ回路を１つだけ有しているものにも適用可能である。

本発明に係わるフィルタ素子の一実施形態を示す概略側面図である。 図１に示すフィルタ素子の概略平面図である。 図１に示すフィルタ素子の概略裏面図である。 図１に示す積層体の分解図である。 図１に示す積層体の分解図である。 図１に示すフィルタ素子の等価回路（フィルタ回路）を示す図である。 バリスタ及び抵抗を有する従来一般のフィルタ回路を示す図である。 フィルタ素子の減衰特性の評価結果を示したグラフである。

符号の説明

１…フィルタ素子、２…積層体、２ａ…上面（第１面）、２ｂ…下面（第２面）、３…バリスタ層、６…内部電極（第３内部電極）、７…内部電極（第１内部電極）、８…内部電極（第２内部電極）、９…内部電極（第３内部電極）、１０…内部導体（第１内部導体）、１１…内部導体（第２内部導体）、１２…内部導体（第１内部導体）、１３…内部導体（第２内部導体）、１４…コイル、１５…コイル、１６…内部電極（第３内部電極）、１７…内部電極（第１内部電極）、１８…内部電極（第２内部電極）、１９…内部電極（第３内部電極）、２０…内部導体（第１内部導体）、２１…内部導体（第２内部導体）、２２…内部導体（第１内部導体）、２３…内部導体（第２内部導体）、２４…コイル、２５…コイル、３０…抵抗体、３５…抵抗体、３６…入力端子電極、３７…入力端子電極、３８…出力端子電極、３９…出力端子電極、４０…グランド端子電極、４２…フィルタ回路、４３…バリスタ（第１バリスタ）、４４…バリスタ（第２バリスタ）、４５…抵抗、４６…コイル（第１コイル）、４７…入力端子、４８…コイル（第２コイル）、４９…出力端子、５０…グランド端子。

Claims (4)

1. 第１バリスタ及び第２バリスタと、
   前記第１バリスタと前記第２バリスタとの間に接続された抵抗と、
   前記第１バリスタと前記抵抗との接続部に第１コイルを介して接続された入力端子と、
   前記第２バリスタと前記抵抗との接続部に第２コイルを介して接続された出力端子と、
   前記第１バリスタにおける前記抵抗の反対側と前記第２バリスタにおける前記抵抗の反対側とにそれぞれ接続されたグランド端子とを備えることを特徴とするフィルタ回路。
2. 電圧非直線特性を発現するバリスタ層と、
   第１内部電極及び第２内部電極と、
   前記バリスタ層を挟んで前記第１内部電極及び前記第２内部電極と対向する領域を有する第３内部電極と、
   コイルを形成する第１内部導体及び第２内部導体と、
   前記第１内部電極と前記第２内部電極との間に接続された抵抗体と、
   前記第１内部電極に前記第１内部導体を介して接続された入力端子電極と、
   前記第２内部電極に前記第２内部導体を介して接続された出力端子電極と、
   前記第３内部電極に接続されたグランド端子電極とを備えることを特徴とするフィルタ素子。
3. 前記バリスタ層、前記第１内部電極、前記第２内部電極、前記第３内部電極、前記第１内部導体及び前記第２内部導体は、積層体を形成しており、
   前記抵抗体は、前記積層体における積層方向に対して平行な第１面上に設けられ、
   前記入力端子電極、前記出力端子電極及び前記グランド端子電極は、前記積層体における前記第１面に対向する第２面上に設けられていることを特徴とする請求項２記載のフィルタ素子。
4. 前記第１内部導体及び前記第２内部導体は、前記積層体において前記第１内部電極、前記第２内部電極及び前記第３内部電極の何れかと同一の層に形成されていることを特徴とする請求項２または３記載のフィルタ素子。
   
   
   
   

Images