JP2007097118A

JP2007097118A - 積層型ｌｃフィルタ

Info

Publication number: JP2007097118A
Application number: JP2006087614A
Authority: JP
Inventors: Yusuke Tsutsumi; 祐介堤; Yuichi Ashida; 裕一蘆田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2005-08-30
Filing date: 2006-03-28
Publication date: 2007-04-12

Abstract

【課題】カットオフ周波数付近の急峻性を損なわず、高電圧パルスが印加された際は電流がグランド電位に流れる積層型ＬＣフィルタを提供する。
【解決手段】積層体１の内部で誘電体層２ａ〜２ｉ間に形成された信号側インダクタパターン３ａ〜３ｄを誘電体層２ａ〜２ｉの一部に設けた信号側貫通導体３ｇ〜３ｉを介して電気的に接続して成る信号側インダクタ２と、積層体１の内部で信号側インダクタパターン３ａ〜３ｄと一部が誘電体層２ａ〜２ｉを介して対向するように誘電体層２ａ〜２ｉ間に形成されたグランド側インダクタパターン４ａ〜４ｃを誘電体層２ａ〜２ｉの一部に設けたグランド側貫通導体４ｇ，４ｈを介して電気的に接続して成るグランド側インダクタ４とを備え、同一誘電体層２ａ〜２ｉ間で信号側インダクタパターン３ａ〜３ｄの一部とグランド側インダクタパターン４ａ〜４ｃの一部との間にバリスタ材料パターン８ａ〜８ｃを形成している。
【選択図】図２

Description

本発明は電磁波ノイズを除去する機能を備えた積層型ＬＣフィルタに関するものである。

従来から、電磁波ノイズを除去する機能を備えた積層型ＬＣフィルタが多くの電子機器に用いられている。

このような積層型ＬＣフィルタとしては、例えば、複数の誘電体層が積層された積層体の内部にコイル状に形成された信号側インダクタとグランド側インダクタとが一部を対向させるようにして交互に形成し、積層体の外部に、信号側インダクタの一端と電気的に接続する入力端子電極と、信号側インダクタの他端と電気的に接続する出力端子電極と、グランド側インダクタの一端と電気的に接続するグランド端子電極とを形成して成る積層ＬＣフィルタが知られている（例えば、特許文献１を参照。）。

上記積層型ＬＣフィルタの電気特性は、高周波側の信号成分において、信号側インダクタが得るインダクタンスにより形成されるインピーダンスの低い周波数帯域に加え、信号側インダクタとグランド側インダクタとの間に得られるキャパシタンスとグランド側インダクタに得られるインダクタンスとで直列共振してインピーダンスが極小化して信号側インダクタの途中でグランド電位へと流れることにより形成される複数の減衰極を有している。従って、このような積層型ＬＣフィルタは、インピーダンスの低い周波数帯域と複数の減衰極との合成によって広い周波数帯域に減衰量の大きい減衰域が形成された電気特性を有することになり、種々の電気部品から発生する電磁波ノイズ等の高周波側の信号成分を大きく減衰させることが可能なローパスフィルタとして機能するものである。

しかしながら、高周波側の信号成分には、電磁波ノイズ以外に静電気等の高電圧パルスがあり、上記従来の積層型ＬＣフィルタに高電圧パルスが入力端子電極に入力されると、誘電体層が破壊されて高周波側の信号であるにもかかわらず高周波パルスが減衰されずに出力端子電極から出力されてしまうという問題点があった。

そこで、高電圧パルスが出力されないように、例えば積層体にバリスタ材料から成るバリスタ層を１層乃至２層以上形成し、バリスタ層を介してグランド電位に接続されるグランド側短絡電極および入力端子電極に接続される入力側短絡電極を形成することによって、一定の高電圧パルスが入力端子電極に印加されると両短絡電極間のバリスタ層の抵抗値が急激に低下して電流がバリスタ層を介してグランド電位に流れるようにした積層型ＬＣフィルタが考えられている（例えば、特許文献２を参照。）。
特開2000−341070号公報特開2000−91868号公報

しかしながら、高誘電率の材料であるバリスタ材料を用いて１層乃至２層以上のバリスタ層を積層体に設けると、カットオフ周波数付近の急峻性が損なわれてしまうという問題点があった。

本発明は上記のような従来の積層型ＬＣフィルタにおける問題点に鑑み案出されたものであり、その目的は、カットオフ周波数付近の急峻性を損なうことなく、高電圧パルスが印加された際、電流をグランド電位に効率よく流れるようにすることができる積層型ＬＣフィルタを提供することにある。

本発明の積層型ＬＣフィルタは、複数の誘電体層が積層されてなる積層体と、該積層体の内部で前記誘電体層間に形成された複数の信号側インダクタパターンを電気的に接続してなる信号側インダクタと、前記積層体の内部で前記誘電体層間に形成された複数のグランド側インダクタパターンを電気的に接続してなるグランド側インダクタとを備える積層型ＬＣフィルタにおいて、前記信号側インダクタは、前記グランド側インダクタパターンと同一の誘電体層間に配置される前記信号側インダクタパターンを含み、同一の誘電体層間に配置された信号側インダクタパターンとグランド側インダクタパターンとの間にはバリスタ材料パターンが形成されていること特徴とするものである。

また本発明の積層型ＬＣフィルタは、複数の誘電体層が積層されてなる積層体と、該積層体の内部で前記誘電体層間に形成された複数の信号側インダクタパターンを電気的に接続してなる信号側インダクタと、前記積層体の内部で前記誘電体層間に形成された複数のグランド側インダクタパターンを電気的に接続してなるグランド側インダクタとを備える積層型ＬＣフィルタにおいて、前記信号側インダクタは、前記グランド側インダクタパターンの一部と前記誘電体層を介して対向する部分を有する前記信号側インダクタパターンを含み、前記グランド側インダクタパターンと前記信号側インダクタパターンとの対向部分に介在される誘電体層には柱状のバリスタ材料ブロックが形成されていることを特徴とするものである。

本発明の第１の積層型ＬＣフィルタによれば、同一誘電体層間に配置された信号側インダクタパターンとグランド側インダクタパターンとの間にバリスタ材料パターンを形成したことから、従来のように１層乃至２層以上のバリスタ層を積層体に形成した場合に比し、誘電率の材料が特定部分に限定して局所的に形成されるので、信号側インダクタパターンとグランド側インダクタパターンとで構成するローパスフィルタの特性への影響が少なくなり、カットオフ周波数付近の急峻性を損なわずに高電圧が印加されたときの電流がグランド電位に流れるようにすることができる。

また本発明の第２の積層型ＬＣフィルタによれば、信号側インダクタパターンとグランド側インダクタパターンとで挟まれる誘電体層の一部にバリスタ材料ブロックを形成したことから、従来のように１層乃至２層以上のバリスタ層を積層体に形成した場合に比し、高誘電率の材料が特定部分に限定して形成されるので、信号側インダクタパターンとグランド側インダクタパターンとで構成するローパスフィルタの特性への影響が少なくなり、カットオフ周波数付近の急峻性を損なわずに高電圧が印加されたときの電流がグランド電位に流れるようにすることができる。

以下に、本発明の積層型ＬＣフィルタについて添付図面を参照しつつ詳細に説明する。

図１は本発明の積層型ＬＣフィルタの実施の形態の一例を示す外観斜視図であり、図２は図１の積層型ＬＣフィルタの分解斜視図、図４は、本発明の積層型ＬＣフィルタの等価回路図である。

これらの図に示す本発明の積層型ＬＣフィルタは、積層体１、信号側インダクタ３、グランド側インダクタ４、入力端子電極５、出力端子電極６およびグランド端子電極７ａ，７ｂを備える。

積層体１は、長方形状の複数の誘電体層２ａ〜２ｉを積層してなる直方体状の誘電体部品である。積層体１を構成する誘電体層２ａ〜２ｉは、例えば、ＴｉＯ_２−Ｎｄ_２Ｏ_３−ＢａＴｉＯ_３等を主成分とする誘電体材料によって１層あたり５μｍ〜３００μｍの厚みで形成されている。

積層体１の内部に形成された信号側インダクタ３は、誘電体層２ａ〜２ｉ間に形成された複数の信号側インダクタパターン３ａ〜３ｄ、３ｓ、３ｔを、誘電体層２ｂ〜２ｆに設けた複数の信号側貫通導体３ｇ〜３ｉを介して電気的に接続して構成され、信号側のインダクタ成分を形成するものである。

一方、積層体１の内部に形成されたグランド側インダクタ４は、誘電体層２ｃ〜２ｈ間に形成された複数のグランド側インダクタパターン４ａ〜４ｃ、４ｓを、誘電体層２ｄ〜２ｇに設けた複数のグランド側貫通導体４ｇ，４ｈを介して電気的に接続して構成され、グランド側のインダクタ成分を形成するものである。

また、信号側インダクタパターン３ａ〜３ｃとグランド側インダクタパターン４ａ〜４ｃとは、誘電体層２ｃ〜２ｇを介して部分的に対向するようにして配置されている。具体的には、信号側インダクタパターン３ａの一部にグランド側インダクタパターン４ａ，４ｂの一部が、信号側インダクタパターン３ｂの一部にグランド側インダクタパターン４ｂ，４ｃの一部が、信号側インダクタパターン３ｃの一部にグランド側インダクタパターン４ｃの一部がそれぞれ対向しており、この対向する領域において所定のキャパシタンスが得られるようになっている。このようにして図４に示す、バリスタ機能を備えたＬＣフィルタが構成されることとなる。

なお、信号側インダクタパターン３ａ〜３ｄおよびグランド側インダクタパターン４ａ〜４ｃは、Ｃｕ，ＡｇまたはＡｇ系合金を主成分とする導体材料などから成り、例えば、５μｍ〜２５μｍの厚みで形成される。また、信号側貫通導体３ｇ〜３ｉおよびグランド側貫通導体４ｇ，４ｈは、材料としては信号側インダクタパターン３ａ〜３ｄと同様の材料を用いることができ、例えば、直径が３０μｍ〜１００μｍの円柱状に形成される。

信号側インダクタ３を構成する信号側インダクタパターン３ａ〜３ｄ、３ｓ、３ｔの配置及び形状は、具体的には次のようになっている。信号側インダクタパターン３ａは、誘電体層２ｆと２ｇとの間に配置されており、概略矩形状のパターン形状をなし、その一端が積層体の一方端面（図では左側奥）まで導出されている。かかる信号側インダクタパターン３ａの導出側の末端が信号側インダクタ３の一端３ｍとなっている。また、信号側インダクタパターン３ｂは、誘電体層２ｄと２ｅとの間に配置されており、概略矩形状の軌跡に沿って略１ターンのパターンを有している。また、信号側インダクタパターン３ｃは、誘電体層２ｂと２ｃとの間に配置されており、信号側インダクタパターン３ｂと同様に概略矩形状の軌跡に沿って約１ターンのパターンを有している。インダクタパターン３ｄは、誘電体層２ａと２ｂとの間に配置されており、信号側インダクタパターン３ａと同様に概略矩形状のパターン形状をなし、その一端が積層体の他方端面（図では右側手前）まで導出されている。信号側インダクタパターン３ｓは、誘電体層２ｅと２ｆとの間に配置され、概略矩形状のパターンと概略矩形状のパターンから突き出た突起部とから成り、全体で概略Ｔ字形状となっている。信号側インダクタパターン３ｔは、誘電体層２ｃと２ｄとの間に配置され、概略矩形状のパターンと概略矩形状のパターンから突き出た突起部とから成り、全体で概略Ｔ字形状をなしている。

また、グランド側インダクタ４を構成するグランド側インダクタパターン４ａ〜４ｃ、４ｓの配置及び形状は、具体的には次のようになっている。グランド側インダクタパターン４ａは、誘電体層２ｇと２ｈとの間に配置されており、概略矩形状のパターンをなし、その一端が積層体の別の一方端（図では左側手前）へ導出され、他端が積層体の別の他方端（図では右側奥）へ導出されている。かかるグランド側インダクタパターン４ａの導出側のそれぞれの末端がグランド側インダクタ４の一端４ｍ、他端４ｎとなっている。なお、グランド側インダクタパターン４ａには、グランド側貫通導体４ｇと接続するための突起部が設けられている。また、グランド側インダクタパターン４ｂは、誘電体層２ｅと２ｆとの間に配置されており、概略矩形状の軌跡に沿って略１ターンのパターンを有している。また、グランド側インダクタパターン４ｃは、誘電体層２ｃと２ｄとの間に配置されており、概略矩形状の軌跡に沿って略１ターンのパターンを有している。また、グランド側インダクタパターン４ｓは、概略矩形状のパターンと概略矩形状のパターンから突き出た突起部とから成り、全体で概略Ｔ字形状をなしている。

上記の如く信号側インダクタパターン３ａ〜３ｄ、３ｓ、３ｔ及びグランド側インダクタパターン４ａ〜４ｃ、４ｓを積層体内部に配置させることにより、信号側インダクタパターン３ｓとグランド側インダクタパターン４ｂとが同一誘電体層間に配置され、信号側インダクタパターン３ｂとグランド側インダクタパターン４ｓとが同一誘電体層間に配置され、信号側インダクタパターン３ｔとグランド側インダクタパターン４ｃとが同一誘電体層間に配置されることになる。また、同一誘電体層間に配置された信号側インダクタパターン３ｓとグランド側インダクタパターン４ｓとは、互いに所定の間隙を設けた状態で同一誘電体層上に平面的に配置されている。信号側インダクタパターン３ｂとグランド側インダクタパターン４ｓ及び信号側インダクタパターン３ｔとグランド側インダクタパターン４ｃについても同様に、互いに所定の間隙を設けた状態で同一誘電体層上に平面的に配置されている。これら同一誘電体層間に配置された信号側インダクタパターンとグランド側インダクタパターンとの間隙は、例えば、５０μｍ〜０．３ｍｍである。

一方、積層体１の表面に形成された入力端子電極５は、信号側インダクタの一端３ｍと電気的に接続されており、同じく積層体１の表面に形成された出力端子電極６は、信号側インダクタの他端３ｐと電気的に接続されている。また、入力端子電極５は積層体１の対向する距離が長いほうの一対の側面のうちの一方の側面を少なくとも含むように形成され、出力端子電極６は他方の側面を少なくとも含むように形成される。入力端子電極５および出力端子電極６は、Ｃｕ，ＡｇまたはＡｇ系合金を主成分とする導電体材料などから成り、その厚みは、例えば１０μｍ〜７０μｍに設定される。

積層体１の表面に形成されグランド端子電極７ａ，７ｂは、グランド側インダクタの一端４ｍ，４ｎと電気的に接続されている。また、グランド端子電極７ａは積層体１の対向する距離が短い方の一対の側面のうちの一方の側面を少なくとも含むように形成されており、グランド端子電極７ｂは他方の側面を少なくとも含むように形成されている。

このような構成の積層型ＬＣフィルタ１０において、その電気特性は、高周波側の信号成分において、信号側インダクタ３が得るインダクタンスにより形成されるインピーダンスの高い周波数帯域に加え、信号側インダクタ３とグランド側インダクタ４との間に得られるキャパシタンスとグランド側インダクタに得られるインダクタンス４とで直列共振してインピーダンスが極小化して信号側インダクタ３の途中でグランド端子電極７ａ，７ｂへと流れることにより形成される複数の減衰極を有している。従って、このような積層型ＬＣフィルタ１０は、インピーダンスの低い周波数帯域と複数の減衰極との合成によって広い周波数帯域に減衰量の大きい減衰域が形成された電気特性を有しているので、種々の電気部品から発生する電磁波ノイズ等の高周波側の信号成分を大きく減衰させることが可能なローパスフィルタとして機能するようになっている。

そして、本発明の第１の積層型ＬＣフィルタ１０は、同一誘電体層間に配置された信号側インダクタパターン３ｓとグランド側インダクタパターン４ｂ、信号側インダクタパターン３ｂとグランド側インダクタパターン４ｓ、信号側インダクタパターン３ｔとグランド側インダクタパターン４ｃの間にバリスタ材料パターン８ａ〜８ｃを形成したものとなっている。具体的には、同一誘電体層間に配置された信号側インダクタパターンとグランド側インダクタパターンとの間に設けられた間隙を埋めるようにしてバリスタ材料パターン８ａ〜８ｃがそれぞれ形成されている。かかるバリスタ材料パターンは略矩形状のパターンから成り、その厚みは例えば、５μｍ〜５０μｍに設定される。

誘電体材料の誘電率は７０程度であるのに比べてバリスタ材料の誘電率は４００程度であり、バリスタ材料の存在によりローパスフィルタの特性が損なわれやすいが、本発明の第１の積層型ＬＣフィルタによれば、高誘電率の材料が特定部分に限定して形成されるので、信号側インダクタパターン３ａ〜３ｄとグランド側インダクタパターン４ａ〜４ｃとで構成するローパスフィルタの特性への影響が少なくなり、カットオフ周波数付近の急峻性を損なわずに高電圧が印加されたときの電流がグランド電位に流れるようにすることができる。すなわち、信号側インダクタパターンとグランド側インダクタパターンとは、一部が誘電体層を介して対向することにより容量成分を形成するが、従来技術のように信号側インダクタパターンとグランド側インダクタパターンとが誘電率の高い１層乃至２層以上のバリスタ層を介して対向されると、容量成分が大きく変動してしまい、所望のフィルタ特性を得ることが困難となる。これに対し、本発明の第１の積層型ＬＣフィルタによれば、信号側インダクタパターンとグランド側インダクタパターンとの積層方向の対向部分にはバリスタ材料が介在されない構造となっているため、容量成分が大きく変動することなく、所望のフィルタ特性を得ることが容易となる。

図５は、誘電体層２ｄの平面図であり、信号側インダクタパターン３ｔ及びグランド側インダクタパターン４ｃのバリスタ材料パターン８ｃの下に位置する部分を点線で示している。同図に示す如く、バリスタ材料パターン８ｃは、信号側インダクタパターン３ｔ及びグランド側インダクタパターン４ｃの一部と重なるようにして形成されている。これにより、バリスタ材料パターン８ｃと信号側インダクタパターン３ｔ及びグランド側インダクタパターン４ｃとの接続を確実なものとすることができ、バリスタ特性のばらつきを抑えることができる。なお、誘電体層２ｅ、２ｆ上に形成されているバリスタ材料パターン８ｂ、８ａについても同様に、信号側インダクタパターン及びグランド側インダクタパターンの一部と重なるようにして形成されている。

また、本発明の第１の積層型ＬＣフィルタによれば、従来技術に比し、バリスタ特性の調整自由度を高くすることができる。すなわち、バリスタ材料パターンの形状（厚み、平面形状）の変更、同一誘電体層間に配される信号側インダクタパターンとグランド側インダクタパターンとのギャップの変更等によってもバリスタ特性の調整を行うことが可能となり、設計自由度の高い積層型ＬＣフィルタとすることができる。具体的には、図６の誘電体層２ｄの平面図に示す如く、バリスタ材料パターン８ｃにスリット１１を設けたり、信号側インダクタパターン３ｔとグランド側インダクタパターン４ｃとのギャップＷを変更することによってバリスタ特性を調整することができる。

また本発明の第１の積層型ＬＣフィルタによれば、バリスタ材料パターン８ａ〜８ｃが複数形成されていることから、バリスタ材料パターンに流れる電流のインダクタンスを合成したものはバリスタ材料パターンを一つだけ形成したものに比べて小さくすることができるので、より高周波の高電圧パルスが印加されたときにおいても電流をグランド電位に流れるようにすることができる。なお、本実施形態においては、同一誘電体層間に配置された信号側インダクタパターンとグランド側インダクタパターンとの間の全てにおいてバリスタ材料パターンを形成している。

なお、本実施形態において使用している信号側インダクタパターン３ｓ、３ｔ及びグランド側インダクタパターン４ｓは、他の信号側インダクタパターン及びグランド側インダクタパターンよりもインダクタ成分への寄与率は小さく設定されており、このような補助的なパターンを設けることにより、バリスタ材料パターン８ａ〜８ｃを形成する位置の自由度の向上を図っている。これによって、例えば、積層型ＬＣフィルタ１０の小型化や電気的特性の向上に供することができる。

次に上述した積層型ＬＣフィルタ１０の製造方法について説明する。

先ず、積層体１に対応する未焼結の積層体を作製する。未焼結の積層体は、長方形状の複数の誘電体層２ａ〜２ｉに対応する複数の誘電体セラミックグリーンシートが積層されたものであり、内部に、信号側インダクタパターン３ａ〜３ｃ，３ｓ，３ｔ、グランド側インダクタパターン４ａ〜４ｃ，４ｓに対応する内部導体ペーストパターン、信号側貫通導体３ｇ，３ｈおよびグランド側貫通導体４ｇ，４ｈに対応する充填導体、バリスタ材料パターン８ａ〜８ｃに対応するバリスタ材料ペーストパターンが配置されたものである。

誘電体セラミックグリーンシートは、ＢａＴｉＯ_３，ＴｉＯ_２およびＮｄ_２Ｏ_３等の金属酸化物の粉末に適当な有機溶剤および有機バインダ等を添加・混合して誘電体セラミックスラリーを作製し、この誘電体セラミックスラリーを例えばドクターブレード法等によって所定形状・所定厚みに複数形成することができる。

内部導体ペーストパターンは、誘電体セラミックグリーンシート上に導体ペーストを例えばスクリーン印刷法等により所定形状・所定厚みに塗布して形成される。バリスタ材料パターンについても同様の方法を用いて形成される。この場合において、バリスタ材料パターンは、予め形成された内部導体パターンと一部が重なるような配置で塗布する方法を用いれば、内部導体ペーストパターンとバリスタ材料パターンとが接触した構成とすることができる。なお、充填導体は、誘電体セラミックグリーンシートの所定箇所に所定形状の貫通孔を例えば金型等を用いて打ち抜き形成し、この貫通孔に内部導体ペーストパターンと同様の方法を用いて、条件を適宜設定することにより充填して形成される。

前記導体ペーストは、Ｃｕ，ＡｇまたはＡｇ系合金を主成分とする導体材料の粉末に適当な有機溶剤および有機バインダ等を添加・混合することにより作製する。また、バリスタ材料ペーストは、ＺｎＯ，Ｂｉ_２Ｏ_３，ＭｎＯ_２，ＣｏＯおよびＳｉＯ_２等の粉末を混合し、最大温度400℃〜500℃で予備焼成して得られたこれらの共晶体を粉砕して１μｍ以下の粉砕粉とし、この粉砕粉を最大温度950℃以上で焼成した後に再度粉砕して平均粒径が0.2μｍ〜0.5μｍのバリスタ材料粉末を作製し、このバリスタ材料粉末に適当な有機溶剤および有機バインダ等を添加・混合することにより作製する。

次に、未焼結の積層体を最大温度930℃〜970℃で焼成することにより脱バイ・焼結させて積層体１を作製した後、この積層体１の表面に入力端子電極５，出力端子電極６およびグランド端子電極７を形成することにより本発明の積層型ＬＣフィルタが製造される。入力端子電極５、出力端子電極６およびグランド端子電極７は、積層体１の表面にＣｕ，ＡｇまたはＡｇ系合金を主成分とする外部導体ペーストを例えばスクリーン印刷法等により塗布して形成される。なお、外部導体ペーストとして、内部導体ペーストを代用することも可能である。

また、入力端子電極５，出力端子電極６およびグランド端子電極７の表面には、ＮｉおよびＳｎ等の金属膜をめっき処理により形成しておくのが好ましい。

次に、図３に本発明の第２の積層型ＬＣフィルタの実施の形態の一例を図２と同様の分解斜視図で示す。なお、図２と同様の箇所には同じ符号を用いて重複する説明は省く。図３において、本発明の第２の積層型ＬＣフィルタ２０によれば、信号側インダクタパターン３ａ〜３ｄとグランド側インダクタパターン４ａ〜４ｃとで挟まれる誘電体層２ｂ〜２ｇの一部にバリスタ材料ブロック９ａ，９ｂを形成することにより、図４に示す等価回路図が構成されている。

バリスタ材料ブロック９ａは、バリスタ材料から成る複数の円柱部材により構成され、信号側インダクタパターン３ｂとグランド側インダクタパターン４ｂとが誘電体層２ｅを介して対向している部分に対応する箇所に形成されている。

バリスタ材料ブロック９ｂも９ａと同様に、バリスタ材料から成る複数の円柱部材により構成され、信号側インダクタパターン３ｃとグランド側インダクタパターン４ｃとが誘電体層２ｃを介して対向している部分に対応する箇所に形成されている。

なお、バリスタ材料ブロックは、信号側インダクタパターンとグランド側インダクタパターンとの誘電体層を介した対向部分に、バリスタ材料により柱状に形成されたものであればよく、例えば、複数の円柱部材同士が連結されたものであってもよい。

図３に示す積層型ＬＣフィルタにおいても、従来技術のように１層乃至２層以上のバリスタ層を形成する場合に比し、高誘電率の材料が特定部分に限定して形成されるので、信号側インダクタパターン３ａ〜３ｄとグランド側インダクタパターン４ａ〜４ｃとで構成するローパスフィルタの特性への影響が少なくなり、カットオフ周波数付近の急峻性を損なわずに高電圧が印加されたときの電流がグランド電位に流れるようにすることができる。また、本発明の第１の積層型ＬＣフィルタと同様に、バリスタ特性の調整自由度を高くすることができる。すなわち、バリスタ材料ブロック本数や形状の変更等によってもバリスタ特性の調整を行うことが可能となり、設計自由度の高い積層型ＬＣフィルタとすることができる。

なお、バリスタ材料ブロック９ａ，９ｂは、バリスタ材料ペーストを充填導体を形成する方法を用いて充填して形成することができる。

また、バリスタ材料ブロック９ａ，９ｂが複数形成されていることから、バリスタ材料ブロック９ａ，９ｂに流れる電流のインダクタンスを合成したものはバリスタ材料ブロックを一つだけ形成したものに比べて小さくすることができるので、より高周波の高電圧パルスが印加されたときにおいても電流をグランド電位に流れるようにすることができる。

なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良等が可能である。

例えば、上述した第２の積層型ＬＣフィルタの実施の形態の例においては、信号側インダクタパターン３ａ〜３ｄとグランド側インダクタパターン４ａ〜４ｃとの間にバリスタ材料ブロック９ａ，９ｂを形成した例を示しているが、例えば、信号側インダクタ３と電気的に接続する信号側補助電極を形成し、この信号側補助電極とグランド側インダクタパターン４ａ〜４ｃとで挟まれる誘電体層２ａ〜２ｉの一部、または、グランド側インダクタ４と電気的に接続するグランド側補助電極を形成し、このグランド側補助電極と信号側インダクタパターン３ａ〜３ｄとで挟まれる誘電体層の一部にバリスタ材料ブロックを形成してもよい。この場合においても、バリスタ材料ブロック形成する位置の自由度が広がるので、積層型ＬＣフィルタの小型化、または特性の向上を図ることができる。

本発明の積層型ＬＣフィルタの実施の形態の一例を示す外観斜視図である。本発明の第１の積層型ＬＣフィルタの実施の形態の一例を示す分解斜視図である。本発明の第２の積層型ＬＣフィルタの実施の形態の一例を示す分解斜視図である。本発明の積層型ＬＣフィルタの等価回路図である。本発明の第１の積層型ＬＣフィルタに使用される誘電体層の平面図である。本発明の第１の積層型ＬＣフィルタの変形例である。

符号の説明

１・・・積層体
２ａ〜２ｉ・・・誘電体層
３・・・信号側インダクタ
３ａ〜３ｄ、３ｔ、３ｓ・・・信号側インダクタパターン
３ｇ〜３ｉ・・・信号側貫通導体
４・・・グランド側インダクタ
４ａ〜４ｃ、４ｓ・・・グランド側インダクタパターン
４ｇ，４ｈ・・・グランド側貫通導体
５・・・入力端子電極
６・・・出力端子電極
７ａ，７ｂ・・・グランド端子電極
８ａ〜８ｃ・・・バリスタ材料パターン
10，20・・・積層型ＬＣフィルタ

Claims

複数の誘電体層が積層されてなる積層体と、
該積層体の内部で前記誘電体層間に形成された複数の信号側インダクタパターンを電気的に接続してなる信号側インダクタと、
前記積層体の内部で前記誘電体層間に形成された複数のグランド側インダクタパターンを電気的に接続してなるグランド側インダクタとを備える積層型ＬＣフィルタにおいて、
前記信号側インダクタは、前記グランド側インダクタパターンと同一の誘電体層間に配置される前記信号側インダクタパターンを含み、
同一の誘電体層間に配置された信号側インダクタパターンとグランド側インダクタパターンとの間にはバリスタ材料パターンが形成されていること特徴とする積層型ＬＣフィルタ。
複数の誘電体層が積層されてなる積層体と、
該積層体の内部で前記誘電体層間に形成された複数の信号側インダクタパターンを電気的に接続してなる信号側インダクタと、
前記積層体の内部で前記誘電体層間に形成された複数のグランド側インダクタパターンを電気的に接続してなるグランド側インダクタとを備える積層型ＬＣフィルタにおいて、
前記信号側インダクタは、前記グランド側インダクタパターンの一部と前記誘電体層を介して対向する部分を有する前記信号側インダクタパターンを含み、
前記グランド側インダクタパターンと前記信号側インダクタパターンとの対向部分に介在される誘電体層には柱状のバリスタ材料ブロックが形成されていることを特徴とする積層型ＬＣフィルタ。