JP2006147765A

JP2006147765A - 積層コンデンサ

Info

Publication number: JP2006147765A
Application number: JP2004334436A
Authority: JP
Inventors: Masaya Kawaguchi; 正哉河口
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2004-11-18
Filing date: 2004-11-18
Publication date: 2006-06-08
Anticipated expiration: 2024-11-18
Also published as: JP4596892B2

Abstract

【課題】容量形成部の上下に強度補強層を形成する必要がある場合に、容量を確保したまま、ビアホール導体の伸長によるインダクタンスの増加を抑える構造を提供する。
【解決手段】第一の内部電極１１１と電源回路用外部端子２１とを電気的に接続する第一のビアホール導体３１と、第二の内部電極１１２と接地回路用外部端子２２とを電気的に接続する第二のビアホール導体３２とを含んでなる積層コンデンサであって、前記第一のビアホール導体３１及び前記第二のビアホール導体３２の補強層１２に位置する領域にインダクタンス低減手段が設けられたことを特徴とする積層コンデンサ。
【選択図】図１

Description

本発明は、少なくとも一方の主面に設けられた外部電極と、内部電極とをビアホール導体により電気的に接続するようにした積層コンデンサに関する。

従来からある典型的な積層コンデンサは、図１２に示すように、複数の第一の内部電極４１及び第二の内部電極４２がセラミック誘電体層４３を介して互いに対向しながら交互に配置されて積層構造を形成し、複数のコンデンサユニットを形成している。

近年、高容量且つ低インダクタンスのコンデンサの需要が高まり、誘電体層４３の薄層化が進むと共に、コンデンサ本体の少なくとも一方の主面に複数の第一の外部端子電極（電源回路用電極）５１及び第二の外部端子電極（接地回路用電極）５２を備え、この第一の外部端子電極と上記第一の内部電極４１及び第二の外部端子電極と上記第二の内部電極４２とをそれぞれビアホール導体６１，６２によって電気的に接続する構造が採用されている（特許文献１参照）。
特開平７−３２６５３６号公報

このようなコンデンサにおいては、その強度を補強するために、一般に容量形成部４の上下に誘電体層４３と同種、若しくは、より高強度のセラミックスからなる補強層７が積層されている。この補強層７の厚みは、例えば容量形成部４の厚み７００〜１０００μｍに対し、通常７０〜１００μｍの厚みとなっている。したがって、上記の構造では、外部端子電極５１，５２から内部電極４１，４２までのビアホール導体の長さが補強層の分だけ長くなってしまうので、コンデンサ全体のインダクタンスが増加してしまう。

つまり、容量形成部４の中の内部電極４１，４２は入出力端子間に並列に接続される形になっている為、積層数を増やす程、容量形成部４全体のインダクタンスは小さくなる。その結果、コンデンサ全体のインダクタンスに対して補強層７のインダクタンスが占める割合が多くなるので、コンデンサの等価直列インダクタンスの主要成分はビアホール導体の補強層７領域におけるインダクタンスとなる。

ここで、インダクタンスが増加すると、給電経路に於いて応答の遅れが起こり、スイッチングノイズが発生してしまうという問題がある。

本発明は、上記事情に鑑みてなされたもので、積層コンデンサの誘電体層の薄層化によって、容量形成部の上下に強度補強層を形成する必要がある場合に、容量を確保したまま、ビアホール導体の伸長によるインダクタンスの増加を抑える構造を提供することを目的とする。

本発明者は、鋭意検討の結果、補強層にインダクタンス低減のための手段を設けることにより、上記目的を達成することを見出し、本発明に到達した。

すなわち本発明は、第一の内部電極及び第二の内部電極を誘電体層を介して交互に積層した容量形成部と、該容量形成部の外側に積層された補強層とからなるコンデンサ本体と、
該コンデンサ本体の少なくとも一方の主面に設けられた電源回路用外部端子及び接地回路用外部端子と、前記補強層を貫通するように設けられ前記第一の内部電極と前記電源回路用外部端子とを電気的に接続する第一のビアホール導体と、前記補強層を貫通するように設けられ前記第二の内部電極と前記接地回路用外部端子とを電気的に接続する第二のビアホール導体と、を含んでなる積層コンデンサであって、前記第一のビアホール導体及び前記第二のビアホール導体の補強層に位置する領域にインダクタンス低減手段が設けられたことを特徴とする積層コンデンサである。コンデンサの等価直列インダクタンスの主要成分はビアホール導体の補強層領域におけるインダクタンスとなるので、この部分にインダクタンス低減手段を設けることにより、積層コンデンサ全体のインダクタンスを低減させることができる。

ここで、インダクタンス低減手段が、前記補強層における前記第一のビアホール導体及び前記第二のビアホール導体の横断面の面積比率を、前記容量形成部における横断面の面積比率よりも高くしたものであるのが好ましい。このようなインダクタンス低減手段としては、補強層における第一のビアホール導体及び第二のビアホール導体の横断面の径を、容量形成部における横断面の径よりも大きくしたものが採用できる。また、第一のビアホール導体及び第二のビアホール導体に沿ってそれぞれに電気的に接続されたバイパス状ビアホール導体が設けられたものも採用できる。

さらに、インダクタンス低減手段として、第一のビアホール導体を筒状に形成された第二のビアホール導体が取り囲む構造からなるものも採用できる。このような構造により、第一のビアホール導体３１及び第二のビアホール導体３２は対となって伝送線路を形成する為、ビアホール導体のインピーダンスは周波に依存しない値となり、結果としてインダクタンスを低減させることができる。

尚、補強層が容量形成部の誘電体層よりも高強度のセラミックスからなるのが好ましい。これにより、第一のビアホール導体及び第二のビアホール導体の補強層に位置する領域にインダクタンス低減手段を設けることによる強度低下を解消することができる。

本発明によれば、ビアホール導体の容量形成部に位置する領域の横断面の断面積はそのままで、補強層に位置する領域の横断面の断面積を増やすことができるので、容量を減らすことなくインダクタンスを低減させることができる。

図１は、本発明に係る積層コンデンサを示す断面模式図である。

図１に示す積層コンデンサは、第一の内部電極１１１と第二の内部電極１１２が誘電体層１１３を介して交互に積層されてなる容量形成部１１と、この容量形成部１１の外側に積層された補強層１２とからなるコンデンサ本体１を有している。そして、コンデンサ本体１の一方の主面には、電源回路用外部端子２１と接地回路用外部端子２２が設けられており、この電源回路用外部端子２１と第一の内部電極１１１は第一のビアホール導体３１（電源回路用）により電気的に接続されるとともに、接地回路用外部端子２２と第二の内部電極１１２は第二のビアホール導体３２（接地回路用）により電気的に接続されている。このとき、第一のビアホール導体３１と第二のビアホール導体３２は補強層を貫通するように設けられている。そして、第一のビアホール導体３１及び第二のビアホール導体３２の補強層１２に位置する領域にはインダクタンス低減手段が設けられており、このインダクタンス低減手段として、それぞれのビアホール導体の横断面の面積が容量形成部の面積より大きくなっている。

第一の内部電極１１１と第二の内部電極１１２は、例えばＰｄ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｐｂ及びそれらの合金等の材料からなり、これらの厚みは通常１〜３μｍ程度である。そして、これらが誘電体層１１３を介して交互に積層されることにより複数のコンデンサユニットが直列に配置された容量形成部１１となる。言い換えると、容量形成部１１は、第一の内部電極１１１、誘電体層１１３、第二の内部電極１１２、誘電体層１１３、第一の内部電極１１１の順で積層された構造になっている。ここで、誘電体層１１３の材質としては、例えばＢａＴｉＯ₃、ＬａＴｉＯ₃、ＣａＴｉＯ₃、ＮｄＴｉＯ₃、ＭｇＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃、ＳｒＳｎＯ₃、ＢａＴｉＯ₃にＮｂ₂Ｏ₅、Ｔａ₂Ｏ₅、ＺｎＯ、ＣｏＯ等を添加した組成物、ＢａＴｉＯ₃の構成原子であるＢａをＣａで、ＴｉをＺｒやＳｎで部分的に置換した固溶体等のチタン酸バリウム系材料や、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃、Ｐｂ（Ｆｅ，Ｎｄ，Ｎｂ）Ｏ₃系ペロブスカイト型構造化合物、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−ＰｂＴｉＯ₃等の２成分系組成物、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−ＰｂＴｉＯ₃−Ｐｂ（Ｍｇ_1/2Ｗ_1/2）Ｏ₃、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−Ｐｂ（Ｚｎ_1/3Ｎｂ_2/3）Ｏ₃−ＰｂＴｉＯ₃、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−Ｐｂ（Ｚｎ_1/3Ｎｂ_2/3）Ｏ₃−Ｐｂ（Ｓｍ_1/2Ｎｂ_1/2）Ｏ₃等の３成分系組成物、あるいはそれらにＭｎＯ、ＭｎＯ₂、ＣｕＯ、ＢａＴｉＯ₃等を添加したもの等の鉛系リラクサー材料などが挙げられる。また、この誘電体層１１３の厚みや積層数は目的とする容量値によって適宜設定されるが、通常、３〜４μｍの厚みであり、２００層程度積層される。

容量形成部１１の外側には、誘電体層１１３と同材質または誘電体層１１３よりも高強度のセラミックスからなる補強層１２が積層されており、これによりコンデンサ本体１の製造時及び使用時の強度が維持されている。ここで、補強層１２はインダクタンス低減手段を設けることによる強度低下を考慮すると誘電体層１１３よりも高強度のセラミックスであるのが望ましいが、選択される材質は熱膨脹係数差を考慮して適宜決定される。この補強層１２の厚みは、図面上は容量形成部１１と同じ程度の厚みで表されているが、実際は少なくとも容量形成部１１を構成する誘電体層１１３の厚みよりはかなり厚いが、容量形成部１１（第一の内部電極１１１と第二の内部電極１１２と誘電体層１１３の厚みの和）よりもかなり薄く形成されており、通常７０〜１００μｍ程度になっている。

コンデンサ本体１の一方の主面には、半田バンプ等からなる電源回路用外部端子２１と接地回路用外部端子２２が設けられており、この電源回路用外部端子２１と第一の内部電極１１１は第一のビアホール導体３１により電気的に接続されるとともに、接地回路用外部端子２２と第二の内部電極１１２は第二のビアホール導体３２により電気的に接続されている。このとき、第一のビアホール導体３１が第一の内部電極１１１のみと接続されて第二の内部電極１１２と接触しないように、第二の内部電極１１２の第一のビアホール導体３１が貫く部位周辺には導体非形成領域１１１１が設けられている。また、第一の内部電極１１１の第二のビアホール導体３２が貫く部位周辺にも同様に導体非形成領域１１１１が設けられている。尚、ビアホール導体の材質としては、一般に内部電極と同様の材料が採用されるが、特に限定はない。

そして、図1に示す積層コンデンサは、インダクタンス低減手段として、補強層における第一のビアホール導体３１及び第二のビアホール導体３２の横断面の面積が、容量形成部１１における横断面の面積よりも大きくなっており、具体的には、補強層１２における第一のビアホール導体３１及び第二のビアホール導体３２の横断面の径が、容量形成部１１における横断面の径よりも大きくなっている。このように、容量形成部１１における第一のビアホール導体３１ａ及び第二のビアホール導体３２ａの横断面の面積をそのままに維持するとともに、補強層１２における第一のビアホール導体３１ｂ及び第二のビアホール導体３２ｂの横断面の面積を大きくすることにより、静電容量は保ちながらインダクタンスを低減させることができる。尚、補強層１２におけるビアホール導体の横断面の径は、補強層１２の強度を保てる範囲であれば特に限定はないが、後述のようにそれぞれのビアホール導体が接触しないように配置する必要がある。

ここで、第一のビアホール導体３１と第二のビアホール導体３２は、これらを流れる電流によって誘起される磁界を互いに相殺するように隣り合うように設けられるのが好ましい。これらのビアホール導体の配置については、例えば第一のビアホール導体３１及び第二のビアホール導体３２を一列あるいは二列に交互に配置することができる。このとき、第一のビアホール導体３１と第二のビアホール導体３２を極めて近接あるいは隣接して配置すると、図２に示すように、補強層１２において第一のビアホール導体３１ｂと第二のビアホール導体３２ｂが重なってしまうこととなる。尚、図２は第一の内部電極に沿って切断した切断面の一例を示しており、図中の点線は、この切断面から外部端子方向を見たときの補強層１２における第一のビアホール導体３１ｂと第二のビアホール導体３２ｂの外周の位置を示すものである。したがって、第一のビアホール導体３１と第二のビアホール導体３２の間にはある程度の間隔をあけるのがよいが、図３に示すように、容量形成部１１におけるビアホール導体３１ａ，３２ａの中心軸と補強層１２におけるビアホール導体３１ｂ，３２ｂの中心軸とをずらすことにより、容量形成部１１におけるビアホール導体３１ａ，３２ａの間隔をそのままにすることもできる。これにより、ビアホール導体３１ａとビアホール導体３２ａの間隔をそれほど広げなくてもいいので、磁界を互いに相殺する効果を維持することができる。

また、図４に示すように、横断面略正方形のコンデンサ本体１のそれぞれの角部に近接して第一のビアホール導体３１と第二のビアホール導体３２を二本ずつ配置してもよい。具体的には、最も角部に近接する位置に第一のビアホール導体３１を配置したときは、この位置から図面上縦方向及び横方向に隣り合う部位には第二のビアホール導体３２を配置し、斜め方向に隣り合う部位には第一のビアホール導体３１を配置している。このような配置とすることによっても、第一のビアホール導体３１と第二のビアホール導体３２を流れる電流が反対方向に流れるので、誘起される磁界を互いに相殺し、積層コンデンサに生じるインダクタンスを低減することができる。しかしながら、図４においても上述のように第一のビアホール導体３１と第二のビアホール導体３２を極めて近接あるいは隣接して配置すると、図中の点線で示すように、補強層１２において第一のビアホール導体３１と第二のビアホール導体３２が重なってしまうこととなる。したがって、ある程度の間隔をあけるのもよいが、図５に示すように、ビアホール導体の容量形成部における中心軸と補強層における中心軸をずらすことにより、容量形成部を貫くビアホール導体の間隔をそのままにすることができる。尚、上述のように容量形成部における中心軸と補強層における中心軸をずらした場合であっても、容量形成部の横断面が補強層の横断面に含まれるような範囲内でずれるのが望ましい。

また、他の実施例として、図６に示す積層コンデンサは、インダクタンス低減手段として、第一のビアホール導体３１及び第二のビアホール導体３２に沿ってそれぞれに電気的に接続されたバイパス状のビアホール導体が設けられたものである。具体的には、補強層１２における外部端子に近い部位に導体層１２１が設けられるとともに、容量形成部１１に近い部位にも導体層１２２が設けられ、さらに第一のビアホール導体３１に沿ってこれらの導体層１２１，１２２によりこの第一のビアホール導体３１と電気的に接続された第一のバイパス状ビアホール導体３１１が設けられている。同様に、第二のビアホール導体３２に沿ってこれと電気的に接続された第二のバイパス状ビアホール導体３２１が設けられている。

ここで、導体層１２１，１２２は、複数の第一のビアホール導体３１と第一のバイパス状ビアホール導体３１１を電気的に接続するとともに、複数の第二のビアホール導体３２と第二のバイパス状ビアホール導体３２１を電気的に接続するように、導体パターンが形成されているものである。このような構造により、第一のビアホール導体３１及び第二のビアホール導体３２の横断面の面積を大きくするのと同様に、静電容量は保ちながらインダクタンスを低減させることができるという効果が得られる。この構造において、インダクタンス低減のためには、補強層１２に設けられる２つの導体層１２１，１２２の間隔ができるだけ大きいのが好ましい。また、インダクタンス低減のためには電流が導体層を通過する距離の短いほうが好ましく、第一のビアホール導体３１と第一のバイパス状ビアホール導体３１１は極めて近接あるいは隣接しているのが望ましい。

さらに他の実施例として、図７に示すように、第二のビアホール導体３２として円柱状のものを採用するのではなく、補強層１２において第一のビアホール導体３１を取り囲むように筒状に形成されたものも採用できる。このものを用いた積層コンデンサは、図８に示すように、電源回路用外部端子２１と第一のビアホール導体３１が同軸上に設けられている。そして、第二のビアホール導体３２は補強層１２の領域において第一のビアホール導体３１を取り囲むように筒状ビアホール導体３２２になっており、接地回路用外部端子２２と同軸上には設けられていないが、この筒状ビアホール導体３２２は上端で接地回路用外部端子２１と導体層１２３により電気的に接続され、下端で容量形成部１１に形成された第二のビアホール導体３２と導体層１２４により電気的に接続されている。

ここで、よりインダクタンスを低減させるためには、導体層１２３と導体層１２４の間隔はできる限り離れているのが好ましい。また、導体層１２３、１２４の一例として、図９に示す導体パターン１２５になっているものが挙げられるが、特にこのパターンに限定されず、筒状断面の一部が直接外部端子やビアホール導体の容量形成部領域の部分と直接接触するようになっていてもよく、全ての筒状ビアホール導体３２２が導体パターン１２５のように電気的に接続されていなくてもよい。このように、補強層１２において第二のビアホール導体で第一のビアホール導体３１を取り囲む構造（筒状ビアホール導体３２２）とすることにより、第一のビアホール導体３１と筒状ビアホール導体３２２は対となって伝送線路を形成する為、インピーダンスは周波に依存しない値となる。つまり、インダクタンス成分を無視する事が出来る。

尚、筒状ビアホール導体３２２が第一のビアホール導体３１を同軸状に完全に取り囲む事が好ましいが、図１０に示すように、伝送線路形状に近い形状であれば数ヶ所で分断された形状（切り欠き３２３が設けられた形状）であってもよく、このような形状でもインダクタンスを軽減する効果を有する。

本発明においては、第一のビアホール導体と第二のビアホール導体が入れ替わったような構造、例えば、図７において筒状に形成されている第二のビアホール導体を、電源回路用外部端子に接続される第一のビアホール導体とするようにしてもよい。

このような積層コンデンサの形成に際しては、誘電体粉末をバインダーと十分に混合したスリップからセラミックグリーンシートに成形したものを使用する。そして、内部電極の形成にあたっては、このような電極材料粉末をバインダーと混合粉砕してペースト状にした導電性ペーストが用いられる。この導電性ペーストを、スクリーン印刷法などによってセラミックグリーンシート上に内部電極パターンとして印刷して、積層、圧着、焼成することにより、所望の内部電極を形成する。この内部電極形成の際、レーザーの照射や、マイクロドリル又はパンチングを用いた打ち抜き法などにより加工された穴に導電性ペーストが充填されてビアホール導体が形成される。

最後に、図７〜図９に示す積層コンデンサの製造方法について図１１に基づいて説明する。

まず、容量形成部の誘電体層と同種又は異種の誘電体セラミックス材料からなるグリーンシートを必要な枚数積層することにより、補強層本体７１を形成する。

そして、レーザーの照射や、マイクロドリル又はパンチングを用いた打ち抜き法などにより、補強層本体７１を貫く貫通孔７２を形成する。

次に、メッキにより貫通孔７２の内壁及び補強層本体７１の上下主面に導体層７３を形成する。

また、貫通孔７２に上記グリーンシートと同じ誘電体セラミックス材料のペーストを充填し、乾燥させる。

さらに、レーザーの照射や、マイクロドリル又はパンチングを用いた打ち抜き法などにより、誘電体ペーストが充填された貫通孔の中心に、誘電体ペーストを貫く貫通孔７４を形成する。

さらにまた、上記貫通孔７４に導電性ペーストを充填することによりビアホール導体７５を形成する。

このようにして形成された補強層７６の上部に、容量形成部の誘電体層となるセラミックグリーンシートを積層し、その上に導体層となる導体ペーストを印刷・乾燥する。これを繰り返し行い、容量形成部７７を形成するとともに外部端子電極７８を設けて積層コンデンサが完成する。

本発明に係る積層コンデンサの一実施例を示す断面模式図である。図１に示す積層コンデンサのビアホール導体の一配置例の説明図である。図１に示す積層コンデンサのビアホール導体の一配置例の説明図である。図１に示す積層コンデンサのビアホール導体の他の一配置例の説明図である。図１に示す積層コンデンサのビアホール導体の他の一配置例の説明図である。本発明に係る積層コンデンサの他の実施例を示す断面模式図である。図1に示すビアホール導体の他の構造例を示す説明図である。本発明に係る積層コンデンサの他の実施例を示す断面模式図である。図８に示す導体層１２３，１２４の導体パターン例を示す説明図である。図７に示す第二のビアホール導体３２の他の形状例を示す説明図である。図８に示す積層コンデンサの製造方法の説明図であり、（ａ）は誘電体セラミックスのグリーンシートを積層する工程、（ｂ）は貫通孔を形成する工程、（ｃ）は貫通孔の内壁及び積層体の上下主面に導体層（内部電極）を形成する工程、（ｄ）は貫通孔に誘電体セラミックスを充填する工程、（ｅ）は（ｄ）で誘電体セラミックスの充填された部分に貫通孔を形成する工程、（ｆ）は（ｅ）で形成された貫通孔に導体ペーストを充填する工程、（ｇ）は容量形成部と外部端子電極を形成する工程である。従来の積層コンデンサを示す断面模式図である。

符号の説明

１：コンデンサ本体
１１：容量形成部
１１１：第一の内部電極
１１２：第二の内部電極
１１３：誘電体層
１１１１：導体非形成領域
１２：補強層
１２３，１２４：導体層
１２５：導体パターン
２１：電源回路用外部端子
２２：接地回路用外部端子
３１：第一のビアホール導体
３１ａ：容量形成部における第一のビアホール導体
３１ｂ：補強層における第一のビアホール導体
３１１：第一のバイパス状ビアホール導体
３２：第二のビアホール導体
３２ａ：容量形成部における第二のビアホール導体
３２ｂ：補強層における第二のビアホール導体
３２１：第二のバイパス状ビアホール導体
３２２：筒状ビアホール導体
３２３：切り欠き

Claims

第一の内部電極及び第二の内部電極を誘電体層を介して交互に積層した容量形成部と、該容量形成部の外側に積層された補強層とからなるコンデンサ本体と、
該コンデンサ本体の少なくとも一方の主面に設けられた電源回路用外部端子及び接地回路用外部端子と、
前記補強層を貫通するように設けられ前記第一の内部電極と前記電源回路用外部端子とを電気的に接続する第一のビアホール導体と、前記補強層を貫通するように設けられ前記第二の内部電極と前記接地回路用外部端子とを電気的に接続する第二のビアホール導体と、
を含んでなる積層コンデンサであって、
前記第一のビアホール導体及び前記第二のビアホール導体の補強層に位置する領域にインダクタンス低減手段が設けられたことを特徴とする積層コンデンサ。
インダクタンス低減手段が、前記補強層における前記第一のビアホール導体及び前記第二のビアホール導体の横断面の面積を、前記容量形成部における横断面の面積よりも大きくしたものであることを特徴とする請求項1に記載の積層コンデンサ。
インダクタンス低減手段が、前記補強層における前記第一のビアホール導体及び前記第二のビアホール導体の横断面の径を、前記容量形成部における横断面の径よりも大きくしたものであることを特徴とする請求項２に記載の積層コンデンサ。
インダクタンス低減手段が、前記第一のビアホール導体及び前記第二のビアホール導体に沿ってそれぞれに電気的に接続されたバイパス状ビアホール導体が設けられたものであることを特徴とする請求項２に記載の積層コンデンサ。
インダクタンス低減手段が、第一のビアホール導体を筒状に形成された第二のビアホール導体が取り囲む構造からなることを特徴とする請求項１に記載の積層コンデンサ。
補強層が、容量形成部の誘電体層よりも高強度のセラミックスからなることを特徴とする請求項１〜５のいずれかに記載の積層コンデンサ。