JP2005203623A - コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路 - Google Patents

Abstract

【課題】簡単且つ安価な製法で、低ＥＳＬ且つ高容量を実現したコンデンサを提供する。
【解決手段】第１コンデンサ部１１と第２コンデンサ部１２と、を前記第２貫通導体６ａが前記第４貫通導体６ｂに接続されるようにして積層方向に一体化してなるコンデンサ１０であって、前記第１コンデンサ部１１において、前記第３貫通導体５ｂに接続されるように形成された第５貫通導体５Ａは、その電気抵抗が前記第１〜第４貫通導体５ａ〜６ｂの電気抵抗よりも高く設定されるとともに、前記複数の第１導体層３ａのうち前記第２コンデンサ部１２から最も離れた位置に形成された一つの第１導体層３ａに接続されているコンデンサとする。
【選択図】図１

Description

本発明は、コンデンサ、特に、高周波領域において有利に適用され得るコンデンサ、並びに、このコンデンサを用いて構成される配線基板、デカップリング回路又は高周波回路に関するものである。

代表的なコンデンサとして、積層コンデンサを例にとって説明する。

従来の積層コンデンサについて、図３を基に説明する。図３（ａ）は断面図、図３（ｂ）は第１、第２導体層の重なり状態を示す概略図である。

図に示す従来の積層コンデンサ５０は、誘電体層５２の一方主面に第１導体層５３が、他方主面に第２導体層５４が夫々形成され、これらの誘電体層５２が複数積層されており、また、これらの誘電体層５２の厚み方向には第１及び第２導体層５３、５４どうしを夫々接続する第１及び第２貫通導体５５、５６が形成され、積層体５１が構成されている。そして、ここでは、第１及び第２貫通導体５５、５６が、積層体５１の一方の最表面に露出し、夫々第１及び第２接続端子５７、５８に接続され、積層コンデンサ５０が構成されている。さらに、第１及び第２導体層５３、５４内に、第２及び第１貫通導体５６、５５とは夫々接続しない第１及び第２非導体形成領域６３、６４が形成されている。

そして、第１及び第２貫通導体５５、５６は、第１及び第２導体層５３、５４の全域にわたって、交互に格子状に分散して配置されてなる（特許文献１乃至４参照）。
特開平７−２０１６５１号公報（３−５頁、図１−５） 特開平１１−２０４３７２号公報（４−６頁、図１−４） 特開２００１−１４８３２４号公報（４−７頁、図１−６） 特開２００１−１４８３２５号公報（５−７頁、図１−９）

しかしながら、上記積層コンデンサ５０によれば、コンデンサが接続される回路インピーダンスによって決まる共振周波数によりコンデンサの機能する周波数範囲が決まってしまい、広い周波数帯域を確保できなかった。またこれを改善するために複数のコンデンサを並列接続した場合、反共振点が発生しインピーダンスが急激に変化して、目的の周波数範囲でコンデンサの機能を発揮することが困難であるという問題があった。

本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、広い周波数帯域で機能するとともに、該帯域においてインピーダンスを低く維持することができるコンデンサを提供することである。

本発明のコンデンサは、複数積層された誘電体層と、各誘電体層間に交互に配置され、各々が対向し合う複数の第１導体層及び第２導体層と、前記誘電体層の厚み方向を貫き、且つ、前記第１導体層どうしを接続する複数の第１貫通導体及び前記第２導体層どうしを接続する複数の第２貫通導体とが形成されてなる第１コンデンサ部と、複数積層された誘電体層と、各誘電体層間に交互に配置され、各々が対向し合う複数の第３導体層及び第４導体層と、前記誘電体層の厚み方向を貫き、且つ、前記第３導体層どうしを接続する第３貫通導体と、前記第４導体層どうしを接続する第４貫通導体とが形成されてなる第２コンデンサ部と、を前記第２貫通導体が前記第４貫通導体に接続されるようにして積層方向に一体化してなるコンデンサであって、前記第１コンデンサ部において、前記第３貫通導体に接続されるように形成された第５貫通導体は、その電気抵抗が前記第１〜第４貫通導体の電気抵抗よりも高く設定されるとともに、前記複数の第１導体層のうち前記第２コンデンサ部から最も離れた位置に形成された一つの第１導体層に接続されていることを特徴とする。

また本発明のコンデンサは、前記第１貫通導体と第２貫通導体の合計数が、前記第３貫通導体と第４貫通導体の合計数よりも多いことを特徴とする。

本発明の配線基板は、請求項１に記載のコンデンサを備えたことを特徴とする。

本発明のデカップリング回路は、請求項１に記載のコンデンサを備えたことを特徴とする。

本発明の高周波回路は、請求項１に記載のコンデンサを備えたことを特徴とする。

本発明によれば、複数積層された誘電体層と、各誘電体層間に交互に配置され、各々が対向し合う複数の第１導体層及び第２導体層と、前記誘電体層の厚み方向を貫き、且つ、前記第１導体層どうしを接続する複数の第１貫通導体及び前記第２導体層どうしを接続する複数の第２貫通導体とが形成されてなる第１コンデンサ部と、複数積層された誘電体層と、各誘電体層間に交互に配置され、各々が対向し合う複数の第３導体層及び第４導体層と、前記誘電体層の厚み方向を貫き、且つ、前記第３導体層どうしを接続する第３貫通導体と、前記第４導体層どうしを接続する第４貫通導体とが形成されてなる第２コンデンサ部と、を前記第２貫通導体が前記第４貫通導体に接続されるようにして積層方向に一体化してなるコンデンサであって、前記第１コンデンサ部において、前記第３貫通導体に接続されるように形成された第５貫通導体は、その電気抵抗が前記第１〜第４貫通導体の電気抵抗よりも高く設定されるとともに、前記複数の第１導体層のうち前記第２コンデンサ部から最も離れた位置に形成された一つの第１導体層に接続してコンデンサを構成したことから、第１コンデンサ部と第２コンデンサ部とが比較的高抵抗の第５貫通導体を通じて並列接続されることによって、第１コンデンサ部の共振点と第２コンデンサ部の共振点とが複合されるとともに、それらの反共振点が第５貫通導体によって抑制され、広い周波数帯域においてインピーダンスを低く維持することが可能となる。

また本発明によれば、前記第１貫通導体と第２貫通導体の合計数が、前記第３貫通導体と第４貫通導体の合計数よりも多くコンデンサを構成したことから、第１コンデンサ部において、第１及び第２貫通導体の導体数を比較的多く設定して電流が流れる距離を短くすることにより等価直列インダクタンス（ＥＳＬ）を低くできるとともに、第２コンデンサ部において、第３及び第４貫通導体の数を比較的少なくして第３導体層と第４導体層との対向面積を増加させることにより大容量とすることができる。

さらに本発明によれば、前記コンデンサを備えた配線基板、デカップリング回路または高周波回路としたことから、低ＥＳＬ且つ大容量であるとともに、広い周波数帯域においてインピーダンスを低くすることが可能となる。

以下、本発明を図面に基づいて詳説する。

図１は本発明にかかるコンデンサの一例である積層コンデンサを示す図であり、（ａ）は断面図、（ｂ）は第１導体層最上層と第２導体層の重なり状態を示す概略図、（ｃ）は第３、第４導体層の重なり状態を示す概略図である。

図において、積層コンデンサ１０は、第１コンデンサ部１１及び第２コンデンサ部１２を第２貫通導体６ａが第４貫通導体６ｂに接続されるようにして積層方向に一体化して形成した積層体１について、その一方主面に第１及び第２接続端子７ａ、８ａが形成され、且つ他方主面に第３及び第４接続端子７ｂ、８ｂが形成されることによって構成されている。

第１コンデンサ部１１は、複数積層された誘電体層２と、誘電体層２間に配置され、誘電体層２を介して対向し合う第１導体層３ａ及び第２導体層４ａと、第１導体層３ａの最表上層３Ａと、誘電体層２の厚み方向を貫き、第１導体層３ａどうしと３Ａを接続する第１貫通導体５ａと、第２導体層４ａどうしを接続する第２貫通導体６ａと、第１導体層３ａの最表上層３Ａのみに接続されている第５貫通導体５Ａとが夫々形成されている。

また第５貫通導体５Ａは抵抗体（ダンプ抵抗）として機能するため、共振現象を低減することができ、使用周波数範囲を拡大することができる。

ここで、第５貫通導体５Ａの材料としては、第１〜第４導体層３ａ〜４ｂや第１〜第４貫通導体５ａ〜６bなどより抵抗値が高いＡｇ、Ａｇ合金、Ｎｉ−Ｃｒ、炭素皮膜、メタルグレーム、酸化金属材料などを用いる。

さらに、第１、第２及び第５貫通導体５ａ、６ａ、５Ａは、積層体１の一方主面に露出し、夫々第１及び第２接続端子７ａ、８ａに接続されている。そして、第１導体層３ａは、第２貫通導体６ａと接続しない第１非導体形成領域１３ａを、第５貫通導体と接続しない第５非導体領域１３Ａを有し、また、第２導体層４ａは、第１及び第５貫通導体５ａ、５Ａとは接続しない第３非導体形成領域１４ａを有するように形成されている。

第２コンデンサ部１２は、複数積層された誘電体層２と、誘電体層２間に配置され、誘電体層２を介して対向し合う第３導体層３ｂ及び第４導体層４ｂと、誘電体層２の厚み方向を貫き、第３導体層３ｂどうしを接続する第３貫通導体５ｂと、第４導体層４ｂどうしを接続する第４貫通導体６ｂとが夫々形成されてなる。また、第３及び第４貫通導体５ｂ、６ｂは、積層体１の一方主面に露出し、夫々第３及び第４接続端子７ｂ、８ｂに接続されている。そして、第３及び第４導体層３ｂ、４ｂ内に、第４及び第３貫通導体６ｂ、５ｂとは夫々接続しない第３及び第４非導体形成領域１３ｂ、１４ｂが形成されている。

また、第１コンデンサ部１１の第１貫通導体５ａは、第２コンデンサ部の第３貫通導体５ｂには接続していないが、第２貫通導体６ａの少なくとも１つは、第４貫通導体６ｂに接続している。具体的には、第１コンデンサ部１１の第１貫通導体５ａは、厚み方向に積層された第１導体層３ａと３ａの最表層部３Ａに接続して、同時に、第２導体層４ａの第２非導体形成領域１４ａを貫くため、第２の導体層４ａには導通しない。同様に、第１コンデンサ部１１の第２貫通導体６ａは、厚み方向に積層された第２導体層４ａに接続して、同時に、第１導体層３ａの第１非導体形成領域１３ａを貫くため、第１の導体層３ａには導通しない。また第５貫通導体５Ａは前記第１導体層最上層３Ａに接続され、同時に第１導体層３ａの第５非導体領域１３Ａと２導体層４ａの第２非導体形成領域１４ａを貫くため第１導体層の最上層を除く第１導体層３ａと第２導体層４ａには接続しない。

また、第２コンデンサ部１２側において、第３貫通導体５ｂ、第４貫通導体６ｂについても同様である。

誘電体層２は、チタン酸バリウムを主成分とする非還元性誘電体材料、及びガラス成分を含む誘電体材料からなり、この誘電体層２が図上、上方向に積層して積層体１が構成される。なお、誘電体層２の形状、厚み、積層数は容量値によって任意に変更することができる。

第１〜第４導体層３ａ〜４ｂは、Ｎｉ、Ｃｕ、あるいはこれらの合金を主成分とする材料から構成され、その厚みは１〜２μｍとしている。また、第１〜第４貫通導体５ａ〜６ｂの材料は、Ｎｉ、Ｃｕ、あるいはこれらの合金を主成分とする材料から構成されている。

接続端子７ａ、８ａ、７ｂ、８ｂは、半田バンプ、ボール半田などが用いられる。

ここで、第１コンデンサ部１１の第１貫通導体５ａと第２貫通導体６ａ、及び第５貫通導体５Ａとの導体合計数は、第２コンデンサ部１２の第３貫通導体５ｂと第４貫通導体６ｂとの導体合計数よりも多くなっている。

なお、第１貫通導体５ａ及び第２貫通導体６ａは、電流の流れる距離を短くするとともに、電流によって誘起される磁束を互いに相殺するため、交互に格子状に形成されてなることが望ましい。

以上のように構成された積層コンデンサ１０の周波数−インピーダンス曲線は図４に示される。これによると、本発明の積層コンデンサ１０は、高周波部でインピーダンスが低い第１コンデンサ部１１の特性（普通実線グラフ）と、低周波部でインピーダンスが低い第２コンデンサ部１２の特性（普通実線グラフ）が両方生かされて、広い周波数範囲で低インピーダンスが実現できる（太線グラフ）。また、第１コンデンサと第２コンデンサ部が第５貫通導体にて接続されることにより、共振現象（破線グラフ）を低減させることができ、使用周波数範囲を拡大することができることがわかる（太線グラフ）。

次に、本発明の積層コンデンサ１０の製造方法について、図６を用いて説明する。なお、図面において、各符号は焼成の前後で区別しないことにする。

図６は、本発明の積層コンデンサの製造方法を示す図であり、図６（ａ）は、第１コンデンサ部１１を貫通する第１、第２及び第５貫通導体５ａ、６ａ、５Ａを形成する工程を示し、図６（ｂ）は、第２コンデンサ部１２を形成する工程を示し、図６（ｃ）は、第１及び第２コンデンサ部１１、１２を積層し、第１コンデンサ部１１の第２貫通導体６ａと第２コンデンサ部１２の第４貫通導体６ｂとを接続し、第１コンデンサ部１１の第５貫通導体５Ａと第２コンデンサ部１２の第３貫通導体５ｂを接続する工程を示している。

以下、各工程について順に説明する。

まず、第１コンデンサ部１１の誘電体層となるセラミックグリーンシート２に、第１及び第２導体層となる導体膜３ａ、３Ａ、４ａを導電性ペーストの印刷・乾燥により形成する。このとき、第１及び第２非導体形成領域１３ａ、１３Ａ、１４ａも形成される。一方、第２コンデンサ部１２の誘電体層となるセラミックグリーンシート２に、第３及び第４導体層となる導体膜３ｂ、４ｂを導電性ペーストの印刷・乾燥により形成する。このとき、第３及び第４非導体形成領域１３ｂ、１４ｂも形成される。なお、誘電体層２として、他のペロブスカイト構造を持つセラミック材料や、有機強誘電体材料を用いても良い。

次に、導体膜３ａ、４ａが形成されたセラミックグリーンシート２を交互に所要枚数を積み重ね、積層体最上層には導体層３Ａを形成し、第１コンデンサ部１１が抽出される大型積層体を形成する。同様に、導体膜３ｂ、４ｂが形成されたセラミックグリーンシート２を交互に所要枚数を積み重ね、第２コンデンサ部１２が抽出される大型積層体を形成する。

次に、レーザの照射や、マイクロドリル又はパンチングを用いた打ち抜き法などにより、第１コンデンサ部１１が抽出される大型積層体の主面に導体膜３ａ、３Ａ、４ａ、セラミックグリーンシート２を厚み方向に貫く貫通孔を形成する。さらに、この貫通孔に導電性ペーストを充填することにより、第１及び第２貫通導体となる導体部５ａ、６ａが形成される。また導体層３Ａ、セラミックグリーンシート２を厚み方向に貫く貫通孔を形成し、この貫通孔に導体ペーストの金属成分比を減じたペースト（抵抗体）を充填することにより第５貫通導体５Ａが形成される。

ここで第１コンデンサ部１１の第１貫通導体５ａとなる貫通孔は、第１導体層３ａ、３Ａと、第２導体層４ａの第２非導体形成領域１４ａを貫き、また第５貫通導体５Ａとなる貫通孔は第１導体３Ａ、と第１導体層３ａの第５非導体形成領域１３Ａと第２導体層４ａの非導体形成領域１４ａを貫き、また第２貫通導体６ａとなる貫通孔は、第２導体層４ａと、第１導体層３ａの第１非導体形成領域１３ａを貫くように形成される。

同様に、第２コンデンサ部１２が抽出される大型積層体の主面に導体膜３ｂ、４ｂ、セラミックグリーンシート２を厚み方向に貫く貫通孔を形成する。さらに、この貫通孔に導電性ペーストを充填することにより、第３及び第４貫通導体となる導体部５ｂ、６ｂが形成される。ここで第２コンデンサ部１２の第３貫通導体５ｂとなる貫通孔は、第３導体層３ｂ、第４導体層４ｂの第４非導体形成領域１４ｂを貫き、第４貫通導体６ｂとなる貫通孔は、第４導体層４ｂ、第３導体層３ｂの第３非導体形成領域１３ｂを貫くように形成される。

次に、第１コンデンサ部１１、第２コンデンサ部１２が抽出される大型積層体を積み重ね、積層体１が抽出される大型積層体が形成される。このとき、第１コンデンサ部１１に形成された第１貫通導体５ａは、第２コンデンサ部１２とは接続されず、第５貫通導体５Ａが第２コンデンサ部１２に形成された第３貫通導体５ｂに接続され、且つ第１コンデンサ部１１に形成された第２貫通導体６ａの１つは、第２コンデンサ部１２に形成された第４貫通導体６ｂに接続するように垂直方向に重なる。

このように製造することにより、第１コンデンサ部１１と第２コンデンサ部１２との貫通導体の接続が良好になり、等価直列抵抗（ＥＳＲ）を小さくすることができる。

なお、誘電体層となるセラミックグリーンシート２に、マイクロドリル又はパンチングを用いた打ち抜き法などにより、あらかじめ貫通孔をあけておき、スクリーン印刷法により、セラミックグリーンシート２上に導体層３ａ〜４ｂとなる導体膜を印刷すると同時に、貫通孔に導電性ペーストや抵抗体ペーストを充填することにより、第１〜第５貫通導体となる導体部５ａ〜６ｂを形成後、積層するようにしても良い。

次に、大型積層体を押し切り刃加工、ダイシング方式などにより切断し、未焼成状態の積層体１を得る。

次に、この未焼成状態の積層体１は、脱バインダ処理後、焼成を行い、内部に第１〜第４導体層３ａ〜４ｂ、第１〜第５貫通導体５ａ〜６ｂ、５Ａが形成されるとともに第５貫通導体５Ａは、第３貫通導体５ｂに電気的に接続し、且つ第２貫通導体６ａの少なくとも一つは、第４貫通導体６ｂに電気的に接続し、一方主面に第１、第２及び第５貫通導体５ａ、６ａ、５Ａ、他方主面に第３及び第４貫通導体５ｂ、６ｂが夫々露出した積層体１が得られる。

このとき、第１〜第５貫通導体５ａ〜６ｂ、５Ａは、表面が酸化されているため、表面研磨により、酸化被膜を除去する。

次に、第１〜第５貫通導体５ａ〜６ｂ、５Ａの露出部に、Ｎｉメッキ、Ｓｎメッキを形成する。ここで、ＡｕやＣｕのメッキでも良い。

次に、半田ペーストをスクリーン印刷する方法や、フラックスを塗布後にボール半田を搭載する方法により、接続端子７ａ、８ａ、７ｂ、８ｂとなる半田を形成した後、リフロー処理を施すことにより、接続端子７ａ、８ａ、７ｂ、８ｂが形成される。

尚、第１コンデンサ部１１、第２コンデンサ部１２に形成された各貫通導体５ａ、５ｂ、６ａ、６ｂにおいて、第１コンデンサ部１１のみに貫通する第１及び第２貫通導体５ａ、６ａ、第５貫通導体５Ａのみ形成し、また必要に応じて、第２コンデンサ部１２のみに貫通する第３及び第４貫通導体５ｂ、６ｂのみ形成しておき、第１コンデンサ部１１と第２コンデンサ部１２とを積層した後に、両者を接続する第３貫通導体６ａと第４貫通導体６ｂとを同時に形成してもよい。

このようにして、図１に示すような積層コンデンサ１０が得られる。

なお、本発明は以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を加えることは何ら差し支えない。

図５は、本発明の積層コンデンサの他の実施の形態を示す図であり、（ａ）は断面図、（ｂ）は第１、第２導体層の重なり状態を示す概略図、（ｃ）は第３、第４導体層の重なり状態を示す概略図である。

これによれば、互いに隣接し合う第１貫通導体５ａと第２貫通導体６ａ、第５貫通導体５Ａ、との間に容量の発生する領域が存在しない。具体的には、隣接しあう第１貫通導体５ａ、第５貫通導体５Ａ、の中心と第２貫通導体６ａの中心との間隔をＰ、第１及び第２非導体形成領域１３ａ、１４ａの各半径をｍ１、ｍ２（一般的には、ｍ１＝ｍ２である）としたときに、Ｐ≦ｍ１＋ｍ２の関係を満足する。ここで、等価直列抵抗（ＥＳＲ）の増大を防ぐためには、第１、第２及び第５貫通導体５ａ、６ａ、５Ａ、の半径を夫々ｒ１、ｒ２としたときに、ｒ１＋ｒ２≦Ｐの関係を満足することが望ましい。このことによって、この重なり合う部分を通って、一方、例えば第１貫通導体５ａから他方、例えば第２貫通導体６ａへ流れる電流は、ほとんど無くなる。このことにより、電流によって誘起される磁束に起因する自己インダクタンス成分が極めて低くなり、積層コンデンサ１０全体のＥＳＬをさらに低くすることができる。また、静電容量の形成に寄与しない非導体形成領域１３ａ、１３Ａ、１４ａが重なり合う領域が存在するため、積層コンデンサ１０全体からみると相対的に第１〜第４導体層３ａ〜４ｂが重なり合う領域が増加し（静電容量領域が増加し）、積層コンデンサ１０のさらなる高容量化を実現できる。

ここで、第１、第２及び第５貫通導体５ａ、６ａ、５Ａ、の半径ｒ１、ｒ２、第１及び第２非導体形成領域１３ａ、１３Ａ、１４ａの半径ｍ１、ｍ２は夫々等しくても良く、異なっても良い。

また、第１〜第４貫通導体５ａ〜６ｂ、５Ａ、の断面形状、または第１〜第４非導体形成領域１３ａ〜１４ｂ、１３Ａ、の形状は、略円形の他、楕円形、多角形など、任意の形状にすることができる。

次に、本発明の積層コンデンサ１０をデカップリングコンデンサとして用いた場合について、図２を用いて説明する。図２は、本発明の積層コンデンサ１０をデカップリングコンデンサとして用いたＭＰＵ２０の構造例を示す断面図である。

図に示すように、ＭＰＵ２０は、配線基板２１上にＭＰＵチップ３０が実装されている。また、配線基板２１上に、本発明の積層コンデンサ１０（Ａ）が実装されるとともに、配線基板２１のキャビティ内には、本発明の積層コンデンサ１０（Ｂ）が収容されている。そして、積層コンデンサ１０（Ａ）、１０（Ｂ）は、ともにＭＰＵチップ３０に並列に接続され、デカップリングコンデンサとして機能する。

配線基板２１の内部には、電源側導体層２３及びグランド側導体層２４が形成されている。積層コンデンサ１０（Ａ）の第１接続端子７ａは、電源側貫通導体２５を介して、電源側導体層２３に電気的に接続されるとともに、積層コンデンサ１０（Ａ）の第２接続端子８ａは、グランド側貫通導体２６を介して、ＭＰＵチップ３０に電気的に接続されている。ここで、積層コンデンサ１０（Ａ）は、第３、第４接続端子７ｂ、８ｂを形成しなくても良く、このとき第３、第４貫通導体５ｂ、６ｂの表面の酸化被膜を除去しなければ、不必要な導通を防ぐことができる。

このように、本発明の積層コンデンサ１０は、ＥＳＬが低いので、ＭＰＵ２０におけるデカップリングコンデンサに用いた場合も、高速動作に十分対応することができる。さらに、積層コンデンサ１０を備えた配線基板にも適用できる。

（実施例）
図１に示す本発明の積層コンデンサ１０と、図３に示す従来の積層コンデンサ５０を作成し、静電容量Ｃ及び等価直列インダクタンスＬを測定した。ここで、積層コンデンサ１０、５０の両方とも、寸法は３．２ｍｍ×３．２ｍｍ、第１、第２及び第５貫通導体５ａ、６ａ、５Ａ、を格子状に合計は１６個、第３及び第４貫通導体５ｂ、６ｂを中央部分に合計４個形成した。また第５貫通導体の電気抵抗は７０mΩとした。

測定の結果、図３に示す従来の積層コンデンサ５０はＣ＝７．８μＦ、Ｌ＝２０ｐＨとなったのに対し、図１に示す本発明の積層コンデンサ１０はＣ＝１５μＦ、Ｌ＝８ｐＨとなった。

これらの結果から、本発明の積層コンデンサ１０は、第１貫通導体５ａと第２貫通導体６ａとの導体合計数は、第３貫通導体５ｂと第４貫通導体６ｂとの導体合計数よりも多くなっており、第２コンデンサ部から最遠部の第１導体層と第３の貫通導体５ｂが電気抵抗の高い第５貫通導体で接続し、第２貫通導体６ａの１つが第４の貫通導体６ｂが接続しているため、低ＥＳＬ、高容量を実現し、かつ平坦で周波数範囲の広い低インピーダンス部をとれることがわかった。

本発明のコンデンサを示す図であり、（ａ）は断面図、（ｂ）は第１導体層及び第２導体層の重なり状態を示す概略正面図、（ｃ）は第３導体層及び第４導体層の重なり状態を示す概略正面図である。 本発明のコンデンサを備えたデカップリング回路であるＭＰＵの構造例を示す断面図である。 従来のコンデンサを示す図であり、（ａ）は断面図、（ｂ）は第１導体層及び第２導体層の重なり状態を示す概略正面図である。 図１のコンデンサ（太線）、図１における第１及び第２コンデンサ部（実線）及び図１のコンデンサで第５貫通導体が低抵抗の場合（破線）の周波数−インピーダンス曲線である。 本発明のコンデンサの他の実施形態を示す図であり、（ａ）は断面図、（ｂ）は第１導体層及び第２導体層の重なり状態を示す概略正面図、（ｃ）は第３導体層及び第４導体層の重なり状態を示す概略正面図である。 本発明のコンデンサの製造方法を示す図であり、（ａ）第１コンデンサ部のみを貫通する第１貫通導体及び第２貫通導体を形成する工程、（ｂ）第１コンデンサ部のみを貫通する第５貫通導体を形成する工程、（ｃ）第２コンデンサ部を形成する工程、（ｄ）第１コンデンサ部及び第２コンデンサ部を電気的に接続して積層する工程、を示すものである。

符号の説明

１０ 積層コンデンサ
１１ 第１コンデンサ部
１２ 第２コンデンサ部
２ 誘電体層
３ａ 第１導体層
３Ａ 第１導体層（最表層のみ）
４ａ 第２導体層
３ｂ 第３導体層
４ｂ 第４導体層
５ａ 第１貫通導体
５Ａ 第５貫通導体
６ａ 第２貫通導体
５ｂ 第３貫通導体
６ｂ 第４貫通導体
７ａ 第１接続端子
８ａ 第２接続端子
７ｂ 第３接続端子
８ｂ 第４接続端子
１３ａ 第１非導体形成領域
１３Ａ 第５非貫通導体領域
１４ａ 第２非導体形成領域
１３ｂ 第３非導体形成領域
１４ｂ 第４非導体形成領域

Claims (5)

1. 複数積層された誘電体層と、各誘電体層間に交互に配置され、各々が対向し合う複数の第１導体層及び第２導体層と、前記誘電体層の厚み方向を貫き、且つ、前記第１導体層どうしを接続する複数の第１貫通導体及び前記第２導体層どうしを接続する複数の第２貫通導体とが形成されてなる第１コンデンサ部と、
   複数積層された誘電体層と、各誘電体層間に交互に配置され、各々が対向し合う複数の第３導体層及び第４導体層と、前記誘電体層の厚み方向を貫き、且つ、前記第３導体層どうしを接続する第３貫通導体と、前記第４導体層どうしを接続する第４貫通導体とが形成されてなる第２コンデンサ部と、を前記第２貫通導体が前記第４貫通導体に接続されるようにして積層方向に一体化してなるコンデンサであって、
   前記第１コンデンサ部において、前記第３貫通導体に接続されるように形成された第５貫通導体は、その電気抵抗が前記第１〜第４貫通導体の電気抵抗よりも高く設定されるとともに、前記複数の第１導体層のうち前記第２コンデンサ部から最も離れた位置に形成された一つの第１導体層に接続されていることを特徴とするコンデンサ。
2. 前記第１貫通導体と第２貫通導体の合計数が、前記第３貫通導体と第４貫通導体の合計数よりも多いことを特徴とする請求項１のコンデンサ。
3. 請求項１に記載のコンデンサを備えたことを特徴とする配線基板。
4. 請求項１に記載のコンデンサを備えたことを特徴とするデカップリング回路。
5. 請求項１に記載のコンデンサを備えたことを特徴とする高周波回路。

Images