JP7159776B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP7159776B2
JP7159776B2 JP2018194024A JP2018194024A JP7159776B2 JP 7159776 B2 JP7159776 B2 JP 7159776B2 JP 2018194024 A JP2018194024 A JP 2018194024A JP 2018194024 A JP2018194024 A JP 2018194024A JP 7159776 B2 JP7159776 B2 JP 7159776B2
Authority
JP
Japan
Prior art keywords
anode
cathode
pattern
land
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018194024A
Other languages
English (en)
Other versions
JP2019145771A (ja
Inventor
ユン キム、ホ
ヨル チョイ、ジェ
ホワン ソン、スー
Original Assignee
サムソン エレクトロ－メカニックス カンパニーリミテッド．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ－メカニックス カンパニーリミテッド． filed Critical サムソン エレクトロ－メカニックス カンパニーリミテッド．
Publication of JP2019145771A publication Critical patent/JP2019145771A/ja
Application granted granted Critical
Publication of JP7159776B2 publication Critical patent/JP7159776B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は電子部品に関する。
積層キャパシタは、有機物と無機物が複合された薄い厚さのシートを複数枚積層して切断した後、仮焼及び焼成の過程を経て製造される。
したがって、製品のサイズが大きくなるほど切断が困難になり、切断時に製品に加わるストレスも大きくなる。
また、製品のサイズが大きくなるにつれて、仮焼及び焼成の過程でも製品内部の深部における有機物のバーンアウト（ｂｕｒｎ ｏｕｔ）と焼成が困難になる。
これにより、一定レベル以上に製品のサイズが大きくなると、製造工程において支障をきたし、電歪性センタークラック（ｃｅｎｔｅｒ ｃｒａｃｋ）及びエッジ（ｅｄｇｅ）の曲げクラックなどが発生して、製品の信頼性が低下し、不良率が高くなるという問題がある。
一方、最近は、産業用及び電装用電子部品の増加に伴い、大容量、高電圧、及び高信頼性を求める大型サイズの電子部品の需要が増加している傾向にある。
したがって、積層キャパシタを複数個積層するとともに、製造工程が容易で製品の信頼性を一定レベルに確保し、製品の不良率を一定レベル以下に低減させることができる方案が求められている。
韓国登録特許第１０－１０３１１１１号公報 特開２０１２－４３９４７号公報
本発明は、積層キャパシタを複数個積層するとともに、製造工程が容易で大容量を実現することができ、かつ製品の信頼性を一定レベルに確保し、製品の不良率を一定レベル以下に低減させることができる電子部品を提供することを目的とする。
本発明の一側面は、多行多列に積層され、第１方向の両端に外部電極を有する複数の２キャップ型積層キャパシタと、本体と連結部を含む基板と、を含み、上記連結部は、上記本体の上面に第１方向に離隔して配置され、上記積層キャパシタの陽極外部電極が実装される複数の陽極ランドパターンと、上記本体の上面に上記陽極ランドパターンと第１方向に交互に配置され、上記積層キャパシタの陰極外部電極が実装される複数の陰極ランドパターンと、上記本体の下面に第１方向に離隔して形成される陽極及び陰極端子パターンと、上記複数の陽極ランドパターンを上記陽極端子パターンと連結する陽極連結部と、上記複数の陰極ランドパターンを上記陰極端子パターンと連結する陰極連結部と、を含む電子部品を提供する。
本発明の一実施形態において、上記陽極ランドパターンのいずれかは、上記本体の第１方向の第１エッジ（ｅｄｇｅ）を介して露出し、上記陰極ランドパターンのいずれかは、上記本体の上記第１エッジと対向する第２エッジを介して露出し、上記陽極端子パターンは、上記本体の第１方向の第３エッジを介して露出し、上記陰極端子パターンは、上記本体の上記第３エッジと対向する第４エッジを介して露出し、上記陽極連結部のいずれかは、上記本体の第１方向の第１面に形成される陽極連結パターンであり、上記陰極連結部のいずれかは、上記本体の第１面と第１方向に対向する第２面に形成される陰極連結パターンであることができる。
本発明の一実施形態において、上記本体の第１及び第２面に複数の溝がそれぞれ形成され、上記複数の溝に上記陽極及び陰極連結パターンがそれぞれ形成されることができる。
本発明の一実施形態において、上記陽極連結部は、上記基板に厚さ方向に形成される少なくとも一つ以上の陽極ビア電極と、少なくとも一つ以上の陽極導電層と、を含み、上記陰極連結部は、上記基板に厚さ方向に形成される少なくとも一つ以上の陰極ビア電極と、少なくとも一つ以上の陰極導電層と、を含むことができる。
本発明の一実施形態において、複数の積層キャパシタの隣接する外部電極が互いに連結されて一つのキャパシタブロックを構成し、複数個の上記キャパシタブロックが基板上に多行多列に積層されることができる。
本発明の一実施形態において、上記キャパシタブロックは、互いに隣接する積層キャパシタの外部電極の間に接合部が形成されることができる。
本発明の一実施形態において、上記キャパシタブロックと上記基板との間に導電性接合層が形成されることができる。
また、上記導電性接合層は、フラックスまたは半田であることができる。
本発明の一実施形態において、上記陽極ランドパターンは、上記本体の第１方向の第１エッジ（ｅｄｇｅ）を介して露出する第１陽極ランドパターンと、上記本体の上面に第１方向に離隔して配置される第２陽極ランドパターンと、を含み、上記陰極ランドパターンは、上記本体の上記第１エッジと対向する第２エッジを介して露出する第１陰極ランドパターンと、上記本体の上面に上記第１及び第２陽極ランドパターンの間に配置される第２陰極ランドパターンと、を含み、上記陽極端子パターンは、上記本体の第１方向の第３エッジを介して露出する第１本体部と、上記第１本体部から第２陽極ランドパターンと対応する位置まで延長される少なくとも一つ以上の第１延長部と、を含み、上記陰極端子パターンは、上記本体の上記第３エッジと対向する第４エッジを介して露出する第２本体部と、上記第２本体部から第２陰極ランドパターンと対応する位置まで延長される少なくとも一つ以上の第２延長部と、を含み、上記陽極連結部は、上記本体の第１方向の第１面に形成され、第１陽極ランドパターンと上記第１本体部を連結する陽極連結パターンと、上記第２陽極ランドパターンと第１延長部を連結する第１ビア電極と、を含み、上記陰極連結部は、上記本体の第１面と第１方向に対向する第２面に形成され、第１陰極ランドパターンと上記第２本体部を連結する陰極連結パターンと、第２陰極ランドパターンと第２延長部を連結する第２ビア電極と、を含み、上記積層キャパシタは、第１外部電極が上記第１及び第２陽極ランドパターンに実装され、第２外部電極が上記第１及び第２陰極ランドパターンに実装されることができる。
本発明の一実施形態において、上記電子部品は、複数の積層キャパシタの上部をカバーするように形成される絶縁層をさらに含むことができる。
本発明の一実施形態において、上記積層キャパシタは、長さ方向の両面を介して交互に露出するように積層される第１及び第２内部電極を含むキャパシタ本体を含み、上記第１及び第２内部電極は、上記第１及び第２外部電極とそれぞれ接続されることができる。
本発明の一実施形態において、上記積層キャパシタは、上記第１及び第２外部電極上に第１及び第２めっき層がそれぞれ形成されることができる。
また、上記第１及び第２めっき層は、錫（Ｓｎ）めっき層であることができる。
本発明は、複数個の積層キャパシタを並列に連結して積層するとともに、製造工程が容易で大容量を実現することができ、かつ製品の信頼性を一定レベルに確保し、製品の不良率を一定レベル以下に低減させることができるという効果がある。
本発明の一実施形態による電子部品に適用される積層キャパシタを概略的に示した斜視図である。 図１のＩ－Ｉ'線に沿った断面図である。 図１における本体の分離斜視図である。 本発明の一実施形態による電子部品の斜視図である。 図４のＸ－Ｚ線に沿った断面図である。 図４の電子部品における基板の正面図である。 図４の電子部品における基板の背面図である。 本発明の他の実施形態による電子部品の斜視図である。 図８の電子部品における基板の正面図である。 図８の電子部品における基板の背面図である。 図８の電子部品において上側に絶縁層がさらに形成されたことを示した斜視図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
また、各実施形態の図面に示された同一の思想の範囲内の機能が同一の構成要素は、同一の参照符号を使用して説明する。
本発明の実施形態を明確に説明するために方向を定義すると、図面に表示されているＸ、Ｙ、Ｚはそれぞれ、長さ方向、幅方向、及び厚さ方向を示す。ここで、厚さ方向は、積層キャパシタにおいて誘電体層が積層される積層方向と同一の概念で用いられることができる。
また、本実施形態では説明の便宜のために、本体のＺ方向に互いに対向する面を第１及び第２面１、２と設定し、Ｘ方向に互いに対向する面を第３及び第４面３、４と設定して説明する。
積層キャパシタ
図１は本発明の一実施形態による電子部品の積層キャパシタを概略的に示した斜視図であり、図２は図１のＩ－Ｉ'線に沿った断面図であり、図３は図１における本体の分離斜視図である。
図１～図３を参照すると、本発明の実施形態よる積層キャパシタ１００は、キャパシタ本体１１０と、第１及び第２外部電極１３１、１３２と、を含むことができる。
キャパシタ本体１１０は、複数の誘電体層１１１をＺ方向に積層した後に焼成して形成される。このとき、キャパシタ本体１１０の形状、寸法、及び誘電体層１１１の積層数は様々に変更されることができ、本実施形態に示されたものに限定されるものではない。
また、キャパシタ本体１１０を形成する複数の誘電体層１１１は焼結された状態であり、隣接する誘電体層１１１の間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。
また、キャパシタ本体１１０は、キャパシタの容量形成に寄与する部分としての活性領域１１５と、上下マージン部として、活性領域１１５の上下にそれぞれ配置された上部及び下部カバー１１２、１１３と、を含むことができる。
活性領域１１５は、誘電体層１１１を挟んで複数の第１及び第２内部電極１２１、１２２をＺ方向に繰り返し積層して形成されることができる。
このとき、誘電体層１１１の厚さは、積層キャパシタ１００の容量設計に合わせて任意に変更することができる。
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されるものではない。
上部及び下部カバー１１２、１１３は、内部電極を含まないことを除いては活性領域１１５の誘電体層１１１と同一の材料及び構成を有することができる。
上部及び下部カバー１１２、１１３は、単一誘電体層または２つ以上の誘電体層を活性領域１１５の上下にそれぞれ厚さ方向に積層して形成することができ、基本的には物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割を果たすことができる。
第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であり、誘電体層１１１上に導電性金属を含む導電性ペーストを所定の厚さに印刷して形成することができる。
このとき、上記導電性ペーストに含まれる導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）またはそれらの合金であることができるが、本発明はこれに限定されるものではない。
また、上記導電性ペーストの印刷方法は、例えば、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
第１及び第２内部電極１２１、１２２は、キャパシタ本体１１０内において、誘電体層１１１の積層方向に沿って互いに対向するように交互に積層されることができる。
したがって、第１及び第２内部電極１２１、１２２は、誘電体層１１１を挟んで本体１１０のＸ方向の両面を介して交互に露出するように配置されることができる。このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁される。
また、第１及び第２内部電極１２１、１２２において本体１１０のＸ方向の両面を介して交互に露出した部分は、第１及び第２外部電極１３１、１３２の後述する第１及び第２接続部とそれぞれ機械的に接触し、第１及び第２内部電極１２１、１２２はそれぞれ、第１及び第２外部電極１３１、１３２と電気的に接続されることができる。
したがって、第１及び第２外部電極１３１、１３２に電圧が印加されると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。このとき、積層キャパシタ１００の静電容量は、活性領域１１５において第１及び第２内部電極１２１、１２２が互いに重なる領域の面積と比例する。
また、第１及び第２内部電極１２１、１２２の厚さは、用途に応じて決定されることができる。
第１及び第２外部電極１３１、１３２は、導電性金属を含む導電性ペーストによって形成されることができる。
このとき、上記導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはそれらの合金であることができるが、本発明はこれに限定されるものではない。
かかる第１及び第２外部電極１３１、１３２は、第１及び第２接続部１３１ａ、１３２ａと、第１及び第２バンド部１３１ｂ、１３２ｂと、を含むことができる。
第１及び第２接続部１３１ａ、１３２ａは、本体１１０のＸ方向の両面にそれぞれ配置された部分であり、第１及び第２バンド部１３１ｂ、１３２ｂは、第１及び第２接続部１３１ａ、１３２ａから本体１１０の実装面である下面の一部まで延長されるように形成される部分である。
このとき、第１及び第２バンド部１３１ｂ、１３２ｂは、本体１１０の上面及びＹ方向の両面の一部の少なくとも一面までさらに延長されるように形成されることができる。
また、本実施形態では、第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂが、第１及び第２接続部１３１ａ、１３２ａから本体１１０の上面及びＹ方向の両面の一部までいずれも延長され、本体１１０の両端部をすべて覆うように形成されたものとして説明しているが、本発明は必ずしもこれに限定されるものではない。
電子部品
図４は本発明の一実施形態による電子部品の斜視図であり、図５は図４のＸ－Ｚ線に沿った断面図であり、図６は図４の電子部品における基板の平面図であり、図７は図４の電子部品における基板の背面図である。
図４～図７を参照すると、本発明の一実施形態による電子部品１は、複数の２キャップ型積層キャパシタ１００と、上面に複数の積層キャパシタ１００が多行多列に積層され、本体２１０と連結部を含む基板２００と、を含む。
積層キャパシタ１００は、Ｘ方向の両面を介して交互に露出するように積層される第１及び第２内部電極１２１、１２２を含む本体１１０を含み、第１及び第２内部電極１２１、１２２は、第１及び第２外部電極１３１、１３２とそれぞれ接続され、電気的に連結されることができる。
また、積層キャパシタ１００は、第１及び第２外部電極１３１、１３２上に第１及び第２めっき層がそれぞれ形成されることができる。
このとき、上記第１及び第２めっき層は、錫（Ｓｎ）めっき層からなることができる。
本実施形態では、複数個の積層キャパシタ１００を並列に近接して並べ、隣接する外部電極の間にフラックス（ｆｌｕｘ）などからなる接合部２４１が形成される。積層キャパシタ１００は、この接合部２４１によって互いに連結されることにより、複数の積層キャパシタ１００が一つのキャパシタブロック（ｂｌｏｃｋ）１０１を構成することができる。
本実施形態では、３個の積層キャパシタ１００を接合部２４１でＹ方向に接合して一つのキャパシタブロック１０１を形成しているが、本発明ではキャパシタブロックを構成する積層キャパシタの個数を３個に制限しない。
本発明の電子部品１は、ＳＭＴ設備を用いて、複数のキャパシタブロック１０１が基板２００上に多行多列に積層される構造となる。
本実施形態では、キャパシタブロック１０１が２×１×２（Ｘ×Ｙ×Ｚ）の配列で配置される電子部品１について説明しているが、本発明は必ずしもこれに限定されるものではない。
このとき、基板２００とキャパシタブロック１０１との間に導電性接合層２５１が形成されることができる。
かかる導電性接合層２５１は、フラックスまたは半田であることができる。
また、キャパシタブロック１０１が積層された基板２００をリフロー（ｒｅｆｌｏｗ）炉に投入し、めっき層の拡張または半田の溶融によりキャパシタブロック１０１と基板２００が堅固に固定されるようにする。
このように、複数の積層キャパシタ１００を２行×２列以上に積層して電子部品１を構成する場合、積層キャパシタ１００の並列連結のために下側の基板２００にすべての積層キャパシタ１００が並列に連結されるように回路を設計する必要がある。
以下では、このような回路を設計するための基板２００の連結部について詳細に説明する。
上記連結部は、複数の陽極ランドパターン２１１ａ、２１４と、複数の陰極ランドパターン２１２ａ、２１３と、陽極及び陰極端子パターン２１１ｃ、２１２ｃと、陽極及び陰極連結部と、をそれぞれ含む。
また、上記連結部は、導電性ペーストによって形成されることができる。
このとき、上記導電性ペーストに含まれる導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはそれらの合金であることができるが、本発明はこれに限定されるものではない。
また、上記連結部は、表面にニッケル（Ｎｉ）／錫（Ｓｎ）めっき層などのめっき層が形成されることができる。
複数の陽極ランドパターン２１１ａ、２１４は、本体２１０の上面にＸ方向に離隔して配置され、積層キャパシタ１００の陽極である第１外部電極１３１が実装される。
このとき、一つの陽極ランドパターン２１１ａは、本体２１０のＸ方向の第１エッジ（ｅｄｇｅ）を介して露出する。そして、もう一つの陽極ランドパターン２１４は、第１エッジからＸ方向に離隔した位置に配置される。
複数の陰極ランドパターン２１２ａ、２１３は、本体２１０の上面に陽極ランドパターン２１１ａ、２１４とＸ方向に交互に離隔して配置され、積層キャパシタ１００の陰極である第２外部電極１３２が実装される。
このとき、一つの陰極ランドパターン２１２ａは、本体２１０の上記第１エッジと対向するＸ方向の第２エッジを介して露出する。そして、もう一つの陰極ランドパターン２１３は、第２エッジからＸ方向に離隔した位置に配置され、陽極ランドパターン２１１ａ、２１４の間に配置される。
陽極及び陰極端子パターン２１１ｃ、２１２ｃは、本体２１０の下面にＸ方向に互いに離隔して形成される。
かかる陽極及び陰極端子パターン２１１ｃ、２１２ｃは、外部装置に実装するための端子としての役割を果たすことができる。
このとき、陽極端子パターン２１１ｃは、本体２１０のＸ方向の第３エッジを介して露出し、陰極端子パターン２１２ｃは、本体２１０の上記第３エッジと対向するＸ方向の第４エッジを介して露出する。
上記陽極連結部は、複数の陽極ランドパターン２１１ａ、２１４を陽極端子パターン２１１ｃと連結する役割を果たす。
かかる陽極連結部は、本体２１０のＸ方向の第１面に形成される陽極連結パターン２１１ｂと、基板２００の本体２１０の内部にＺ方向に形成される少なくとも一つ以上の陽極ビア電極２３２と、陽極ビア電極２３２を互いに連結するための少なくとも一つ以上の陽極導電層２３４と、を含むことができる。
また、本体２１０の第１面に複数の溝２２１が形成され、複数の陽極連結パターン２１１ｂが複数の溝２２１にそれぞれ形成されることができる。
上記陰極連結部は、複数の陰極ランドパターン２１２ａ、２１３を陰極端子パターン２１２ｃと連結する役割を果たす。
かかる陰極連結部は、本体２１０の上記第１面とＸ方向に対向する第２面に形成される陰極連結パターン２１２ｂと、基板２００の本体２１０の内部にＺ方向に形成される少なくとも一つ以上の陰極ビア電極２３１と、陰極ビア電極２３１を互いに連結するための少なくとも一つ以上の陰極導電層２３３と、を含むことができる。
また、本体２１０の第２面に複数の溝２２２が形成され、複数の陰極連結パターン２１２ｂが複数の溝２２２にそれぞれ形成されることができる。
このような構造によると、積層キャパシタ１００の第１外部電極１３１は、陽極ランドパターン２１１ａと陽極連結パターン２１１ｂを介して陽極端子パターン２１１ｃに連結されるか、または陽極ランドパターン２１４と陽極ビア電極２３２及び陽極導電層２３４を介して陽極端子パターン２１１ｃに連結される。
また、積層キャパシタ１００の第２外部電極１３２は、陰極ランドパターン２１２ａと陰極連結パターン２１２ｂを介して陰極端子パターン２１２ｃに連結されるか、または陰極ランドパターン２１３と陰極ビア電極２３１及び陰極導電層２３３を介して陰極端子パターン２１２ｃに連結される。
上記のように構成された電子部品は、一つの積層キャパシタの容量×積層キャパシタの総個数で算定した値と同一の容量が測定されるため、容量が損失することなく、従来の大型積層キャパシタと同様の実装パッド（Ｐａｄ）を使用できるという利点がある。
したがって、本実施形態の電子部品１は、製作が容易で歩留まりが高いサイズの積層キャパシタを複数個積層して構成されるため、４５３２サイズ以上の超大型及び大容量製品に製作することができるという利点がある。
変形例
図８は本発明の他の実施形態による電子部品の斜視図であり、図９は図８の電子部品における基板の正面図であり、図１０は図８の電子部品における基板の背面図である。
図８～図１０を参照すると、本実施形態の電子部品は、陽極ランドパターンが、本体３１０のＸ方向の第１エッジ（ｅｄｇｅ）を介して露出する第１陽極ランドパターン３１１ａと、本体３１０の上面にＸ方向に離隔して配置される第２陽極ランドパターン３１４と、を含む。
また、陰極ランドパターンは、本体３１０の上記第１エッジと対向する第２エッジを介して露出する第１陰極ランドパターン３１２ａと、本体３１０の上面において第１及び第２陽極ランドパターン３１１ａ、３１４の間に配置される第２陰極ランドパターン３１３を含む。
また、陽極端子パターンは、本体３１０のＸ方向の第３エッジを介して露出する第１本体部３１１ｃと、第１本体部３１１ｃから本体３１０の下面のうち第２陽極ランドパターン３１４とＺ方向に対応する位置まで延長される少なくとも一つ以上の第１延長部３１１ｄと、を含む。
このとき、複数個の第１延長部３１１ｄは、Ｙ方向に離隔して配置されることができる。
また、陰極端子パターンは、本体の上記第３エッジと対向するＸ方向の第４エッジを介して露出する第２本体部３１２ｃと、第２本体部３１２ｃから本体３１０の下面のうち第２陰極ランドパターン３１３とＺ方向に対応する位置まで延長される少なくとも一つ以上の第２延長部３１２ｄと、を含む。
このとき、複数個の第２延長部３１２ｄは、Ｙ方向に離隔して配置されることができる。
また、陽極連結部は、本体３１０のＸ方向の第１面に形成され、第１陽極ランドパターン３１１ａと第１本体部３１１ｃを連結する陽極連結パターン３１１ｂと、第２陽極ランドパターン３１４と第１延長部３１１ｄを連結する第１ビア電極３１６と、を含む。
また、陰極連結部は、本体３１０の第１面とＸ方向に対向する第２面に形成され、第１陰極ランドパターン３１２ａと第２本体部３１２ｃを連結する陰極連結パターン３１２ｂと、第２陰極ランドパターン３１３と第２延長部３１２ｄを連結する第２ビア電極３１５と、を含む。
このとき、積層キャパシタ１００において第１外部電極１３１は、第１及び第２陽極ランドパターン３１１ａ、３１４に実装され、第２外部電極１３２は、第１及び第２陰極ランドパターン３１２ａ、３１３に実装される。
このような構造によると、積層キャパシタ１００の第１外部電極１３１は、第１陽極ランドパターン３１１ａと陽極連結パターン３１１ｂを介して陽極端子パターンの第１本体部３１１ｃに連結され、第２陽極ランドパターン３１４と第１ビア電極３１６を介して陽極端子パターンの第１延長部３１１ｄに連結される。
そして、積層キャパシタ１００の第２外部電極１３２は、第１陰極ランドパターン３１２ａと陰極連結パターン３１２ｂを介して陰極端子パターンの第２本体部３１２ｃに連結され、第２陰極ランドパターン３１３と第２ビア電極３１５を介して陰極端子パターンの第２延長部３１２ｄに連結される。
一方、図１１に示されたように、複数の積層キャパシタ１００の上部をカバーするように絶縁層４００が形成されることができる。
かかる絶縁層４００は、複数の積層キャパシタ１００の上部を平らにカバーすることにより、ＳＭＴ（ｓｕｒｆａｃｅ ｍｏｕｎｔｉｎｇ ｔｅｃｈｎｏｌｏｇｙ：表面実装技術）ピックアップ時のピックアップミス（ｍｉｓｓ）を防止することができ、最上端に位置する積層キャパシタ１００の上面に隣接する他の部品とのショートを防止する役割を果たすことができる。
以上、本発明の実施形態について詳細に説明したが、本発明の技術的範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１ 電子部品
１００ 積層キャパシタ
１０１ キャパシタブロック
１１０ 本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１３１ａ、１３２ａ 第１及び第２接続部
１３１ｂ、１３２ｂ 第１及び第２バンド部
２００、３００ 基板
２１０、３１０ 本体
２１１ａ、２１４ 陽極ランドパターン
２１２ａ、２１３ 陰極ランドパターン
２１１ｂ、２１２ｂ 陽極及び陰極連結パターン
２３２、２３１ 陽極及び陰極ビア電極
２３４、２３３ 陽極及び陰極導電層
４００ 絶縁層

Claims (13)

  1. 多行多列に積層され、第１方向の両端に外部電極を有する複数の２キャップ型積層キャパシタと、
    本体と連結部を含む基板と、を含み、
    前記連結部は、
    前記本体の上面に第１方向に離隔して配置され、前記積層キャパシタの陽極外部電極が実装される複数の陽極ランドパターンと、
    前記本体の上面に前記陽極ランドパターンと第１方向に交互に配置され、前記積層キャパシタの陰極外部電極が実装される複数の陰極ランドパターンと、
    前記本体の下面に第１方向に離隔して形成される陽極及び陰極端子パターンと、
    前記複数の陽極ランドパターンを前記陽極端子パターンと連結する陽極連結部と、
    前記複数の陰極ランドパターンを前記陰極端子パターンと連結する陰極連結部と、を含む、電子部品。
  2. 前記陽極ランドパターンのいずれかは、前記本体の第１方向の第１エッジ(ｅｄｇｅ）を介して露出し、
    前記陰極ランドパターンのいずれかは、前記本体の前記第１エッジと対向する第２エッジを介して露出し、
    前記陽極端子パターンは、前記本体の第１方向の第３エッジを介して露出し、
    前記陰極端子パターンは、前記本体の前記第３エッジと対向する第４エッジを介して露出し、
    前記陽極連結部のいずれかは、前記本体の第１方向の第１面に形成される陽極連結パターンであり、
    前記陰極連結部のいずれかは、前記本体の第１面と第１方向に対向する第２面に形成される陰極連結パターンである、請求項１に記載の電子部品。
  3. 前記本体の第１及び第２面に複数の溝がそれぞれ形成され、前記複数の溝に前記陽極及び陰極連結パターンがそれぞれ形成される、請求項２に記載の電子部品。
  4. 前記陽極連結部は、前記基板に厚さ方向に形成される少なくとも一つ以上の陽極ビア電極と、少なくとも一つ以上の陽極導電層と、を含み、
    前記陰極連結部は、前記基板に厚さ方向に形成される少なくとも一つ以上の陰極ビア電極と、少なくとも一つ以上の陰極導電層と、を含む、請求項１から３のいずれか一項に記載の電子部品。
  5. 複数の積層キャパシタの隣接する外部電極が互いに連結されて一つのキャパシタブロックを構成し、複数個の前記キャパシタブロックが基板上に多行多列に積層される、請求項１から４のいずれか一項に記載の電子部品。
  6. 前記キャパシタブロックは、互いに隣接する積層キャパシタの外部電極の間に接合部が形成される、請求項５に記載の電子部品。
  7. 前記キャパシタブロックと前記基板との間に導電性接合層が形成される、請求項５に記載の電子部品。
  8. 前記導電性接合層は、フラックスまたは半田である、請求項７に記載の電子部品。
  9. 前記陽極ランドパターンは、前記本体の第１方向の第１エッジ（ｅｄｇｅ）を介して露出する第１陽極ランドパターンと、前記本体の上面に第１方向に離隔して配置される第２陽極ランドパターンと、を含み、
    前記陰極ランドパターンは、前記本体の前記第１エッジと対向する第２エッジを介して露出する第１陰極ランドパターンと、前記本体の上面に前記第１及び第２陽極ランドパターンの間に配置される第２陰極ランドパターンと、を含み、
    前記陽極端子パターンは、前記本体の第１方向の第３エッジを介して露出する第１本体部と、前記第１本体部から第２陽極ランドパターンと対応する位置まで延長される少なくとも一つ以上の第１延長部と、を含み、
    前記陰極端子パターンは、前記本体の前記第３エッジと対向する第４エッジを介して露出する第２本体部と、前記第２本体部から第２陰極ランドパターンと対応する位置まで延長される少なくとも一つ以上の第２延長部と、を含み、
    前記陽極連結部は、前記本体の第１方向の第１面に形成され、第１陽極ランドパターンと前記第１本体部を連結する陽極連結パターンと、前記第２陽極ランドパターンと第１延長部を連結する第１ビア電極と、を含み、
    前記陰極連結部は、前記本体の第１面と第１方向に対向する第２面に形成され、第１陰極ランドパターンと前記第２本体部を連結する陰極連結パターンと、第２陰極ランドパターンと第２延長部を連結する第２ビア電極と、を含み、
    前記積層キャパシタは、第１外部電極が前記第１及び第２陽極ランドパターンに実装され、第２外部電極が前記第１及び第２陰極ランドパターンに実装される、請求項１から８のいずれか一項に記載の電子部品。
  10. 複数の積層キャパシタの上部をカバーするように形成される絶縁層をさらに含む、請求項９に記載の電子部品。
  11. 前記積層キャパシタは、長さ方向の両面を介して交互に露出するように積層される第１及び第２内部電極を含むキャパシタ本体を含み、前記第１及び第２内部電極が前記第１及び第２外部電極とそれぞれ接続される、請求項９または１０に記載の電子部品。
  12. 前記積層キャパシタは、前記第１及び第２外部電極上に第１及び第２めっき層がそれぞれ形成される、請求項１１に記載の電子部品。
  13. 前記第１及び第２めっき層は、錫（Ｓｎ）めっき層である、請求項１２に記載の電子部品。
JP2018194024A 2018-02-22 2018-10-15 電子部品 Active JP7159776B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0021088 2018-02-22
KR1020180021088A KR102595463B1 (ko) 2018-02-22 2018-02-22 전자 부품

Publications (2)

Publication Number Publication Date
JP2019145771A JP2019145771A (ja) 2019-08-29
JP7159776B2 true JP7159776B2 (ja) 2022-10-25

Family

ID=67618071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018194024A Active JP7159776B2 (ja) 2018-02-22 2018-10-15 電子部品

Country Status (4)

Country Link
US (2) US10593484B2 (ja)
JP (1) JP7159776B2 (ja)
KR (1) KR102595463B1 (ja)
CN (2) CN110189915B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102505433B1 (ko) * 2018-04-20 2023-03-03 삼성전기주식회사 전자 부품
CN118139278A (zh) * 2022-12-01 2024-06-04 华为技术有限公司 电容模组及其制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123585A (ja) 2008-11-17 2010-06-03 Maruwa Co Ltd ブロック型コンデンサ
JP2011258607A (ja) 2010-06-04 2011-12-22 Murata Mfg Co Ltd 電子部品モジュール
JP2013258240A (ja) 2012-06-12 2013-12-26 Murata Mfg Co Ltd チップ部品構造体
JP2015509659A (ja) 2012-02-08 2015-03-30 アップル インコーポレイテッド 三次元的な、複数の受動部品による構造
JP2015138909A (ja) 2014-01-23 2015-07-30 京セラ株式会社 複合セラミックコンデンサ、発光装置および携帯端末
JP2016134620A (ja) 2015-01-20 2016-07-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品
JP2016152300A (ja) 2015-02-17 2016-08-22 Tdk株式会社 コンデンサモジュール
JP2016208003A (ja) 2015-04-20 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． キャパシタ部品
JP2017045977A (ja) 2015-08-26 2017-03-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその実装基板
JP2018060877A (ja) 2016-10-04 2018-04-12 株式会社村田製作所 コンデンサ部品
JP2019110214A (ja) 2017-12-19 2019-07-04 トヨタ自動車株式会社 コンデンサモジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814857A (en) * 1987-02-25 1989-03-21 International Business Machines Corporation Circuit module with separate signal and power connectors
JPH07106732A (ja) * 1993-10-05 1995-04-21 Fujitsu Ltd コンデンサの実装構造
JP2001332447A (ja) * 2000-05-22 2001-11-30 Rohm Co Ltd コンデンサアレイ
US7317622B2 (en) * 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
KR100853402B1 (ko) * 2006-12-27 2008-08-21 주식회사 아이티엔티 반도체디바이스 테스트시스템의 커넥팅 장치
TW200920215A (en) * 2007-10-17 2009-05-01 Murata Manufacturing Co Multilayer ceramic substrate and process for producing the multilayer ceramic
KR101031111B1 (ko) 2008-11-04 2011-04-25 조인셋 주식회사 표면 실장 가능한 복합 세라믹 칩 부품
JP5404312B2 (ja) * 2009-07-29 2014-01-29 京セラ株式会社 電子装置
JP4924698B2 (ja) * 2009-11-11 2012-04-25 Ｔｄｋ株式会社 電子部品実装構造
JP2012043947A (ja) 2010-08-18 2012-03-01 Tdk Corp 積層コンデンサの実装構造
CN103891047B (zh) * 2011-10-26 2017-04-05 株式会社村田制作所 可变电容元件以及高频器件
JP5874682B2 (ja) 2012-08-09 2016-03-02 株式会社村田製作所 コンデンサ部品及びコンデンサ部品実装構造体
KR101824904B1 (ko) * 2015-04-01 2018-02-02 가부시키가이샤 무라타 세이사쿠쇼 콘덴서 소자, 및 그것을 포함하는 복합 전자부품
TW201737428A (zh) * 2016-03-22 2017-10-16 台灣積體電路製造股份有限公司 半導體封裝
US10242798B2 (en) * 2016-05-20 2019-03-26 Murata Manufacturing Co., Ltd. Multilayer electronic component
KR102494324B1 (ko) * 2016-07-27 2023-02-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN206363893U (zh) * 2016-12-26 2017-07-28 北京元六鸿远电子科技股份有限公司 一种大容量mlcc电容阵列板
CN206758464U (zh) * 2017-04-11 2017-12-15 深圳市斯迈得半导体有限公司 一种基于陶瓷基板的led封装光源
KR20190001276A (ko) * 2017-06-27 2019-01-04 삼성전기주식회사 전자 부품 및 그 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123585A (ja) 2008-11-17 2010-06-03 Maruwa Co Ltd ブロック型コンデンサ
JP2011258607A (ja) 2010-06-04 2011-12-22 Murata Mfg Co Ltd 電子部品モジュール
JP2015509659A (ja) 2012-02-08 2015-03-30 アップル インコーポレイテッド 三次元的な、複数の受動部品による構造
JP2013258240A (ja) 2012-06-12 2013-12-26 Murata Mfg Co Ltd チップ部品構造体
JP2015138909A (ja) 2014-01-23 2015-07-30 京セラ株式会社 複合セラミックコンデンサ、発光装置および携帯端末
JP2016134620A (ja) 2015-01-20 2016-07-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品
JP2016152300A (ja) 2015-02-17 2016-08-22 Tdk株式会社 コンデンサモジュール
JP2016208003A (ja) 2015-04-20 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． キャパシタ部品
JP2017045977A (ja) 2015-08-26 2017-03-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその実装基板
JP2018060877A (ja) 2016-10-04 2018-04-12 株式会社村田製作所 コンデンサ部品
JP2019110214A (ja) 2017-12-19 2019-07-04 トヨタ自動車株式会社 コンデンサモジュール

Also Published As

Publication number Publication date
KR102595463B1 (ko) 2023-10-30
US10707023B2 (en) 2020-07-07
US10593484B2 (en) 2020-03-17
KR20190101126A (ko) 2019-08-30
US20190355525A1 (en) 2019-11-21
CN110189915A (zh) 2019-08-30
JP2019145771A (ja) 2019-08-29
CN115527771A (zh) 2022-12-27
CN110189915B (zh) 2022-10-25
US20190259539A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
KR101792385B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101548813B1 (ko) 적층 세라믹 커패시터
US9978514B2 (en) Multilayer ceramic electronic component and board for mounting the same
KR102076150B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2018182298A (ja) 積層型キャパシタ及びその実装基板
JP2022020868A (ja) 積層型キャパシタ及びその実装基板
JP6891388B2 (ja) 積層型キャパシタ及びその実装基板
CN213340097U (zh) 多层陶瓷电容器
JP7103573B2 (ja) キャパシタ及びその製造方法
JP2017085095A (ja) キャパシタ及びその製造方法
JP2017126715A (ja) 電子部品、実装電子部品および電子部品の実装方法
JP7159776B2 (ja) 電子部品
KR20150115184A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2019145767A (ja) 電子部品
KR20190023594A (ko) 적층형 커패시터 및 그 실장 기판
KR102483617B1 (ko) 적층형 전자 부품
KR20160053682A (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
US11657968B2 (en) Multilayer capacitor and board having the same
JP2022008696A (ja) 積層セラミック電子部品及びその実装基板
KR102632358B1 (ko) 전자 부품
KR20190116138A (ko) 적층형 커패시터 및 그 실장 기판
US10886071B2 (en) Electronic component
JP2022077952A (ja) 積層型キャパシタ及びその実装基板
JP2005203623A (ja) コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路
JP2024129800A (ja) 積層セラミックキャパシタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220926

R150 Certificate of patent or registration of utility model

Ref document number: 7159776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150