JP2022008696A - 積層セラミック電子部品及びその実装基板 - Google Patents
積層セラミック電子部品及びその実装基板 Download PDFInfo
- Publication number
- JP2022008696A JP2022008696A JP2013147293A JP2013147293A JP2022008696A JP 2022008696 A JP2022008696 A JP 2022008696A JP 2013147293 A JP2013147293 A JP 2013147293A JP 2013147293 A JP2013147293 A JP 2013147293A JP 2022008696 A JP2022008696 A JP 2022008696A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- electronic component
- width
- thickness
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 97
- 239000000758 substrate Substances 0.000 title claims abstract description 28
- 230000007547 defect Effects 0.000 abstract description 16
- 239000003985 ceramic capacitor Substances 0.000 description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000000843 powder Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】大容量化が具現された積層セラミック電子部品を基板に実装する際の倒れ不良を防止することができる高容量積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品は、誘電体層１１を含み、長さをＬ、下面の幅をＷ及び厚さをＴとするとき、Ｔ／Ｗ＞１．０を満たす六面体のセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向するように積層される第１及び第２内部電極２１，２２と、を含み、上記セラミック本体の上面の幅をＷａとすると、０．８００≦Ｗａ／Ｗ≦０．９８５を満たす。【選択図】図２
Description
本発明は、積層セラミックキャパシタ及び積層セラミックキャパシタの回路基板への実装構造に関する。
最近、電子製品の小型化の傾向により、積層セラミック電子部品も小型化及び大容量化が要求されている。
これにより、誘電体と内部電極の薄膜化、多層化が多様な方法で試されており、近来では、誘電体層の厚さは薄くなりながら積層数が増加する積層セラミック電子部品が製造されている。
上記積層セラミック電子部品の小型化、及び誘電体と内部電極の薄膜化が可能でありながら、高容量化を具現するために積層数を増加させることができるようになった。
上記のように、積層セラミック電子部品の小型化が可能で、積層数が増加することにより、積層セラミック電子部品は幅より厚さがさらに増加した形態で製作でき、高容量を具現することができるが、基板に実装する際にチップが倒れて不良が頻繁に発生するという問題がある。
また、積層セラミック電子部品を幅より厚さがさらに増加した形態で製作する場合、基板に実装する際、半田の表面張力によって電子部品が傾いて発生する現象であるツームストーン（Ｔｏｍｂｓｔｏｎｅ）不良、即ち、マンハッタン現象（Ｍａｎｈａｔｔａｎ Ｐｈｅｎｏｍｅｎｏｎ）が発生する恐れがある。
従って、積層セラミック電子部品が高容量を具現しながらも、基板に実装する際の倒れ不良及びツームストーン（Ｔｏｍｂｓｔｏｎｅ）不良を防いで、信頼性を改善させるための研究は以前として必要である。
本発明は、積層セラミックキャパシタ及び積層セラミックキャパシタの回路基板への実装構造に関する。
本発明の一形態は、誘電体層を含み、長さをＬ、下面の幅をＷ及び厚さをＴとするとき、Ｔ／Ｗ＞１．０を満たす六面体のセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向するように積層される第１及び第２内部電極と、を含み、上記セラミック本体の上面の幅をＷａとすると、０．８００≦Ｗａ／Ｗ≦０．９８５を満たす積層セラミック電子部品を提供する。
上記誘電体層の平均厚さをｔｄとすると、０．１μｍ≦ｔｄ≦０．６μｍを満たすことができる。
上記第１及び第２内部電極の厚さは０．６μｍ以下であってもよい。
上記誘電体層の積層数は５００層以上であることを特徴とすることができる。
上記第１及び第２内部電極は上記セラミック本体の厚さ方向に積層されてもよい。
本発明の他の形態は、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板上に設けられた積層セラミック電子部品と、を含み、上記積層セラミック電子部品は、誘電体層を含み、長さをＬ、下面の幅をＷ及び厚さをＴとするとき、Ｔ／Ｗ＞１．０を満たす六面体のセラミック本体、及び上記セラミック本体内で上記誘電体層を介して対向するように積層される第１及び第２内部電極を含み、上記セラミック本体の上面の幅をＷａとすると、０．８００≦Ｗａ／Ｗ≦０．９８５を満たす積層セラミック電子部品の実装基板を提供する。
上記誘電体層の平均厚さをｔｄとすると、０．１μｍ≦ｔｄ≦０．６μｍを満たすことができる。
上記第１及び第２内部電極の厚さは０．６μｍ以下であってもよい。
上記誘電体層の積層数は５００層以上であることを特徴とすることができる。
上記第１及び第２内部電極は上記セラミック本体の厚さ方向に積層されてもよい。
本発明によると、静電容量の大容量化を具現しながら信頼性に優れた大容量積層セラミック電子部品を具現することができる。
具体的には、本発明は大容量化が具現された積層セラミック電子部品を基板に実装する際の倒れ不良を防止することができ、ツームストーン（Ｔｏｍｂｓｔｏｎｅ）不良を防止することができる。
これにより、信頼性に優れた高容量積層セラミック電子部品を具現することができる。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
積層セラミックキャパシタ
図１は本発明の一実施形態による積層セラミックキャパシタの一部を切開して概略的に示した斜視図であり、図２は図１の積層セラミックキャパシタを幅方向に切断して示した断面図である。
図１は本発明の一実施形態による積層セラミックキャパシタの一部を切開して概略的に示した斜視図であり、図２は図１の積層セラミックキャパシタを幅方向に切断して示した断面図である。
図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品は誘電体層１１を含み、長さをＬ、下面の幅をＷ及び厚さをＴとするとき、Ｔ／Ｗ＞１．０を満たす六面体のセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１１を介して対向するように積層される第１及び第２内部電極２１、２２と、を含んでもよい。
以下では、本発明の一実施形態による積層セラミック電子部品を、特に積層セラミックキャパシタで説明するが、これに制限されない。
上記セラミック本体１０は特に制限されず、例えば、六面体であってもよい。
一方、本実施形態の積層セラミックキャパシタでは、図１を参照して、「長さ方向」は「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み上げる方向、即ち、「積層方向」と同じ概念で使用することができる。
上記第１及び第２内部電極２１、２２は特に制限されず、例えば、パラジウム（Ｐｄ）、パラジウム－銀（Ｐｄ－Ａｇ）合金などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを使用して形成してもよい。
上記誘電体層１１は高い誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含んでもよいが、本発明はこれに限定されない。
一方、上記第１及び第２内部電極２１、２２は異なる極性を有する一対の電極であって、誘電体層１１上に、導電性金属を含む導電性ペーストを所定の厚さに印刷して形成してもよい。
上記第１及び第２内部電極２１、２２の焼成後の平均厚さは、静電容量を形成することができるのであれば、特に制限されず、例えば、０．６μｍ以下であってもよい。
上記第１及び第２内部電極２１、２２の平均厚さは、図２のようにセラミック本体１０の幅方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。
例えば、図２のようにセラミック本体１０の長さＬ方向の中央部で切断した幅及び厚さ方向（Ｗ－Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の内部電極に対して、幅方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。
上記等間隔である３０個の地点は、第１及び第２内部電極２１、２２が重なる領域を意味する容量形成部で測定されることができる。
また、このような平均値を１０個以上の内部電極に拡張して測定すると、内部電極の平均厚さをさらに一般化することができる。
また、上記第１及び第２内部電極２１、２２は誘電体層１１の積層方向に沿って両端面を通じて交互に露出するように形成されることができ、中間に配置された誘電体層１１により互いに電気的に絶縁されることができる。
即ち、第１及び第２内部電極２１、２２は、セラミック本体１０の両端面を通じて交互に露出する部分により第１及び第２外部電極３１、３２とそれぞれ電気的に連結されることができる。
従って、第１及び第２外部電極３１、３２に電圧を印加すると、対向する第１及び第２内部電極２１、２２の間に電荷が蓄積され、このとき、積層セラミックキャパシタ１の静電容量は第１及び第２内部電極２１、２２の互いに重なる領域の面積と比例する。
静電容量を形成するために第１及び第２外部電極３１、３２が上記セラミック本体１０の外側に形成されてもよく、上記第１及び第２内部電極２１、２２と電気的に連結されることができる。
上記第１及び第２外部電極３１、３２は、内部電極と同じ材質の導電性物質で形成されてもよいが、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などで形成されてもよい。
上記第１及び第２外部電極３１、３２は、上記金属粉末にガラスフリットを添加して用意した導電性ペーストを塗布した後、焼成することで形成してもよい。
上記セラミック本体１０は複数の誘電体層１１を積層した後焼成して形成し、このようなセラミック本体１０の形状、寸法及び誘電体層１１の積層数は本実施形態に図示されたものに限定されない。
また、上記セラミック本体１０を形成する複数の誘電体層１１は焼結された状態であり、隣接する誘電体層１１同士の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いずには確認できない程に一体化されていてもよい。
本発明の一実施形態によると、上記誘電体層１１の平均厚さｔｄは、積層セラミックキャパシタ１の容量設計に合わせて任意に変更することができるが、焼成後０．１～０．６μｍであってもよい。
上記誘電体層１１の平均厚さｔｄは、図２のようにセラミック本体１０の幅方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。
例えば、図２のようにセラミック本体１０の長さＬ方向の中央部で切断した幅及び厚さ方向（Ｗ－Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の誘電体層に対して、幅方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。
上記等間隔である３０個の地点は、第１及び第２内部電極２１、２２が重なる領域を意味する容量形成部で測定されることができる。
また、このような平均値を１０個以上の誘電体層に拡張して測定すると、誘電体層の平均厚さをさらに一般化することができる。
上記誘電体層１１の積層数は特に制限されないが、例えば、５００層以上であることを特徴とすることができる。
上記のように誘電体層１１の積層数を５００層以上にすることで、上記セラミック本体の厚さＴが幅Ｗより大きい高容量積層セラミックキャパシタを具現することができる。
一方、上記セラミック本体１０の長さをＬ、幅をＷ及び厚さをＴとするとき、Ｔ／Ｗ＞１．０を満たすことができる。
本発明の一実施形態による積層セラミックキャパシタ１は、高容量を具現するために積層数を増加させた形態であり、上記セラミック本体１０の幅Ｗより厚さＴがさらに大きい形態であることを特徴とする。
一般的な積層セラミックキャパシタの場合、幅と厚さが略同じ大きさに製作されてきた。
しかし、本発明の一実施形態による積層セラミックキャパシタは、小型化を具現することができ、基板に実装する際、十分な空間を確保することができるため、高容量積層セラミックキャパシタを具現するために積層数を増加させることができる。
上記セラミック本体における積層方向は厚さ方向であり、上記のように積層数が増加することにより、上記セラミック本体の厚さＴと幅Ｗの関係がＴ／Ｗ＞１．０を満たすことができる。
本発明の一実施形態によると、上記セラミック本体の厚さＴと幅Ｗの関係がＴ／Ｗ＞１．０を満たすように積層セラミックキャパシタを製作することで、静電容量の大容量化を具現することができる。
一方、上記セラミック本体の厚さＴと幅Ｗの関係がＴ／Ｗ＞１．０を満たすように製作することにより、上記積層セラミックキャパシタを基板に実装する際の倒れなどによるショート発生などの信頼性不良の問題が発生する恐れがある。
また、積層セラミック電子部品を幅より厚さがさらに増加した形態で製作する場合、基板に実装する際、半田の表面張力により電子部品が傾いて発生する現象であるツームストーン（Ｔｏｍｂｓｔｏｎｅ）不良、即ち、マンハッタン現象（Ｍａｎｈａｔｔａｎ Ｐｈｅｎｏｍｅｎｏｎ）が発生する恐れがある。
しかし、本発明の一実施形態によると、上記セラミック本体１０の上面の幅をＷａとすると、上記セラミック本体１０の下面の幅であるＷとの関係が０．８００≦Ｗａ／Ｗ≦０．９８５を満たすことで、上記基板を実装する際の倒れによるショート不良を防ぐことができる。
また、上記積層セラミックキャパシタ１を基板に実装する際、半田の表面張力により電子部品が傾いて発生する現象であるツームストーン（Ｔｏｍｂｓｔｏｎｅ）不良、即ち、マンハッタン現象（Ｍａｎｈａｔｔａｎ Ｐｈｅｎｏｍｅｎｏｎ）を防ぐことができる。
即ち、上記セラミック本体１０の上面の幅Ｗａを下面の幅Ｗより狭く形成することで、上記セラミック本体１０の幅－厚さ（Ｗ－Ｔ）の断面が台形状を有することができる。
上記のようにセラミック本体１０の上面の幅Ｗａを下面の幅Ｗより狭く形成することで、上記基板を実装する際の倒れによるショート不良及び半田の表面張力により電子部品が傾いて発生する現象であるツームストーン（Ｔｏｍｂｓｔｏｎｅ）不良を防ぐことができる。
上記のように積層セラミックキャパシタ１を製作することで、上記セラミック本体１０の厚さＴと幅Ｗの関係がＴ／Ｗ＞１．０を満たしても、基板に実装する際、倒れたり、傾いたりしないため、信頼性に優れることができる。
上記セラミック本体１０の下面の幅Ｗに対する上記セラミック本体１０の上面の幅Ｗａの比率（Ｗａ／Ｗ）が０．８００未満では、上記第１及び第２内部電極２１、２２が重なる面積の減少により容量低下が発生する恐れがある。
一方、上記セラミック本体１０の下面の幅Ｗに対する上記セラミック本体１０の上面の幅Ｗａの比率（Ｗａ／Ｗ）が０．９８５を超えると、上記セラミック本体１０の上面及び下面の幅の差が大きくないため、基板に実装する際の倒れ不良またはツームストーン（Ｔｏｍｂｓｔｏｎｅ）不良が発生する恐れがある。
以下、実施形態を挙げて本発明をさらに詳しく説明するが、本発明はこれにより制限されない。
本実施形態は、０．６μｍ以下の平均厚さを有する誘電体層１１を適用した積層セラミックキャパシタに対して、上記セラミック本体１０の下面の幅Ｗに対する上記セラミック本体１０の上面の幅Ｗａの比率（Ｗａ／Ｗ）による基板への実装時の倒れ有無を試すために行われた。
本実施形態による積層セラミックキャパシタは下記のような段階で製作された。
まず、平均粒径が０．１μｍであるチタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥し、１．０５μｍ及び０．９５μｍの厚さに製造された複数個のセラミックグリーンシートを用意した。これにより、誘電体層１１を形成する。
次に、ニッケル粒子の平均大きさが０．１～０．２μｍで、４０～５０重量部のニッケル粉末を含む内部電極用導電性ペーストを用意した。
上記セラミックグリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法により塗布して内部電極を形成した後、５００層以上積層して積層体を製作した。
その後、圧着及び切断して０６０３（長さ×幅）規格で、厚さ／幅が１．０を超えるチップを製作し、上記チップをＨ２０．１％以下の還元雰囲気の温度１０５０～１２００℃で焼成した。
次いで、外部電極の形成及びメッキ層の形成などの工程を経て積層セラミックキャパシタを製作した。
積層セラミックキャパシタの実装基板
図３は図１の積層セラミックキャパシタが印刷回路基板に実装された様子を示した斜視図である。
図３は図１の積層セラミックキャパシタが印刷回路基板に実装された様子を示した斜視図である。
図３を参照すると、本発明の一実施形態による積層セラミックキャパシタ１の実装基板２００は、積層セラミックキャパシタ１が水平に実装される印刷回路基板２１０と、印刷回路基板２１０の上面に互いに離隔されて形成された第１及び第２電極パッド２２１、２２２と、を含む。
このとき、積層セラミックキャパシタ１の第１及び第２外部電極３１、３２がそれぞれ第１及び第２電極パッド２２１、２２２上に接触されるように位置した状態で、半田付け２３０により印刷回路基板２１０と電気的に連結されることができる。
本発明の他の実施形態による積層セラミックキャパシタ１００の実装基板２００は、積層セラミックキャパシタ１００が垂直に実装される印刷回路基板２１０と、印刷回路基板２１０の上面に互いに離隔されて形成された第１及び第２電極パッド２２１、２２２と、を含む。
上記のように本発明の他の実施形態による積層セラミック電子部品の実装基板は、誘電体層を含み、長さをＬ、幅をＷ及び厚さをＴとするとき、Ｔ／Ｗ＞１．０を満たす六面体のセラミック本体を含む積層セラミック電子部品が実装された形態で、高容量積層セラミックキャパシタを含むことができる。
また、上記のように本発明の他の実施形態による積層セラミック電子部品の実装基板は、上記積層セラミックキャパシタを基板上に実装しても、上述したように上記セラミック本体１０の上面の幅Ｗａと上記セラミック本体１０の下面の幅Ｗとの関係が０．８００≦Ｗａ／Ｗ≦０．９８５を満たすため、上記基板を実装する際の倒れによるショート不良を防ぐことができる。
また、上記積層セラミックキャパシタ１を基板に実装する際、半田の表面張力により電子部品が傾いて発生する現象であるツームストーン（Ｔｏｍｂｓｔｏｎｅ）不良、即ち、マンハッタン現象（Ｍａｎｈａｔｔａｎ Ｐｈｅｎｏｍｅｎｏｎ）を防ぐことができる。
これにより、信頼性に優れた高容量積層セラミックキャパシタを含む積層セラミック電子部品の実装基板を具現することができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１ 積層セラミックキャパシタ
１０ セラミック本体
１１ 誘電体層
２１、２２ 第１及び第２内部電極
３１、３２ 外部電極
２００ 実装基板
２１０ 印刷回路基板
２２１、２２２ 第１及び第２電極パッド
２３０ 半田付け
１０ セラミック本体
１１ 誘電体層
２１、２２ 第１及び第２内部電極
３１、３２ 外部電極
２００ 実装基板
２１０ 印刷回路基板
２２１、２２２ 第１及び第２電極パッド
２３０ 半田付け
Claims (10)
- 誘電体層を含み、長さをＬ、下面の幅をＷ及び厚さをＴとするとき、Ｔ／Ｗ＞１．０を満たす六面体のセラミック本体と、
前記セラミック本体内で前記誘電体層を介して対向するように積層される第１及び第２内部電極と、を含み、前記セラミック本体の上面の幅をＷａとすると、０．８００≦Ｗａ／Ｗ≦０．９８５を満たす積層セラミック電子部品。 - 前記誘電体層の平均厚さをｔｄとすると、０．１μｍ≦ｔｄ≦０．６μｍを満たす、請求項１に記載の積層セラミック電子部品。
- 前記第１及び第２内部電極の厚さは０．６μｍ以下である、請求項１に記載の積層セラミック電子部品。
- 前記誘電体層の積層数は５００層以上であることを特徴とする、請求項１に記載の積層セラミック電子部品。
- 前記第１及び第２内部電極は前記セラミック本体の厚さ方向に積層される、請求項１に記載の積層セラミック電子部品。
- 上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設けられた積層セラミック電子部品と、を含み、
前記積層セラミック電子部品は、誘電体層を含み、長さをＬ、下面の幅をＷ及び厚さをＴとするとき、Ｔ／Ｗ＞１．０を満たす六面体のセラミック本体、及び前記セラミック本体内で前記誘電体層を介して対向するように積層される第１及び第２内部電極を含み、前記セラミック本体の上面の幅をＷａとすると、０．８００≦Ｗａ／Ｗ≦０．９８５を満たす積層セラミック電子部品の実装基板。 - 前記誘電体層の平均厚さをｔｄとすると、０．１μｍ≦ｔｄ≦０．６μｍを満たす、請求項６に記載の積層セラミック電子部品の実装基板。
- 前記第１及び第２内部電極の厚さは０．６μｍ以下である、請求項６に記載の積層セラミック電子部品の実装基板。
- 前記誘電体層の積層数は５００層以上であることを特徴とする、請求項６に記載の積層セラミック電子部品の実装基板。
- 前記第１及び第２内部電極は前記セラミック本体の厚さ方向に積層される、請求項６に記載の積層セラミック電子部品の実装基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2013-0045259 | 2013-04-24 | ||
| KR1020130045259A KR101503996B1 (ko) | 2013-04-24 | 2013-04-24 | 적층 세라믹 전자부품 및 그 실장 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022008696A true JP2022008696A (ja) | 2022-01-14 |
Family
ID=51788296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013147293A Pending JP2022008696A (ja) | 2013-04-24 | 2013-07-16 | 積層セラミック電子部品及びその実装基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9117592B2 (ja) |
| JP (1) | JP2022008696A (ja) |
| KR (1) | KR101503996B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6733426B2 (ja) * | 2016-08-30 | 2020-07-29 | セイコーエプソン株式会社 | 色変換テーブル生成装置、色変換テーブル生成方法、及び、色変換テーブル生成プログラム |
| KR102067174B1 (ko) | 2017-11-10 | 2020-01-15 | 삼성전기주식회사 | 3단자 적층형 커패시터 |
| KR20220050485A (ko) * | 2020-10-16 | 2022-04-25 | 삼성전기주식회사 | 적층형 커패시터 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4205364A (en) * | 1978-10-23 | 1980-05-27 | Phase Industries, Inc. | Microcapacitors having beveled edges and corners |
| JPH0574644A (ja) * | 1991-09-12 | 1993-03-26 | Sony Corp | チツプ形積層セラミツクコンデンサの実装方法 |
| US5388024A (en) * | 1993-08-02 | 1995-02-07 | Avx Corporation | Trapezoid chip capacitor |
| JPH09260184A (ja) * | 1996-03-19 | 1997-10-03 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| JPH09260196A (ja) | 1996-03-26 | 1997-10-03 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JP2003318073A (ja) * | 2002-04-19 | 2003-11-07 | Murata Mfg Co Ltd | チップ型電子部品の製造方法 |
| JP3908715B2 (ja) | 2003-10-24 | 2007-04-25 | Ｔｄｋ株式会社 | 積層セラミックコンデンサ |
| JP4415744B2 (ja) * | 2003-12-11 | 2010-02-17 | パナソニック株式会社 | 電子部品 |
| JP2010067721A (ja) | 2008-09-09 | 2010-03-25 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| JP5267583B2 (ja) * | 2011-01-21 | 2013-08-21 | 株式会社村田製作所 | 積層セラミック電子部品 |
| US8842411B2 (en) * | 2011-02-23 | 2014-09-23 | Pacesetter, Inc. | RF trapezoidal capacitor based EMI feedthru filter assembly |
| KR20130013437A (ko) | 2011-07-28 | 2013-02-06 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
-
2013
- 2013-04-24 KR KR1020130045259A patent/KR101503996B1/ko active IP Right Grant
- 2013-07-16 JP JP2013147293A patent/JP2022008696A/ja active Pending
- 2013-07-31 US US13/955,598 patent/US9117592B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140318844A1 (en) | 2014-10-30 |
| KR101503996B1 (ko) | 2015-03-18 |
| US9117592B2 (en) | 2015-08-25 |
| KR20140126945A (ko) | 2014-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101548798B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| US9704648B2 (en) | Multilayer ceramic capacitor, manufacturing method thereof, and board having the same | |
| JP2022008697A (ja) | 積層セラミック電子部品及びその実装基板 | |
| US9129746B2 (en) | Multilayer ceramic electronic component and board for mounting the same | |
| US9978514B2 (en) | Multilayer ceramic electronic component and board for mounting the same | |
| KR101514515B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| US10136518B2 (en) | Multilayer ceramic capacitor having three external electrodes and board having the same | |
| JP5694456B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| US9362054B2 (en) | Multilayer ceramic capacitor | |
| US20140318843A1 (en) | Multilayer ceramic electronic component and mounting board therefor | |
| KR20150019732A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| JP5694464B2 (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 | |
| JP2022008696A (ja) | 積層セラミック電子部品及びその実装基板 | |
| US9064639B2 (en) | Multilayer ceramic electronic component and board for mounting the same | |
| KR20160053682A (ko) | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판 | |
| JP5844316B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| JP2014220476A (ja) | 積層セラミック電子部品及びその実装基板 | |
| KR102004779B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| JP2023143583A (ja) | 積層型キャパシタ及びその内蔵基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140624 |