CN107578921B - 层叠陶瓷电容器及层叠陶瓷电容器的制造方法 - Google Patents
层叠陶瓷电容器及层叠陶瓷电容器的制造方法 Download PDFInfo
- Publication number
- CN107578921B CN107578921B CN201710067797.0A CN201710067797A CN107578921B CN 107578921 B CN107578921 B CN 107578921B CN 201710067797 A CN201710067797 A CN 201710067797A CN 107578921 B CN107578921 B CN 107578921B
- Authority
- CN
- China
- Prior art keywords
- hole
- internal electrodes
- laminated
- ceramic capacitor
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明涉及一种层叠陶瓷电容器及层叠陶瓷电容器的制造方法。根据本发明的层叠陶瓷电容器包括:第一介电层及第二介电层,包含沿着厚度方向而贯通的第一贯通孔及第二贯通孔;第一内部电极,以覆盖所述第一贯通孔的方式布置于所述第一介电层的一面;第二内部电极,以覆盖所述第二贯通孔的方式布置于所述第二介电层的一面,其中,在所述第一贯通孔及所述第二贯通孔填充有与所述第一内部电极及所述第二内部电极相同的材料。
Description
技术领域
本发明涉及一种层叠陶瓷电容器及其制造方法。
背景技术
层叠陶瓷电容器被用在多样的电子产品,最近,随着要求高可靠性的技术领域中的众多功能被电子化且需求增加,层叠陶瓷电容器也与此符合地要求高可靠性。尤其,汽车用层叠陶瓷电容器要求更高的可靠性。
对能够满足高电压及高可靠性的层叠陶瓷电容器而言,由于通过增加介电层的厚度或增加边缘(margin)等方法而制造,所以难以制造高容量的层叠陶瓷电容器,从而广为使用层叠数较少的低容量层叠陶瓷电容器。
如上所述,对层叠数少的层叠陶瓷电容器而言,存在着如下的问题:只要实现电容器的容量部的内部电极中的任意一个未与外部电极连接,则容量减少的比率非常高,因此不能体现电特性。
对300~400层及以上的高容量层叠陶瓷电容器而言,如果有一个或两个内部电极未连接,则目标容量不过减少0.05%的程度,但是,如果在5~10层的低容量层叠陶瓷电容器中有一个或两个内部电极未连接,则会对产品的特性形成非常大的影响。
因此,需要一种在低容量的层叠陶瓷电容器中使内部电极能够始终与外部电极电连接的结构。
[现有技术文献]
[专利文献]
(专利文献1)韩国公开专利公报第2006-0098771号
发明内容
本发明的一目的之一在于提供一种如下的层叠陶瓷电容器:内部电极通过贯通孔而与沿着层叠方向相邻的极性相同的内部电极彼此连接,从而即使内部电极中的一部分不直接连接到布置于层叠体的外侧的外部电极,也能够防止容量的减少,并且可靠性得到提高。
此外,本发明的另一目的之一在于提供一种能够有效地得到这样的可靠性高的层叠陶瓷电容器的制造方法。
作为解决上述课题的方法,本发明欲要通过一示例而提出层叠陶瓷电容器的新的结构,具体而言,提出一种如下的结构,包括:第一介电层及第二介电层,包含沿着厚度方向而贯通的第一贯通孔及第二贯通孔;第一内部电极,以能够所述第一贯通孔的方式布置于所述第一介电层的一面;第二内部电极,以覆盖所述第二贯通孔的方式布置于所述第二介电层的一面,在所述第一贯通孔及所述第二贯通孔填充有与所述第一内部电极及所述第二内部电极相同的材料。
此外,本发明欲要通过另一实施形态而提供一种能够有效地制造具有上述结构的层叠陶瓷电容器的方法,具体而言,包括如下的步骤:制备多个陶瓷印刷片;在所述陶瓷印刷片中形成第一贯通孔及第二贯通孔;在所述陶瓷印刷片的一面,利用导电浆料而以使导电浆料填充到第一贯通孔的方式形成第一内部电极;在所述陶瓷印刷片的一面,利用导电浆料而以使导电浆料填充到第二贯通孔的方式形成第二内部电极;层叠所述陶瓷印刷片。
对根据本发明的一例的层叠陶瓷电容器而言,内部电极通过贯通孔而与沿着层叠方向相邻的极性相同的内部电极连接,从而即使内部电极中的一部分不直接连接到布置于层叠体的外侧的外部电极,也能够防止容量的减少,并且可靠性可得到显著提高。
附图说明
图1示意性地示出根据本发明的一实施例的层叠陶瓷电容器的立体图。
图2至图4示意性地示出图1的沿着I-I'线截取的剖面图。
图5是根据本发明的另一实施例的层叠陶瓷电容器的制造方法的流程图。
图6至图12是按各个步骤来示出根据本发明的另一实施例的层叠陶瓷电容器的制造方法的图。
符号说明
100:层叠陶瓷电容器 110:层叠体
111、112:介电层 121、122:内部电极
131、132:外部电极 141、142:贯通孔
具体实施方式
以下,参考具体实施形态及所附附图而对本发明的实施形态进行说明。但是,本公开的实施形态可以变形为多样的其他形态,而且本发明的范围并不局限于以下说明的实施形态。此外,提供本发明的实施形态的目的在于对本领域技术人员更为完整地说明本发明。因此,附图中的要素的形状、大小等可能为了更为明确的说明而被夸大,而且附图中利用相同的标号表示的要素为相同的要素。
而且,在附图中,为了明确地说明本发明而省略了与说明无关的部分,而且为了更为明确地表示多个层及区域而放大示出了厚度,并且,相同的思想范围内的功能相同的构成要素将使用相同的参照标号而进行说明。进而,在整个说明书中,当提到某一部分“包括(包含)”某一构成要素时,如果没有特别相反的记载,则表示可以包含其他构成要素,而并不排除其他构成要素。
层叠陶瓷电容器
图1示意性地示出根据本发明的一实施例的层叠陶瓷电容器的立体图,而且图2至图4示意性地示出图1的沿着I-I'线截取的剖面图。
参照图1及图4,对根据本发明的一实施例的层叠陶瓷电容器的结构及效果进行说明。
根据本发明的一实施例的层叠陶瓷电容器100是包含如下要素的结构:层叠体110,在内部层叠有多个内部电极121、122,且包含介电物质;以及外部电极131、132。
层叠体110可以被区分为布置有内部电极121、122的有源(active)区域和布置于有源区域的上下部的外盖区域。
如果为了明确地说明本发明的实施例而对层叠体110的方向做出定义,则图示于附图中的L、W及T分别表示长度方向、宽度方向及厚度方向。
在此情况下,厚度方向T可以被定义为内部电极121、122所层叠的方向。
层叠体110是多个介电层111、112所层叠的形态,如将在下文中描述,可以通过将多个印刷片(Green sheet)层叠之后进行烧结而得到。通过这种烧结工序,多个介电层111、112可以具有一体化的形态。根据本发明的一实施例的层叠陶瓷电容器100的层叠体110可以由介电层111、112层叠五层至十层而形成。
层叠体110的形状及尺寸、介电层111、112的层叠数并不局限于本实施形态所图示的情形,例如,如图1所示,层叠体110可以具有长方体形状。
介电层111、112可以包含具有高介电常数的陶瓷材料,例如,可以包含钛酸钡(BaTiO3)系或者钛酸锶(SrTiO3)系的物质,只要能够得到足够的电容,则还可以使用本领域所周知的其他物质。
介电层111、112包含沿着层叠方向贯通介电层111、112的贯通孔141、142。在通过印刷导电浆料而形成内部电极121、122时,导电浆料被填充到贯通孔141、142。因此,在贯通孔121、122中填充有与内部电极121、122相同的材料。
内部电极121、122可以具有与彼此不同的外部电极131、132连接,从而在驱动时可以具有彼此不同的电极。如将在下文中描述,内部电极121、122可以通过在陶瓷印刷片的一表面以预定厚度印刷具有导电金属的浆料之后将其烧结而得到。
在此情况下,如图2所示的形态,内部电极121、122可以以沿着层叠方向通过两个端面交替暴露的方式形成,并可以通过布置于它们之间的介电层111、112而彼此电分离。
构成内部电极121、122的主要构成物质作为一例可以举出镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)等,而且还可以使用这些金属的合金。
内部电极121、122可以根据在驱动时所具有的极性而被区分为第一内部电极121和第二内部电极122。
可以将布置有第一内部电极121的介电层区分为第一介电层111,并将布置有第二内部电极122的介电层区分为第二介电层112。
外部电极131、132形成于层叠体110的外部,并与内部电极121、122电连接。
外部电极131、132可以通过将包含导电金属的物质制作成浆料之后将其涂覆到层叠体110的方法等而形成,作为导电金属的例,可以举出镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或者它们的合金。
通常,现有的层叠陶瓷电容器的内部电极向层叠体的长度方向的端部暴露而分别与外部电极接触。然而,如同图3的A部位所示,由于层叠不良、研磨不足或烧结时的内部电极的收缩所引起的凹陷而导致部分内部电极未与外部电极连接的情况下,或者如同图4的B部位所示,由于弯裂而导致内部电极中的一部分未与外部电极连接的情况下,存在着层叠陶瓷电容器的电特性降低的问题。
尤其,对300~400层及以上的高容量层叠陶瓷电容器而言,如果有一个或两个内部电极未连接,则所导致的问题仅仅为目标容量减少0.05%的程度,但是,如果在5~10层的低容量层叠陶瓷电容器中有一个或两个内部电极未连接,则会对层叠陶瓷电容器的特性产生非常大的影响。
然而,对根据本发明的一实施例的层叠陶瓷电容器100而言,在内部电极121、122向层叠体100的一面暴露而与外部电极131、132接触的同时,内部电极121、122通过贯通孔141、142而与沿着层叠方向相邻的内部电极121、122连接,因此,即使由于层叠不良或者裂开等原因而导致部分内部电极121、122未与外部电极131、132直接连接,也可以保持全部的内部电极121、122与外部电极131、132电连接的状态,因此能保持层叠陶瓷电容器的特性及可靠性。
参照图2,第一内部电极121中的至少一部分向层叠体110的外部暴露而与第一外部电极131接触;第二内部电极122中的至少一部分向层叠体110的外部暴露而与第二外部电极132接触。此时,第一内部电极121通过第一贯通孔141而与沿着层叠方向相邻的第一内部电极121连接,并且第二内部电极122通过第二贯通孔142而与沿着层叠方向相邻的第二内部电极122连接。因此,即使在部分内部电极121、122没有向层叠体110的一面暴露而直接与外部电极131、132连接的情况下,也能够保持全部的内部电极121、122与外部电极131、132电连接的状态,从而能够保持层叠陶瓷电容器的特性及可靠性。
在此,第一内部电极121在第一介电层111的一面以与第二贯通孔142相隔的方式布置,第二内部电极122在第二介电层112的一面以与第一贯通孔141相隔的方式布置。
现有的贯通孔通过在形成层叠体之后对层叠体进行打孔(punching)等的方法而形成,而在形成贯通孔的工序中存在如下的问题:由于存在异物等,被填充到贯通孔内的导电物质和内部电极的连接性降低。此外,还存在着如下的问题:被填充到贯通孔的导电物质和内部电极的形成物质彼此不同,从而由于热膨胀系数等的差异而导致被填充到贯通孔内的导电物质和内部电极的连接性降低。
然而,对根据本发明的一实施例的层叠陶瓷电容器100而言,如将在下文中描述,由于在利用导电浆料而形成内部电极121、122的同时贯通孔141、142被导电浆料填充,所以可以防止因在形成贯通孔的工序中产生的异物等而导致被填充到贯通孔141、142内的导电物质和内部电极121、122的连接性降低的问题,从而能够提高层叠陶瓷电容器100的可靠性。此外,由于被填充到贯通孔141、142内的导电物质和内部电极的形成物质彼此相同,所以在制造层叠陶瓷电容器100的工序中,可以防止因热膨胀系数差异等而导致被填充到贯通孔141、142内的导电物质和内部电极121、122的连接性降低的问题,从而能够提高层叠陶瓷电容器100的可靠性。
层叠陶瓷电容器的制造方法
图5是根据本发明的另一实施例的层叠陶瓷电容器的制造方法的流程图,而且图6至图12是按各个步骤来示出根据本发明的另一实施例的层叠陶瓷电容器的制造方法的图。
本发明的另一实施例的层叠陶瓷电容器的制造方法包括如下的步骤:制备多个陶瓷印刷片1115(S10);在陶瓷印刷片1115中形成第一贯通孔1141及第二贯通孔1142(S20);在陶瓷印刷片1115的一面,利用导电浆料而以使导电浆料填充到第一贯通孔1141、第二贯通孔1142的方式形成内部电极1120(S30);以及将形成有内部电极1120的陶瓷印刷片1115层叠(S40)。
之后,可以执行如下的步骤:将陶瓷印刷片1115沿着切割线C进行切割而形成层叠体,并通过浸渍(Dipping)等方法而在层叠体的外侧形成第一外部电极1131及第二外部电极1132。
以下,参照图6至图12而对根据本发明的另一实施例的层叠陶瓷电容器的制造方法的各个步骤进行说明。
首先,如图6所示,制备平板式陶瓷印刷片1115。根据需求,还可以将陶瓷印刷片1115制备多个。在图6中,虚线C表示在将陶瓷印刷片1115层叠之后进行切割而形成层叠体时将被切割的切割线。
陶瓷印刷片1115可以由包含钛酸钡(BaTiO3)材料、铅基复合钙钛矿系材料或者钛酸锶(SrTiO3)系物质等构成的陶瓷粉末,并对此添加有机溶剂、有机粘合剂等。
之后,如图7及图8所示,沿着陶瓷印刷片1115的厚度方向T形成第一贯通孔1141及第二贯通孔1142。形成第一贯通孔1141及第二贯通孔1142的步骤可以利用激光打孔(laserpunching)工艺而执行。
在根据本发明的另一实施例的层叠陶瓷电容器的制造方法中,不是在完成层叠体之后形成贯通孔,而是在对陶瓷印刷片1115形成贯通孔1141、1142之后,如将在下文中描述,在印刷内部电极时对贯通孔1141、1142进行填充,从而改善内部电极与被填充到贯通孔1141、1142内的导电物质的连接性。
在对陶瓷印刷片1115形成贯通孔1141、1142之后,如图9及图10所示,利用导电浆料而形成内部电极1120。导电浆料表示包含导电金属的浆料,而且可以利用这种导电浆料,通过丝网(screen)印刷法、凹版(gravure)印刷法等方法来形成内部电极1120。
第一内部电极1121被布置成覆盖第一贯通孔1141,第二内部电极1122被布置成覆盖第二贯通孔1142。即,第一内部电极1121与第二贯通孔1142相隔地布置,第二内部电极1122与第一贯通孔1141相隔地布置。
在形成内部电极1120的步骤中,导电浆料被填充到第一贯通孔1141及第二贯通孔1142。
之后,将形成有内部电极1120的陶瓷印刷片1115层叠并挤压,并沿着切割线C而切割,从而如图11所示地形成层叠体1110。
在制备层叠体1110之后,在将其以独立的芯片尺寸切割之后执行烧制,从而形成主体。烧制工序例如可以在1100℃至1300℃的N2-H2氛围下执行。在此情况下,在进行烧制步骤之前,还可以包含将层叠体塑化的步骤。
最后,如图12所示,在层叠体1110的长度方向的两个端面形成外部电极1131、1132。外部电极1131、1132可以通过将包含导电金属的物质制造成浆料之后将其涂覆到层叠体1110的方法等而形成,并且,可以将镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或者它们的合金作为导电金属的一例。
本发明并不会受限于上述的实施形态以及所附附图,而是需要根据所附权利要求书记载的范围而被限定。因此,在不脱离记载于权利要求书中记载的本公开的技术思想的范围内,可以被本领域中具有基本知识的技术人员实现多样的形态的置换、变形及变更,而且这也将属于本发明的范围。
Claims (8)
1.一种层叠陶瓷电容器,包括:
层叠体,层叠有包含沿着厚度方向而贯通的第一贯通孔及第二贯通孔的多个介电层;
第一外部电极和第二外部电极,布置于所述层叠体的长度方向的两个端面;
第一内部电极,以覆盖所述第一贯通孔的方式布置于所述介电层的一面;
第二内部电极,以覆盖所述第二贯通孔的方式布置于所述介电层的一面,
在将布置有所述第一内部电极的所述介电层区分为第一介电层,并将布置有所述第二内部电极的介电层区分为第二介电层时,在所述层叠体内,所述第一介电层和所述第二介电层交替层叠,并且,所述层叠体还包括如下的介电层:层叠于所述第一介电层和所述第二介电层的交替层叠体的上部和下部,并且未形成所述第一内部电极、所述第二内部电极、所述第一贯通孔以及所述第二贯通孔,
在所述第一贯通孔及所述第二贯通孔填充有与所述第一内部电极及所述第二内部电极相同的材料,
沿着层叠方向相邻的所述第一内部电极通过所述第一贯通孔而彼此相连,并且沿着层叠方向相邻的所述第二内部电极通过所述第二贯通孔而彼此相连,
其中,所述第一内部电极均包括为了向所述层叠体的外部暴露且与所述第一外部电极接触而延伸的部分,
所述第二内部电极均包括为了向所述层叠体的外部暴露且与所述第二外部电极接触而延伸的部分。
2.如权利要求1所述的层叠陶瓷电容器,其中,
所述第一贯通孔与所述第一外部电极相邻地布置,
并且,所述第二贯通孔与所述第二外部电极相邻地布置。
3.如权利要求2所述的层叠陶瓷电容器,其中,
在所述层叠体中,所述第一介电层及所述第二介电层一共层叠有五层至十层。
4.如权利要求1所述的层叠陶瓷电容器,其中,
在所述第一介电层的一面,所述第二贯通孔布置于所述第一内部电极和所述第二外部电极之间,
在所述第二介电层的一面,所述第一贯通孔布置于所述第二内部电极和所述第一外部电极之间。
5.一种层叠陶瓷电容器的制造方法,包括如下步骤:
制备包括第一陶瓷印刷片和第二陶瓷印刷片的多个陶瓷印刷片;
在所述第一陶瓷印刷片和第二陶瓷印刷片中形成第一贯通孔及第二贯通孔;
在所述第一陶瓷印刷片的一面,利用导电浆料而以使导电浆料填充到第一贯通孔的方式形成第一内部电极;
在所述第二陶瓷印刷片的一面,利用导电浆料而以使导电浆料填充到第二贯通孔的方式形成第二内部电极;
以使所述第一陶瓷印刷片和所述第二陶瓷印刷片交替层叠,且在所述第一陶瓷印刷片和所述第二陶瓷印刷片的交替层叠体的上部和下部分别层叠有未形成所述第一内部电极、所述第二内部电极、所述第一贯通孔以及所述第二贯通孔的陶瓷印刷片的方式层叠所述多个陶瓷印刷片;
切割层叠的所述多个陶瓷印刷片而形成层叠体;以及
在所述层叠体的长度方向上的两个端面形成第一外部电极和第二外部电极,
其中,沿着层叠方向相邻的所述第一内部电极通过所述第一贯通孔而彼此相连,并且沿着层叠方向相邻的所述第二内部电极通过所述第二贯通孔而彼此相连,
所述第一内部电极均包括为了向所述层叠体的外部暴露且与所述第一外部电极接触而延伸的部分,
所述第二内部电极均包括为了向所述层叠体的外部暴露且与所述第二外部电极接触而延伸的部分。
6.如权利要求5所述的层叠陶瓷电容器的制造方法,其中,
形成所述第一贯通孔及所述第二贯通孔的步骤通过激光打孔工艺而执行。
7.如权利要求5所述的层叠陶瓷电容器的制造方法,其中,
所述第一内部电极在所述第一陶瓷印刷片的一面以与所述第二贯通孔相隔的方式布置,
所述第二内部电极在所述第二陶瓷印刷片的一面以与所述第一贯通孔相隔的方式布置。
8.如权利要求5所述的层叠陶瓷电容器的制造方法,其中,
层叠共五层至十层的所述第一陶瓷印刷片和第二陶瓷印刷片。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2016-0084166 | 2016-07-04 | ||
KR1020160084166A KR102505445B1 (ko) | 2016-07-04 | 2016-07-04 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107578921A CN107578921A (zh) | 2018-01-12 |
CN107578921B true CN107578921B (zh) | 2020-12-29 |
Family
ID=61000825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710067797.0A Active CN107578921B (zh) | 2016-07-04 | 2017-02-07 | 层叠陶瓷电容器及层叠陶瓷电容器的制造方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102505445B1 (zh) |
CN (1) | CN107578921B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102126414B1 (ko) * | 2018-10-05 | 2020-06-24 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
CN114665902A (zh) * | 2020-12-22 | 2022-06-24 | 华为技术有限公司 | 基于低温共烧陶瓷的射频器件及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1366686A (zh) * | 2000-04-14 | 2002-08-28 | 松下电器产业株式会社 | 叠层体,电容器,电子零件及其制造方法和制造装置 |
CN1661740A (zh) * | 2004-02-26 | 2005-08-31 | 京瓷株式会社 | 通路导体用导电性糊和用其的陶瓷配线板及其制造方法 |
CN1805087A (zh) * | 2005-01-13 | 2006-07-19 | Tdk株式会社 | 叠层电容器和叠层电容器的等效串联电阻调整方法 |
KR20150017966A (ko) * | 2013-08-08 | 2015-02-23 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100674842B1 (ko) | 2005-03-07 | 2007-01-26 | 삼성전기주식회사 | 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판 |
KR101452130B1 (ko) * | 2013-08-30 | 2014-10-16 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
-
2016
- 2016-07-04 KR KR1020160084166A patent/KR102505445B1/ko active IP Right Grant
-
2017
- 2017-02-07 CN CN201710067797.0A patent/CN107578921B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1366686A (zh) * | 2000-04-14 | 2002-08-28 | 松下电器产业株式会社 | 叠层体,电容器,电子零件及其制造方法和制造装置 |
CN1661740A (zh) * | 2004-02-26 | 2005-08-31 | 京瓷株式会社 | 通路导体用导电性糊和用其的陶瓷配线板及其制造方法 |
CN1805087A (zh) * | 2005-01-13 | 2006-07-19 | Tdk株式会社 | 叠层电容器和叠层电容器的等效串联电阻调整方法 |
KR20150017966A (ko) * | 2013-08-08 | 2015-02-23 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
Also Published As
Publication number | Publication date |
---|---|
CN107578921A (zh) | 2018-01-12 |
KR102505445B1 (ko) | 2023-03-03 |
KR20180004521A (ko) | 2018-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6978163B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
KR101019323B1 (ko) | 다단자형 적층 콘덴서 및 그 제조방법 | |
KR101645399B1 (ko) | 적층 세라믹 콘덴서 | |
US11227723B2 (en) | Multilayer ceramic capacitor | |
KR102380837B1 (ko) | 적층 세라믹 커패시터 및 그의 제조 방법 | |
JP2017152674A (ja) | 積層セラミック電子部品及びその製造方法 | |
KR20130123661A (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
US11682524B2 (en) | Multilayer ceramic capacitor including side margin portion having dielectric composition different than cover portion | |
CN110828165B (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
US11227722B2 (en) | Multilayer ceramic capacitor | |
CN115763071A (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
CN107578921B (zh) | 层叠陶瓷电容器及层叠陶瓷电容器的制造方法 | |
US10763041B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
KR20140046301A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
KR20170078136A (ko) | 적층 전자 부품 및 그 제조 방법 | |
KR20160053682A (ko) | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판 | |
KR102198537B1 (ko) | 커패시터 및 그 제조방법 | |
JP7302859B2 (ja) | キャパシタ部品 | |
KR101771737B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
JP2005108890A (ja) | 積層セラミックコンデンサ | |
KR102537288B1 (ko) | 적층형 커패시터 및 그 제조 방법 | |
KR20170078164A (ko) | 적층 전자 부품 및 그 제조방법 | |
JP2005203623A (ja) | コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路 | |
CN107305812B (zh) | 电容器 | |
JP2020136657A (ja) | 積層型キャパシタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |