KR20130123661A - 적층 세라믹 전자부품 및 그 제조 방법 - Google Patents

적층 세라믹 전자부품 및 그 제조 방법 Download PDF

Info

Publication number
KR20130123661A
KR20130123661A KR1020120046956A KR20120046956A KR20130123661A KR 20130123661 A KR20130123661 A KR 20130123661A KR 1020120046956 A KR1020120046956 A KR 1020120046956A KR 20120046956 A KR20120046956 A KR 20120046956A KR 20130123661 A KR20130123661 A KR 20130123661A
Authority
KR
South Korea
Prior art keywords
ceramic
ceramic body
groove
external electrode
forming
Prior art date
Application number
KR1020120046956A
Other languages
English (en)
Inventor
이경노
박은미
김병균
안철순
최혜영
이영숙
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120046956A priority Critical patent/KR20130123661A/ko
Priority to US13/544,724 priority patent/US20130294010A1/en
Priority to JP2012155373A priority patent/JP2013236045A/ja
Priority to CN2012102418249A priority patent/CN103383894A/zh
Publication of KR20130123661A publication Critical patent/KR20130123661A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 적층 세라믹 전자부품에 관한 것으로, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극; 상기 세라믹 본체의 외주면에 형성되며 상기 제1 및 제2 내부전극과 전기적으로 연결되는 외부전극; 및 상기 외부전극이 형성된 상기 세라믹 본체의 상면 및 하면 중 적어도 하나에 형성된 홈;을 포함할 수 있다.

Description

적층 세라믹 전자부품 및 그 제조 방법{MULTI-LAYER CERAMIC ELECTRONIC PART AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 외부전극과 세라믹 본체 사이의 결합력과 외부전극의 커버리지 (coverage)를 향상시킬 수 있는 적층 세라믹 전자부품에 관한 것이다.
적층 세라믹 전자부품은 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 전자부품은 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 전자부품도 그 크기가 작으면서 용량이 큰 고용량 제품이 요구되고 있다.
이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.
이런 경우 적층 수가 높아짐에 따라 고용량을 구현할 수 있는 장점은 있으나, 커버층의 두께가 얇아지게 된다.
이는 적층 세라믹 전자부품에 있어서 외부전극과 세라믹 본체 사이의 결합력을 떨어뜨리며, 상기 결합력이 우수하지 못할 경우 도금액, 수분 침투를 방지하는 역할을 하지 못하여 신뢰성이 저하될 수 있다.
일본 공개특허공보 2008-277372
본 발명은 외부전극과 세라믹 본체 간의 결합력이 우수한 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시형태는 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극; 상기 세라믹 본체의 외주면에 형성되며 상기 제1 및 제2 내부전극과 전기적으로 연결되는 외부전극; 및 상기 외부전극이 형성된 상기 세라믹 본체의 상면 및 하면 중 적어도 하나에 형성된 홈;을 포함하는 적층 세라믹 전자부품을 제공한다.
상기 홈은 상기 세라믹 본체의 폭 방향과 평행하도록 상기 세라믹 본체의 일면에서 상기 일면과 마주보는 타면까지 연장되어 형성될 수 있다.
상기 세라믹 본체의 두께 방향에서 절단한 폭 - 길이 방향 단면에서의 상기 홈은 원형일 수 있다.
상기 홈은 복수 개일 수 있다.
상기 홈은 상기 세라믹 본체의 최외각에 형성된 내부전극과 소정 간격 이격되어 형성될 수 있다.
본 발명의 다른 실시형태는 유전체를 포함하는 세라믹 그린시트를 마련하는 단계; 상기 세라믹 그린시트 상에 내부전극 패턴을 형성하는 단계; 상기 내부전극이 형성된 그린시트를 적층하고 소결하여 세라믹 적층체를 형성하는 단계; 상기 세라믹 적층체의 상면 및 하면 중 적어도 하나에 홈을 형성하는 단계; 상기 홈이 형성된 세라믹 적층체를 절단하여 세라믹 본체를 형성하는 단계; 및 상기 세라믹 본체의 외주면에 상기 홈을 덮도록 외부전극을 형성하는 단계;를 포함하는 적층 세라믹 전자부품의 제조방법을 제공한다.
상기 홈은 상기 세라믹 본체의 폭 방향과 평행하도록 상기 세라믹 본체의 일면에서 상기 일면과 마주보는 타면까지 연장되어 형성될 수 있다.
상기 세라믹 본체의 두께 방향에서 절단한 폭 - 길이 방향 단면에서의 상기 홈은 원형인 형상을 갖도록 형성될 수 있다.
상기 홈을 형성하는 단계와 상기 세라믹 적층체를 절단하는 단계가 동시에 수행될 수 있다.
상기 홈은 상기 내부전극이 노출되지 않도록 형성될 수 있다.
본 발명에 따르면 외부전극과 세라믹 본체 사이의 결합력이 향상되고, 도금액 및 수분 침투를 효과적으로 방지하여 신뢰성이 우수한 적층 세라믹 전자부품의 구현이 가능하다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 세라믹 본체의 평면도이다.
도 4는 본 발명의 다른 실시형태에 따른 도 1의 A-A' 단면도이다.
도 5는 본 발명의 다른 실시형태에 따른 세라믹 본체의 평면도이다.
도 6은 본 발명의 다른 실시형태에 따른 적층 세라믹 캐패시터의 제조 공정도이다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상 동일한 도면 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 캐패시터를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시형태를 설명하기 위한 도 1의 A-A' 단면도이다.
본 발명의 실시예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체 층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 세라믹 본체 및 외부전극을 포함할 수 있다.
세라믹 본체(110)는 복수의 유전체층이 두께(T) 방향으로 적층되어 형성될 수 있다. 세라믹 본체(110)를 구성하는 복수의 유전체층은 소성된 상태로써, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
여기서, 유전체층은 높은 유전율을 갖는 세라믹 분말로 형성될 수 있으며, 상기 세라믹 분말은 이에 제한되는 것은 아니나, 예를 들면 티탄산바륨(BaTiO3)계 분말 또는 티탄산스트론튬(SrTiO3)계 분말 등을 사용할 수 있다.
상기 유전체 층을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
세라믹 본체(110)의 내부에는 제1 및 제2 내부 전극(131, 132)이 형성될 수 있다. 내부 전극(131, 132)은 유전체층 상에 형성되고 소성에 의하여 하나의 유전체층을 사이에 두고, 유전체층의 적층 방향에 따라 대향 배치될 수 있다.
제1 및 제2 내부 전극(131, 132)은 도전성 금속으로 형성되며, 예를 들면 Ni 또는 Ni 합금으로 이루어진 것을 사용할 수 있다. 상기 Ni 합금으로는 Ni와 함께 Mn, Cr, Co 또는 Al을 함유할 수 있다.
외부전극(121, 122)은 세라믹 본체(110)의 서로 대향하는 양측면에 형성되는 제1 외부전극(121) 및 제2 외부전극(122)을 포함할 수 있다. 도 1에 도시된 바와 같이, 제1 및 제2 외부전극(121)은 세라믹 본체(110)의 양 단의 외주면을 덮도록 형성될 수 있다.
제1 외부전극(121) 및 제2 외부전극(122)은 서로 전기적으로 분리될 수 있다. 제1 외부전극(121)은 세라믹 본체(110)의 일면으로 노출되는 제1 내부전극(131)의 일단과 전기적으로 연결되고, 제2 외부전극(122)은 세라믹 본체(110)의 상기 일면과 길이방향에서 대향하는 다른 면으로 노출되는 제2 내부전극(132)의 일단과 전기적으로 연결될 수 있다. 이로써 외부전극(121, 122)은 외부단자 역할을 할 수 있다.
외부전극(121, 122)은 구리(Cu) 또는 구리 합금(Cu alloy) 등을 이용하여 형성될 수 있다.
도 2에 도시된 바와 같이 세라믹 본체의 상면 및 하면에 있어서 외부전극이 형성된 영역에 홈(125)이 형성될 수 있다.
도 3은 본 발명의 일 실시 형태에 따른 세라믹 본체(110)를 위에서 바라본 평면도이다. 도 3에 도시된 바와 같이 홈(125)은 상기 세라믹 본체(110)의 폭(W) 방향과 평행하도록 상기 세라믹 본체(110)의 일면에서 상기 일면과 마주보는 타면까지 연장되어 형성될 수 있다.
도 4는 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터를 폭(W) 방향에서 절단한 길이(L) - 두께(T) 방향의 단면도이다.
도 5는 본 발명의 다른 실시 형태에 따른 세라믹 본체(110)를 위에서 바라본 평면도이다.
도 4 및 도 5에 따르면, 상기 세라믹 본체의 두께(T) 방향에서 절단한 폭(W) - 길이(L) 방향 단면에서의 홈(125)의 형상이 원형일 수 있다.
상기 홈(125)의 형상은 제한된 것은 아니나, 세라믹 본체(110)의 두께(T)방향에서 중앙부로 갈수록 상기 원형의 지름이 작아지도록 형성될 수 있다.
홈(125)은 세라믹 본체(110)의 최외각에 형성된 내부전극과 소정의 간격을 두고 이격되어 형성될 수 있다. 상기 소정의 간격은 특별히 제한된 것은 아니며, 상기 내부전극이 홈(125)으로 인하여 외부전극에 노출되지 않을 정도면 된다.
세라믹 본체에 형성된 홈으로 인하여 세라믹 본체와 외부전극 사이의 접촉 면적을 넓힐 수 있다. 세라믹 본체와 외부전극 사이의 접촉 면적이 넓어짐에 따라, 세라믹 본체와 외부전극 사이의 결합력을 높일 수 있다.
홈(125)은 복수 개일 수 있으며, 홈(125)의 수가 증가함에 따라 세라믹 본체(110)와 외부전극(121, 122)의 접촉 면적을 넓힐 수 있다.
따라서, 본 발명의 실시예에 따르면, 세라믹 본체와 외부전극의 결합력을 높여 도금액 및 수분의 침투를 방지하여 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
도 6은 본 발명의 다른 실시형태를 설명하기 위한 적층 세라믹 커패시터의 제조 공정도이다.
도 6을 참조하면, 유전체를 포함하는 세라믹 그린시트를 마련하는 단계; 상기 세라믹 그린시트 상에 내부전극 패턴을 형성하는 단계; 상기 내부전극이 형성된 그린시트를 적층하고 소결하여 세라믹 적층체를 형성하는 단계; 상기 세라믹 적층체의 상면 및 하면 중 적어도 하나에 홈을 형성하는 단계; 상기 홈이 형성된 세라믹 적층체를 절단하여 세라믹 본체를 형성하는 단계; 및 상기 세라믹 본체의 외주면에 상기 홈을 덮도록 외부전극을 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 우선 유전체를 포함하는 세라믹 그린시트를 마련할 수 있다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
다음으로, 금속 페이스트를 이용하여 상기 세라믹 그린시트 상에 내부전극 패턴을 형성할 수 있다. 상기 금속 페이스트는 특별히 제한되지 않으며, 상기 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
내부전극 패턴이 형성된 그린시트를 적층하고 소결하여 세라믹 적층체를 형성할 수 있다.
이 후, 상기 세라믹 적층체의 상면 및 하면 중 적어도 하나에 홈을 형성할 수 있다.
상기 홈은 세라믹 본체의 폭 방향과 평행하도록 상기 세라믹 본체의 일면에서 상기 일면과 마주보는 타면까지 연장되어 형성될 수 있다.
상기와 같은 형상으로 홈이 형성되는 경우, 세라믹 적층체를 절단하는 공정과 홈을 형성하는 공정이 동시에 수행될 수 있다.
즉, 세라믹 적층체의 절단면 앞뒤로 내부전극이 노출되지 않는 범위 내에서 절단 자국을 남겨 홈을 형성할 수 있다.
세라믹 적층체를 절단하는 공정과 홈을 형성하는 공정을 동시에 수행할 경우, 공정의 추가 없이 세라믹 본체와 외부전극 사이의 결합력이 높은 적층 세라믹 커패시터를 제조할 수 있다.
상기 홈은 세라믹 본체의 두께 방향에서 절단한 폭 - 길이 방향 단면에서의 형상이 원형이 되도록 형성될 수 있다.
홈의 개수는 복수 개일 수 있으며, 홈의 수가 증가함에 따라 세라믹 본체와 외부전극의 접촉 면적을 넓힐 수 있다.
홈은 내부전극이 외부전극에 노출되지 않도록 유전체층을 사이에 두고 소정 간격 이격되어 형성될 수 있다.
세라믹 적층체에 홈을 형성하고, 세라믹 적층체를 절단하여 세라믹 본체를 형성한 후 상기 세라믹 본체의 외주면에 외부전극을 형성할 수 있다.
상기 외부전극은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
상기 외부전극은 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
외부전극은 홈을 덮도록 형성될 수 있다. 홈으로 인하여 세라믹 본체와 외부전극의 접촉 면적을 넓힐 수 있으며, 이에 따라 세라믹 본체와 외부전극 사이의 결합력을 높일 수 있다.
세라믹 본체에 외부전극을 형성한 후 도금하는 공정을 거쳐 적층 세라믹 커패시터를 제작할 수 있다.
따라서, 본 발명의 실시예의 경우, 세라믹 본체와 외부전극의 결합력을 높여 도금액 및 수분 침투를 방지하는 신뢰성 높은 적층 세라믹 커패시터를 구현할 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
110: 세라믹 본체 121, 122: 외부전극
131, 132: 내부전극 125: 홈

Claims (10)

  1. 유전체층을 포함하는 세라믹 본체;
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극;
    상기 세라믹 본체의 외주면에 형성되며 상기 제1 및 제2 내부전극과 전기적으로 연결되는 외부전극; 및
    상기 외부전극이 형성된 상기 세라믹 본체의 상면 및 하면 중 적어도 하나에 형성된 홈;을 포함하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 홈은 상기 세라믹 본체의 폭 방향과 평행하도록 상기 세라믹 본체의 일면에서 상기 일면과 마주보는 타면까지 연장되어 형성된 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 홈은 상기 세라믹 본체의 두께 방향에서 절단한 폭 - 길이 방향 단면에서의 형상이 원형인 적층 세라믹 전자부품.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 홈은 복수 개인 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 홈은 상기 세라믹 본체의 최외각에 형성된 내부전극과 소정 간격 이격되어 형성된 적층 세라믹 전자부품.
  6. 유전체를 포함하는 세라믹 그린시트를 마련하는 단계;
    상기 세라믹 그린시트 상에 내부전극 패턴을 형성하는 단계;
    상기 내부전극이 형성된 그린시트를 적층하고 소결하여 세라믹 적층체를 형성하는 단계;
    상기 세라믹 적층체의 상면 및 하면 중 적어도 하나에 홈을 형성하는 단계;
    상기 홈이 형성된 세라믹 적층체를 절단하여 세라믹 본체를 형성하는 단계; 및
    상기 세라믹 본체의 외주면에 상기 홈을 덮도록 외부전극을 형성하는 단계;를 포함하는 적층 세라믹 전자부품의 제조방법.
  7. 제6항에 있어서,
    상기 홈은 상기 세라믹 본체의 폭 방향과 평행하도록 상기 세라믹 본체의 일면에서 상기 일면과 마주보는 타면까지 연장되어 형성되는 적층 세라믹 전자부품 제조방법.
  8. 제6항에 있어서,
    상기 세라믹 본체의 두께 방향에서 절단한 폭 - 길이 방향 단면에서의 상기 홈은 원형인 형상을 갖도록 형성되는 적층 세라믹 전자부품 제조방법.
  9. 제7항에 있어서,
    상기 홈을 형성하는 단계와 상기 세라믹 적층체를 절단하는 단계가 동시에 수행되는 적층 세라믹 전자부품 제조방법.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 홈은 상기 내부전극이 노출되지 않도록 형성되는 적층 세라믹 전자부품 제조방법.
KR1020120046956A 2012-05-03 2012-05-03 적층 세라믹 전자부품 및 그 제조 방법 KR20130123661A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120046956A KR20130123661A (ko) 2012-05-03 2012-05-03 적층 세라믹 전자부품 및 그 제조 방법
US13/544,724 US20130294010A1 (en) 2012-05-03 2012-07-09 Multilayer ceramic electronic component and method of manufacturing the same
JP2012155373A JP2013236045A (ja) 2012-05-03 2012-07-11 積層セラミック電子部品及びその製造方法
CN2012102418249A CN103383894A (zh) 2012-05-03 2012-07-12 多层陶瓷电子元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120046956A KR20130123661A (ko) 2012-05-03 2012-05-03 적층 세라믹 전자부품 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130123661A true KR20130123661A (ko) 2013-11-13

Family

ID=49491659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120046956A KR20130123661A (ko) 2012-05-03 2012-05-03 적층 세라믹 전자부품 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20130294010A1 (ko)
JP (1) JP2013236045A (ko)
KR (1) KR20130123661A (ko)
CN (1) CN103383894A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141402B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2015046494A (ja) * 2013-08-28 2015-03-12 京セラ株式会社 チップ型電子部品
CN105206424A (zh) * 2015-08-31 2015-12-30 苏州斯尔特微电子有限公司 一种新型层叠陶瓷电容器
CN105140031A (zh) * 2015-08-31 2015-12-09 苏州斯尔特微电子有限公司 一种小型化层叠陶瓷电容器
JP2018110185A (ja) * 2017-01-04 2018-07-12 株式会社村田製作所 積層セラミックコンデンサの製造方法、セラミック積層体及び積層セラミックコンデンサ
JP7043743B2 (ja) * 2017-05-29 2022-03-30 Tdk株式会社 積層電子部品
CN107690247B (zh) * 2017-08-31 2023-09-15 广东风华高新科技股份有限公司 一种陶瓷电子部件及其制备方法
KR102240705B1 (ko) 2018-10-11 2021-04-15 삼성전기주식회사 전자 부품
JP2022125514A (ja) * 2021-02-17 2022-08-29 太陽誘電株式会社 セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2022128810A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
JP7400758B2 (ja) * 2021-03-16 2023-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP2022183977A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品
JP2022183972A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品
WO2022264969A1 (ja) * 2021-06-15 2022-12-22 株式会社村田製作所 電子部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2452169A1 (fr) * 1979-03-23 1980-10-17 Europ Composants Electron Condensateur ceramique de puissance
JPS6096813U (ja) * 1983-12-09 1985-07-02 関西日本電気株式会社 積層セラミツクコンデンサ
JPH04278507A (ja) * 1991-03-06 1992-10-05 Taiyo Yuden Co Ltd 電子部品及びその製造方法
JP2001044066A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 積層型電子部品およびその製法
JP2005197530A (ja) * 2004-01-08 2005-07-21 Murata Mfg Co Ltd 積層セラミック電子部品
JP5029672B2 (ja) * 2009-10-29 2012-09-19 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに集合部品
KR101141441B1 (ko) * 2010-08-31 2012-05-04 삼성전기주식회사 적층 세라믹 전자부품용 세라믹 페이스트의 제조방법 및 이를 포함하는 적층 세라믹 전자부품의 제조방법

Also Published As

Publication number Publication date
CN103383894A (zh) 2013-11-06
US20130294010A1 (en) 2013-11-07
JP2013236045A (ja) 2013-11-21

Similar Documents

Publication Publication Date Title
JP7315138B2 (ja) 積層セラミックキャパシタ
KR20130123661A (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101462754B1 (ko) 적층 세라믹 커패시터 및 그 제조방법.
KR102437801B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
US20130250480A1 (en) Multi-layer ceramic electronic component and method of manufacturing the same
JP2017098524A (ja) 積層セラミック電子部品及びその製造方法
JP2014003328A (ja) 積層セラミックコンデンサ及びその製造方法
KR20140118213A (ko) 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
KR102076153B1 (ko) 적층형 커패시터
KR102061509B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US11145464B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20140080291A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US10763041B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20140120110A (ko) 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
KR20150096909A (ko) 적층 세라믹 전자부품 및 그 제조방법
KR102505445B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
JPWO2017204338A1 (ja) 積層型コンデンサ
KR101872531B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101771737B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101630077B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20190121197A (ko) 적층 세라믹 전자부품
KR20150134899A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140003139A (ko) 적층 세라믹 전자부품 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid