JP2022125514A - セラミック電子部品、回路基板およびセラミック電子部品の製造方法 - Google Patents

セラミック電子部品、回路基板およびセラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2022125514A
JP2022125514A JP2021023130A JP2021023130A JP2022125514A JP 2022125514 A JP2022125514 A JP 2022125514A JP 2021023130 A JP2021023130 A JP 2021023130A JP 2021023130 A JP2021023130 A JP 2021023130A JP 2022125514 A JP2022125514 A JP 2022125514A
Authority
JP
Japan
Prior art keywords
layer
electronic component
ceramic electronic
plating layer
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021023130A
Other languages
English (en)
Inventor
良介 星野
Ryosuke Hoshino
智司 小林
Tomoji Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2021023130A priority Critical patent/JP2022125514A/ja
Priority to US17/591,389 priority patent/US11776756B2/en
Priority to KR1020220017501A priority patent/KR20220117822A/ko
Priority to CN202210138014.4A priority patent/CN114944282A/zh
Publication of JP2022125514A publication Critical patent/JP2022125514A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64Burning or sintering processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】外部電極を介して素体にかかる応力を低減する。【解決手段】一態様に係るセラミック電子部品によれば、誘電体と、内部電極とを有する素体と、前記内部電極と接続し、前記素体の第1面側に端部が位置するように前記素体上に形成された下地層と、前記下地層上に形成され、前記第1面の法線方向において前記下地層の端部の位置と異なる位置に端部が形成されためっき層を有する一対の外部電極とを備える。【選択図】 図1

Description

本発明は、セラミック電子部品、回路基板およびセラミック電子部品の製造方法に関する。
積層セラミックコンデンサは、複数の内部電極が配置されたセラミック素体と、当該素体の表面に形成され内部電極に接続された外部電極を備える。そして、はんだなどによって外部電極が実装基板に接合されることで、積層セラミックコンデンサが実装基板上に実装される。
特許文献1には、端子電極が、第1電極層と、導電性樹脂よりなる第2電極層との積層構造を有し、第2電極層の被り部の先端が、第1電極層の被り部の先端よりも相手方端子電極に向かって50μm以上延ばされている技術が開示されている。
特許文献2には、セラミック素体の外部電極の回り込み先端部に対応する部分にクラックが発生しにくくするために、セラミック素体の側面に回り込んだセラミック素体の表面の間に樹脂層を存在させる技術が開示されている。
特開2000-182879号公報 特開2016-9836号公報 特開2017-152623号公報 特開平10-289837号公報
しかしながら、特許文献1に開示の技術では、Niめっき層とはんだめっき層の2層構造の第3電極層が第2電極層上に形成され、第1電極層の先端部と第3電極層の先端部が同一平面上に位置する。このため、第1電極層にかかる応力と第3電極層にかかる応力とがセラミック素体の同一点に集中しやすくなり、セラミック素体にクラックが発生しやすくなる恐れがあった。
特許文献2に開示の技術では、外部電極の回り込み部の先端領域と、セラミック素体の表面の間に樹脂層を存在させるために、外部電極の回り込み部の先端領域と、セラミック素体の表面の間に間隙を形成する必要があった。
また。特許文献3のように。外部電極をコンデンサ本体の第1面と第5面、第2面と第5面にそれぞれ連続して形成する構造が知られている。さらに、特許文献4のように。基板の1つの端面だけに外部電極を形成する構造が知られている。
そこで、本発明は、外部電極を介して素体にかかる応力を低減することが可能なセラミック電子部品、回路基板およびセラミック電子部品の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係るセラミック電子部品によれば、誘電体と、内部電極とを有する素体と、前記内部電極と接続し、前記素体の第1面側に端部が位置するように前記素体上に形成された下地層と、前記下地層上に形成され、前記第1面の法線方向において前記下地層の端部の位置と異なる位置に端部が形成されためっき層を有する一対の外部電極とを備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記素体の第1面側において、前記素体は、前記下地層の端部が位置する面と前記めっき層の端部が位置する面との間に段差または傾斜面を備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記内部電極は、前記素体の対向する一対の側面に引き出され、前記外部電極は、前記一対の側面と前記一対の側面に隣接する4つの周面にそれぞれ連続して形成される。
また、本発明の一態様に係るセラミック電子部品によれば、前記内部電極は、前記素体の対向する一対の側面に引き出され、前記外部電極は、前記一対の側面と前記一対の側面に隣接する1つの面にそれぞれ連続して形成される。
また、本発明の一態様に係るセラミック電子部品によれば、前記内部電極は、前記素体の1つの面だけに引き出され、前記一対の外部電極は、前記1つの面に離間して形成される。
また、本発明の一態様に係るセラミック電子部品によれば、前記下地層で覆われた位置における前記素体の前記第1面の法線方向の厚みは、前記下地層から露出された位置における前記素体の前記第1面の法線方向の厚みより厚い。
また、本発明の一態様に係るセラミック電子部品によれば、前記下地層の端部が位置する面と前記めっき層の端部が位置する面との高さの差は、0.5μm以上2.0μm以下である。
また、本発明の一態様に係るセラミック電子部品によれば、前記めっき層は、前記下地層上に積層された第1めっき層と、前記第1めっき層上に積層された第2めっき層とを備え、前記第1めっき層の端部および前記第2めっき層の端部は、前記下地層の端部に対し前記第1面の法線方向の位置が異なる。
また、本発明の一態様に係るセラミック電子部品によれば、前記めっき層は、前記下地層上に積層された第1めっき層と、前記第1めっき層上に積層された第2めっき層とを備え、前記第1めっき層の先端部が前記素体に接触するときの前記下地層の端部から前記素体までの前記第1めっき層の回り込み角度は、180°以上270°以下である。
また、本発明の一態様に係るセラミック電子部品によれば、前記めっき層は、前記第2めっき層上に積層された第3めっき層をさらに備え、前記第1めっき層の端部、前記第2めっき層の端部および前記第3めっき層の端部は、前記下地層の端部に対し前記第1面の法線方向の位置が異なる。
また、本発明の一態様に係るセラミック電子部品によれば、前記めっき層は、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金である。
また、本発明の一態様に係るセラミック電子部品によれば、前記外部電極および前記内部電極は、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金である。
また、本発明の一態様に係るセラミック電子部品によれば、前記誘電体の主成分は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンのうち少なくとも1つから選択される。
また、本発明の一態様に係るセラミック電子部品によれば、前記下地層は、Niを主成分とする。
また、本発明の一態様に係るセラミック電子部品によれば、前記下地層は、前記誘電体を主成分として含む共材を備える。
また、本発明の一態様に係るセラミック電子部品によれば、外形サイズが0201から4532のうちのいずれか1つから選択される。
また、本発明の一態様に係るセラミック電子部品によれば、前記内部電極は、第1内部電極層と、前記誘電体を含む誘電体層を介して前記第1内部電極層上に積層された第2内部電極層とを備え、前記外部電極は、前記第1内部電極層に接続する第1外部電極と、前記第1外部電極と分離して設けられ、前記第2内部電極層に接続する第2外部電極とを備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記素体は、前記誘電体を含み前記第1内部電極層および前記第2内部電極層を積層方向に覆うカバー層と、前記誘電体を含み前記第1内部電極層および前記第2内部電極層を幅方向に覆うサイドマージン部と、前記カバー層および前記サイドマージン部に形成された段差または傾斜面とを備える。
また、本発明の一態様に係る回路基板によれば、上述したいずれかのセラミック電子部品が実装された回路基板であって、前記セラミック電子部品は、前記導電体に付着されたはんだ層を介して接続される。
また、本発明の一態様に係るセラミック電子部品の製造方法によれば、誘電体と内部電極が設けられ、前記内部電極が側面に引き出された素体を形成する工程と、前記素体の側面および前記側面に対して垂直な4つの面の一部に外部電極の下地材料を塗布する工程と、前記下地材料を焼成し、前記外部電極の下地層を形成する工程と、前記下地層からの露出面を介して前記素体をエッチングし、前記素体に段差または傾斜面を形成する工程と、前記段差または前記傾斜面が覆われた状態で前記素体のエッチング面に端部が接触するように前記下地層上にめっき層を積層する工程とを備える。
本発明の一つの態様によれば、外部電極を介して素体にかかる応力を低減することができる。
第1実施形態に係る積層セラミックコンデンサの構成を示す斜視図である。 図1の積層セラミックコンデンサを長さ方向に切断した断面図である。 図2の外部電極の段差があるときの応力負荷点を示す断面図である。 図2の外部電極の段差がないときの応力負荷点を示す断面図である。 図2の外部電極の段差があるときのめっき層の先端部の回り込み角度を示す断面図である。 図2の外部電極の段差がないときのめっき層の先端部の回り込み角度を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示すフローチャートである。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの構成を示す断面図である。 第3実施形態に係る積層セラミックコンデンサの構成を長さ方向の位置で切断して示す斜視図である。 第4実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。 第5実施形態に係るセラミック電子部品の構成を示す斜視図である。
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件(使用条件、使用環境等)によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。
(第1実施形態)
図1は、第1実施形態に係る積層セラミックコンデンサの構成を示す斜視図、図2は、図1の積層セラミックコンデンサを長さ方向に切断した断面図である。
図1および図2において、積層セラミックコンデンサ1は、素体2および外部電極6A、6Bを備える。素体2は、積層体2A、下カバー層5Aおよび上カバー層5Bを備える。積層体2Aは、内部電極層3A、3Bおよび誘電体層4を備える。
積層体2Aの下層には下カバー層5Aが設けられ、積層体2Aの上層には上カバー層5Bが設けられている。内部電極層3A、3Bは、誘電体層4を介して交互に積層されている。なお、図1および図2では、内部電極層3A、3Bが合計で11層分だけ積層された例を示したが、内部電極層3A、3Bの積層数は、特に限定されない。このとき、素体2および積層体2Aの形状は、略直方体形状とすることができる。
なお、以下の説明では、素体2の側面が互いに対向する方向を長さ方向DL、素体2の前後面が互いに対向する方向を幅方向DW、素体2の上下面が互いに対向する方向を高さ方向DHと言うことがある。このとき、素体2の下面は、積層セラミックコンデンサ1が実装される回路基板の実装面と対向する位置に配置することができる。素体2は、素体2の稜線に沿って面取りされていてもよい。このとき、素体2は、その角部が面取された曲面Rを備える。
図1および図2に示すように、外部電極6A、6Bは、長さ方向DLに互いに分離された状態で互いに対向するように素体2に形成される。ここで、各外部電極6A、6Bは、素体2の下面側から側面を介して素体2の上面側に連続的に形成される。また、各外部電極6A、6Bは、素体2の下面および側面の双方に垂直な互いに対向する前面および後面にも形成されてもよい。
長さ方向DLにおいて、内部電極層3A、3Bは、積層体2A内で異なる位置に交互に配置されている。このとき、内部電極層3Aは、内部電極層3Bに対して素体2の長さ方向DLの一方の側面側に配置し、内部電極層3Bは、内部電極層3Aに対して素体2の他方の側面側に配置することができる。そして、内部電極層3Aの端部は、素体2の長さ方向DLの一方の側面側で誘電体層4の端部に引き出され、外部電極6Aに接続される。内部電極層3Bの端部は、素体2の長さ方向DLの他方の側面側で誘電体層4の端部に引き出され、外部電極6Bに接続される。
一方、素体2の幅方向DWにおいて、内部電極層3A、3Bの端部は、誘電体層4にて覆われている。幅方向DWでは、内部電極層3A、3Bの端部の位置は揃っていてもよい。このとき、素体2は、幅方向DWにおいて内部電極層3A、3Bを被覆するサイドマージン部10を備えることができる。
なお、内部電極層3A、3Bおよび誘電体層4の高さ方向DHの厚みはそれぞれ、0.05μm~25μmの範囲内とすることができ、例えば、0.3μmである。内部電極層3A、3Bの材料は、例えば、Cu(銅)、Fe(鉄)、Zn(亜鉛)、Al(アルミニウム)、Sn(スズ)、Ni(ニッケル)、Ti(チタン)、Ag(銀)、Au(金)、Pt(白金)、Pd(パラジウム)、Ta(タンタル)およびW(タングステン)などの金属から選択することができ、これらの金属を含む合金であってもよい。
誘電体層4の材料は、例えば、ペロブスカイト構造を有するセラミック材料を主成分とすることができる。なお、主成分は、50at%以上の割合で含まれていればよい。誘電体層4のセラミック材料は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンなどから選択することができる。
下カバー層5Aおよび上カバー層5Bの材料は、例えば、セラミック材料を主成分とすることができる。このとき、下カバー層5Aおよび上カバー層5Bのセラミック材料の主成分は、誘電体層4のセラミック材料の主成分と同一であってもよい。下カバー層5Aおよび上カバー層5Bの厚みはそれぞれ、5μm以上30μm以下であるのが好ましい。
各外部電極6A、6Bは、素体2上に形成された下地層7と、下地層7上に積層されためっき層9を備える。下地層7は、長さ方向DLに互いに分離された状態で互いに対向するように素体2の一対の側面に形成され、それぞれ内部電極層3A、3Bに接続される。このとき、下地層7は、素体2の側面とその側面に隣接する4つの周面に連続して形成される。すなわち、下地層7は、下面側から側面を介して上面側に連続的に形成され、さらに側面側から前面側および後面側に連続的に形成されてもよい。
下地層7の導電性材料として用いられる金属は、例えば、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金を主成分とすることができる。下地層7は、共材を含んでもよい。共材は、下地層7中に島状に混在することで素体2と下地層7との間の熱膨張率の差を低減し、下地層7にかかる応力を緩和することができる。共材は、例えば、誘電体層4の主成分であるセラミック成分である。下地層7は、ガラス成分を含んでいてもよい。ガラス成分は、下地層7に混在することで下地層7を緻密化することができる。このガラス成分は、例えば、Ba(バリウム)、Sr(ストロンチウム)、Ca(カルシウム)、Zn、Al、Si(ケイ素)またはB(ホウ素)などの酸化物である。
ここで、下地層7は、金属焼結体で構成するのが好ましい。これにより、素体2と下地層7との密着性を確保しつつ、下地層7の厚膜化を図ることが可能となり、各外部電極6A、6Bの強度を確保しつつ、内部電極層3A、3Bとの導通性を確保することができる。
めっき層9は、下地層7を覆うように外部電極6A、6Bごとに連続的に形成される。めっき層9は、下地層7を介して内部電極層3A、3Bと導通する。また、めっき層9は、はんだを介して実装基板の端子と導通する。
めっき層9の材料は、例えば、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金である。めっき層9は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。めっき層9は、例えば、下地層7上に形成されたCuめっき層9Aと、Cuめっき層9A上に形成されたNiめっき層9Bと、Niめっき層9B上に形成されたSnめっき層9Cの3層構造とすることができる。Cuめっき層9Aは、下地層7へのめっき層9の密着性を向上させることができる。Niめっき層9Bは、はんだ付け時の各外部電極6A、6Bの耐熱性を向上させることができる。Snめっき層9Cは、めっき層9に対するはんだの濡れ性を向上させることができる。
ここで、図2および図3Aに示すように、下地層7の端部EUとめっき層9の端部EMが素体2の第1面側に位置する場合、下地層7の端部EUとめっき層9の端部EMとで素体2の第1面の法線方向において、その位置が異なる。なお、ここで言う下地層7の端部とめっき層9の端部とは、それぞれの層が素体の表面上で途切れる終端部のことを言う。素体2の第1面は、素体2の上面であってもよいし、素体2の下面であってもよいし、素体2の前面であってもよいし、素体2の後面であってもよいし、これらの複数の面であってもよい。例えば、素体2の第1面が素体2の上面または下面である場合、下地層7の端部EUの高さ方向DHの位置とめっき層9の端部EMの高さ方向DHの位置が異なる。また、素体2の第1面が素体2の前面または後面である場合、下地層7の端部EUの幅方向DWの位置とめっき層9の端部EMの幅方向DWの位置が異なる。また、めっき層9は複数の層で構成されていてもよい。図3Aのように下地層7上に順に形成されたCuめっき層9Aの端部EA、Niめっき層9Bの端部EBおよびSnめっき層9Cの端部ECは、下地層7の端部EUと素体2の第1面の法線方向の位置が異なる。各めっき層9の端部および下地層7の端部EUは素体2上にあり、各めっき層9の端部のほうが、前記法線方向に素体2の中央側にある。
ここで、下地層7の端部EUとめっき層9の端部EMとで素体2の第1面の法線方向の位置を異ならせることにより、下地層7からの応力負荷点と、めっき層9からの応力負荷点が素体2の同一平面上に位置しないようにすることができる。なお、応力負荷点は、下地層7またはめっき層9を介して素体2にかかる応力が最大になる位置であり、クラックの発生起点となりやすい。このため、外部電極6A、6Bを介して素体2にかかる応力を分散させることができ、素体2に発生するクラックを抑制することができる。
図3Aのように、下地層7の端部EUとめっき層9の端部EMとで素体2の第1面の法線方向の位置を異ならせるために、素体2の第1面側に段差8を設けることができる。このとき、段差8は、下地層7の端部EUとめっき層9の端部EMの間に設けられ、素体2の第1面を上段面M1と下段面M2に分離することができる。そして、下地層7の端部EUを上段面M1上に配置し、めっき層9の端部EMを下段面M2上に配置することができる。段差8の代わりに傾斜面を素体2の第1面側に設けるようにしてもよい。段差8の高さHは、0.5μm以上2.0μm以下であるのが好ましい。ここで、段差8の高さHを0.5μm以上とすることにより、外部電極6A、6Bを介して素体2にかかる応力を効果的に分散させることができる。段差8の高さHを2.0μm以下とすることにより、外部電極6A、6B間の素体2の厚みの低減を抑制することができ、積層セラミックコンデンサ1の抗折強度の低下を抑制することができる。
段差8は、図1のように、各外部電極6A、6Bの下地層7の端部に沿って素体2を周回するように形成してもよい。この場合、外部電極6A、6Bごとに、素体2の上面、下面、前面および後面の4つの面に段差8を形成することができる。すなわち、下カバー層5A、上カバー層5Bおよびサイドマージン部10に段差8を形成することができる。このとき、下地層7で覆われた位置における素体2の厚みは、下地層7から露出された位置における素体2の厚みより厚くすることができる。ここで言う素体2の厚みは、図1の素体の高さ方向DHの長さであり、段差8からそれぞれ20μm以内の位置で測定する。下地層7で覆われた位置における素体2の幅は、下地層7から露出された位置における素体2の幅より広くすることができる。ここで言う素体2の幅は、図1の素体の幅方向DWの長さであり、段差8からそれぞれ20μm以内の位置で測定する。このとき、段差8が形成された素体2から内部電極層3A、3Bが露出しないように、下カバー層5Aの厚み、上カバー層5Bの厚みおよびサイドマージン部10の幅を設定することができる。
積層セラミックコンデンサ1のサイズは特に限定されないが、例えば設計値として、長さ0.25mm、幅0.125mm、高さ0.125mm(0201サイズ)であり、または長さ0.4mm、幅0.2mm、高さ0.2mm(0402サイズ)、または長さ0.6mm、幅0.3mm、高さ0.3mm(0603サイズ)であり、または長さ1.0mm、幅0.5mm、高さ0.5mm(1005サイズ)であり、または長さ3.2mm、幅1.6mm、高さ1.6mm(3216サイズ)であり、または長さ4.5mm、幅3.2mm、高さ2.5mm(4532サイズ)、または長さ5.7mm、幅5.0mm、高さ2.3mm(5750サイズ)のサイズのうちのいずれか1つから選択することができる。好ましくは0201サイズから4532サイズの範囲のうちのいずれか1つから選択することができる。
図3Aは、図2の外部電極の段差があるときの応力負荷点を示す断面図、図3Bは、図2の外部電極の段差がないときの応力負荷点を示す断面図である。なお、図3Aでは、図2の領域R1を拡大して示した。
図3Aにおいて、下地層7の端部の位置で素体2に段差8がある場合、下地層7の端部EUは上段面M1上に位置し、めっき層9の端部EMは下段面M2上に位置する。このため、下地層7からの応力負荷点P1と、めっき層9からの応力負荷点P2が素体2の同一平面上に位置しないようにすることができる。この結果、下地層7を介して素体2にかかる応力とめっき層9を介して素体2にかかる応力とを分散させることができ、素体2に発生するクラックを抑制することができる。
一方、図3Bにおいて、段差8がない素体2´上に下地層7´が形成され、下地層7´上にめっき層9´が積層されているものとする。めっき層9´は、例えば、Cuめっき層9A´、Niめっき層9B´およびSnめっき層9C´の3層構造とすることができる。この場合、下地層7´の端部EU´およびめっき層9´の端部EM´は、素体2´の同一面M3上に位置する。このため、下地層7´からの応力負荷点P3と、めっき層9´からの応力負荷点P3が素体2´の同一面M3に位置する。この結果、下地層7´を介して素体2´にかかる応力とめっき層9´を介して素体2´にかかる応力とが集中し、クラックが素体2´に発生しやすくなる。
図4Aは、図2の外部電極の段差があるときのめっき層の先端部の回り込み角度を示す断面図、図4Bは、図2の外部電極の段差がないときのめっき層の先端部の回り込み角度を示す断面図である。なお、図4Aは、図3Aと同一の領域を示し、図4Bは、図3Bと同一の領域を示す。
図4Aにおいて、下地層7の端部の位置で素体2に段差8がある場合、段差8はCuめっき層9Aで覆われ、Cuめっき層9Aは段差8の位置に回り込む。なお、下地層7の端部は、鋭角状になっていてもよい。このため、Cuめっき層9Aの端部が素体2に接触するときの下地層2の端部EUから素体2までのCuめっき層9Aの回り込み角度θ1は、180°以上270°以下となる。
一方、図4Bにおいて、下地層7´の端部の位置で素体2´に段差8がない場合、下地層7の先端とCuめっき層9Aの先端は同一平面上に位置する。このため、Cuめっき層9A´の端部が素体2´に接触するときの下地層2´の端部EU´から素体2´までのCuめっき層9A´の回り込み角度θ2は、180°以下となる。
図5は、第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示すフローチャート、図6Aから図6Jは、第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。なお、図6Cから図6Jでは、誘電体層4を介して内部電極層3A、3Bが交互に3層分だけ積層される場合を例にとった。
図5のS1において、分散剤および成形助剤としての有機バインダおよび有機溶剤を誘電体材料粉末に加え、粉砕・混合して泥状のスラリを生成する。誘電体材料粉末は、例えば、セラミック粉末を含む。誘電体材料粉末は、添加物を含んでいてもよい。添加物は、例えば、Mg、Mn、V、Cr、Y、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Co、Ni、Li、B、Na、KまたはSiの酸化物もしくはガラスである。有機バインダは、例えば、ポリビニルブチラール樹脂またはポリビニルアセタール樹脂である。有機溶剤、例えば、エタノールまたはトルエンである。
次に、図5のS2および図6Aに示すように、セラミック粉末を含むスラリをキャリアフィルム上にシート状に塗布して乾燥させたグリーンシート24を作製する。キャリアフィルムは、例えば、PET(ポリエチレンテレフタレート)フィルムである。スラリの塗布には、ドクターブレード法、ダイコータ法またはグラビアコータ法などを用いることができる。
次に、図5のS3および図6Bに示すように、複数枚のグリーンシートのうち内部電極層3A、3Bを形成する層のグリーンシート24に内部電極用導電ペーストを所定のパターンとなるように塗布し、内部電極パターン23を形成する。このとき、1枚のグリーンシート24には、グリーンシート24の長手方向に分離された複数の内部電極パターン23を形成することができる。内部電極用導電ペーストは、内部電極層3A、3Bの材料として用いられる金属の粉末を含む。例えば、内部電極層3A、3Bの材料として用いられる金属がNiの場合、内部電極用導電ペーストは、Niの粉末を含む。また、内部電極用導電ペーストは、バインダと、溶剤と、必要に応じて助剤とを含む。内部電極用導電ペーストは、共材として、誘電体層4の主成分であるセラミック材料を含んでいてもよい。内部電極用導電ペーストの塗布には、スクリーン印刷法、インクジェット印刷法またはグラビア印刷法などを用いることができる。
次に、図5のS4および図6Cに示すように、内部電極パターン23が形成されたグリーンシート24と、内部電極パターン23が形成されていない外層用のグリーンシート25A、25Bを所定の順序で複数枚数だけ積み重ねた積層ブロックを作製する。外層用のグリーンシート25A、25Bの厚みは、内部電極パターン23が形成されたグリーンシート24の厚みより大きい。このとき、積層方向に隣接するグリーンシート24の内部電極パターン23A、23Bが、グリーンシート24の長手方向に交互にずらされるように積み重ねる。また、内部電極パターン23Aのみが積層方向に積み重ねられる部分と、内部電極パターン23A、23Bが積層方向に交互に積み重ねられる部分と、内部電極パターン23Bのみが積層方向に積み重ねられる部分とができるようにする。
次に、図5のS5および図6Dに示すように、図5のS4の成型工程で得られた積層ブロックをプレスし、グリーンシート24、25A、25Bを圧着する。積層ブロックをプレスする方法として、例えば、積層ブロックを樹脂フィルムで挟み、静水圧プレスする方法などを用いることができる。
次に、図5のS6および図6Eに示すように、プレスされた積層ブロックを切断し、直方体形状の素体に個片化する。積層ブロックの切断は、内部電極パターン23Aのみが積層方向に積み重ねられる部分と、内部電極パターン23Bのみが積層方向に積み重ねられる部分で行う。積層ブロックの切断には、例えば、ブレードダイシングなどの方法を用いることができる。
このとき、図6Fに示すように、個片化された素体2´には、誘電体層4を介して交互に積層された内部電極層3A、3Bが形成されるとともに、最下層および最上層にカバー層5A、5Bが形成される。内部電極層3Aは、素体2´の一方の側面で誘電体層4の表面から引き出され、内部電極層3Bは、素体2´の他方の側面で誘電体層4の表面から引き出される。なお、図6Fでは、図6Eの個片化された1つの素体を長さ方向に拡大して示した。
次に、図5のS7および図6Gに示すように、素体2´の面取りを行うことにより、素体2´の角部に曲面Rが設けられた素体2を形成する。素体2´の面取りは、例えば、バレル研磨を用いることができる。
次に、図5のS8に示すように、図5のS7で面取りされた素体2に含まれるバインダを除去する。バインダの除去では、例えば、約350℃のN2雰囲気中で素体2を加熱する。
次に、図5のS9に示すように、図5のS8でバインダが除去された素体2の両側面と、各側面の周面の4つの面(上面、下面、前面および後面)に下地層用導電ペーストを塗布して乾燥させる。下地層用導電ペーストの塗布には、例えば、ディッピング法を用いることができる。下地層用導電ペーストは、下地層7の導電性材料として用いられる金属の粉末またはフィラーを含む。例えば、下地層7の導電性材料として用いられる金属がNiの場合、下地層用導電ペーストは、Niの粉末またはフィラーを含む。また、下地層用導電ペーストは、共材として、例えば、誘電体層4の主成分であるセラミック成分を含む。例えば、下地層用導電ペーストには、共材として、チタン酸バリウムを主成分とする酸化物セラミックの粒子(例えば、D50粒子径で0.8μm~4μm)が混入される。また、下地層用導電ペーストは、バインダと、溶剤とを含む。
次に、図5のS10および図6Hに示すように、図5のS9で下地層用導電ペーストが塗布された素体2を焼成し、内部電極層3A、3Bと誘電体層4を一体化するとともに、素体2に一体化された下地層7を形成する。素体2および下地層用導電ペーストの焼成は、例えば、焼成炉にて1000~1400℃で10分~2時間だけ行う。内部電極層3A、3BにNiまたはCuなどの卑金属を使用している場合は、内部電極層3A、3Bの酸化を防止するため、焼成炉内を還元雰囲気にして焼成することができる。なお、下地層7の形成では、N2ガス雰囲気中で600℃~1000℃の温度で再酸化処理を行ってもよい。
次に、図5のS11および図6Iに示すように、下地層7からの露出面を介して素体2をエッチングすることにより、下地層7の端部に沿って素体2に段差8を形成する。このとき、素体2の下面、上面、前面および後面にエッチング面EMが形成され、段差8は、外部電極6A、6Bごとに素体2を周回する。
素体2のエッチングは、ウェットエッチングであってもよいし、ドライエッチングであってもよい。素体2のエッチングでは、フッ酸系のエッチング液またはエッチングガスを用いることができる。エッチング時間、エッチング温度、エッチング速度、下地層7が形成された素体2の投入量またはエッチング液の攪拌速度を調整することにより、素体2のエッチング量を調整することができる。
次に、図5のS12および図6Jに示すように、Cuめっき層9A、Niめっき層9BおよびSnめっき層9Cを下地層7上に順次形成する。このとき、Cuめっき層9A、Niめっき層9BおよびSnめっき層9Cの端部は素体2のエッチング面EMに接触する。ここで、下地層7が形成された素体2を、めっき液とともにバレルに収容し、バレルを回転させつつ通電することにより、めっき層9を形成することができる。
ここで、素体2に段差8を形成するためのエッチング工程において、下地層7の表面の金属酸化膜および共材を除去することができる。このため、工程数の増大を抑制しつつ、素体2に段差8を形成することが可能となるとともに、下地層7へのCuめっき層9Aの付着性を向上させることができる。
(第2実施形態)
図7は、第2実施形態に係る積層セラミックコンデンサの構成を示す断面図である。
図7において、積層セラミックコンデンサ1Xは、素体2Xおよび外部電極6AX、6BXを備える。素体2Xは、積層体2A、下カバー層5AXおよび上カバー層5BXを備える。積層体2Aは、内部電極層3A、3Bおよび誘電体層4を備える。積層体2Aの下層には下カバー層5AXが設けられ、積層体2Aの上層には上カバー層5BXが設けられている。積層体2Aは、図2の構成と同様である。
外部電極6AX、6BXは、長さ方向DLに互いに分離された状態で互いに対向するように素体2Xに形成される。ここで、各外部電極6AX、6BXは、素体2Xの下面側から側面にかけて連続的に形成される。このとき、各外部電極6AX、6BXは、素体2Xの上面側には形成されない。また、各外部電極6AX、6BXの上端は、素体2Xの側面側では、素体2Xの上面よりも低い位置に形成される。
また、各外部電極6AX、6BXは、素体2Xの下面および側面の双方に垂直な互いに対向する前面および後面にも形成されてもよく、形成されなくても良い。素体2Xの前面および後面にも外部電極が形成されるとき、各外部電極6AX、6BXの上端は、素体2Xの前面側および後面側では、素体2Xの上面よりも低い位置に形成される。
各外部電極6AX、6BXは、素体2X上に形成された下地層7Xと、下地層7X上に積層されためっき層9Xを備える。下地層7Xは、長さ方向DLに互いに分離された状態で互いに対向するように素体2Xの一対の側面に形成され、それぞれ内部電極層3A、3Bに接続される。このとき、下地層7Xは、素体2Xの側面とその側面に隣接する3つのまたは1つの面に連続して形成される。このとき、下地層7Xは、素体2Xの上面側には形成されない。すなわち、下地層7Xは、下面側から側面にかけて連続的に形成されており、またはさらに側面側から前面側および後面側に連続的に形成されてもよい。また、図7に示すように、下地層7Xの上端は、素体2Xの側面側では、素体2Xの上面よりも低い位置に形成される。ただし、下地層7Xの上端は、素体2Xの側面側において、内部電極層3A、3Bの位置よりも高い位置に形成される。
めっき層9Xは、下地層7Xを覆うように外部電極6AX、6BXごとに連続的に形成される。めっき層9Xは、下地層7Xを介して内部電極層3A、3Bと導通する。めっき層9Xは、例えば、下地層7X上に形成されたCuめっき層9AXと、Cuめっき層9AX上に形成されたNiめっき層9BXと、Niめっき層9BX上に形成されたSnめっき層9CXの3層構造とすることができる。
なお、素体2Xおよび外部電極6AX、6BXにおいて、下カバー層5AX側の構造は、図2の下カバー層5A側の構造と同様であり、上カバー層5BX側の構造は、図2の上カバー層5B側の構造と異なる。
以下、素体2Xおよび外部電極6AX、6BXについて、図2の上カバー層5B側の構造と異なる点について説明する。
外部電極6AX、6BXの上カバー層5BX側では、下地層7Xの端部EUとめっき層9Xの端部EMとで素体2の側面の法線方向(長さ方向DL)において、その位置が異なる。また、前面および後面にも外部電極6AX、6BXを形成する場合は、下地層7Xの端部EUとめっき層9Xの端部EMとで素体2Xの前面および後面の法線方向(図1の幅方向DW)において、その位置が異なってもよい。また、下地層7X上に順に形成されたCuめっき層9AXの端部EA、Niめっき層9BXの端部EBおよびSnめっき層9CXの端部ECは、下地層7Xの端部EUと素体2Xの側面の法線方向の位置が異なる。なおここで言う端部とはそれぞれの層が途切れる終端部のことを言う。
下地層7Xの端部EUとめっき層9Xの端部EMとで素体2Xの側面の法線方向の位置を異ならせるために、素体2Xの側面側に段差8Xを設けることができる。このとき、段差8Xは、下地層7Xの端部EUとめっき層9Xの端部EMの間に設けられ、素体2Xの側面を上段面M3と下段面M4に分離することができる。そして、下地層7Xの端部EUを上段面M3上に配置し、めっき層9Xの端部EMを下段面M4上に配置することができる。段差8Xの代わりに傾斜面を素体2Xの側面側に設けるようにしてもよい。
段差8Xは、各外部電極6AX、6BXの下地層7Xの端部に沿って上カバー層5BXに形成してもよい。この場合、外部電極6AX、6BXごとに、上カバー層5BXの一対の側面、またはさらに前面および後面にも外部電極6AX、6BXを形成する場合は、さらに前面および後面の4つの面に段差8Xを形成することができる。いずれもめっき層9Xの端部および下地層7Xの端部は素体上にあり、めっき層9Xの端部のほうが、法線方向に素体の中央側にある。
ここで、素体2Xに段差8、8Xを設けることにより、素体2Xの下面および側面にかかる外部電極6AX、6BXからの応力を低減することが可能となるとともに、積層セラミックコンデンサ1Xの低背化を図ることができる。また、内部電極3A、3Bの引き出し面に外部電極6AX、6BXの終端部があるので、内部電極3A、3Bが対向する容量発生部に近い位置での応力を低減しクラックの発生を防止できる。めっき層9Xの端部EMおよび下地層7Xの端部EUは素体2X上にあり、各めっき層9Xの端部のほうが、前記法線方向に素体の中央側にある。
(第3実施形態)
図8は、第3実施形態に係る積層セラミックコンデンサの構成を長さ方向の位置で切断して示す斜視図である。
図8において、積層セラミックコンデンサ1Yは、素体2Yおよび外部電極6AY、6BYを備える。素体2Yは、積層体2AY、下カバー層5AYおよび上カバー層5BYを備える。積層体2AYは、内部電極層3AY、3BYおよび誘電体層4Yを備える。積層体2Aの下面側には下カバー層5AYが設けられ、積層体2Aの上面側には上カバー層5BYが設けられている。
内部電極層3AY、3BYは、誘電体層4Yを介し素体2の長さ方向DLに交互に積層されている。そして、各内部電極層3AY、3BYは、素体2の高さ方向DHに直立した状態で素体2Y内に位置する。各内部電極層3AY、3BYの下端側にはリード電極LA、LBが接続されている。リード電極LA、LBは、内部電極層3AY、3BYごとに素体2の幅方向DWの異なる位置に配置され、素体2の下面側に引き出されている。このとき、内部電極層3AYのそれぞれのリード電極LAは、素体2の幅方向DWの位置を一致させ、内部電極層3BYのそれぞれのリード電極LBは、素体2の幅方向DWの位置を一致させることができる。内部電極層3AY、3BYおよび誘電体層4Yの材料および厚みは、図2の内部電極層3A、3Bおよび誘電体層4の材料および厚みと同様である。下カバー層5AYおよび上カバー層5BYの材料は、図2の下カバー層5Aおよび上カバー層5Bの材料と同様である。
外部電極6AY、6BYは、幅方向DWに互いに分離された状態で素体2Xの下面側に並列に形成される。各外部電極6AY、6BYは、素体2Yの下面側に形成された下地層7Yと、下地層7Y上に積層されためっき層9Yを備える。下地層7Yは、幅方向DWに互いに分離された状態で素体2Yの下面側に並列に形成され、それぞれリード電極LA、LBに接続される。
めっき層9Yは、下地層7Yを覆うように外部電極6AY、6BYごとに連続的に形成される。めっき層9Yは、下地層7Yを介して内部電極層3AY、3BYと導通する。めっき層9Yは、例えば、下地層7Y上に形成されたCuめっき層9AYと、Cuめっき層9AY上に形成されたNiめっき層9BYと、Niめっき層9BY上に形成されたSnめっき層9CYの3層構造とすることができる。
下地層7Yの端部EUとめっき層9Yの端部EMとで素体2Yの下面の法線方向(高さ方向DH)において、その位置が異なる。また、下地層7Y上に順に形成されたCuめっき層9AYの端部EA、Niめっき層9BYの端部EBおよびSnめっき層9CYの端部ECは、下地層7Yの端部EUと素体2Yの側面の法線方向の位置が異なる。なおここで言う端部とはそれぞれの層が途切れる終端部のことを言う。いずれもめっき層9Yの端部および下地層7Yの端部は素体2上にあり、めっき層9Yの端部のほうが、法線方向に素体2の中央側にある。
下地層7Yの端部EUとめっき層9Yの端部EMとで素体2Yの下面の法線方向の位置を異ならせるために、素体2Yの下面側に段差8Yを設けることができる。このとき、段差8Yは、下地層7Yの端部EUとめっき層9Yの端部EMの間に設けられる。段差8Yの代わりに傾斜面を素体2Yの下面側に設けるようにしてもよい。
ここで、素体2Yに段差8Yを設けることにより、素体2Yの下面だけにかかる外部電極6AY、6BYからの応力を低減することが可能となるとともに、積層セラミックコンデンサ1Yの低背化を図ることができる。また、リード電極LA、LBの引き出し面に外部電極6AY、6BYの終端部があるので、内部電極3AY、3BYが対向する容量発生部に近い位置での応力を低減しクラックの発生を防止できる。
(第4実施形態)
図9は、第4実施形態に係る積層セラミックコンデンサが実装された回路基板の構成例を示す断面図である。
図9において、回路基板11上には、ランド電極12A、12Bが形成されている。回路基板11は、プリント基板であってもよいし、Siなどの半導体基板であってもよい。積層セラミックコンデンサ1は、各外部電極6A、6BのSnめっき層9Cに付着された各はんだ層13A、13Bを介してランド電極12A、12Bに接続される。
ここで、下地層7の端部の位置で素体2に段差8を設けることにより、下地層7からの応力負荷点と、めっき層9からの応力負荷点が素体2の同一平面上に位置しないようにすることができる。このため、回路基板11の撓みまたは伸縮などに起因して外部電極6A、6Bに応力がかかった場合においても、外部電極6A、6Bを介して素体2にかかる応力を分散させることができ、素体2にクラックが入るのを抑制することができる。
(第5実施形態)
図10は、第5実施形態に係るセラミック電子部品の構成例を示す斜視図である。なお、図10では、セラミック電子部品としてチップインダクタを例にとった。
図10において、チップインダクタ21は、素体22および外部電極26A、26Bを備える。素体22は、コイルパターン23、内部電極層23A、23Bおよび磁性体材料24を備える。磁性体材料24は、内部電極層23A、23Bを絶縁する誘電体としても用いられる。素体22の形状は、略直方体形状とすることができる。外部電極26A、26Bは、互いに分離された状態で素体22の互いに対向する側面に位置する。各外部電極26A、26Bは、素体22の各側面から前後面および上下面にかけて連続している。
コイルパターン23および内部電極層23A、23Bは、磁性体材料24にて覆われている。ただし、内部電極層23Aの端部は、素体22の一方の側面側で磁性体材料24から露出され、外部電極26Aに接続される。内部電極層23Bの端部は、素体22の他方の側面側で磁性体材料24から露出され、外部電極26Bに接続される。
コイルパターン23および内部電極層23A、23Bの材料は、例えば、Cu、Fe、Zn、Al、Sn、Ni、Ti、Ag、Au、Pt、Pd、TaおよびWなどの金属から選択することができ、これらの金属を含む合金であってもよい。磁性体材料24は、例えば、フェライトである。
各外部電極26A、26Bは、素体22上に形成された下地層27と、下地層27上に積層されためっき層29を備える。下地層27は、長さ方向DLに互いに分離された状態で互いに対向するように素体22に形成される。このとき、下地層27は、素体22の下面側から側面を介して上面側に連続的に形成される。なお、下地層27は、素体22の下面側から前面側および後面側に連続的に形成されてもよい。めっき層29は、下地層27を覆うように外部電極26A、26Bごとに連続的に形成される。めっき層29は、下地層27を介して内部電極層23A、23Bと導通する。
素体22には、段差28が設けられる。段差28は、各外部電極26A、26Bの下地層27の端部に沿って素体22を周回することができる。そして、下地層27の端部と、めっき層29の端部は、段差28によって隔てられる。
これにより、下地層27からの応力負荷点と、めっき層29からの応力負荷点が素体22の同一平面上に位置しないようにすることができる。このため、外部電極26A、26Bを介して素体22にかかる応力を分散させることができ、素体22に発生するクラックを抑制することができる。
なお、上述した実施形態では、セラミック電子部品として積層セラミックコンデンサおよびチップインダクタを例にとったが、チップ抵抗またはセンサチップであってもよい。また、上述した実施形態では、2端子の外部電極を持つセラミック電子部品を例にとったが、3端子以上の外部電極を持つセラミック電子部品であってもよい。
1 積層セラミックコンデンサ
2 素体
2A 積層体
3A、3B 内部電極層
4 誘電体層
5A、5B カバー層
6A、6B 外部電極
7 下地層
8 段差
9、9A~9C めっき層

Claims (20)

  1. 誘電体と、内部電極とを有する素体と、
    前記内部電極と接続し、前記素体の第1面側に端部が位置するように前記素体上に形成された下地層と、前記下地層上に形成され、前記第1面の法線方向において前記下地層の端部の位置と異なる位置に端部が形成されためっき層を有する一対の外部電極とを備えることを特徴とするセラミック電子部品。
  2. 前記素体の第1面側において、前記素体は、前記下地層の端部が位置する面と前記めっき層の端部が位置する面との間に段差または傾斜面を備えることを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記内部電極は、前記素体の対向する一対の側面に引き出され、前記外部電極は、前記一対の側面と前記一対の側面に隣接する4つの周面にそれぞれ連続して形成されることを特徴とする請求項1または2に記載のセラミック電子部品。
  4. 前記内部電極は、前記素体の対向する一対の側面に引き出され、前記外部電極は、前記一対の側面と前記一対の側面に隣接する1つの面にそれぞれ連続して形成されることを特徴とする請求項1または2に記載のセラミック電子部品。
  5. 前記内部電極は、前記素体の1つの面だけに引き出され、前記一対の外部電極は、前記1つの面に離間して形成されることを特徴とする請求項1または2に記載のセラミック電子部品。
  6. 前記下地層で覆われた位置における前記素体の前記第1面の法線方向の厚みは、前記下地層から露出された位置における前記素体の前記第1面の法線方向の厚みより厚いことを特徴とする請求項1から3のいずれか1項に記載のセラミック電子部品。
  7. 前記下地層の端部が位置する面と前記めっき層の端部が位置する面との高さの差は、0.5μm以上2.0μm以下であることを特徴とする請求項1から4のいずれか1項に記載のセラミック電子部品。
  8. 前記めっき層は、前記下地層上に積層された第1めっき層と、前記第1めっき層上に積層された第2めっき層とを備え、
    前記第1めっき層の端部および前記第2めっき層の端部は、前記下地層の端部に対し前記第1面の法線方向の位置が異なることを特徴とする請求項1から5のいずれか1項に記載のセラミック電子部品。
  9. 前記第1めっき層の先端部が前記素体に接触するときの前記下地層の端部から前記素体までの前記第1めっき層の回り込み角度は、180°以上270°以下であることを特徴とする請求項6に記載のセラミック電子部品。
  10. 前記めっき層は、前記第2めっき層上に積層された第3めっき層をさらに備え、
    前記第1めっき層の端部、前記第2めっき層の端部および前記第3めっき層の端部は、前記下地層の端部に対し前記第1面の法線方向の位置が異なることを特徴とする請求項6または7に記載のセラミック電子部品。
  11. 前記めっき層は、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金であることを特徴とする請求項1から8のいずれか1項に記載のセラミック電子部品。
  12. 前記外部電極および前記内部電極は、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金であることを特徴とする請求項1から9のいずれか1項に記載のセラミック電子部品。
  13. 前記誘電体の主成分は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンのうち少なくとも1つから選択されることを特徴とする請求項1から10のいずれか1項に記載のセラミック電子部品。
  14. 前記下地層は、Niを主成分とすることを特徴とする1から11のいずれか1項に記載のセラミック電子部品。
  15. 前記下地層は、前記誘電体を主成分として含む共材を備えることを特徴とする請求項12に記載のセラミック電子部品。
  16. 外形サイズが0201から4532のうちのいずれか1つから選択されることを特徴とする請求項1から14のいずれか1項に記載のセラミック電子部品。
  17. 前記内部電極は、
    第1内部電極層と、
    前記誘電体を含む誘電体層を介して前記第1内部電極層上に積層された第2内部電極層とを備え、
    前記外部電極は、
    前記第1内部電極層に接続する第1外部電極と、
    前記第1外部電極と分離して設けられ、前記第2内部電極層に接続する第2外部電極とを備えることを特徴とする請求項1から16のいずれか1項に記載のセラミック電子部品。
  18. 前記素体は、
    前記誘電体を含み前記第1内部電極層および前記第2内部電極層を積層方向に覆うカバー層と、
    前記誘電体を含み前記第1内部電極層および前記第2内部電極層を幅方向に覆うサイドマージン部と、
    前記カバー層および前記サイドマージン部に形成された段差または傾斜面とを備えることを特徴とする請求項16に記載のセラミック電子部品。
  19. 請求項1から17のいずれか1項に記載のセラミック電子部品が実装された回路基板であって、
    前記セラミック電子部品は、前記導電体に付着されたはんだ層を介して接続されることを特徴とする回路基板。
  20. 誘電体と内部電極が設けられ、前記内部電極が側面に引き出された素体を形成する工程と、
    前記素体の側面および前記側面に対して垂直な4つの面の一部に外部電極の下地材料を塗布する工程と、
    前記下地材料を焼成し、前記外部電極の下地層を形成する工程と、
    前記下地層からの露出面を介して前記素体をエッチングし、前記素体に段差または傾斜面を形成する工程と、
    前記段差または前記傾斜面が覆われた状態で前記素体のエッチング面に端部が接触するように前記下地層上にめっき層を積層する工程とを備えることを特徴とするセラミック電子部品の製造方法。
JP2021023130A 2021-02-17 2021-02-17 セラミック電子部品、回路基板およびセラミック電子部品の製造方法 Pending JP2022125514A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021023130A JP2022125514A (ja) 2021-02-17 2021-02-17 セラミック電子部品、回路基板およびセラミック電子部品の製造方法
US17/591,389 US11776756B2 (en) 2021-02-17 2022-02-02 Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
KR1020220017501A KR20220117822A (ko) 2021-02-17 2022-02-10 세라믹 전자 부품, 기판 배열체 및 세라믹 전자 부품의 제조 방법
CN202210138014.4A CN114944282A (zh) 2021-02-17 2022-02-15 陶瓷电子部件、基板装置和制造陶瓷电子部件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021023130A JP2022125514A (ja) 2021-02-17 2021-02-17 セラミック電子部品、回路基板およびセラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2022125514A true JP2022125514A (ja) 2022-08-29

Family

ID=82800494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021023130A Pending JP2022125514A (ja) 2021-02-17 2021-02-17 セラミック電子部品、回路基板およびセラミック電子部品の製造方法

Country Status (4)

Country Link
US (1) US11776756B2 (ja)
JP (1) JP2022125514A (ja)
KR (1) KR20220117822A (ja)
CN (1) CN114944282A (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289837A (ja) 1997-04-15 1998-10-27 Murata Mfg Co Ltd 積層電子部品
JP3633805B2 (ja) 1998-12-14 2005-03-30 株式会社村田製作所 セラミック電子部品
JP2002033237A (ja) * 2000-07-14 2002-01-31 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
JP4511625B1 (ja) * 2009-10-16 2010-07-28 ルビコン株式会社 積層コンデンサ、その製造方法、回路基板および電子機器
KR20130037485A (ko) * 2011-10-06 2013-04-16 삼성전기주식회사 적층 세라믹 커패시터 및 이의 제조방법
KR20130123661A (ko) * 2012-05-03 2013-11-13 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
JP2016009836A (ja) 2014-06-26 2016-01-18 株式会社村田製作所 積層セラミック電子部品
JP6378707B2 (ja) 2016-02-26 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
KR102068804B1 (ko) * 2018-11-16 2020-01-22 삼성전기주식회사 적층 세라믹 전자부품
JP7115461B2 (ja) * 2019-12-12 2022-08-09 株式会社村田製作所 積層セラミックコンデンサ
KR102295458B1 (ko) * 2020-04-08 2021-08-30 삼화콘덴서공업주식회사 적층 세라믹 전자부품 및 그의 제조방법

Also Published As

Publication number Publication date
US11776756B2 (en) 2023-10-03
KR20220117822A (ko) 2022-08-24
CN114944282A (zh) 2022-08-26
US20220262570A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
JP5206440B2 (ja) セラミック電子部品
JP7092053B2 (ja) 積層セラミックコンデンサ
KR101197787B1 (ko) 적층형 세라믹 캐패시터 및 이의 제조방법
JP7432470B2 (ja) 電子部品、回路基板および電子部品の製造方法
US20210375549A1 (en) Electronic component, circuit board arrangement and method of manufacturing electronic component
JP2019212746A (ja) セラミック電子部品およびその製造方法
US11875946B2 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US20180061577A1 (en) Multilayer ceramic capacitor
JP2023030050A (ja) 積層セラミックコンデンサ
JP2020167231A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
US11631542B2 (en) Electronic component, circuit board arrangement and method of manufacturing electronic component
JP7092052B2 (ja) 積層セラミックコンデンサ
JP5725678B2 (ja) 積層セラミック電子部品、その製造方法及びその実装基板
JP2022142215A (ja) 積層セラミックコンデンサ、実装基板および積層セラミックコンデンサの製造方法
JPH10144561A (ja) 端子電極ペーストおよび積層セラミックコンデンサ
JP2020119992A (ja) 積層セラミックコンデンサ
JP2022125514A (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2022129463A (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
WO2024034187A1 (ja) 電子部品、回路基板、電子機器および電子部品の製造方法
WO2024014099A1 (ja) セラミック電子部品及びその製造方法
WO2024047966A1 (ja) セラミック電子部品、回路基板、電子機器およびセラミック電子部品の製造方法
WO2024062684A1 (ja) 積層セラミックコンデンサ
JP2022166463A (ja) セラミック電子部品および実装基板
JP2023058775A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2023167525A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240116