JP2016009836A - 積層セラミック電子部品 - Google Patents
積層セラミック電子部品 Download PDFInfo
- Publication number
- JP2016009836A JP2016009836A JP2014131623A JP2014131623A JP2016009836A JP 2016009836 A JP2016009836 A JP 2016009836A JP 2014131623 A JP2014131623 A JP 2014131623A JP 2014131623 A JP2014131623 A JP 2014131623A JP 2016009836 A JP2016009836 A JP 2016009836A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- ceramic
- ceramic body
- stress
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】抗折試験、たわみ試験、リフロー多回通し、ヒートサイクル試験などを行う際に最も応力が集中しやすい、セラミック素体の、外部電極の回り込み先端部に対応する部分にクラックが発生しにくく、信頼性の高いセラミック電子部品を提供する。【解決手段】内部電極2(2a,2b)を備え、かつ、内部電極が端面3(3a,3b)に引き出された構造を有するセラミック素体10と、セラミック素体の端面に引き出された内部電極と導通する外部電極4(4a,4b)であって、セラミック素体の端面3から側面15に回り込むようにセラミック素体の端部に形成された外部電極とを備えたセラミック電子部品において、セラミック素体の側面に回り込んだ外部電極の回り込み部14の先端領域14aと、セラミック素体10の表面の間(間隙21)に樹脂層20を存在させる。外部電極の表面に応力が40MPa以下のNiめっき膜層12を設ける。【選択図】図1
Description
本発明は、セラミック電子部品に関し、詳しくは、端面に導出された内部電極を有するセラミック素体と、その端面において内部電極と導通し、かつ、端面から稜線部を経てセラミック素体の側面にまで回り込むように配設された外部電極を備えたセラミック電子部品に関する。
代表的なセラミック電子部品の一つに、例えば、図6に示すような構造を有する積層セラミックコンデンサがある。
この積層セラミックコンデンサは、図6に示すように、誘電体層であるセラミック層51を介して複数の内部電極52(52a,52b)が積層されたセラミック積層体(セラミック素体)60の一対の端面53に、内部電極52(52a,52b)と導通するように一対の外部電極63が配設された構造を有している。そして、外部電極63は、セラミック素体60との接合信頼性を向上させるため、セラミック素体60の端面53から、稜線部54を経て側面55に回り込むように形成されている。
ところで、このような積層セラミックコンデンサを製造する場合、外部電極63は、セラミック積層体(セラミック素体)に導電性ペーストを塗布して焼成することにより形成する方法が広く用いられている。
しかしながら、上述のように導電性ペーストを焼き付けることにより外部電極を形成する場合、セラミック素体60の端面53から側面55に回り込んだ外部電極63の回り込み部64の先端(以下「回り込み先端部」ともいう)65がセラミック素体60の表面から浮きあがるという不具合が発生する場合がある。
そこで、このような不具合が生じないようにするために、特許文献1には、図7に示すように、外部電極63の回り込み部64と、セラミック素体60の間にガラス層66が配設された構造を有する積層セラミック電子部品が提案されている。なお、図7において、図6と同一符号を付した部分は、同一または相当する部分を示す。
この特許文献1の積層セラミック電子部品のように、外部電極63の回り込み部64と、セラミック素体60の間にガラス層66を配設することにより、外部電極63の回り込み先端部65のセラミック素体60の表面から浮き上がることを抑制、防止することできる。
しかしながら、特許文献1の積層セラミック電子部品のように、外部電極63の回り込み部64と、セラミック素体60の間にガラス層66を配設するようにした場合、ガラスペーストを塗布してガラス層66を形成し、その上に外部電極形成用の導電性ペースト(外部電極ペースト)を塗布した後、導電性ペーストを焼き付ける工程で、ガラス層66中のガラス成分とセラミック素体60とが反応して、ガラス層66と接する部分でセラミック素体60の強度が低下する(脆弱化する)という問題点がある。
そして、セラミック素体60の、ガラス層66と接する部分(外部電極63の回り込み先端部65と対向する領域)は、例えば、抗折試験、たわみ試験、リフロー多回通し、ヒートサイクル試験などを行う際に、最も応力が集中する領域であり、この部分でセラミック素体60の強度が低下すると、当該領域でクラックが発生し易くなり、積層セラミックコンデンサの熱機械強度が低下し、信頼性が損なわれるという問題点がある。
本発明は、上記課題を解決するものであり、抗折試験、たわみ試験、リフロー多回通し、ヒートサイクル試験などを行う際に最も応力が集中しやすい、セラミック素体の、外部電極が端面から側面に回り込んだ部分の先端領域と対向する領域からクラックが発生することを抑制することが可能で、信頼性の高いセラミック電子部品を提供することを目的とする。
上記課題を解決するために、本発明のセラミック電子部品は、
内部電極を備え、かつ、前記内部電極が端面に引き出された構造を有するセラミック素体と、前記セラミック素体の端面に引き出された内部電極と導通する外部電極であって、前記セラミック素体の端面から側面に回り込むように前記セラミック素体の端部に形成された外部電極とを備えたセラミック電子部品において、
前記セラミック素体の側面に回り込んだ前記外部電極の回り込み部の先端領域と、前記セラミック素体の表面との間には樹脂層が存在していること
を特徴としている。
内部電極を備え、かつ、前記内部電極が端面に引き出された構造を有するセラミック素体と、前記セラミック素体の端面に引き出された内部電極と導通する外部電極であって、前記セラミック素体の端面から側面に回り込むように前記セラミック素体の端部に形成された外部電極とを備えたセラミック電子部品において、
前記セラミック素体の側面に回り込んだ前記外部電極の回り込み部の先端領域と、前記セラミック素体の表面との間には樹脂層が存在していること
を特徴としている。
また、本発明のセラミック電子部品においては、前記外部電極は、その表面に応力が40MPa以下のNiめっき膜層を備えていることが好ましい。
応力が40MPa以下のNiめっき膜層を設ける(Niめっき膜の応力を小さくする)ことにより、セラミック素体の、外部電極の回り込み部の先端領域と対向する部分に、応力が集中して加わることがさらに緩和され、熱機械強度がさらに改善されることになり、本発明をより実効あらしめることが可能になる。
本発明のセラミック電子部品は、上述のように構成されており、セラミック素体の側面に回り込んだ外部電極の回り込み部の先端領域と、セラミック素体の表面との間に樹脂層を存在させるようにしているので、抗折試験、たわみ試験、リフロー多回通し、ヒートサイクル試験などを行う際に最も応力が集中しやすい、セラミック素体の、外部電極の回り込み部の先端領域と対向する領域からクラックが発生することを防止することが可能で、信頼性の高いセラミック電子部品を 提供することが可能になる。
すなわち、本発明では、外部電極の回り込み部の先端領域と、セラミック素体の間に樹脂層を設けるようにしており、上記の樹脂層は外部電極よりもヤング率が低い材料であることから、抗折試験、たわみ試験、リフロー多回通し、ヒートサイクル試験などを行う際の、セラミック素体の、外部電極の回り込み部の先端領域と対向する領域への応力の集中が緩和される。その結果、セラミック電子部品の熱機械強度を改善することが可能になり、信頼性の高いセラミック電子部品を得ることが可能になる。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
[実施形態1]
図1は、本発明の一実施形態(実施形態1)にかかるセラミック電子部品である積層セラミックコンデンサを示す正面断面図である。
この積層セラミックコンデンサは、図1に示すように、誘電体層であるセラミック層1を介して複数の内部電極2(2a,2b)が積層されたセラミック素体(積層セラミックコンデンサ素子)10の両側の端面3(3a,3b)に、内部電極2(2a,2b)と導通するように外部電極4(4a,4b)が配設された構造を有している。
図1は、本発明の一実施形態(実施形態1)にかかるセラミック電子部品である積層セラミックコンデンサを示す正面断面図である。
この積層セラミックコンデンサは、図1に示すように、誘電体層であるセラミック層1を介して複数の内部電極2(2a,2b)が積層されたセラミック素体(積層セラミックコンデンサ素子)10の両側の端面3(3a,3b)に、内部電極2(2a,2b)と導通するように外部電極4(4a,4b)が配設された構造を有している。
なお、外部電極4(4a,4b)は、セラミック素体10の両側の端面3(3a,3b)から、セラミック素体の4つの側面15にまで回り込むように配設されている。
また、外部電極4(4a,4b)は、その表面に形成されたNiめっき膜層12と、Niめっき膜層12の表面に形成されたSnめっき膜層13とを備えている。
そして、この積層セラミックコンデンサにおいては、セラミック素体10の側面15に回り込んだ外部電極4の回り込み部14の先端領域14aと、セラミック素体10の表面との間(間隙21)には樹脂層20が配設されている。
次に、この積層セラミック電子部品(積層セラミックコンデンサ)の製造方法について説明する。
[1]セラミック素体の作製
(1)Ba、Tiを主成分とするBaTiO3系セラミックを用いて形成したセラミックグリーンシートを、焼成後に、所定の厚みを有する外層部が形成されるように所定枚数積層して、下側外層部を形成した。
(1)Ba、Tiを主成分とするBaTiO3系セラミックを用いて形成したセラミックグリーンシートを、焼成後に、所定の厚みを有する外層部が形成されるように所定枚数積層して、下側外層部を形成した。
(2)上記(1)の工程で形成した下側外層部上に、上記(1)の工程で使用したセラミックグリーンシートと同じセラミックグリーンシートに、Niを主成分とする内部電極ペーストをスクリーン印刷で塗布した、電極パターン形成セラミックグリーンシートを所定枚数積層した。
(3)上記(2)の工程で積層した電極パターン形成セラミックグリーンシート上に、焼成後に、上記(1)の工程で使用したセラミックグリーンシートを所定の厚みを有する外層部が形成されるように所定枚数積層する(上側外層部を形成する)ことにより未焼成積層ブロックを形成した。
(4)上記(3)の工程で作製した未焼成積層ブロックを所定の位置でカットすることにより、未焼成セラミック素体を得た。
(5)上記(4)の工程で得た未焼成セラミック素体を、バッチ炉を使用して還元雰囲気で焼成し、外部電極形成前の焼成済みのセラミック素体10(図1参照)を得た。
なお、このセラミック素体は、長さ:1.0mm、幅:0.5mm、厚さ:0.5mmの寸法を有する直方体形状のものである。
なお、このセラミック素体は、長さ:1.0mm、幅:0.5mm、厚さ:0.5mmの寸法を有する直方体形状のものである。
[2]外部電極形成用の導電性ペーストの作製
外部電極を形成するために用いる導電性ペーストとして、以下の(1)Cu粉末、(2)ガラスフリット、(3)ワニス、(4)溶剤を配合することにより、外部電極形成用の導電性ペーストを作製した。
外部電極を形成するために用いる導電性ペーストとして、以下の(1)Cu粉末、(2)ガラスフリット、(3)ワニス、(4)溶剤を配合することにより、外部電極形成用の導電性ペーストを作製した。
(1)Cu粉末(導電成分)
導電性ペーストを構成する導電成分として、平均粒径(D50)が0.5〜5.0μmのCu粉末を用意した。
導電性ペーストを構成する導電成分として、平均粒径(D50)が0.5〜5.0μmのCu粉末を用意した。
(2)ガラスフリット
導電性ペーストを構成するガラスフリット(ガラス成分)として、B2O3−SiO2系ガラスを用意した。
ガラスの軟化点は、TG−DTAで測定した。
また、ガラスの軟化点は、主にカリウム、ナトリウムなどのアルカリ酸化物、バリウム、ストロンチウムなどのアルカリ土類酸化物の添加量を調整することにより制御した。
導電性ペーストを構成するガラスフリット(ガラス成分)として、B2O3−SiO2系ガラスを用意した。
ガラスの軟化点は、TG−DTAで測定した。
また、ガラスの軟化点は、主にカリウム、ナトリウムなどのアルカリ酸化物、バリウム、ストロンチウムなどのアルカリ土類酸化物の添加量を調整することにより制御した。
また、ガラスの耐めっき性を確保するために、SiO2を含有割合が15mol%以上のガラスフリットを用いた。
なお、この実施形態1では、ガラス量がペースト中の固形分(導電成分+ガラスフリット)に対して18〜22vol%となるようにした。
なお、この実施形態1では、ガラス量がペースト中の固形分(導電成分+ガラスフリット)に対して18〜22vol%となるようにした。
(3)ワニス
また、ワニスとして、アクリルをターピネオールを主成分とする有機溶剤に溶解させたものを用いた。
(4)溶剤
ターピネオールを主成分とする溶剤を使用した。
また、ワニスとして、アクリルをターピネオールを主成分とする有機溶剤に溶解させたものを用いた。
(4)溶剤
ターピネオールを主成分とする溶剤を使用した。
そして、上記の導電成分、ガラスフリット、ワニス、および溶剤を所定量秤量し、3本ロールで分散・混合することにより、外部電極形成用の導電性ペーストを作製した。
なお、この実施形態1では、[ガラスの軟化点(℃)−Cu粉末の焼結開始温度(℃)]の値が、−20℃,10℃,30℃,50℃,70℃,90℃,および100℃となるように、ガラス、および、Cu粉末(導電成分)を選定して、導電性ペーストを作製した(表1参照)。
[3]外部電極の形成
(1)外部電極を形成するにあたっては、まず、上述のようにして作製した導電性ペーストに、セラミック素体を浸漬する方法で塗布した。例えば、定盤に所定の厚さで外部電極形成用の導電性ペーストを塗布し、その上から保持冶具により保持したセラミック素体の一方の端面側を浸漬し、セラミック素体の端面および端面から側面に回り込む領域に外部電極ペーストを塗布した。
(1)外部電極を形成するにあたっては、まず、上述のようにして作製した導電性ペーストに、セラミック素体を浸漬する方法で塗布した。例えば、定盤に所定の厚さで外部電極形成用の導電性ペーストを塗布し、その上から保持冶具により保持したセラミック素体の一方の端面側を浸漬し、セラミック素体の端面および端面から側面に回り込む領域に外部電極ペーストを塗布した。
そして、塗布した導電性ペーストを乾燥させた後、同様にして、セラミック素体の他方の端面側を浸漬し、セラミック素体の他方側の端面と、端面から側面に回り込む領域に導電性ペーストを塗布した。
(2)セラミック素体に塗布した外部電極形成用の導電性ペーストを焼成するため、導電性ペーストが塗布されたセラミック素体をベルト炉を用いて熱処理した。
熱処理は、TOP温度(800〜900℃)を5分間保持する温度プロファイルにて行い、セラミック素体の両端部に外部電極(Cu焼き付け電極)3(図1参照)を形成した。
なお、熱処理工程では、外部電極の酸化を抑制するため、キャリアガスをN2とし、TOP温度ではキャリアガス(N2)中にH2を添加して起電力=600〜900mVとなるように雰囲気を調整して焼成を行った。
なお、熱処理工程では、外部電極の酸化を抑制するため、キャリアガスをN2とし、TOP温度ではキャリアガス(N2)中にH2を添加して起電力=600〜900mVとなるように雰囲気を調整して焼成を行った。
ここで、導電性ペーストに含まれるガラスの軟化点がCu粉の焼結開始温度よりも高い場合には、Cu粉の焼結収縮時にガラスが軟化流動しにくいことから、外部電極の側面への回り込み部の先端領域とセラミック素体とがガラスを介して固着しないため、回り込み部の先端領域がセラミック素体の表面から浮いた構造を有する外部電極を作製することができる(表1の試料番号3〜14参照)。
一方、導電性ペーストに含まれるガラスの軟化点がCu粉の焼結開始温度よりも低い場合には、Cu粉が焼結を開始するよりも先にガラスが軟化溶融してしまうため、回り込み部の先端領域がセラミック素体の表面から浮いた構造を有する外部電極を作製することができなくなる(表1の試料番号1および2参照)。
一方、導電性ペーストに含まれるガラスの軟化点がCu粉の焼結開始温度よりも低い場合には、Cu粉が焼結を開始するよりも先にガラスが軟化溶融してしまうため、回り込み部の先端領域がセラミック素体の表面から浮いた構造を有する外部電極を作製することができなくなる(表1の試料番号1および2参照)。
[4]樹脂層の形成
(1)樹脂の含浸
上述のようにして形成した外部電極を有するセラミック素体を、エポキシ系の樹脂に浸漬して、外部電極の回り込み部の先端領域と、セラミック素体の表面との間隙にエポキシ系樹脂を含浸させた後、所定の温度に加熱して、エポキシ系樹脂を硬化させることにより、外部電極の回り込み部の先端領域と、セラミック素体の表面との間(間隙21)に樹脂層20(図1参照)を形成した。
(1)樹脂の含浸
上述のようにして形成した外部電極を有するセラミック素体を、エポキシ系の樹脂に浸漬して、外部電極の回り込み部の先端領域と、セラミック素体の表面との間隙にエポキシ系樹脂を含浸させた後、所定の温度に加熱して、エポキシ系樹脂を硬化させることにより、外部電極の回り込み部の先端領域と、セラミック素体の表面との間(間隙21)に樹脂層20(図1参照)を形成した。
なお、本発明において、樹脂層20の幅(外部電極の回り込み先端部からの距離)W(図1参照)が、外部電極の回り込み先端部からセラミック素体の先端までの距離に対して、5%〜80%程度であることが望ましい。
これは、Wが5%未満になると、セラミック素体の、外部電極の回り込み部の先端領域と対向する領域への応力の集中を抑制する効果が不十分になり、80%を超えると、外部電極の回り込み部のセラミック素体との接触面積が不十分になり、セラミック素体への接合強度が低下して好ましくないことによる。
また、樹脂層20の厚みT(図1参照)は0.5μm以上であることが好ましい。これは、樹脂層の厚みを0.5μm以上とすることにより、セラミック素体の、外部電極の回り込み部の先端領域と対向する領域への応力の集中を確実に抑制することが可能になる。ただし、厚みが5μmを超えても効果の顕著な向上は認められないことから、樹脂層の厚みは5μm以下とすることが望ましい。
これは、Wが5%未満になると、セラミック素体の、外部電極の回り込み部の先端領域と対向する領域への応力の集中を抑制する効果が不十分になり、80%を超えると、外部電極の回り込み部のセラミック素体との接触面積が不十分になり、セラミック素体への接合強度が低下して好ましくないことによる。
また、樹脂層20の厚みT(図1参照)は0.5μm以上であることが好ましい。これは、樹脂層の厚みを0.5μm以上とすることにより、セラミック素体の、外部電極の回り込み部の先端領域と対向する領域への応力の集中を確実に抑制することが可能になる。ただし、厚みが5μmを超えても効果の顕著な向上は認められないことから、樹脂層の厚みは5μm以下とすることが望ましい。
(2)余剰樹脂の除去
それから、玉石を使用したバレル研磨の方法により、外部電極表面に付着しているエポキシ系樹脂を除去した。
なお、余剰樹脂の除去を行うにあたっては、バレル研磨の方法に代えて、サンドブラストによる方法を用いることも可能である。
それから、玉石を使用したバレル研磨の方法により、外部電極表面に付着しているエポキシ系樹脂を除去した。
なお、余剰樹脂の除去を行うにあたっては、バレル研磨の方法に代えて、サンドブラストによる方法を用いることも可能である。
[5]外部電極へのNiめっきおよびSnめっき
形成された外部電極に対し、湿式電解めっきの方法でNiめっきを行って、外部電極4の表面にNiめっき膜12(図1参照)を形成し、さらに湿式電解めっきの方法でSnめっきを行って、Niめっき膜上にSnめっき膜13(図1参照)を形成した。これにより、図1に示すような構成を備えた積層セラミックコンデンサを得た。
なお、Niめっきに関しては、形成されるNiめっき膜として、応力が40MPaのNiめっき膜と、応力が100MPaのNiめっき膜の、2種類のNiめっき膜が形成されるように、以下の2種類のめっき浴を使用した。
形成された外部電極に対し、湿式電解めっきの方法でNiめっきを行って、外部電極4の表面にNiめっき膜12(図1参照)を形成し、さらに湿式電解めっきの方法でSnめっきを行って、Niめっき膜上にSnめっき膜13(図1参照)を形成した。これにより、図1に示すような構成を備えた積層セラミックコンデンサを得た。
なお、Niめっきに関しては、形成されるNiめっき膜として、応力が40MPaのNiめっき膜と、応力が100MPaのNiめっき膜の、2種類のNiめっき膜が形成されるように、以下の2種類のめっき浴を使用した。
<Niめっき浴1>
ディップソールNi−1830(ディップソール社製)
このNiめっき浴1を用いることにより、応力が40MPaのNiめっき膜が形成される。
ディップソールNi−1830(ディップソール社製)
このNiめっき浴1を用いることにより、応力が40MPaのNiめっき膜が形成される。
<Niめっき浴2>
ワット浴
(組成)
硫酸ニッケル:300g/L
塩化ニッケル:45g/L
ホウ酸 :40mg/L
(条件)
pH :4.0
浴温 :55℃
このNiめっき浴2を用いることにより、応力が100MPaのNiめっき膜が形成される。
ワット浴
(組成)
硫酸ニッケル:300g/L
塩化ニッケル:45g/L
ホウ酸 :40mg/L
(条件)
pH :4.0
浴温 :55℃
このNiめっき浴2を用いることにより、応力が100MPaのNiめっき膜が形成される。
[6]Niめっき膜の応力の測定
μ−XRD(微小部X線回折装置(micro area X-Ray Diffractometer))を使用して、外部電極の表面に形成したNiめっき膜の応力を測定した。測定にあたっては、10個の試料についてNiめっき膜の応力を測定して平均値を求めた。
μ−XRD(微小部X線回折装置(micro area X-Ray Diffractometer))を使用して、外部電極の表面に形成したNiめっき膜の応力を測定した。測定にあたっては、10個の試料についてNiめっき膜の応力を測定して平均値を求めた。
この測定で得られた応力の値が正の数であれば、セラミック素体に対してNiめっき膜が「引張応力」を生じており、逆に、得られた応力の値が負の数であれば、セラミック素体に対してNiめっき膜が「圧縮応力」が生じていることを示す。なお、この実施形態1では、後述の表1に示すように、Niめっき膜の応力は正の数となっており、「引張応力」を生じていることがわかる。
なお、引張応力が生じている場合、図2(a)に示すように、外部電極に対して、矢印Y1に示す方向に引張応力が加わり、圧縮応力が生じている場合、図2(b)に示すように、外部電極に対して、矢印Y2に示す方向に圧縮応力が加わる。
なお、Niめっき膜層の厚みは、通常0.5μm以上であることが好ましい。これは、Niめっき膜層の厚みを0.5μm以上とすることにより、外部電極の導電性成分を完全に覆い、実装不良を抑制することによる。
ただし、厚みが10μmを超えても効果の顕著な向上は認められないので、Niめっき膜層の厚みは10μm以下とすることが望ましい。
ただし、厚みが10μmを超えても効果の顕著な向上は認められないので、Niめっき膜層の厚みは10μm以下とすることが望ましい。
[7]機械的強度の測定
Niめっき膜およびSnめっき膜を形成した後の積層セラミックコンデンサ(試料)について、下記の条件で3点曲げによる抗折試験を行った。
なお、抗折強度の値が40N未満のものは、抗折強度が不十分で好ましくない試料である。
(条件)
(1)押し冶具の降下スピード :0.1[mm/sec]
(2)押し冶具先端の径 :0.2R[mm]
(3)押し位置 :試料中央
(4)評価対象とした試料数n :20
Niめっき膜およびSnめっき膜を形成した後の積層セラミックコンデンサ(試料)について、下記の条件で3点曲げによる抗折試験を行った。
なお、抗折強度の値が40N未満のものは、抗折強度が不十分で好ましくない試料である。
(条件)
(1)押し冶具の降下スピード :0.1[mm/sec]
(2)押し冶具先端の径 :0.2R[mm]
(3)押し位置 :試料中央
(4)評価対象とした試料数n :20
[8]耐湿負荷試験
実施形態1で作製した積層セラミックコンデンサ(試料)の品質を評価するため、耐湿負荷試験を以下の条件で行った。
(条件)
(1)温度および湿度 :85℃、85%(相対湿度)
(2)印加電圧 :25V、1000時間
(3)試料数 :72
そして、1000時間後の絶縁抵抗を測定し、絶縁抵抗の低下が1/5程度までのものは、そのロットの耐湿信頼性が良(○)であると評価し、絶縁抵抗の低下が1/5〜1/10の範囲のものは、そのロットを耐湿信頼性が可(△)であると評価し、絶縁抵抗が1/10以下にまで低下したものは、そのロットを耐湿信頼性が不良(×)であると評価することにした。ただし、表1の試料番号1〜14の試料では、耐湿信頼性が不良(×)のものはなかった。
実施形態1で作製した積層セラミックコンデンサ(試料)の品質を評価するため、耐湿負荷試験を以下の条件で行った。
(条件)
(1)温度および湿度 :85℃、85%(相対湿度)
(2)印加電圧 :25V、1000時間
(3)試料数 :72
そして、1000時間後の絶縁抵抗を測定し、絶縁抵抗の低下が1/5程度までのものは、そのロットの耐湿信頼性が良(○)であると評価し、絶縁抵抗の低下が1/5〜1/10の範囲のものは、そのロットを耐湿信頼性が可(△)であると評価し、絶縁抵抗が1/10以下にまで低下したものは、そのロットを耐湿信頼性が不良(×)であると評価することにした。ただし、表1の試料番号1〜14の試料では、耐湿信頼性が不良(×)のものはなかった。
[9]評価
上述の[ガラスの軟化点(℃)−Cu粉末の焼結開始温度(℃)]の値、Niめっき膜の応力、外部電極の回り込み部の先端領域とセラミック素体の間隙の有無(すなわち間隙に形成された樹脂層の有無)、抗折強度、耐湿信頼性、および、総合評価を示す表1を参照しつつ、各試料の評価について説明する。
上述の[ガラスの軟化点(℃)−Cu粉末の焼結開始温度(℃)]の値、Niめっき膜の応力、外部電極の回り込み部の先端領域とセラミック素体の間隙の有無(すなわち間隙に形成された樹脂層の有無)、抗折強度、耐湿信頼性、および、総合評価を示す表1を参照しつつ、各試料の評価について説明する。
表1の試料番号1および2の試料においては、外部電極の回り込み部の先端領域とセラミック素体の間に間隙が形成されなかった。これは、Cuの焼結開始温度よりもガラスの軟化点のほうが低いため、Cu粉が焼結する前に、外部電極とセラミック素体の界面にガラスが軟化流動し、外部電極の回り込み部の先端領域とセラミック素体の間がガラスにより埋まってしまったことによるものである。
そして、この試料番号1および2の試料では、上述のような間隙が形成されず、樹脂が充填される余地がないため、抗折試験では外部電極の回り込み部の先端領域とセラミック素体の接合部に大きな応力が発生し、抗折強度が低くなることが確認された。
また、試料番号1および2の試料の場合、Niめっき膜の応力が40MPaで、抗折強度が高くなる傾向にある試料番号2の試料においても、抗折強度は37Nと低い値であり、Niめっき膜の応力が100MPaである試料番号1の試料の場合、抗折強度が30Nとさらに低い値となり、好ましくないことが確認された。
なお、上述の試料番号1および2の試料は、外部電極の回り込み部の先端領域とセラミック素体の間に間隙がなく、樹脂層が形成されていない本発明の要件を備えていない試料である。
これに対し、試料番号3〜12の試料は、外部電極の回り込み部の先端領域とセラミック素体の間に間隙が形成された試料であり、この間隙に樹脂層が形成された試料、すなわち、本発明の要件を満たす試料である。
試料番号3〜12の試料において、外部電極の回り込み部の先端領域とセラミック素体の間に間隙が形成されているのは、Cuの焼結開始温度よりもガラスの軟化点が高く、ガラスが外部電極と素体の界面に軟化流動する前にCu粉が焼結するため、外部電極の回り込み部の先端領域とセラミック素体の間に間隙が形成された(浮きが生じた)ものと考えられる。
試料番号3〜12の試料において、外部電極の回り込み部の先端領域とセラミック素体の間に間隙が形成されているのは、Cuの焼結開始温度よりもガラスの軟化点が高く、ガラスが外部電極と素体の界面に軟化流動する前にCu粉が焼結するため、外部電極の回り込み部の先端領域とセラミック素体の間に間隙が形成された(浮きが生じた)ものと考えられる。
そして、試料番号3〜12の試料の場合、外部電極の回り込み部の先端領域とセラミック素体との間隙に樹脂が浸入することで、両者の間に樹脂層が形成され、外部電極の回り込み部の先端領域からセラミック素体に加わる応力が緩和されるため、抗折試験における抗折強度が大きくなる。
また、試料番号3〜12の試料のうち、Niめっき膜の応力が40MPaと小さく、抗折強度が高くなる傾向にある試料番号4,6,8,10,12の試料の場合、抗折強度がさらに大きくなることが確認された。
ただし、試料番号3〜12の試料のうち、Niめっき膜の応力が100MPaと大きい試料番号3,5,7,9,11の試料の場合にも、特に問題のない抗折強度が実現できることが確認された。
また、試料番号13,14の試料は、外部電極の回り込み部の先端領域とセラミック素体の間に間隙が形成された試料であり、この間隙に樹脂層が形成された試料(すなわち、本発明の要件を満たす試料)であるが、試料番号13,14の試料は、[ガラスの軟化点(℃)−Cu粉末の焼結開始温度(℃)]の値が100と大きく、Cuの焼結が阻害される結果、外部電極の緻密性が低下して、耐湿信頼性が低下する傾向が認められた。ただし、この試料番号13,14の試料も、実用が可能な耐湿信頼性を備えたものである。この試料番号13,14の試料の耐湿信頼性をみると、[ガラスの軟化点(℃)−Cu粉末の焼結開始温度(℃)]の値は、試料番号3〜12の試料のように、90℃以下にすることが望ましいものと考えられる。
また、各試料のNiめっき膜の応力の違い(応力が40MPaの場合と100MPaの場合)で比較すると、Niめっき膜の応力が小さい(40MPaの場合)ほうが、抗折強度が大きくなることが確認された。これは、Niめっき膜の応力が小さいほうが、外部電極の回り込み部の先端領域への応力の集中を低減することができるためである。
この結果から、Niめっき膜の応力に関しては、40MPa以下の応力とすることがより望ましいものと考えられる。
なお、Niめっき膜の応力は、マイナスの値である場合(すなわち、セラミック素体に対して圧縮応力となる場合)でも効果があることが確認されている。
なお、Niめっき膜の応力は、マイナスの値である場合(すなわち、セラミック素体に対して圧縮応力となる場合)でも効果があることが確認されている。
[実施形態2]
上記実施形態1の試料番号3〜14の試料では、導電性ペーストに含まれるガラスとして、軟化点がCu粉の焼結開始温度よりも高く、Cu粉の焼結収縮時にガラスが軟化流動しにくいガラスを用い、外部電極の側面への回り込み部の先端領域とセラミック素体とがガラスを介して固着しないようにして、回り込み部の先端領域がセラミック素体の表面から浮いた構造を有する外部電極が形成されるようにしたが、以下に説明する、この実施形態2の方法でも、回り込み部の先端領域がセラミック素体の表面から浮いた構造を有する外部電極を形成することができる。
上記実施形態1の試料番号3〜14の試料では、導電性ペーストに含まれるガラスとして、軟化点がCu粉の焼結開始温度よりも高く、Cu粉の焼結収縮時にガラスが軟化流動しにくいガラスを用い、外部電極の側面への回り込み部の先端領域とセラミック素体とがガラスを介して固着しないようにして、回り込み部の先端領域がセラミック素体の表面から浮いた構造を有する外部電極が形成されるようにしたが、以下に説明する、この実施形態2の方法でも、回り込み部の先端領域がセラミック素体の表面から浮いた構造を有する外部電極を形成することができる。
<実施形態2における外部電極の形成方法>
図3に示すように、外部電極ペーストを塗布する前のセラミック素体10の側面部15の、セラミック素体10の端面3(3a,3b)寄りの領域(外部電極の回り込み部の先端領域に対応する領域)に、エトセルやアクリルなど熱分解性の樹脂を有機溶剤に溶解させた樹脂ペースト30を印刷し、乾燥させる。
図3に示すように、外部電極ペーストを塗布する前のセラミック素体10の側面部15の、セラミック素体10の端面3(3a,3b)寄りの領域(外部電極の回り込み部の先端領域に対応する領域)に、エトセルやアクリルなど熱分解性の樹脂を有機溶剤に溶解させた樹脂ペースト30を印刷し、乾燥させる。
それから、図4に示すように、セラミック素体10の両端部に例えば浸漬塗布などの方法で外部電極ペースト24を塗布する。
その後、外部電極ペーストが塗布されたセラミック素体を上記実施形態1で説明した方法と同様の方法で焼成することにより、上述のようにしてセラミック素体に塗布したエトセルやアクリルなど熱分解性の樹脂が、熱分解して、図5に示すように、外部電極4(4a,4b)の回り込み部14の先端領域14aと、セラミック素体10の間隙21を形成することができる。すなわち、回り込み部14の先端領域14aがセラミック素体10の表面から浮いた構造を有する外部電極4(4a,4b)を形成することができる。
そして、その後は、上記実施形態1の場合と同様の方法で図1に示すような構造を有する積層セラミックコンデンサを作製することができる。
このようにして作製した積層セラミックコンデンサにおいても、上記実施形態1の方法で作製した積層セラミックコンデンサの場合と同様の効果を得ることができる。
なお、上記実施形態では、積層セラミックコンデンサを例にとって説明したが、本発明は、積層セラミックコンデンサに限らず、例えば、積層型LC複合部品、積層バリスタなどの、セラミック素体の内部に電極(内部電極)を備え,かつ、セラミック素体の端面から側面に回り込むような態様で外部電極を備えた種々の積層セラミック電子部品に適用することが可能である。
本発明はさらにその他の点においても上記実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。
1 セラミック層
2(2a,2b) 内部電極
3(3a,3b) セラミック素体の端面
4(4a,4b) 外部電極
10 セラミック素体
12 Niめっき膜層
13 Snめっき膜層
14 回り込み部
14a 回り込み部の先端領域
15 セラミック素体の4つの側面
20 樹脂層
21 間隙
24 外部電極ペースト
30 樹脂ペースト
T 樹脂層の厚み
W 樹脂層の幅
2(2a,2b) 内部電極
3(3a,3b) セラミック素体の端面
4(4a,4b) 外部電極
10 セラミック素体
12 Niめっき膜層
13 Snめっき膜層
14 回り込み部
14a 回り込み部の先端領域
15 セラミック素体の4つの側面
20 樹脂層
21 間隙
24 外部電極ペースト
30 樹脂ペースト
T 樹脂層の厚み
W 樹脂層の幅
Claims (2)
- 内部電極を備え、かつ、前記内部電極が端面に引き出された構造を有するセラミック素体と、前記セラミック素体の端面に引き出された内部電極と導通する外部電極であって、前記セラミック素体の端面から側面に回り込むように前記セラミック素体の端部に形成された外部電極とを備えたセラミック電子部品において、
前記セラミック素体の側面に回り込んだ前記外部電極の回り込み部の先端領域と、前記セラミック素体の表面との間には樹脂層が存在していること
を特徴とするセラミック電子部品。 - 前記外部電極は、その表面に応力が40MPa以下のNiめっき膜層を備えていることを特徴とする請求項1記載のセラミック電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014131623A JP2016009836A (ja) | 2014-06-26 | 2014-06-26 | 積層セラミック電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014131623A JP2016009836A (ja) | 2014-06-26 | 2014-06-26 | 積層セラミック電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016009836A true JP2016009836A (ja) | 2016-01-18 |
Family
ID=55227185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014131623A Pending JP2016009836A (ja) | 2014-06-26 | 2014-06-26 | 積層セラミック電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016009836A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10453614B2 (en) | 2016-08-25 | 2019-10-22 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor |
CN111540605A (zh) * | 2019-02-06 | 2020-08-14 | Tdk株式会社 | 电子部件 |
US11776756B2 (en) | 2021-02-17 | 2023-10-03 | Taiyo Yuden Co., Ltd. | Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component |
WO2024062753A1 (ja) * | 2022-09-21 | 2024-03-28 | 株式会社村田製作所 | 積層セラミック電子部品 |
-
2014
- 2014-06-26 JP JP2014131623A patent/JP2016009836A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10453614B2 (en) | 2016-08-25 | 2019-10-22 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor |
CN111540605A (zh) * | 2019-02-06 | 2020-08-14 | Tdk株式会社 | 电子部件 |
US11776756B2 (en) | 2021-02-17 | 2023-10-03 | Taiyo Yuden Co., Ltd. | Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component |
WO2024062753A1 (ja) * | 2022-09-21 | 2024-03-28 | 株式会社村田製作所 | 積層セラミック電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10008330B2 (en) | Tensile stress resistant multilayer ceramic capacitor | |
JP4645594B2 (ja) | 導電性ペースト及びそれを用いたセラミック電子部品 | |
KR101834747B1 (ko) | 적층 세라믹 전자부품 | |
JP5211970B2 (ja) | セラミック電子部品の製造方法 | |
JP5440309B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP6354970B2 (ja) | 導電性ペースト及び積層セラミック部品の端子電極形成方法 | |
US10014110B2 (en) | Multilayer ceramic capacitor | |
KR20180116746A (ko) | 외부전극용 도전성 페이스트 및 그 외부전극용 도전성 페이스트를 이용하여 제조하는 전자부품의 제조 방법 | |
JP2016009836A (ja) | 積層セラミック電子部品 | |
JP6024830B2 (ja) | 積層セラミック電子部品 | |
WO2013108533A1 (ja) | セラミック電子部品 | |
JP6075460B2 (ja) | 積層セラミック電子部品 | |
JP2001267173A (ja) | 積層セラミックコンデンサ | |
JP2019040943A (ja) | 積層セラミックコンデンサ | |
JP3716746B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2023122239A (ja) | 積層セラミックコンデンサ | |
JP2023092246A (ja) | 積層バリスタ | |
JP4568965B2 (ja) | 積層セラミックコンデンサの製造方法 | |
JP2015012052A (ja) | セラミックサーミスタ | |
JP2005322751A (ja) | セラミック電子部品の製造方法および導電ペースト | |
JPH06151227A (ja) | 積層型磁器コンデンサ |