JP4568965B2 - 積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP4568965B2
JP4568965B2 JP2000209413A JP2000209413A JP4568965B2 JP 4568965 B2 JP4568965 B2 JP 4568965B2 JP 2000209413 A JP2000209413 A JP 2000209413A JP 2000209413 A JP2000209413 A JP 2000209413A JP 4568965 B2 JP4568965 B2 JP 4568965B2
Authority
JP
Japan
Prior art keywords
ceramic capacitor
external electrode
multilayer ceramic
ppm
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000209413A
Other languages
English (en)
Other versions
JP2002025849A (ja
JP2002025849A5 (ja
Inventor
誠次 源島
一樹 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000209413A priority Critical patent/JP4568965B2/ja
Publication of JP2002025849A publication Critical patent/JP2002025849A/ja
Publication of JP2002025849A5 publication Critical patent/JP2002025849A5/ja
Application granted granted Critical
Publication of JP4568965B2 publication Critical patent/JP4568965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は内部電極を卑金属で構成したセラミックコンデンサ焼結体に卑金属粉末を主成分とする電極ペーストを用いて外部電極を形成する積層セラミックコンデンサの製造方法に関するものである。
【0002】
【従来の技術】
近年、積層セラミックコンデンサは高性能、低コストという相反する要求が高くなっている。この要求に応えるため従来内部電極金属として用いられていたパラジウム等の貴金属に替えて、低コストのニッケル等の卑金属が用いられるようになり、これに伴って外部電極も銀に替えて内部電極のニッケルと容易に合金化し電気的に導通を得易い銅電極ペーストを用いセラミックコンデンサ焼結体の両端部に塗布し、600〜1000℃の温度領域の低酸素雰囲気中で焼付けを行う方法が一般的に行われている。
【0003】
【発明が解決しようとする課題】
しかしながら、前記従来の製造方法で、銅を主成分とする電極ペーストを用い、焼付けて外部電極を形成する際に低酸素雰囲気中で行うため、電極ペーストが焼結体に厚く塗布されたり、または同時に焼付ける量が多い場合、電極ペースト中の樹脂成分の燃焼に酸素成分が不足し、セラミックコンデンサ焼結体の誘電体セラミック層も奪いこれを還元するケースが発生する。その結果、外部電極を形成した積層セラミックコンデンサの絶縁抵抗が低下するという問題があった。
【0004】
これを回避するため外部電極の焼付け時に酸素濃度を高くすると、内部電極のニッケル及び外部電極の銅の表面が酸化され、焼結が不十分となると共に、ニッケルと銅との合金化が不十分となり電気的な導通が確保できず、静電容量抜けが発生したり、また外部電極の半田付け性を確保するために、その表面にメッキ処理を行う際にメッキ液が外部電極層を通過しセラミックコンデンサ焼結体の誘電体セラミック層、または誘電体セラミック層と内部電極との界面に侵入し、積層セラミックコンデンサを回路基板等に半田実装する際に、誘電体セラミック層のクラックや積層セラミックコンデンサの飛び現象が発生するという問題があった。
【0005】
本発明は前記問題点を解決するもので、電極ペーストを塗布し、焼付けする際に酸素濃度と、温度範囲を各々制御した第一段階から第三段階で熱処理を行うことにより、電極ペースト中の樹脂成分の確実な除去と、外部電極材料の焼結、及び内部電極材料と外部電極材料との合金化を容易にすると共に、誘電体セラミック層の絶縁性低下と、外部電極表面にメッキ処理を行う際のメッキ液の侵入を防止することができる積層セラミックコンデンサの製造方法を提供することを目的とするものである。
【0006】
【課題を解決するための手段】
前記目的を達成するために、以下の構成を有するものである。
【0007】
本発明の請求項1に記載の発明は、特に、卑金属を主成分とする内部電極とチタン酸バリウムを主成分とする誘電体セラミック層を交互に複数層積層した積層型セラミックコンデンサ焼結体の端面部に粉末を主成分とする電極ペーストを塗布、焼付けする外部電極の形成において、温度領域が20℃〜500℃で酸素濃度を500ppmの一定に保った第一段階で前記電極ペースト中の樹脂成分を除去し、温度領域が500℃〜700℃で酸素濃度を200ppm〜300ppmの範囲に制御した第二段階で粉末の焼結と焼付けを行い、温度700℃で30ppm〜50ppmの酸素濃度にして最高温度で保持する第三段階で前記誘電体セラミック層を再酸化する積層セラミックコンデンサの製造方法であり、これにより、内部及び外部電極金属の酸化反応が比較的不活発な第一段階では電極ペースト中に含まれる樹脂成分を燃焼させるのに必要な酸素濃度雰囲気中で行い、内部及び外部電極金属の酸化反応が活発になる第二段階では酸素濃度を低く制御し外部電極金属の焼結と、内部電極金属と外部電極金属との合金化を促進し外部電極金属の焼結不十分による焼結体内にメッキ液が侵入するのを防止すると共に、内部及び外部電極金属間の合金化を十分にさせることによって静電容量抜けを防止し、更に第三段階では第二段階より酸素濃度を低くして、第一及び第二段階において樹脂成分の燃焼により部分的に還元された誘電体セラミック層の再酸化を行い絶縁抵抗の低下をも防止し、信頼性の高い、優れた性能の積層セラミックコンデンサを提供することができるという作用を有するものである。
【0008】
本発明は、特に第一段階の酸素濃度を500ppmの範囲内での一定値とし、第二段階の酸素濃度を200〜300ppmの範囲で自動制御し、第三段階の酸素濃度を30〜50ppmの範囲とすることにより、樹脂成分の燃焼除去と、外部電極金属の焼結、及び内部電極金属と外部電極金属との合金化の促進、更には誘電体セラミック層の還元を防止し、静電容量抜け、絶縁抵抗低下、メッキ液の浸透を防止でき、信頼性の高い、優れた性能の積層セラミックコンデンサを提供することができるという作用を有するものである。
【0009】
本発明は、第一段階の温度領域が500℃まで、第二段階の温度領域が500〜700℃、第三段階の温度を700℃以上とすることにより、外部電極金属の焼結及び内部電極金属と外部電極金属との合金化の促進、更には誘電体セラミック層の還元を防止し、静電容量抜け、絶縁抵抗低下、メッキ液の浸透を防止でき、信頼性の高い、優れた性能の積層セラミックコンデンサを提供することができるという作用を有するものである。
【0010】
本発明は、第三段階の酸素濃度を30〜50ppmの範囲とすることにより、第二段階で電極ペースト中の樹脂成分を燃焼して還元されたセラミック層を再酸化して絶縁抵抗の優れた積層セラミックコンデンサを提供することができるという作用を有するものである。
【0011】
【発明の実施の形態】
(実施の形態1)
以下、実施の形態1を用いて本発明について、内部電極材料にニッケル、外部電極材料に銅を用いた積層セラミックコンデンサを例に説明する。
【0012】
先ず、公知の積層セラミックコンデンサの製造方法を用いて、チタン酸バリウムを主成分とするセラミックグリーンシートを作製する。
【0013】
次に、セラミックグリーンシートとニッケルを主成分とする内部電極層を交互に複数層積層して積層体グリーンブロック(図示せず)を作製する。
【0014】
次いで、積層体グリーンブロックを所定のグリーンチップ(図示せず)形状に切断した後、所定温度、条件下で脱バインダーに続いて焼成を行い積層セラミックコンデンサの焼結体(図示せず)を得た。
【0015】
得られた焼結体の両端面には内部電極の一方の端部がセラミック層を挟んで一層おき交互に相対向する異なる端面に露出した構造となっている。
【0016】
その後、焼結体の両端面に露出した内部電極の端部と電気的に接続するように、銅粉末100重量部、ガラスフリット6重量部、アクリル樹脂6重量部、及び有機溶剤15重量部からなる電極ペーストの塗布を行った。
【0017】
尚、電極ペースト塗布後の焼付工程において、焼付けの雰囲気を変動させるため、厚みを50〜100μmの範囲で故意に変えて塗布を行い、120℃の温度で10分間乾燥を行った。
【0018】
次に、電極ペーストを塗布した焼結体をベルト式連続焼付炉(以降、焼付炉と称する)を用い、処理時間60分、最高温度900℃、最高温度保持時間10分の図1に示す焼成プロファイルで焼付けを行い外部電極を形成した。
【0019】
尚、焼付け処理中の各段階での酸素濃度は(表1)に示す値で制御した。
【0020】
【表1】
Figure 0004568965
【0021】
次いで、焼付け後の外部電極の半田付け性を向上させる目的で、その表面に電解メッキ方法を用い、ニッケル膜、更にその表面に半田膜を設け積層セラミックコンデンサを完成させた。
【0022】
得られたそれぞれ条件の積層セラミックコンデンサ各100個の静電容量、絶縁抵抗の測定と、半田実装時の耐熱性の評価を行い、その結果を併せて(表1)に示した。
【0023】
尚、静電容量はヒューレットパッカード社製のLCRメータ(型番4284A)を用い周波数1kHzで測定し、規定値に対し10%以上静電容量が低下しているものを不良とし、また絶縁抵抗は、直流電圧25Vを1分印加した後の電流値をケイスレイ社製の微少電流計(型番617)を用いて測定した後、オームの法則から絶縁抵抗値を求め、絶縁抵抗が108Ω以下に低下しているものを不良とした。
【0024】
また、半田実装時の耐熱性評価は温度330℃の半田槽に積層セラミックコンデンサを5秒間浸漬した後、研磨を行い誘電体セラミック層内部または誘電体セラミック層と内部電極との界面のクラック発生不良数をカウントした。
【0025】
(表1)に示したように、外部電極厚みにより不良発生数が異なる。即ち、電極ペーストの厚みが薄いと比較的低い温度領域で脱脂が終了しているにも拘わらず、酸素濃度を固定しているため内部電極及び外部電極が酸化され導通不良となり静電容量不良が発生する。また外部電極が厚いと脱脂不十分となり積層セラミックコンデンサの素体が還元され絶縁抵抗値が低下する。
【0026】
ここで、第一および第二の脱脂領域の混入する酸素量が少ないと(試料No.1−a,1−b,1−c,2−a,2−b,2−c,3−c,4−b,4−c,7−b,7−c)脱脂不十分による絶縁性低下が発生している。
【0027】
また外部電極中ガラス成分の軟化溶融状態が変化するため外部電極シール性が低下しメッキ液浸入が発生し耐熱性低下を引き起こしている。
【0028】
また、第一および第二の脱脂領域の酸素混入量が多い場合(試料No.3−a,6−a,6−b,8−a,8−b,9−a,9−b,9−c)、上記の通り内部電極あるいは外部電極が酸化による静電容量不良が発生している。
【0029】
これに対して、本発明の請求範囲内である試料No.5−a,5−b,5−cにおいては、内部電極あるいは外部電極の酸化による静電容量の低下、積層セラミックコンデンサ素体の還元による絶縁抵抗値の低下あるいは外部電極焼結性低下による耐熱性低下は発生していない。
【0030】
このように第一の脱脂領域において不足分の酸素を第二の脱脂領域にて自動制御により供給して焼付けを行うことにより、外部電極ペースト中の樹脂成分の燃焼不充分によりセラミックコンデンサ焼結体の積層セラミックコンデンサ素体が還元され絶縁抵抗値が低下することを抑制するという作用効果が得られる。
【0031】
また、内部電極および外部電極の酸化による積層セラミックコンデンサの静電容量の低下を抑制することができ、さらに外部電極焼結性の低下による積層セラミックコンデンサの耐熱性が向上するという作用効果が得られる。
【0032】
(実施の形態2)
以下実施の形態2を用いて、本発明について、上記実施の形態1と同様内部電極にニッケル、外部電極に銅を用いた積層セラミックコンデンサを例に説明する。
【0033】
なお、セラミックコンデンサ焼結体の作成および導電性を有する外部電極ペースト塗布乾燥は上記実施の形態1と同様の方法で行った。
【0034】
外部電極の形成に際して、図1に示した第一および第二の脱脂領域1,2の温度が下記(表2)の値になるように温度プロファイルを変えて焼付処理を行った。
【0035】
なお、脱脂領域の酸素混入量は、上記実施の形態1で示した(表1)の試料No.5−a〜5−cの条件とし、高温域の酸素混入量は30ppmとした。得られた積層セラミックコンデンサの静電容量、絶縁抵抗値および耐熱性を上記実施の形態1と同様の方法にて測定し、不良の有無を確認した。その結果を(表2)に示した。
【0036】
【表2】
Figure 0004568965
【0037】
(表2)に示したように、第一および第二の脱脂領域の温度が低い場合(試料No.1−a,1−b,1−c,2−a,2−b,2−c,3−b,3−c,4−b,4−c)、外部電極中の樹脂成分の熱分解反応が不十分であり脱脂不足となるため、積層セラミックコンデンサ素体が還元され絶縁抵抗値の低下あるいは外部電極中のメッキ液浸入による耐熱性の低下を引き起こしている。
【0038】
また、第一および第二の脱脂領域の温度が高い場合(試料No.6−a,6−b,7−a,7−b,8−a,8−b,8−c)では、外部電極中の樹脂成分の脱脂が促進されるため内部電極であるニッケルあるいは外部電極である銅が酸化され静電容量の低下を引き起こしている。
【0039】
これに対して、本発明の請求範囲内である試料No.5−a,5−b,5−cにおいては、内部電極あるいは外部電極の酸化による静電容量の低下、積層セラミックコンデンサ素体の還元による絶縁抵抗値の低下あるいは外部電極焼結性低下による耐熱性低下は発生していない。
【0040】
このように第一および第二の脱脂領域の温度を規定することにより、セラミックコンデンサ焼結体の積層セラミックコンデンサ素体が還元され絶縁抵抗値が低下することを抑制するという作用効果が得られる。
【0041】
また、内部電極および外部電極の酸化による積層セラミックコンデンサの静電容量の低下を抑制することができ、さらに外部電極焼結性の低下による積層セラミックコンデンサの耐熱性が向上するという作用効果が得られる。
【0042】
(実施の形態3)
以下実施の形態3を用いて、本発明について、上記実施の形態1および2と同様内部電極にニッケル、外部電極に銅を用いた積層セラミックコンデンサを例に説明する。
【0043】
なお、セラミックコンデンサ焼結体の作成および導電性を有する外部電極ペースト塗布乾燥は上記実施の形態1および2と同様の方法で行い、外部電極の形成に際して、図1に示した高温域の酸素混入量および酸素を混入する温度を下記(表3)の値になるように焼付処理を行った。
【0044】
なお、脱脂領域の酸素混入量は、上記実施の形態1で示した(表1)の試料No.5−a〜5−cの条件とした。また、脱脂領域の温度は上記実施の形態2で示した(表2)の試料No.5−a〜5−cの条件とし、外部電極厚みは75ミクロンとした。
【0045】
得られた積層セラミックコンデンサの静電容量、絶縁抵抗値および耐熱性を上記実施の形態1と同様の方法にて測定し、不良の有無を確認した。その結果を(表3)に示した。
【0046】
【表3】
Figure 0004568965
【0047】
高温域の酸素混入は、外部電極中の樹脂成分の燃焼ガスにより還元された積層セラミックコンデンサ素体を再度酸化させることにより絶縁抵抗値を回復させるために必要不可欠である。
【0048】
このため(表3)に示したように酸素を混入する温度が低い場合(試料No.1〜5)、酸化反応が不十分で絶縁抵抗値が回復されず不良が発生している。また酸素混入量が少ない場合(試料No.6)も同様に酸化反応に必要な酸素が不足しているため絶縁抵抗値の低下が発生している。
【0049】
酸素を混入する温度が高い場合(試料No.11,12)あるいは酸素混入量が多い場合(試料No.10)、絶縁抵抗値は回復するが内部電極のニッケルあるいは外部電極の銅が酸化するため静電容量の低下を引き起こしている。
【0050】
これに対し本発明の請求範囲内の試料No.7〜9においては、内部電極あるいは外部電極の酸化による静電容量不良、積層セラミックコンデンサ素体の還元による絶縁性低下は発生していない。
【0051】
このように高温域に混入する酸素量を規定することにより、セラミックコンデンサ焼結体の積層セラミックコンデンサ素体が還元され絶縁抵抗値が低下することを抑制するという作用効果が得られる。また内部電極あるいは外部電極の酸化を抑制することができ、静電容量の低下を抑制するという作用効果が得られる。
【0052】
【発明の効果】
以上のように本発明によれば、第一の脱脂領域において不足分の酸素を第二の脱脂領域にて供給し、かつ高温域に微量の酸素を混入して焼付けを行うことにより、外部電極ペースト中の樹脂成分の燃焼不充分によりセラミックコンデンサ焼結体の積層セラミックコンデンサ素体が還元され絶縁抵抗値が低下することを抑制するという作用効果が得られる。また内部電極および外部電極の酸化による積層セラミックコンデンサの静電容量の低下を抑制することができ、さらに外部電極焼結性の低下による積層セラミックコンデンサの耐熱性が向上するという作用効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施の形態で行った外部電極焼付工程における温度および酸素濃度プロファイルを示す図
【符号の説明】
1 第一の脱脂領域
2 第二の脱脂領域
3 高温域の酸素混入領域

Claims (1)

  1. 卑金属を主成分とする内部電極とチタン酸バリウムを主成分とする誘電体セラミック層を交互に複数層積層したセラミックコンデンサ焼結体の端面部に粉末を主成分とする電極ペーストを塗布、焼付けする外部電極の形成において、温度領域が500℃まで酸素濃度を500ppmの一定に保った第一段階で前記電極ペースト中の樹脂成分を除去し、温度領域が500℃〜700℃で酸素濃度を200ppm〜300ppmの範囲に制御した第二段階で粉末の焼結と焼付けを行い、温度700℃で30ppm〜50ppmの酸素濃度にして最高温度で保持する第三段階で前記誘電体セラミック層を再酸化する積層セラミックコンデンサの製造方法。
JP2000209413A 2000-07-11 2000-07-11 積層セラミックコンデンサの製造方法 Expired - Fee Related JP4568965B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000209413A JP4568965B2 (ja) 2000-07-11 2000-07-11 積層セラミックコンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000209413A JP4568965B2 (ja) 2000-07-11 2000-07-11 積層セラミックコンデンサの製造方法

Publications (3)

Publication Number Publication Date
JP2002025849A JP2002025849A (ja) 2002-01-25
JP2002025849A5 JP2002025849A5 (ja) 2007-08-23
JP4568965B2 true JP4568965B2 (ja) 2010-10-27

Family

ID=18705825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000209413A Expired - Fee Related JP4568965B2 (ja) 2000-07-11 2000-07-11 積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JP4568965B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333775A (ja) * 1993-05-24 1994-12-02 Murata Mfg Co Ltd セラミック電子部品の製造方法
JPH07335477A (ja) * 1994-06-15 1995-12-22 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP2000138128A (ja) * 1998-10-30 2000-05-16 Tdk Corp セラミック電子部品の端子電極形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333775A (ja) * 1993-05-24 1994-12-02 Murata Mfg Co Ltd セラミック電子部品の製造方法
JPH07335477A (ja) * 1994-06-15 1995-12-22 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP2000138128A (ja) * 1998-10-30 2000-05-16 Tdk Corp セラミック電子部品の端子電極形成方法

Also Published As

Publication number Publication date
JP2002025849A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
KR100812077B1 (ko) 전자부품 및 그 제조방법
JP2000100647A (ja) 積層セラミックコンデンサおよびその製造方法
JP2943380B2 (ja) 積層セラミックコンデンサとその製造方法
JPH11243029A (ja) 端子用導電性ペーストおよび積層セラミックコンデンサ
JP3679529B2 (ja) 端子電極ペーストおよび積層セラミックコンデンサ
JP2003217969A (ja) 積層セラミックコンデンサの製造方法
JP2012109488A (ja) 積層セラミック電子部品
JP2002203736A (ja) 積層セラミックコンデンサの製造方法
JP4568965B2 (ja) 積層セラミックコンデンサの製造方法
JP2003243249A (ja) 積層セラミックコンデンサ及びその製造方法
JP4515334B2 (ja) バレルめっき方法、および電子部品の製造方法
JP3716746B2 (ja) 積層セラミック電子部品及びその製造方法
JP4211783B2 (ja) 導電性ペーストおよび積層セラミック電子部品
JP2004289089A (ja) 積層セラミック電子部品の製造方法
JPH10163067A (ja) チップ型電子部品の外部電極
JP3965953B2 (ja) 積層セラミック電子部品の焼成方法
JP3744710B2 (ja) 積層セラミックコンデンサ
JP2996016B2 (ja) チップ型電子部品の外部電極
JP4662021B2 (ja) 積層セラミックコンデンサの製造方法
JP2002298643A (ja) 外部電極用導電性ペースト及びそれを用いた積層セラミックコンデンサ
JPH09115772A (ja) チップ型電子部品の外部電極
JPH0864029A (ja) 端子電極用ペースト
JP3531794B2 (ja) セラミック電子部品の端子電極形成方法
JP4207458B2 (ja) 積層セラミックコンデンサの製造方法
JP2005150659A (ja) 導電性ペーストおよび積層セラミック電子部品

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070705

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070820

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100726

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees