JP3531794B2 - セラミック電子部品の端子電極形成方法 - Google Patents

セラミック電子部品の端子電極形成方法

Info

Publication number
JP3531794B2
JP3531794B2 JP31142798A JP31142798A JP3531794B2 JP 3531794 B2 JP3531794 B2 JP 3531794B2 JP 31142798 A JP31142798 A JP 31142798A JP 31142798 A JP31142798 A JP 31142798A JP 3531794 B2 JP3531794 B2 JP 3531794B2
Authority
JP
Japan
Prior art keywords
terminal electrode
ceramic
electronic component
ceramic electronic
organic binder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31142798A
Other languages
English (en)
Other versions
JP2000138128A (ja
Inventor
昭 佐々木
慎太郎 金
哲司 丸野
伸一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP31142798A priority Critical patent/JP3531794B2/ja
Publication of JP2000138128A publication Critical patent/JP2000138128A/ja
Application granted granted Critical
Publication of JP3531794B2 publication Critical patent/JP3531794B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、セラミック電子部
品のための端子電極形成方法に関する。
【従来の技術】内部電極を有するセラミック電子部品、
例えば、積層セラミックチップコンデンサの製造に当た
っては、グリーンシート基板に、内部電極層と、セラミ
ック誘電体層とを、必要数だけ交互に印刷塗布してグリ
ーンシート積層体を構成する。内部電極材料としては、
コストダウン等の要請から、貴金属に代えて、ニッケル
等の卑金属が用いられるようになっている。次に、グリ
ーンシート積層体を、個々の電子部品素子に切断した
後、焼成する。次に、焼成されたセラミック素体の両端
に、導電成分及び有機バイダを含む塗料を塗布し、焼き
付けることにより、内部電極の断層面と、電気的接続す
る銅端子電極を形成する。導電成分としては、例えば、
銅粉等が主に用いられる。この後、バレルメッキ装置等
で、この端子電極上にニッケル電解メッキ層、錫(S
n)もしくはその合金電解メッキ層を形成する。電解メ
ッキ層としては、例えば、ニッケルまたは錫(Sn)も
しくはその合金が用いられる。端子電極の約付けに当た
っては、内部電極の断層面が酸化して端子電極と導通不
良が生じないように、窒素(N2)雰囲気中或いは中性
雰囲気中で、700℃〜900℃の温度範囲にて焼付し
ていた。上述のように、端子電極の焼付が、酸素
(O2)の不足した窒素(N2)雰囲気中、或いは中性雰
囲気中で行われるため、端子電極に含まれる有機バイン
ダが完全焼却されず、残留カーボン(C)として残る。
この残留カーボン(C)は、焼付の際の高温度で、セラ
ミック素体に還元作用を誘起し、セラミック素体の寿命
劣化を起こす要因となる。しかも、残留カーボン(C)
は、銅端子電極の焼結を阻害し、後で形成される電解メ
ッキ層の剥離を起こす要因となる。
【発明が解決しようとする課題】本発明の課題は、残留
カーボンによる焼成阻害及びセラミック素体の寿命劣化
を防止することの可能なセラミック電子部品のための端
子電極形成方法を提供することである。
【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る端子電極形成方法の適用される セ
ラミック電子部品は、セラミック基体と、少なくとも1
つの端子電極とを含む。前記セラミック基体は内部に埋
設された少なくとも1の内部電極を含み、前記端子電極
は前記セラミック基体の端部に形成され、前記内部電極
と導通し、かつ、外部との接続部分として用いられる。
このセラミック電子部品のための端子電極を形成する本
発明に係る端子電極形成方法は、次の工程を含む。ま
ず、内部電極を有するセラミック基体の端部に、金属粉
を主成分とする導電成分と、有機バインダとを含む塗料
を塗布する(端子電極塗布工程と称する)。次に、塗布
された塗膜に含まれる前記有機バインダを除去するため
の熱処理を行う(脱バインダ工程と称する)。次に、還
元雰囲気中で前記塗膜中の前記導電成分を還元処理する
(還元工程と称する)。その後、中性雰囲気中で熱処理
して焼き付ける(焼き付け工程を称する)。上述したよ
うに、本発明に係る端子電極形成方法では、内部電極を
有するセラミック基体の端部に、導電成分と、有機バイ
ンダとを含む塗料を塗布した後、塗布された塗膜に含ま
れる前記有機バインダを除去するための熱処理を行う工
程を含むので、有機成分のバインダを充分に燃焼させる
ことができる。このため、残留カーボンによる焼成阻害
及び積層セラミック素体の寿命劣化を防止することがで
きる。この後、還元雰囲気中で還元処理する。この工程
によれば、脱バインダ工程で酸化した導電成分を還元す
ることができる。この後、中性雰囲気中で熱処理して焼
き付けるので、電気的特性に優れた緻密な構造の端子電
極を得ることができる。本発明の適用されるセラミック
電子部品の代表例は、積層セラミックコンデンサである
が、内部電極に接続する端子電極を有するセラミック電
子部品であれば、広く適用できる。例として、他のタイ
プのチップコンデンサ、インダクタ、抵抗、受動回路素
子のネットワークである混成集積回路等を挙げることが
できる。 本発明は、更に、脱バインダ工程、還元工程
及び焼き付け工程における好ましい温度条件、並びに、
還元工程における好ましい還元雰囲気の具体例について
も開示する。本発明の他の目的、構成及び利点は、実施
例を挙げて、更に詳細に説明する。
【発明の実施の形態】図1は本発明の適用されるセラミ
ック電子部品の一例を示す平面図、図2は図1の2ー2
線に沿った断面図である。図示実施例は、積層セラミッ
クコンデンサを示している。図示するように、本発明に
係る端子電極形成方法の適用されるセラミック電子部品
は、セラミック基体1と、少なくとも1つの端子電極2
とを含む。セラミック基体1は内部に埋設された少なく
とも1の内部電極3を含む。セラミック基体1は、得よ
うとするセラミック電子部品の特性に応じて選択され
る。セラミック基体1は、例えば、セラミックコンデン
サの場合は誘電体セラミックスであり、インダクタの場
合はフェライト磁性体や絶縁性複合磁性体であり、混成
集積回路部品等では上述したセラミックス材料を積層し
た構造となる。実施例は、積層セラミックコンデンサを
示しているので、セラミック基体1は誘電体セラミック
スでなる。また、内部電極3は誘電体セラミック層を介
して対向する複数の電極として構成されている。端子電
極2はセラミック基体1の端部に形成され、内部電極3
と導通し、かつ、外部との接続部分として用いられる。
図3は本発明に係る端子電極形成方法に含まれる工程
のフローチャートである。本発明に係る端子電極形成方
法は、端子電極塗布工程、脱バインダ工程、還元工程及
び焼き付け工程を含んでいる。実施例では、端子電極塗
布工程と、脱バインダ工程との間に、乾燥工程が備えら
れている。まず、端子電極塗布工程では、内部電極3を
有するセラミック基体1の端部に、金属粉を主成分とす
る導電成分と、有機バインダとを含む塗料を塗布する。
図4は端子電極塗布工程前の電子部品素子を示し、図5
は端子電極塗布工程後の断面図を示す。図4の状態で
は、内部電極3を埋設したセラミック基体1は、既に焼
成されている。内部電極3は、コストダウンの観点か
ら、ニッケルを用いることができる。塗料は、導電成分
及び有機バインダの他に、有機溶剤等も含む。導電成分
は、好ましくは、コストが比較的安価で、電気抵抗の低
い銅粉を用いる。塗布手段としては、ロールコータ法等
を用いることができる。次に、脱バインダ工程におい
て、塗布された塗膜2に含まれる有機バインダを除去す
るための熱処理を行う。この脱バインダ工程により、有
機成分であるバインダを充分に燃焼させることができ
る。このため、残留カーボンによる焼成阻害及び積層セ
ラミック素体の寿命劣化を防止することができる。空気
中での脱バインダ温度の最適温度は、300℃〜600
℃である。300℃未満の温度では、有機バインダが充
分に燃焼せず、カーボンとして残り、端子電極2の焼結
性に悪影響を与える。600℃を超える温度では、銅成
分が過酸化状態となり、生成する酸化銅(CuO)を次
工程で還元しきれず、容量特性にバラツキを生じる。脱
バイ処理時間は、例えば、60分である。次に、還元工
程において、図5に示されたセラミック電子部品素子
を、還元雰囲気中におき、還元処理する。この還元工程
によれば、脱バインダ工程で酸化した銅を還元すること
ができる。還元処理の好ましい温度条件は、300℃〜
600℃の範囲である。300℃未満の温度では、脱バ
インダ工程において生じた酸化銅を還元しきれず、容量
特性にバラツキが見られる。600℃を超える温度で
は、誘電体セラミックスでなるセラミック基体1を部分
的に還元してしまうため、加速寿命が短縮される。還元
雰囲気は、好ましくは、窒素(N2)と水素(H2)の混
合ガスを含む。特に、水素(H2)の濃度が1〜10%
である混合ガスで、よい結果が得られる。次に、焼き付
け工程において、図5に示されたセラミック電子品素子
を、中性雰囲気中で熱処理して焼き付ける。この焼き付
け工程により、電気的特性に優れた緻密な構造の端子電
極2を得ることができる。焼付工程は、600℃〜90
0℃の温度範囲において、窒素(N2)ガス等の中性雰
囲気で処理される。焼き付け時間は、上述の温度条件で
は、例えば80分程度である。図6は焼き付け工程を経
て得られたセラミック電子部品の断面図を示している。
この後、バレルメッキ装置等で、この端子電極2上にニ
ッケル電解メッキ層、Snもしくはその合金電解メッキ
層を形成する。次に、脱バインダ温度、還元温度、焼き
付け温度、還元水素濃度を変えて端子電極2を形成した
試料として、実施例1〜7及び比較例(従来例)1〜3
を準備し、各試料毎10個について、残留カーボン量(P
Pm)及び加速寿命(200℃、WV×4)を測定した。
結果を表1に示す。各試料は、長さ2.0mm、幅1.2
mm、高さ1.2mmの寸法を持ち、温度特性がB特性(J
IS規格)で、容量1μFの積層セラミックコンデンサ
である。 表1から判るように、本発明の実施例1〜7は、従来例
である比較例1〜3に比べて、加速寿命のレベルが5〜
6倍のレベルにあり、良好な結果を得ることができた。
また、脱バインダ温度が300℃〜600℃の範囲の実
施例1〜7において、残留カーボン量が20〜35(pp
m)の低レベルにある。このことは、空気中での脱バイン
ダ温度の最適温度が、300℃〜600℃であることを
示している。300℃未満の温度では、有機バインダが
充分に燃焼せず、カーボンとして残り、端子電極2の焼
結性に悪影響を与える。また、脱バインダ温度が600
℃を超えると、銅成分が過酸化となり、酸化銅(Cu
O)を次工程の還元工程で、還元しきれず、容量特性に
バラツキが見られた。次に、還元雰囲気(N2とH2)の
還元温度の適正温度は、300℃〜600℃である。3
00℃未満の温度になると、酸化銅を還元しきれず、容
量特性にバラツキが見られる。600℃を超える温度で
は、誘電体セラミックスでなるセラミック基体1を還元
してしまうため、加速寿命のダウンがみられる。還元雰
囲気(N2とH2)の水素(H2)濃度は、表1より、1
%〜10%範囲が良好な結果が得られることが解った。
図7は実施例1によって得られたセラミック電子部品の
端子電極の表面顕微鏡写真、図8は同じくその断面顕微
鏡写真である。図9は比較例1によって得られたセラミ
ック電子部品の端子電極の表面顕微鏡写真、図10は同
じくその断面顕微鏡写真である。比較例1は、図9、1
0に現れているように、端子電極が多孔(黒い部分)性
となり、綴密性を欠いている。これは、有機バインダが
充分に燃焼せず、カーボンが残留しているためと推測さ
れる。これに対して、本発明の実施例1の場合は、図
7、8に現れているように、極めて綴密性に富んでいる
ことが判る。本発明の適用されるセラミック電子部品の
代表例は、積層セラミックコンデンサであるが、内部電
極3に接続する端子電極2を有するセラミック電子部品
であれば、広く適用できることは、前述した通りであ
る。
【発明の効果】以上述べたように、本発明によれば、残
留カーボンによる焼成阻害及びセラミック素体の寿命劣
化を防止することの可能な、セラミック電子部品のため
の端子電極形成方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の適用されるセラミック電子部品の一例
を示す平面図である。
【図2】図1の2ー2線に沿った断面図である。
【図3】本発明に係る端子電極形成方法に含まれる工程
のフローチャートである。
【図4】本発明に係る電極形成方法の適用されるセラミ
ック電子部品の断面図である。
【図5】本発明に係る端子電極形成方法の一工程を示す
断面図である。
【図6】図5に示した工程の後の工程を示す断面図であ
る。
【図7】実施例1によって得られたセラミック電子部品
の端子電極の表面顕微鏡写真である。
【図8】実施例1によって得られたセラミック電子部品
の端子電極の断面顕微鏡写真である。
【図9】比較例1によって得られたセラミック電子部品
の端子電極の表面顕微鏡写真である。
【図10】比較例1によって得られたセラミック電子部
品の端子電極の断面顕微鏡写真である。
【符号の説明】
1 セラミック基体 2 端子電極 3 内部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 伸一 秋田県由利郡仁賀保町平沢字前田151 ティーディーケイエムシーシー株式会社 内 (56)参考文献 特開 平7−335477(JP,A) 特開 平5−299289(JP,A) 特開 平9−134842(JP,A) 特開 平10−163066(JP,A) 特開 平10−189385(JP,A) 特開 平5−3131(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01G 4/00 - 4/42 H01G 13/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 セラミック電子部品の端子電極形成方法
    であって、前記セラミック電子部品は、セラミック基体
    と、少なくとも1つの端子電極とを含み、前記セラミッ
    ク基体は内部に埋設された少なくとも1の内部電極を含
    み、前記端子電極は前記セラミック基体の端部に形成さ
    れ、前記内部電極と導通し、かつ、外部との接続部分と
    して用いられるものであり、 前記セラミック電子部品に前記端子電極を形成するに当
    たり、焼結後の前記セラミック基体の端部に、銅粉を主
    成分とする導電成分と、有機バインダとを含む塗料を塗
    布し、 塗布された塗膜に含まれる前記有機バインダを除去する
    ための熱処理を行い、 その後、還元雰囲気中で前記塗
    膜中の前記導電成分を還元処理し、 その後、中性雰囲気中で熱処理して焼き付け、この後、バレルメッキ装置等で、前記端子電極上にニッ
    ケル電解メッキ層、Snもしくはその合金電解メッキ層
    を形成する工程を含み、 前記有機バインダを除去するための前記熱処理は、30
    0℃〜600℃の温度条件で、空気中で行い、 前記還元処理は、300℃〜600℃の温度条件で行
    い、 前記焼き付けは、600℃〜750℃の温度条件で行う
    方法。
  2. 【請求項2】 請求項1に記載された方法であって、 前記セラミック電子部品は、積層セラミックコンデンサ
    である方法。
  3. 【請求項3】 請求項1または2の何れかに記載された
    方法であって、 前記内部電極は、ニッケルを主成分とする方法。
  4. 【請求項4】 請求項1乃至3の何れかに記載された方
    法であって、 前記還元雰囲気は、窒素(N2)と水素(H2)の混合ガ
    スを含み、 水素(H2)濃度が1〜10%である方法。
JP31142798A 1998-10-30 1998-10-30 セラミック電子部品の端子電極形成方法 Expired - Fee Related JP3531794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31142798A JP3531794B2 (ja) 1998-10-30 1998-10-30 セラミック電子部品の端子電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31142798A JP3531794B2 (ja) 1998-10-30 1998-10-30 セラミック電子部品の端子電極形成方法

Publications (2)

Publication Number Publication Date
JP2000138128A JP2000138128A (ja) 2000-05-16
JP3531794B2 true JP3531794B2 (ja) 2004-05-31

Family

ID=18017084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31142798A Expired - Fee Related JP3531794B2 (ja) 1998-10-30 1998-10-30 セラミック電子部品の端子電極形成方法

Country Status (1)

Country Link
JP (1) JP3531794B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4568965B2 (ja) * 2000-07-11 2010-10-27 パナソニック株式会社 積層セラミックコンデンサの製造方法
JP4544387B2 (ja) * 2001-02-06 2010-09-15 Tdk株式会社 セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
JP2000138128A (ja) 2000-05-16

Similar Documents

Publication Publication Date Title
US6493207B2 (en) Multilayer ceramic capacitor
JPH11243029A (ja) 端子用導電性ペーストおよび積層セラミックコンデンサ
JP2000216046A (ja) 積層セラミック電子部品
JP3296573B2 (ja) セラミックコンデンサー電極用導体ペースト及びその導体ペーストを用いたセラミックコンデンサーの製造方法。
JP4136113B2 (ja) チップ型積層電子部品
JP3531794B2 (ja) セラミック電子部品の端子電極形成方法
JP4380145B2 (ja) 導電ペースト及びセラミック電子部品の製造方法
JP2002203736A (ja) 積層セラミックコンデンサの製造方法
JPS5874030A (ja) 電子部品、導電皮膜組成物及び製造方法
JP4515334B2 (ja) バレルめっき方法、および電子部品の製造方法
JP2003243249A (ja) 積層セラミックコンデンサ及びその製造方法
JP3716746B2 (ja) 積層セラミック電子部品及びその製造方法
JP4211783B2 (ja) 導電性ペーストおよび積層セラミック電子部品
JP3196524B2 (ja) 電子部品の製造方法
JP2001118424A (ja) 導電ペースト用銅合金粉
JPH07335477A (ja) セラミック電子部品の製造方法
JP3391286B2 (ja) セラミック電子部品
JP2002298643A (ja) 外部電極用導電性ペースト及びそれを用いた積層セラミックコンデンサ
JPH0864029A (ja) 端子電極用ペースト
JPH09115772A (ja) チップ型電子部品の外部電極
JP4662021B2 (ja) 積層セラミックコンデンサの製造方法
JPH10144559A (ja) 端子電極ペースト、積層電子部品、およびその製造方法
JP3720550B2 (ja) 積層セラミックコンデンサの製法
JPH07201637A (ja) 積層セラミック電子部品
JP4360112B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030702

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20031215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees