JP3391286B2 - セラミック電子部品 - Google Patents
セラミック電子部品Info
- Publication number
- JP3391286B2 JP3391286B2 JP03935499A JP3935499A JP3391286B2 JP 3391286 B2 JP3391286 B2 JP 3391286B2 JP 03935499 A JP03935499 A JP 03935499A JP 3935499 A JP3935499 A JP 3935499A JP 3391286 B2 JP3391286 B2 JP 3391286B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- electronic component
- terminal electrode
- porosity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、セラミック電子
部品に関するもので、特に、セラミックをもって構成さ
れる電子部品本体を備えるセラミック電子部品の端子電
極における改良に関するものである。
部品に関するもので、特に、セラミックをもって構成さ
れる電子部品本体を備えるセラミック電子部品の端子電
極における改良に関するものである。
【０００２】
【従来の技術】この発明にとって興味ある、セラミック
をもって構成される電子部品本体を備えるセラミック電
子部品としては、たとえば、コンデンサ、抵抗器、イン
ダクタ、フィルタ等があり、これらのセラミック電子部
品は、多くの場合、適宜の配線基板上に表面実装され
る。
をもって構成される電子部品本体を備えるセラミック電
子部品としては、たとえば、コンデンサ、抵抗器、イン
ダクタ、フィルタ等があり、これらのセラミック電子部
品は、多くの場合、適宜の配線基板上に表面実装され
る。
【０００３】また、上述のような表面実装されるべきセ
ラミック電子部品としては、電子部品本体の内部に内部
導体が形成されていて、この内部導体に接続されるよう
に、電子部品本体の少なくとも各端面上にそれぞれ端子
電極が形成された構造を有するものが多い。
ラミック電子部品としては、電子部品本体の内部に内部
導体が形成されていて、この内部導体に接続されるよう
に、電子部品本体の少なくとも各端面上にそれぞれ端子
電極が形成された構造を有するものが多い。
【０００４】たとえば、積層セラミックコンデンサにお
いて、内部導体としての内部電極が卑金属を含む場合、
端子電極が電子部品本体の外表面上に形成される第１層
とこの第１層の外側に形成される第２層とを少なくとも
備える構造とされながら、第１層が卑金属、第２層が銀
または銀−パラジウムをそれぞれ含むようにされたり、
第１層が卑金属、第２層が銅または銅合金を含むように
されたりすることが知られている。このような金属の組
合せを用いる複数層からなる端子電極によれば、内部導
体との間および第１層と第２層との間で高い電気的導通
状態を確保でき、静電容量やｔａｎδ等の特性が劣化し
にくいという利点を期待することができる。
いて、内部導体としての内部電極が卑金属を含む場合、
端子電極が電子部品本体の外表面上に形成される第１層
とこの第１層の外側に形成される第２層とを少なくとも
備える構造とされながら、第１層が卑金属、第２層が銀
または銀−パラジウムをそれぞれ含むようにされたり、
第１層が卑金属、第２層が銅または銅合金を含むように
されたりすることが知られている。このような金属の組
合せを用いる複数層からなる端子電極によれば、内部導
体との間および第１層と第２層との間で高い電気的導通
状態を確保でき、静電容量やｔａｎδ等の特性が劣化し
にくいという利点を期待することができる。
【０００５】
【発明が解決しようとする課題】上述のようなセラミッ
ク電子部品を表面実装するにあたっては、通常、端子電
極を配線基板上の所定の導電ランドに半田付けすること
が行なわれる。
ク電子部品を表面実装するにあたっては、通常、端子電
極を配線基板上の所定の導電ランドに半田付けすること
が行なわれる。
【０００６】しかしながら、このような半田付け工程に
おいて、溶融状態の半田からの熱によるストレスのた
め、たとえば電子部品本体にクラックが生じるなどの機
械的損傷がもたらされることがある。このクラックは、
電子部品本体における内部導体が形成される界面に沿っ
て生じることが多く、その原因として、金属を主成分と
する端子電極から同じく金属を主成分とする内部導体に
熱が迅速に伝達されることによって、内部導体において
比較的急激な温度上昇が生じるが、セラミックをもって
構成される電子部品本体の他の部分にあっては、そこで
の温度上昇がこれに追従し得ないためである、と考えら
れる。
おいて、溶融状態の半田からの熱によるストレスのた
め、たとえば電子部品本体にクラックが生じるなどの機
械的損傷がもたらされることがある。このクラックは、
電子部品本体における内部導体が形成される界面に沿っ
て生じることが多く、その原因として、金属を主成分と
する端子電極から同じく金属を主成分とする内部導体に
熱が迅速に伝達されることによって、内部導体において
比較的急激な温度上昇が生じるが、セラミックをもって
構成される電子部品本体の他の部分にあっては、そこで
の温度上昇がこれに追従し得ないためである、と考えら
れる。
【０００７】そこで、この発明の目的は、上述したよう
な問題を解決し得る、セラミック電子部品を提供しよう
とすることである。
な問題を解決し得る、セラミック電子部品を提供しよう
とすることである。
【０００８】
【課題を解決するための手段】この発明は、内部導体が
内部に形成されかつセラミックをもって構成される電子
部品本体と、内部導体に接続されるように電子部品本体
の外表面上に形成される端子電極とを備える、セラミッ
ク電子部品に向けられるものであって、上述した技術的
課題を解決するため、端子電極が、電子部品本体の外表
面上に形成される第１層と第１層の外側に形成される第
２層と第２層の外側に形成される第３層とを少なくとも
備え、第１層は金属を含み、第２層は金属の酸化物を含
み、第３層は金属を含むことを基本的特徴としている。
内部に形成されかつセラミックをもって構成される電子
部品本体と、内部導体に接続されるように電子部品本体
の外表面上に形成される端子電極とを備える、セラミッ
ク電子部品に向けられるものであって、上述した技術的
課題を解決するため、端子電極が、電子部品本体の外表
面上に形成される第１層と第１層の外側に形成される第
２層と第２層の外側に形成される第３層とを少なくとも
備え、第１層は金属を含み、第２層は金属の酸化物を含
み、第３層は金属を含むことを基本的特徴としている。
【０００９】この発明において、第２層は、その厚みが
１．０μｍ以上かつ１０μｍ以下となるように選ばれ
る。
１．０μｍ以上かつ１０μｍ以下となるように選ばれ
る。
【００１０】また、この発明において、第２層の気孔率
が１０〜７０％となるように選ばれる。なお、この気孔
率は、第２層の金属の酸化物層についての不連続性を表
すもので、第３層に含まれる金属等が入り込んだ状態に
ある気孔をも含めての気孔率のことである。また、第２
層にある気孔内には、第３層に含まれる金属が入り込む
ことによって、第３層と第１層との間において電気的導
通が確保される。
が１０〜７０％となるように選ばれる。なお、この気孔
率は、第２層の金属の酸化物層についての不連続性を表
すもので、第３層に含まれる金属等が入り込んだ状態に
ある気孔をも含めての気孔率のことである。また、第２
層にある気孔内には、第３層に含まれる金属が入り込む
ことによって、第３層と第１層との間において電気的導
通が確保される。
【００１１】また、第１層に含まれる金属は、内部導体
に含まれる金属と合金化しやすい金属であり、かつ、第
３層に含まれる金属は、第１層に含まれる金属と合金化
しやすい金属である。
に含まれる金属と合金化しやすい金属であり、かつ、第
３層に含まれる金属は、第１層に含まれる金属と合金化
しやすい金属である。
【００１２】この発明は、より特定的な実施態様では、
内部導体はニッケルを含み、端子電極において、第１層
はニッケルを含み、第２層は酸化ニッケルを含み、第３
層は銅を含むようにして実施される。
内部導体はニッケルを含み、端子電極において、第１層
はニッケルを含み、第２層は酸化ニッケルを含み、第３
層は銅を含むようにして実施される。
【００１３】
【００１４】
【発明の実施の形態】図１は、この発明の一実施形態に
よるセラミック電子部品１を図解的に示す断面図であ
る。
よるセラミック電子部品１を図解的に示す断面図であ
る。
【００１５】図１を参照して、セラミック電子部品１
は、積層セラミックコンデンサを構成している。セラミ
ック電子部品１は、複数の積層された誘電体セラミック
層２を有するチップ状の電子部品本体３を備え、電子部
品本体３の少なくとも各端面４上には、端子電極５がそ
れぞれ形成されている。端子電極５の詳細な構造につい
ては、後述する。
は、積層セラミックコンデンサを構成している。セラミ
ック電子部品１は、複数の積層された誘電体セラミック
層２を有するチップ状の電子部品本体３を備え、電子部
品本体３の少なくとも各端面４上には、端子電極５がそ
れぞれ形成されている。端子電極５の詳細な構造につい
ては、後述する。
【００１６】電子部品本体３の内部には、内部導体とし
ての複数の内部電極６が積層状に形成されている。これ
ら内部電極６は、端子電極５の一方のものに接続される
ものと他方のものに接続されるものとが積層方向に関し
て交互に配置されている。
ての複数の内部電極６が積層状に形成されている。これ
ら内部電極６は、端子電極５の一方のものに接続される
ものと他方のものに接続されるものとが積層方向に関し
て交互に配置されている。
【００１７】端子電極５は、電子部品本体３の各端面４
上に形成される第１層７とこの第１層７の外側に形成さ
れる第２層８とこの第２層８の外側に形成される第３層
９とを備えている。そして、これら第１ないし第３層７
ないし９をそれぞれ構成する材質について言えば、第１
層７は金属を含み、第２層８は金属の酸化物を含み、第
３層９は金属を含む構成とされる。
上に形成される第１層７とこの第１層７の外側に形成さ
れる第２層８とこの第２層８の外側に形成される第３層
９とを備えている。そして、これら第１ないし第３層７
ないし９をそれぞれ構成する材質について言えば、第１
層７は金属を含み、第２層８は金属の酸化物を含み、第
３層９は金属を含む構成とされる。
【００１８】このようにして、金属の酸化物を含む第２
層８は、第１層７または第３層９に比べて、低い熱伝導
率を与えることになるので、端子電極５が加熱されたと
き、端子電極５から内部電極６への熱の伝達を低減し、
内部電極６での温度上昇を遅らせるように作用する。こ
の作用をより有効に発揮させるため、第２層８は、厚み
が１．０μｍ以上となるようにされる。
層８は、第１層７または第３層９に比べて、低い熱伝導
率を与えることになるので、端子電極５が加熱されたと
き、端子電極５から内部電極６への熱の伝達を低減し、
内部電極６での温度上昇を遅らせるように作用する。こ
の作用をより有効に発揮させるため、第２層８は、厚み
が１．０μｍ以上となるようにされる。
【００１９】また、第２層８は、気孔率が１０〜７０％
となるようにされ、また、第１層７に含まれる金属とし
ては、内部電極６に含まれる金属と合金化しやすい金属
が選ばれ、かつ、第３層９に含まれる金属としては、第
１層７に含まれる金属と合金化しやすい金属が選ばれ
る。
となるようにされ、また、第１層７に含まれる金属とし
ては、内部電極６に含まれる金属と合金化しやすい金属
が選ばれ、かつ、第３層９に含まれる金属としては、第
１層７に含まれる金属と合金化しやすい金属が選ばれ
る。
【００２０】このように、合金化しやすい金属を、内部
電極６と第１層７との間、および第１層７と第３層９と
の間で、それぞれ組み合わせることにより、互いの間で
の電気的導通を良好なものとすることができる。
電極６と第１層７との間、および第１層７と第３層９と
の間で、それぞれ組み合わせることにより、互いの間で
の電気的導通を良好なものとすることができる。
【００２１】特に第１層７と第３層９との間では、通
常、第２層８に存在する気孔を通して電気的導通が図ら
れるが、前述のように気孔率が１０〜７０％とされたの
は、気孔率が１０％未満では、第１層７と第３層９との
間での電気的導通が十分でなく、また、７０％を超える
と、第２層８の気孔がたとえば第３層９の金属によって
充填されることによって、第２層８における金属の酸化
物による熱伝導の抑制効果が低減され、第２層８の存在
意義が減殺されるからである。
常、第２層８に存在する気孔を通して電気的導通が図ら
れるが、前述のように気孔率が１０〜７０％とされたの
は、気孔率が１０％未満では、第１層７と第３層９との
間での電気的導通が十分でなく、また、７０％を超える
と、第２層８の気孔がたとえば第３層９の金属によって
充填されることによって、第２層８における金属の酸化
物による熱伝導の抑制効果が低減され、第２層８の存在
意義が減殺されるからである。
【００２２】また、第２層８の厚みは、１０μｍ以下と
される。厚みが１０μｍを超えると、第２層８に存在す
る気孔を通して第１層７と第３層９との間での電気的導
通を図ることが困難になるからである。
される。厚みが１０μｍを超えると、第２層８に存在す
る気孔を通して第１層７と第３層９との間での電気的導
通を図ることが困難になるからである。
【００２３】以上述べたことを考慮して、より特定的な
実施例では、内部電極６はニッケルを含み、第１層７は
ニッケルを含み、第２層８は酸化ニッケルを含み、第３
層９は銅を含むようにされるとともに、第２層８は、厚
みが１．０〜１０μｍとなり、気孔率が１０〜７０％と
なるようにされる。
実施例では、内部電極６はニッケルを含み、第１層７は
ニッケルを含み、第２層８は酸化ニッケルを含み、第３
層９は銅を含むようにされるとともに、第２層８は、厚
みが１．０〜１０μｍとなり、気孔率が１０〜７０％と
なるようにされる。
【００２４】このような特定的な実施例において、第１
ないし第３層７ないし９は、たとえば、次のように形成
されることができる。
ないし第３層７ないし９は、たとえば、次のように形成
されることができる。
【００２５】まず、ニッケルを含む内部電極６を備える
電子部品本体３を用意し、この電子部品本体３の各端面
４上に、焼成により第１層７となるニッケルを含む導電
性ペースト膜を形成し、次いで、これを焼成する。その
後、この焼成膜の表面部分を、酸化処理、より具体的に
は酸素含有雰囲気中で熱処理する。これによって、この
焼成膜の下地層がニッケルを含む第１層７となり、同じ
く焼成膜の表面層が酸化ニッケルを含む第２層８とな
る。このとき、熱処理における時間、温度、雰囲気中の
酸素分圧等を制御することによって、第２層８の厚みお
よび気孔率を変えることができる。
電子部品本体３を用意し、この電子部品本体３の各端面
４上に、焼成により第１層７となるニッケルを含む導電
性ペースト膜を形成し、次いで、これを焼成する。その
後、この焼成膜の表面部分を、酸化処理、より具体的に
は酸素含有雰囲気中で熱処理する。これによって、この
焼成膜の下地層がニッケルを含む第１層７となり、同じ
く焼成膜の表面層が酸化ニッケルを含む第２層８とな
る。このとき、熱処理における時間、温度、雰囲気中の
酸素分圧等を制御することによって、第２層８の厚みお
よび気孔率を変えることができる。
【００２６】次いで、第２層８上に、焼成により第３層
９となる銅を含む導電性ペースト膜を形成し、次いで、
これを焼成する。これによって、第３層９が形成され
る。このとき、第３層９に含まれる銅の一部は、多かれ
少なかれポーラス構造を有している第２層８の気孔内に
入り込み、第３層９と第１層７との間において必要な電
気的導通を確保する。
９となる銅を含む導電性ペースト膜を形成し、次いで、
これを焼成する。これによって、第３層９が形成され
る。このとき、第３層９に含まれる銅の一部は、多かれ
少なかれポーラス構造を有している第２層８の気孔内に
入り込み、第３層９と第１層７との間において必要な電
気的導通を確保する。
【００２７】なお、図示しないが、第３層９の外側に、
たとえばニッケルめっきにより第４層が形成され、さら
に、第４層の外側に、たとえば錫めっきにより第５層が
形成されてもよい。
たとえばニッケルめっきにより第４層が形成され、さら
に、第４層の外側に、たとえば錫めっきにより第５層が
形成されてもよい。
【００２８】前述したように、第２層８は、厚みが１．
０〜１０μｍとなり、気孔率が１０〜７０％となるよう
にされることが好ましい。このことを確認するため、以
下のような実験を実施した。
０〜１０μｍとなり、気孔率が１０〜７０％となるよう
にされることが好ましい。このことを確認するため、以
下のような実験を実施した。
【００２９】内部電極がニッケルを含み、第１層が同じ
くニッケルを含み、第２層が酸化ニッケルを含み、第３
層が銅を含み、第４層がニッケルめっき膜からなり、第
５層が錫めっき膜からなる、積層セラミックコンデンサ
において、第２層の厚みおよび気孔率を以下の表１に示
すように種々に変えた試料を作製した。なお、第１ない
し第３層の形成方法については、前述した特定的な実施
例と同様の方法を採用した。
くニッケルを含み、第２層が酸化ニッケルを含み、第３
層が銅を含み、第４層がニッケルめっき膜からなり、第
５層が錫めっき膜からなる、積層セラミックコンデンサ
において、第２層の厚みおよび気孔率を以下の表１に示
すように種々に変えた試料を作製した。なお、第１ない
し第３層の形成方法については、前述した特定的な実施
例と同様の方法を採用した。
【００３０】
【表１】
【００３１】表１において、「耐熱衝撃試験後クラック
発生率」は、２５℃の室温から３２５℃の溶融半田浴に
試料を浸漬することによってクラックの発生した試料数
の全試料数に対する比率を示している。
発生率」は、２５℃の室温から３２５℃の溶融半田浴に
試料を浸漬することによってクラックの発生した試料数
の全試料数に対する比率を示している。
【００３２】また、表１において、「静電容量不良発生
率」は、得られた試料の静電容量が設計した所定の静電
容量の９０％未満となった試料数の全試料数に対する比
率を示している。
率」は、得られた試料の静電容量が設計した所定の静電
容量の９０％未満となった試料数の全試料数に対する比
率を示している。
【００３３】また、表１において、「第２層厚み」は、
ＥＤＸによって酸化物であることを確認して、その厚み
を求めたものである。
ＥＤＸによって酸化物であることを確認して、その厚み
を求めたものである。
【００３４】表１からわかるように、第２層の厚みが
０．８μｍの場合には、これによる熱伝導を遅らせる効
果が十分でなく、１５／５０の試料においてクラックが
発生した。また、第２層の厚みが２０．０μｍの場合に
は、第２層に存在する気孔を通しても第１層と第３層と
の間での電気的導通を図ることが困難になり、５／１０
０の試料において静電容量不良が発生した。
０．８μｍの場合には、これによる熱伝導を遅らせる効
果が十分でなく、１５／５０の試料においてクラックが
発生した。また、第２層の厚みが２０．０μｍの場合に
は、第２層に存在する気孔を通しても第１層と第３層と
の間での電気的導通を図ることが困難になり、５／１０
０の試料において静電容量不良が発生した。
【００３５】このことから、第２層の厚みは、１．０〜
１０μｍであることが好ましいことがわかる。
１０μｍであることが好ましいことがわかる。
【００３６】また、表１において、第２層の厚みが５．
０μｍであって、第２層の気孔率が５％の場合には、第
２層に存在する気孔を通して第１層と第３層との間で良
好な電気的導通を図ることが困難になり、４／１００の
試料において静電容量不良が発生した。また、第２層の
気孔率が８０％の場合には、第２層の気孔が第３層の金
属によって充填されることによって、第２層における金
属の酸化物による熱伝導の抑制効果が低減され、２０／
５０の試料においてクラックが発生した。
０μｍであって、第２層の気孔率が５％の場合には、第
２層に存在する気孔を通して第１層と第３層との間で良
好な電気的導通を図ることが困難になり、４／１００の
試料において静電容量不良が発生した。また、第２層の
気孔率が８０％の場合には、第２層の気孔が第３層の金
属によって充填されることによって、第２層における金
属の酸化物による熱伝導の抑制効果が低減され、２０／
５０の試料においてクラックが発生した。
【００３７】このことから、第２層の気孔率は、１０〜
７０％であることが好ましいことがわかる。
７０％であることが好ましいことがわかる。
【００３８】以上、この発明を積層セラミックコンデン
サに関連して説明したが、この発明は、内部導体が形成
された電子部品本体と、内部導体に接続されるように電
子部品本体の外表面上に形成される端子電極とを備え
る、セラミック電子部品であれば、どのような構造また
は機能を有するセラミック電子部品に対しても適用する
ことができる。
サに関連して説明したが、この発明は、内部導体が形成
された電子部品本体と、内部導体に接続されるように電
子部品本体の外表面上に形成される端子電極とを備え
る、セラミック電子部品であれば、どのような構造また
は機能を有するセラミック電子部品に対しても適用する
ことができる。
【００３９】また、上述した実施形態の説明において、
第３層９上にめっき膜が形成されることもあり得ること
を示唆したが、このように、端子電極５は、第１層７、
第２層８および第３層９からなる３層構造であることに
限定されず、第３層９上にさらに少なくとも１つの他の
層が形成されても、あるいは、第１層７と第２層８との
間および／または第２層８と第３層９との間に他の層が
形成されてもよい。
第３層９上にめっき膜が形成されることもあり得ること
を示唆したが、このように、端子電極５は、第１層７、
第２層８および第３層９からなる３層構造であることに
限定されず、第３層９上にさらに少なくとも１つの他の
層が形成されても、あるいは、第１層７と第２層８との
間および／または第２層８と第３層９との間に他の層が
形成されてもよい。
【００４０】
【発明の効果】以上のように、この発明に係るセラミッ
ク電子部品によれば、端子電極の第２層が金属の酸化物
を含んでいるので、配線基板への半田付け時などの場合
において、端子電極から内部導体への熱の伝達を遅らせ
ることができる。そのため、この熱によるストレスが原
因となって電子部品本体にクラックなどの機械的損傷が
生じることを有利に防止することができる。
ク電子部品によれば、端子電極の第２層が金属の酸化物
を含んでいるので、配線基板への半田付け時などの場合
において、端子電極から内部導体への熱の伝達を遅らせ
ることができる。そのため、この熱によるストレスが原
因となって電子部品本体にクラックなどの機械的損傷が
生じることを有利に防止することができる。
【００４１】また、端子電極の第１層および第３層は、
金属を含む構成とされるので、セラミック電子部品の特
性を実質的に損ねることはない。
金属を含む構成とされるので、セラミック電子部品の特
性を実質的に損ねることはない。
【００４２】また、この発明によれば、端子電極の第２
層の厚みが１．０μｍ以上となるように選ばれるので、
上述のような端子電極から内部電極への熱の伝達を遅ら
せる効果をより確実に達成することができる。
層の厚みが１．０μｍ以上となるように選ばれるので、
上述のような端子電極から内部電極への熱の伝達を遅ら
せる効果をより確実に達成することができる。
【００４３】また、この発明によれば、端子電極の第２
層の気孔率が１０〜７０％となるように選ばれるので、
端子電極の第１層と第３層との間での電気的導通を十分
に図ることができるとともに、第２層の気孔がたとえば
第３層の金属によって充填されることによって、第２層
における金属の酸化物による熱伝導の抑制効果が低減さ
れ、第２層の存在意義が減殺されることを防止すること
ができる。
層の気孔率が１０〜７０％となるように選ばれるので、
端子電極の第１層と第３層との間での電気的導通を十分
に図ることができるとともに、第２層の気孔がたとえば
第３層の金属によって充填されることによって、第２層
における金属の酸化物による熱伝導の抑制効果が低減さ
れ、第２層の存在意義が減殺されることを防止すること
ができる。
【００４４】また、この発明によれば、第２層にある気
孔内には、第３層に含まれる金属が入り込むとともに、
端子電極の第１層に含まれる金属が、内部導体に含まれ
る金属と合金化しやすい金属であり、かつ、端子電極の
第３層に含まれる金属が、第１層に含まれる金属と合金
化しやすい金属であるので、内部電極と端子電極の第１
層との間および端子電極の第１層と第３層との間での電
気的導通をより良好なものとすることができる。
孔内には、第３層に含まれる金属が入り込むとともに、
端子電極の第１層に含まれる金属が、内部導体に含まれ
る金属と合金化しやすい金属であり、かつ、端子電極の
第３層に含まれる金属が、第１層に含まれる金属と合金
化しやすい金属であるので、内部電極と端子電極の第１
層との間および端子電極の第１層と第３層との間での電
気的導通をより良好なものとすることができる。
【００４５】また、この発明によれば、端子電極の第２
層の厚みが１０μｍ以下となるように選ばれるので、第
１層と第３層との間での上述した電気的導通をより良好
なものとすることができる。
層の厚みが１０μｍ以下となるように選ばれるので、第
１層と第３層との間での上述した電気的導通をより良好
なものとすることができる。
【図１】この発明の一実施形態によるセラミック電子部
品１を示す断面図である。
品１を示す断面図である。
１ セラミック電子部品
３ 電子部品本体
４ 端面（外表面）
５ 端子電極
６ 内部電極（内部導体）
７ 第１層
８ 第２層
９ 第３層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−162359（ＪＰ，Ａ)
特開 平11−283867（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01G 4/12
Claims (2)
- 【請求項１】 内部導体が内部に形成されかつセラミッ
クをもって構成される電子部品本体と、 前記内部導体に接続されるように前記電子部品本体の外
表面上に形成される端子電極とを備え、 前記端子電極は、前記電子部品本体の外表面上に形成さ
れる第１層と前記第１層の外側に形成される第２層と前
記第２層の外側に形成される第３層とを少なくとも備
え、 前記第１層は金属を含み、前記第２層は金属の酸化物を
含み、前記第３層は金属を含み、 前記第１層に含まれる前記金属は、前記内部導体に含ま
れる金属と合金化しやすい金属であり、かつ、前記第３
層に含まれる前記金属は、前記第１層に含まれる前記金
属と合金化しやすい金属であり、 前記第２層は、厚みが１．０μｍ以上かつ１０μｍ以下
であり、気孔率が１０〜７０％であり、 前記第２層にある気孔内に、前記第３層に含まれる前記
金属が入り込み、前記第３層と前記第１層との間におい
て電気的導通が確保されている、 セラミック電子部品。 - 【請求項２】 前記内部導体はニッケルを含み、前記第
１層はニッケルを含み、前記第２層は酸化ニッケルを含
み、前記第３層は銅を含む、請求項１に記載のセラミッ
ク電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03935499A JP3391286B2 (ja) | 1999-02-18 | 1999-02-18 | セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03935499A JP3391286B2 (ja) | 1999-02-18 | 1999-02-18 | セラミック電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243649A JP2000243649A (ja) | 2000-09-08 |
| JP3391286B2 true JP3391286B2 (ja) | 2003-03-31 |
Family
ID=12550749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03935499A Expired - Lifetime JP3391286B2 (ja) | 1999-02-18 | 1999-02-18 | セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3391286B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11955289B2 (en) | 2021-12-08 | 2024-04-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004101465A1 (ja) * | 2003-05-19 | 2006-07-13 | 松下電器産業株式会社 | セラミックグリーンシートと積層セラミック物品及びその製造方法 |
-
1999
- 1999-02-18 JP JP03935499A patent/JP3391286B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11955289B2 (en) | 2021-12-08 | 2024-04-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000243649A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4423707B2 (ja) | 積層セラミック電子部品の製造方法 | |
| CN101189693B (zh) | 电子器件及其制作方法 | |
| JP5115349B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| KR100812077B1 (ko) | 전자부품 및 그 제조방법 | |
| JP5239236B2 (ja) | 電子部品およびその製造方法 | |
| JP2006186316A (ja) | セラミック電子部品及び積層セラミックコンデンサ | |
| JP2015037183A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JPH04169002A (ja) | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 | |
| JPH08162359A (ja) | チップ型セラミック電子部品 | |
| JP2015037186A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP2002015946A (ja) | セラミックコンデンサ | |
| JP3446713B2 (ja) | リード端子付きセラミック電子部品 | |
| JP4803451B2 (ja) | 電子部品及びその実装構造 | |
| JPH11297565A (ja) | セラミック電子部品およびその製造方法 | |
| JP4136113B2 (ja) | チップ型積層電子部品 | |
| JP3391286B2 (ja) | セラミック電子部品 | |
| JP4442135B2 (ja) | セラミック電子部品の製造方法 | |
| JPH08330173A (ja) | 積層セラミックコンデンサならびにその製造方法 | |
| JP2022166463A (ja) | セラミック電子部品および実装基板 | |
| JPH07201637A (ja) | 積層セラミック電子部品 | |
| JP2600477B2 (ja) | 積層セラミック電子部品 | |
| JP3531794B2 (ja) | セラミック電子部品の端子電極形成方法 | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
| JP2006269829A (ja) | セラミック電子部品 | |
| JP2002198253A (ja) | セラミック電子部品及び導電性ペースト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140124 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |