JP2023122239A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2023122239A
JP2023122239A JP2022025826A JP2022025826A JP2023122239A JP 2023122239 A JP2023122239 A JP 2023122239A JP 2022025826 A JP2022025826 A JP 2022025826A JP 2022025826 A JP2022025826 A JP 2022025826A JP 2023122239 A JP2023122239 A JP 2023122239A
Authority
JP
Japan
Prior art keywords
electrode layer
upper electrode
layer
ceramic capacitor
pores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022025826A
Other languages
English (en)
Other versions
JP7533502B2 (ja
Inventor
智史 宮崎
Tomohito Miyazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2022025826A priority Critical patent/JP7533502B2/ja
Priority to KR1020220173889A priority patent/KR20230126167A/ko
Priority to CN202211653592.8A priority patent/CN116646179A/zh
Priority to US18/107,541 priority patent/US20230268121A1/en
Publication of JP2023122239A publication Critical patent/JP2023122239A/ja
Application granted granted Critical
Publication of JP7533502B2 publication Critical patent/JP7533502B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】耐湿性及び耐基板曲げ性を両立する積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１０は、複数の誘電体層１４と、複数の内部電極層１６ａ、１６ｂとが積層され、高さ方向ｘに相対する第１、第２の主面１２ａ、１２ｂと、高さ方向に直交する幅方向に相対する第１、第２の側面と、高さ方向と幅方向に直交する長さ方向ｚに相対する第１、第２の端面１２ｅ、１２ｆと、を含む積層体１２と、第１の外部電極３０ａと、第２の外部電極３０ｂと、を備える。外部電極は、金属成分及びガラス成分を含有する下層電極層３４ａ、３４ｂと、金属成分及び下層電極層中のガラス成分の量よりも少なく、かつ、上層電極層に含有される気孔の最大内接円径が０．０２μｍ以上０．５２μｍ以下であるガラス成分を含有し、かつ、内部に複数の気孔が配置され、下層電極層上に配置される上層電極層３６ａ、３６ｂと、を含む。【選択図】図２

Description

この発明は、積層セラミックコンデンサに関する。
近年、積層セラミックコンデンサにおいては、耐基板曲げ性や耐湿性の向上が望まれている。耐基板曲げ性は、回路基板に実装した後の信頼性を保証するために重要な特性である。従来の積層セラミックコンデンサは回路基板上に、あらかじめ塗布されている接着剤により仮止めされ、その後、回路基板上に形成されるランドパターン上に外部電極を半田により接続固定することにより実装されている構成となる。
しかしながら、上記構成では、耐基板曲げ性が比較的弱く、実装後の回路基板のブレークや反りなどで割れが発生しやすいことから、導通不良や絶縁抵抗不良に結びつくという問題がある。
上記の耐基板曲げ性を解決するものとして、例えば、特許文献１に記載のセラミック電子部品が提案されている。
特許文献１に提案されるセラミック電子部品の構成は、セラミック素体（積層体）と、このセラミック素体の両端に有する外部電極とを備え、この外部電極は少なくとも２層からなり、前記セラミック素体に接続する第１層のガラスの含有量は、その上層の第２層のガラスの含有量よりも多くした構成である。
上記の構成にすることで、第１層はセラミック素体との密着性が強く、第２層はセラミック素体との接着性が弱い構造となる。その結果、基板曲げの際に発生する引張応力をセラミック素体側面と第２層との間で緩和させることができるので、その分だけ耐基板曲げ性を向上させることができる。
また、積層セラミックコンデンサをはじめとする電子部品をはんだ実装するにあたって、水溶性フラックスを用いてはんだ実装する方法が広く用いられるようになっている。
しかしながら、このような水溶性フラックスは、浸食性が高く、外部電極に含まれるガラス成分や、セラミック素体を構成するセラミックと外部電極との界面に形成される、外部電極中のガラスとセラミックとの反応層を浸食する。その結果、外部電極表面、あるいは外部電極端部から、セラミック素体内部への水分浸入パスが形成され、電子部品の耐湿性が低下するという問題点がある。
上記耐湿性を解決するものとして、例えば、特許文献２に記載の積層セラミック電子部品が提案されている。
特許文献２で提案される積層セラミック電子部品の構成は、セラミック素体と、前記セラミック素体の表面に形成された外部電極とを備えたセラミック電子部品であって、前記外部電極が、前記セラミック素体の表面に形成された、アルカリ土類金属の含有率が３７～４５ｍｏｌ％の範囲にあるガラスを含む下層外部電極と、前記下層外部電極上に形成された、ＳｉＯ2の含有率が５０～５５ｍｏｌ％の範囲にあるガラスを含む上層外部電極とを備えており、前記下層外部電極に含まれる無機固形分中のガラスの割合が、１７～２５ｖｏｌ％の範囲にあり、前記上層外部電極に含まれる無機固形分中のガラスの割合が、５～１８ｖｏｌ％の範囲にある構成である。
上記の構成にすることで、ＳｉＯ2を上記の割合で含有する上層外部電極により、外部電極の水溶性フラックスに対する耐浸食性を確保するとともに、アルカリ土類金属を上記の割合で含有し、セラミック素体を構成するセラミックとの反応の生じにくい下層外部電極により、水溶性フラックスに対する耐浸食性の低い、セラミックと外部電極中のガラスとの反応生成物の生成を抑制、防止することができ、耐湿性の向上が可能になる。
特開平９－７８７８号公報 特開２０１２－１０９４８８号公報
しかしながら、特許文献１に記載されるセラミック電子部品は、第２層よりも第１層の方が、ガラスが多く含まれるため、電解めっきが成長しにくく、めっき液が外部電極中にトラップされ、耐湿信頼性試験における絶縁抵抗劣化やはんだ爆ぜなどの不具合を引き起こす可能性がある。そのため、セラミック電子部品の耐湿性が低下する問題があった。
また、特許文献２に記載される積層セラミック電子部品は、耐湿性に対して、ＳｉＯ2成分の多いガラスにより対策をしているが、ＳｉＯ2の多いガラスでは軟化点が高く、電極の焼結温度が上昇する傾向にあるため、外部電極の残留応力が高くなりやすい。そのため、積層セラミック電子部品の耐基板曲げ性が低下しやすい問題があった。
このように、特許文献１と特許文献２では、耐湿性と耐基板曲げ性を両立することが困難であった。
それゆえに、この発明の主たる目的は、耐湿性および耐基板曲げ性の両立を達成しうる積層セラミックコンデンサを提供することである。
この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と積層された複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、第１の端面側に配置される第１の外部電極と、第２の端面側に配置される第２の外部電極と、を備える積層セラミックコンデンサであって、第１の外部電極及び第２の外部電極は、下層電極層と、第下層電極層上に配置された上層電極層とを含み、下層電極層は、金属成分、ガラス成分を含有し、上層電極層は、金属成分、ガラス成分を含有し、かつ、上層電極層の内部には複数の気孔が配置されており、上層電極層に含有されるガラス成分の量は、下層電極層中のガラス成分の量よりも少なく、かつ上層電極層に含有される気孔の最大内接円径が０．０２μｍ以上０．５２μｍ以下である、積層セラミックコンデンサである。
この発明に係る積層セラミックコンデンサでは、下層電極層および上層電極層が上述した構成を有することにより、積層セラミックコンデンサの耐湿性と耐基板曲げ性の両方を向上させることができる。
より詳細には、積層体に接続する下層電極層のガラス成分の含有量が、下層電極層の上に配置される上層電極層のガラス成分の含有量よりも多くした構成であるため、下層電極層は積層体との密着性が強く、上層電極層は積層体との接着性が弱い構造となる。その結果、基板曲げの際に発生する引張応力を積層体の両側面と上層電極層との間で緩和させることができるので、その分だけ耐基板曲げ性を向上させることができる。
また、めっき層に直接接している上層電極層の気孔の面積占有率や気孔の形状やサイズを制御することにより、外部電極へのめっき液の浸透をしにくくし、耐湿性を高めることができる。
さらに、上層電極層の気孔の面積占有率または気孔の形状もしくはサイズを制御することにより、外部電極の残留応力を緩和させ、基板実装後におけるたわみ時の積層体１２への引張応力の集中を緩和し、耐基板曲げ性を高めることができる。
この発明によれば、耐湿性および耐基板曲げ性の両立を達成しうる積層セラミックコンデンサを提供することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。 図１の線ＩＩ－ＩＩにおける断面図である。 図２の線ＩＩＩ－ＩＩＩにおける断面図である。 この発明の実施の形態の変形例に係る積層セラミックコンデンサであって、図２に対応した断面図である。 （ａ）この発明の実施の形態に係る積層セラミックコンデンサの内部電極層の対向電極部が２つに分割された構造を示す図１の線ＩＩ－ＩＩにおける断面図であり、（ｂ）この発明に係る積層セラミックコンデンサの内部電極層の対向電極部が３つに分割された構造を示す図１の線ＩＩ－ＩＩにおける断面図であり、（ｃ）この発明に係る積層セラミックコンデンサの内部電極層の対向電極部が４つに分割された構造を示す図１の線ＩＩ－ＩＩにおける断面図である。
１．積層セラミックコンデンサ
この発明の実施の形態に係る積層セラミックコンデンサについて説明する。
図１は、この発明の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１の線ＩＩ－ＩＩにおける断面図である。図３は、図２の線ＩＩＩ－ＩＩＩにおける断面図である。
図１ないし図３に示すように、積層セラミックコンデンサ１０は、積層体１２と、積層体１２の両端部に配置される外部電極３０を含む。
積層体１２は、直方体形状である。
積層体１２は、積層された複数の誘電体層１４と、誘電体層１４上に積層された複数の内部電極層１６とを有する。さらに、積層体１２は、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていてもよい。前述した「直方体形状」には、角部や稜線部が丸められた直方体が含まれるものとする。すなわち、「直方体形状」の部材とは、第１および第２の主面１２ａ，１２ｂ、第１および第２の側面１２ｃ，１２ｄ、並びに第１および第２の端面１２ｅ，１２ｆとを有する部材全般を意味する。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。誘電体層１４と内部電極層１６とは、高さ方向ｘに交互に積層される。
積層体１２は、図２および図３に示すように、第１の主面１２ａおよび第２の主面１２ｂ同士を結ぶ積層方向において、複数の内部電極層１６が対向する有効層部１８と、最も第１の主面１２ａ側に位置する内部電極層１６と第１の主面１２ａとの間に位置する複数の誘電体層１４から形成される第１の外層部２０ａと、最も第２の主面１２ｂ側に位置する内部電極層１６と第２の主面１２ｂとの間に位置する複数の誘電体層１４から形成される第２の外層部２０ｂと、を有する。
第１の外層部２０ａは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数の誘電体層１４との間に位置する複数の誘電体層１４との集合体である。
第２の外層部２０ｂは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数の誘電体層１４との間に位置する複数の誘電体層１４との集合体である。
そして、第１の外層部２０ａと第２の外層部２０ｂとに挟まれた領域が有効層部１８である。積層される誘電体層１４の枚数は、特に限定されない。また、誘電体層１４の厚みは、０．５μｍ以上１０．０μｍ以下であることが好ましい。
積層体１２の寸法は、特に限定されないが、外部電極３０の厚みを含めた、積層セラミックコンデンサ１０の寸法を超えない寸法であることが好ましい。
誘電体層１４は、たとえば、セラミック材料として、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の高さ方向ｘに沿って誘電体層１４を挟んで等間隔に交互に配置されるように埋設されている。第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれは、第１の主面１２ａおよび第２の主面１２ｂと略平行である。第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、高さ方向ｘにおいて、誘電体層１４を介して、互いに対向している。
第１の内部電極層１６ａは、複数の誘電体層１４上に配置され、積層体１２の内部に位置している。第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部２２ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部２２ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２４ａとを有する。第１の引出電極部２４ａは、その端部が第１の端面１２ｅの表面に引き出され、積層体１２から露出している。従って、第１の内部電極層１６ａは、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第２の端面１２ｆには露出していない。
第２の内部電極層１６ｂは、複数の誘電体層１４上に配置され、積層体１２の内部に位置している。第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部２２ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部２２ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２４ｂとを有する。第２の引出電極部２４ｂは、その端部が第２の端面１２ｆの表面に引き出され、積層体１２から露出している。従って、第２の内部電極層１６ｂは、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅには露出していない。
さらに、積層体１２は、図２に示されるように、第１の内部電極層１６ａの第１の引出電極部２４ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２の引出電極部２４ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２８を含む。
積層体１２は、図３に示されるように、第１の対向電極部２２ａおよび第２の対向電極部２２ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部２２ａおよび第２の対向電極部２２ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２６を含む。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
内部電極層１６、すなわち第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれの厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、図１ないし図３に示されるように、外部電極３０が配置される。
外部電極３０は、第１の外部電極３０ａおよび第２の外部電極３０ｂを有する。
第１の外部電極３０ａは、第１の内部電極層１６ａに接続され、少なくとも第１の端面１２ｅの表面に配置されている。また、第１の外部電極３０ａは、積層体１２の第１の端面１２ｅから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第１の外部電極３０ａは、第１の内部電極層１６ａの第１の引出電極部２４ａと電気的に接続される。
第２の外部電極３０ｂは、第２の内部電極層１６ｂに接続され、少なくとも第２の端面１２ｆの表面に配置されている。また、第２の外部電極３０ｂは、第２の端面１２ｆから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第２の外部電極３０ｂは、第２の内部電極層１６ｂの第２の引出電極部２４ｂと電気的に接続される。
積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部２２ａと第２の内部電極層１６ｂの第２の対向電極部２２ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極３０ａと第２の内部電極層１６ｂが接続された第２の外部電極３０ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
また、図１に示す積層体１２は、図５に示されるように、第１の内部電極層１６ａおよび第２の内部電極層１６ｂに加えて、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極層１６ｃが設けられており、浮き内部電極層１６ｃによって、対向電極部２２ｃが複数に分割された構造としてもよい。たとえば、図５（ａ）に示される２連、図５（ｂ）に示される３連、図５（ｃ）に示されるような４連構造であり、４連以上の構造でもよいことは言うまでもない。このように、対向電極部２２ｃを複数個に分割した構造とすることによって、対向する内部電極層１６ａ、１６ｂ、１６ｃ間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１０の高耐圧化を図ることができる。
外部電極３０は、金属成分およびガラス成分を含む焼付電極層３２を含む。外部電極３０は、焼付電極層３２上に配置されるめっき層４０を含むことが好ましい。
第１の外部電極３０ａは、金属成分およびガラス成分を含む第１の焼付電極層３２ａを含む。第１の外部電極３０ａは、第１の焼付電極層３２ａ上に配置される第１のめっき層４０ａを含むことが好ましい。
第２の外部電極３０ｂは、金属成分およびガラス成分を含む第２の焼付電極層３２ｂを含む。第２の外部電極３０ｂは、第２の焼付電極層３２ｂ上に配置される第２のめっき層４０ｂを含むことが好ましい。
焼付電極層３２は、積層体１２上に配置される下層電極層３４と、下層電極層３４上に配置される上層電極層３６とを含む。すなわち、下層電極層３４および上層電極層３６は、焼付電極である。
第１の焼付電極層３２ａは、第１の下層電極層３４ａと、第１の下層電極層３４ａ上に配置される第１の上層電極層３６ａとを含む。
第２の焼付電極層３２ｂは、第２の下層電極層３４ｂと、第２の下層電極層３４ｂ上に配置される第２の上層電極層３６ｂとを含む。
下層電極層３４は、金属成分およびガラス成分を含有する。
上層電極層３６は、金属成分およびガラス成分を含有する。また、上層電極層３６の内部には、複数の気孔３８が配置される。
下層電極層３４および上層電極層３６がそれぞれ含有する金属成分は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。下層電極層３４および上層電極層３６がそれぞれ含有するガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｓｒ、Ｃａ、Ｍｇ、Ａｌ、Ｔｉ、Ｚｒ、Ｋ、Ｎａ、Ｌｉをそれぞれ含有する。
上層電極層３６の内部に配置される複数の気孔３８は、微細な空間であり、上層電極層３６の内部において不規則に配置されている。
上層電極層３６が含有するガラス成分の含有量は、下層電極層３４が含有するガラス成分の含有量よりも少ない。そして、上層電極層３６に含有される気孔の最大内接円径は、０．０２μｍ以上０．５２μｍ以下である。
ここで、上層電極層３６内に配置される気孔３８の最大内接円径を０．５２μｍより大きくなると、その分だけ気孔３８の内部へめっき液が流れ込みやすくなり、めっき液の侵入を効率的に抑制することが困難となる。気孔３８の最大内接円径が０．０２μｍ未満になると、外部電極３０の残留応力が増加し、基板実装後におけるたわみ時に、積層体１２への引張応力が集中して、耐基板曲げ性が低下する。
なお、上層電極層３６に含有される気孔の最大内接円径は、０．０２μｍ以上０．１０μｍ以下であることが好ましい。このような構成にすることで、積層セラミックコンデンサ１０に対するめっき液の侵入を抑制しつつ、外部電極の残留応力も緩和することができるため、耐湿性と耐基板曲げ性のさらに効率的に両立をさせることができる。
(ガラス成分量の測定方法)
下層電極層３４および上層電極層３６に含有されるガラス成分量の測定方法は、以下に記載の方法により行うことができる。
すなわち、まず、積層セラミックコンデンサ１０をエポキシ樹脂で包埋するなどして、幅方向の１／２まで断面研磨を行う。次に、第１の端面１２ｅ側および第２の端面１２ｆ側の高さ方向ｘの中央部、または、第１の主面１２ａ側および第２の主面１２ｂ側の長さ方向ｚの中央部の直上の外部電極部分を電子顕微鏡で観察し、反射電子による組成像（反射電子組成像）を取得する。得られた反射電子組成像を、外部電極３０の金属部分(明部)、ガラス部分(中間部)および気孔部分(暗部)の３成分に分割できるように、画像解析ソフトを用いて３値化処理を行う。金属部分(明部)とガラス部分(中間部)の合計面積に対するガラス部分(中間部)の面積の比率を算出し、ガラス成分量として測定することができる。
なお、観察範囲は、例えば、下層電極層３４は、下層電極層３４の内部において、長さ方向ｚ：１０μｍ×高さ方向ｘ：５０μｍの範囲を、上層電極層３６は、上層電極層３６の内部において、長さ方向ｚ：３μｍ×高さ方向ｘ：１０μｍの範囲を測定する。
（気孔の最大内接円の径の測定方法）
上層電極層３６に含有される気孔３８の最大内接円径の測定方法は、以下に記載の方法により行うことができる。
すなわち、積層セラミックコンデンサ１０をエポキシ樹脂で包埋するなどして、幅方向の１／２まで断面研磨を行う。次に、第１の端面１２ｅ側および第２の端面１２ｆ側の高さ方向ｘの中央部、または、第１の主面１２ａ側および第２の主面１２ｂ側の長さ方向ｚの中央部の直上の外部電極部分を電子顕微鏡で観察し、反射電子による組成像（反射電子組成像）を取得する。得られた反射電子組成像を、外部電極の金属部分とガラス部分(明部)および気孔部分(暗部)の２成分に分割できるように、画像解析ソフトを用いて２値化処理を行う。気孔部分(暗部)について収縮処理を行い、収縮完了までのピクセル数は最大内接円の半径に相当するため、ピクセル数を長さに換算して２倍したものを最大内接円の径とする。
下層電極層３４の厚みは、第１の端面１２ｅ側および第２の端面１２ｆ側の高さ方向ｘの中央部において、長さ方向ｚに１μm以上２００μm以下であり、第１の主面１２ａ側および第２の主面１２ｂ側の長さ方向ｚの中央部において、高さ方向ｘに１μm以上１００μm以下であることが好ましい。
上層電極層３６の厚みは、第１の端面１２ｅ側および第２の端面１２ｆ側の高さ方向ｘの中央部において、長さ方向ｚに１μm以上２００μm以下であり、第１の主面１２ａ側および第２の主面１２ｂ側の長さ方向ｚの中央部において、高さ方向ｘに１μm以上１００μm以下であることが好ましい。
なお、下層電極層３４の厚みに対して、上層電極層３６の厚みは厚いことが好ましい。このように、下層電極層３４に対して上層電極層３６の厚みが厚いことにより、上層電極層３６による応力緩和が効果的に発現される。
また、下層電極層３４に含有されるガラス成分の含有量に対する上層電極層３６に含有されるガラス成分の含有量の比（ガラス成分比）が、０．０５以上０．２８以下であることがさらに好ましい。
下層電極層３４に含有されるガラス成分に対する上層電極層３６に含有されるガラス成分の比が０．０５未満になると、下層電極層３４および上層電極層３６の間に存在するガラスに起因したアンカー効果が働かず固着強度が維持しにくくなる。一方、０．２８を超えると、ガラス成分が外部電極の表面に染み出してくることから、めっきが付かなくなり、はんだ濡れ性の低下やはんだ爆ぜなどの実装不良を生じるやすくなる。
上層電極層３６の断面における気孔の面積占有率は、２％以上１０％以下であることが好ましい。
上層電極層３６の断面における気孔の面積占有率が、２％未満になると、外部電極の残留応力を緩和させることができず、耐基板曲げ性が低下しやすくなる。一方、１０％を超えると、気孔３８の中にめっき液が侵入してしまうため、めっき液の侵入を効率的に抑制できず、耐湿性が低下しやすくなる。
(上層電極層の気孔の面積占有率の測定方法)
上層電極層３６に含有される気孔の面積占有率の測定方法は、以下に記載の方法により行うことができる。
すなわち、積層セラミックコンデンサ１０をエポキシ樹脂で包埋するなどして、幅方向の１／２まで断面研磨を行う。次に、第１の端面１２ｅ側および第２の端面１２ｆ側の高さ方向ｘの中央部、または、第１の主面１２ａ側および第２の主面１２ｂ側の長さ方向ｚの中央部の直上の外部電極部分を電子顕微鏡で観察し、反射電子による組成像（反射電子組成像）を取得する。得られた反射電子組成像を、外部電極の金属部分とガラス部分(明部)および気孔部分(暗部)の２成分に分割できるように、画像解析ソフトを用いて２値化処理を行う。外部電極の金属部分とガラス部分(明部)の面積に対する気孔部分(暗部)の面積の比率を画像解析ソフトで計算して、気孔の面積占有率を測定する。
さらに、上層電極層３６に含有される気孔の断面形状は、円状または楕円状であることが好ましい。このように、気孔の断面形状が円状または楕円状であることにより、閉気孔である可能性が高く、めっき液の電極内部への浸透がしにくくなる効果がある。
また、下層電極層３４と上層電極層３６との界面において、上層電極層３６の内部に配置される気孔３８の内部には、ガラス成分が含有されていることが好ましい。このような構成にすることで、金属のみの場合に３次元で連続している気孔３８においても、ガラス成分が含有していることにより凹部にガラスが溜まるため、閉気孔になりやすくなり、めっき液の電極内部への浸透がしにくくなる効果がある。
さらに、下層電極層３４の内部においても、気孔３８が配置されていてもよい。下層電極層３４の内部に気孔３８が配置される場合には、下層電極層３４の断面における気孔の面積占有率が２％以下であることが好ましい。このような構成にすることで、上層電極層３６の気孔の面積占有率が大きい場合においても、下層電極層３４の気孔の面積占有率が小さいことにより、水蒸気の透過を防ぐことができ、耐湿性の劣化を生じにくくすることができる。
(下層電極層の気孔の面積占有率の測定方法)
下層電極層３４に含有される気孔の面積占有率の測定方法は、以下に記載の方法により行うことができる。
すなわち、積層セラミックコンデンサ１０をエポキシ樹脂で包埋するなどして、幅方向の１／２まで断面研磨を行う。次に、第１の端面１２ｅ側および第２の端面１２ｆ側の高さ方向ｘの中央部、または、第１の主面１２ａ側および第２の主面１２ｂ側の長さ方向ｚの中央部の直上の外部電極部分を電子顕微鏡で観察し、反射電子による組成像（反射電子組成像）を取得する。得られた反射電子組成像を、外部電極の金属部分とガラス部分(明部)および気孔部分(暗部)の２成分に分割できるように、画像解析ソフトを用いて２値化処理を行う。外部電極の金属部分とガラス部分(明部)の面積に対する気孔部分(暗部)の面積の比率を画像解析ソフトで計算して、気孔の面積占有率を測定する。
第１の下層電極層３４ａは、第１の端面１２ｅ上に配置され、かつ、第１の主面１２ａおよび第２の主面１２ｂの少なくとも一部まで延在して配置される。
第２の下層電極層３４ｂは、第２の端面１２ｆ上に配置され、かつ、第１の主面１２ａおよび第２の主面１２ｂの少なくとも一部まで延在して配置される。
第１の上層電極層３６ａは、第１の端面１２ｅに配置される第１の下層電極層３４ａ上上に配置され、かつ、第１の主面１２ａおよび第２の主面１２ｂに配置される第１の下層電極層３４ａの少なくとも一部を覆うように延在して配置される。
第２の上層電極層３６ｂは、第２の端面１２ｆに配置される第２の下層電極層３４ｂ上上に配置され、かつ、第１の主面１２ａおよび第２の主面１２ｂに配置される第２の下層電極層３４ｂの少なくとも一部を覆うように延在して配置される。
ここで、第１の端面１２ｅから第１の主面１２ａおよび第２の主面１２ｂの少なくとも一部まで延在して配置された第１の下層電極層３４ａの、積層体１２の内部に向かう長さ方向ｚの終端までの寸法ｆ１、あるいは第２の端面１２ｆから、第１の主面１２ａおよび第２の主面１２ｂの少なくとも一部まで延在して配置された第２の下層電極層３４ｂの、積層体１２の内部に向かう長さ方向ｚの終端までの寸法ｆ１とする。
また、第１の端面１２ｅから、第１の主面１２ａ側および第２の主面１２ｂに配置される第１の下層電極層３４ａの少なくとも一部を覆うように延在して配置された第１の上層電極層３６ａの、積層体１２の内部に向かう長さ方向ｚの終端までの寸法ｆ２、あるいは第２の端面１２ｆから、第１の主面１２ａ側および第２の主面１２ｂに配置される第２の下層電極層３４ｂの少なくとも一部を覆うように延在して配置された第２の上層電極層３６ｂの、積層体１２の内部に向かう長さ方向ｚの終端までの寸法ｆ２とする。
そのとき、図２に示すように、ｆ１＞ｆ２の関係にあることが好ましい。
このような構成にすることで、主面側の塗り重ねが不要であり、高さ方向ｘおよび幅方向ｙの外部電極３０の寸法を小さくすることができるため、積層体１２の設計寸法を大きくとることができ、その結果、積層セラミックコンデンサ１０の小型化・大容量化が可能となる。
ここで、下層電極層３４および上層電極層３６について、別の実施の形態について説明する。図４は、この発明の実施の形態の変形例に係る積層セラミックコンデンサであって、図２に対応した断面図である。
第１の下層電極層３４ａは、第１の端面１２ｅ上に配置され、かつ、第１の主面１２ａおよび第２の主面１２ｂの少なくとも一部まで延在して配置される。
第２の下層電極層３４ｂは、第２の端面１２ｆ上に配置され、かつ、第１の主面１２ａおよび第２の主面１２ｂの少なくとも一部まで延在して配置される。
第１の上層電極層３６ａは、第１の端面１２ｅに配置される第１の下層電極層３４ａ上に配置され、かつ、第１の主面１２ａおよび第２の主面１２ｂに配置される第１の下層電極層３４ａを覆うように延在して配置される。
第２の上層電極層３６ｂは、第２の端面１２ｆに配置される第２の下層電極層３４ｂ上に配置され、かつ、第１の主面１２ａおよび第２の主面１２ｂに配置される第２の下層電極層３４ｂを覆うように延在して配置される。
第１の端面１２ｅから第１の主面１２ａおよび第２の主面１２ｂの少なくとも一部まで延在して配置された第１の下層電極層３４ａの、積層体１２の内部に向かう長さ方向ｚの終端までの寸法ｆ１、あるいは第２の端面１２ｆから、第１の主面１２ａおよび第２の主面１２ｂの少なくとも一部まで延在して配置された第２の下層電極層３４ｂの、積層体１２の内部に向かう長さ方向ｚの終端までの寸法ｆ１とする。
また、第１の端面１２ｅから、第１の主面１２ａ側および第２の主面１２ｂに配置される第１の下層電極層３４ａを覆うように配置された第１の上層電極層３６ａの、積層体１２の内部に向かう長さ方向ｚの終端までの寸法ｆ２、あるいは第２の端面１２ｆから、第１の主面１２ａ側および第２の主面１２ｂに配置される第２の下層電極層３４ｂを覆うように配置された第２の上層電極層３６ｂの、積層体１２の内部に向かう長さ方向ｚの終端までの寸法ｆ２とする。
そのとき、図４に示すように、ｆ１＜ｆ２の関係にあることが好ましい。
このような構成にすることで、下層電極層３４を上層電極層３６で完全に覆うため、下層電極層３４のガラス浮きによるめっき欠陥を削減できることと、応力の緩和も同時に達成できるため、その結果、積層セラミックコンデンサ１０の信頼性を向上させることができる。
また、外部電極３０は、上層電極層３６上において配置されるめっき層４０をさらに含有することが好ましい。このような構成にすることで、回路基板への導通確保と固定化にはんだ実装を行う際に、はんだ濡れ性付与と耐はんだ食われ性を得ることができる。
焼付電極層３２の上層電極層３６上に配置されるめっき層４０である第１のめっき層４０ａおよび第２のめっき層４０ｂについて、図２および図３を参照して説明する。
第１のめっき層４０ａおよび第２のめっき層４０ｂとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
第１のめっき層４０ａは、第１の焼付電極層３２ａを完全に覆うように配置されている。
第２のめっき層４０ｂは、第２の焼付電極層３２ｂを完全に覆うように配置されている。
第１のめっき層４０ａおよび第２のめっき層４０ｂは、複数層により形成されていてもよい。この場合、めっき層４０は、焼付電極層３２上に形成されるＮｉめっきによる下層めっき層（Ｎｉめっき層）と、下層めっき層上に形成されるＳｎめっきによる上層めっき層（Ｓｎめっき層）の２層構造であることが好ましい。
すなわち、第１のめっき層４０ａは、第１の下層めっき層と、第１の下層めっき層の表面に位置する第１の上層めっき層とを有する。
また、第２のめっき層４０ｂは、第２の下層めっき層と、第２の下層めっき層の表面に位置する第２の上層めっき層とを有する。
Ｎｉめっきによる下層めっき層は、焼付電極層３２が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっきによる上層めっき層は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。
Ｎｉめっき層一層あたりの厚みは、１．０μｍ以上、１５．０μｍ以下であることが好ましい。
Ｓｎめっき層一層あたりの厚みは、１．０μｍ以上、１５．０μｍ以下であることが好ましい。
積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２０ｍｍ以上５．７０ｍｍ以下、幅方向ｙのＷ寸法が０．１０ｍｍ以上５．００ｍｍ以下、高さ方向ｘのＴ寸法が０．０５ｍｍ以上２．５０ｍｍ以下である。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
図１に示す積層セラミックコンデンサ１０は、下層電極層３４および上層電極層３６が上述した構成を有することにより、積層セラミックコンデンサ１０の耐湿性と耐基板曲げ性の両方を向上させることができる。
より詳細には、積層体１２に接続する下層電極層３４のガラス成分の含有量が、下層電極層３４の上に配置される上層電極層３６のガラス成分の含有量よりも多くした構成であるため、下層電極層３４は積層体１２との密着性が強く、上層電極層３６は積層体１２との接着性が弱い構造となる。その結果、基板曲げの際に発生する引張応力を積層体１２の両端面１２ｅ，１２ｆと上層電極層３６との間で緩和させることができるので、その分だけ耐基板曲げ性を向上させることができる。
また、上層電極層３６の内部に複数の気孔３８が配置されており、めっき層４０に直接接している上層電極層３６の気孔の面積占有率や気孔の形状やサイズを制御することにより、外部電極へのめっき液の浸透をしにくくし、耐湿性を高めることができる。
さらに、上層電極層３６の気孔の面積占有率または気孔の形状もしくはサイズを制御することにより、外部電極３０の残留応力を緩和させ、基板実装後におけるたわみ時の積層体１２への引張応力の集中を緩和し、耐基板曲げ性を高めることができる。
２．積層セラミックコンデンサの製造方法
次に、本発明に係る積層セラミックコンデンサの製造方法について説明する。
まず、誘電体層用の誘電体シートおよび内部電極層用の導電性ペーストが準備される。誘電体シートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものを用いることができる。
そして、誘電体シート上に、内部電極層用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層のパターンが形成された誘電体シート、および第２の内部電極層のパターンが形成された誘電体シートが準備される。
また、誘電体シートに関しては、内部電極層のパターンが印刷されていない外層用の誘電体シートも準備される。
続いて、内部電極層のパターンが印刷されていない外層用の誘電体シートが所定枚数積層されることにより、第２の主面側の第２の外層部となる部分が形成される。そして、第２の外層部となる部分の上に第１の内部電極層のパターンが印刷された誘電体シート、および第２の内部電極層のパターンが印刷された誘電体シートを本発明の構造となるように順次積層されることにより、有効層部となる部分が形成される。この有効層部となる部分の上に、内部電極層のパターンが印刷されてない外層用の誘電体シートが所定枚数積層されることにより、第１の主面側の第１の外層部となる部分が形成される。これにより、積層シートが作製される。
次に、積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
そして、積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
次に、積層チップが焼成されることにより、積層体が作製される。焼成温度は、誘電体層や内部電極層の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
続いて、金属成分とガラス成分とを含む下層電極層用の導電性ペーストと金属成分とガラス成分とを含む上層電極層用の導電性ペーストが準備される。なお、下層電極層用の導電性ペーストと上層電極層用の導電性ペーストとは同じ導電性ペーストを準備してもよい。
下層電極層用の導電性ペーストは、金属粉末、ガラス粉末、樹脂成分、溶剤成分、および分散剤やレオロジーコントロール剤などの添加成分からなる。金属粉末の粒子径Ｄ５０は、０．２μm以上２０μm以下である。ガラス粉末の粒子径Ｄ５０は、０．２μm以上５μm以下である。樹脂成分はアクリル樹脂である。溶剤成分は、ターピネオールおよびアルコール系である。
上層電極層用の導電性ペーストは、金属粉末、ガラス粉末、樹脂成分、溶剤成分、および分散剤やレオロジーコントロール剤などの添加成分からなる。金属粉末の粒子径Ｄ５０は、０．０２μm以上２μm以下である。ガラス粉末の粒子径Ｄ５０は、０．０２μm以上1μm以下である。樹脂成分はアクリル樹脂である。溶剤成分は、ターピネオールおよびアルコール系である。
低温硬化タイプである上層電極層の導電性ペーストは、金属粉末、溶剤成分、および分散剤やレオロジーコントロール剤などの添加成分からなる。金属粉末の粒子径Ｄ５０は、０．０２μm以上２μm以下である。溶剤成分は、アルコール系である。
次に、積層体の両端面に下層電極層となる下層電極層用の導電性ペーストを塗布し、下層電極層を形成する。例えば、ディッピングやスクリーン印刷などの方法により、積層体の両端面に導電性ペーストを塗布し、その後、焼付処理を行い下層電極層が形成される。この時の焼付処理の温度は、７００℃以上９００℃以下であることが好ましい。
続いて、下層電極層の上に、上層電極層となる上層電極層用の導電性ペーストを塗布し、上層電極層を形成する。例えば、ディッピングやスクリーン印刷などの方法により、積層体の両端面に導電性ペーストを塗布し、その後、焼付処理を行い上層電極層が形成される。この時の焼付処理の温度は、２００℃以上９００℃以下であることが好ましい。
なお、図２あるいは図４に示すように上層電極層を形成するには、上層電極層となる導電性ペーストの塗布量を調整することにより、それぞれ形成することができる。
ここで、上層電極層の内部において気孔の形成は、以下に記載する製造方法により行われる。
すなわち、上層電極層用の導電性ペーストにガラスを含まない、あるいは下層電極層のガラス粉仕込み量に対して上層電極層のガラス粉仕込み量を減じることにより、上層電極層の内部において意図的に気孔を生成することができる。また、焼成温度を低くすることによっても上層電極層の内部において意図的に気孔を生成することができる。
上層電極層に含有される気孔の面積占有率を２％以上１０％以下にするために、以下に示す製造方法により行われる。
すなわち、上層電極層用の導電性ペーストに含まれる金属粉の粒子径と焼成温度をコントロールすることにより、焼結後の気孔サイズと気孔の面積占有率をコントロールできる。具体的には、粒子径が小さいほど気孔サイズを小さくすることが可能である。また、焼成温度が高いほど気孔の面積占有率を低下させることができる。
上層電極層に含有される気孔の最大内接円径のコントロールは、以下に示す製造方法により行われる。
すなわち、上層電極層用の導電性ペーストに含まれる金属粉の粒子径をコントロールすることにより、焼結後の気孔サイズをコントロールできる。具体的には、粒子径が小さいほど気孔サイズを小さくすることが可能である。
次に、必要に応じて焼付電極層の表面にめっきを施すことによりめっき層が形成される。より詳細には、焼付電極層の上層電極層上に、Ｎｉめっき層およびＮｉめっき層上にＳｎめっき層の２層のめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえば、バレルめっき法により、順次形成される。
上述のようにして、本発明に係る積層セラミックコンデンサ１０が製造される。
３．実験例
上述した製造方法にしたがって、試料である積層セラミックコンデンサを作製し、めっき欠陥の評価、固着力の評価、耐湿信頼性試験および耐基板曲げ試験を行った。
（ａ）実験例の試料の仕様
実験例として、図１、図２および図４に示す構造とし、以下の仕様の積層セラミックコンデンサを準備した。
・積層セラミックコンデンサの寸法（設計値）：Ｌ×Ｗ×Ｔ＝３．２ｍｍ×１．６ｍｍ×１．６ｍｍ
・誘電体層の主成分の材料：ＢａＴｉＯ3
・容量：１０ｎＦ
・定格電圧：２５Ｖ
・内部電極層の材料：Ｎｉ

・外部電極層の仕様
・焼付電極層の仕様
・焼付電極層：下層電極層および上層電極層の２層構造
・１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に位置する焼付電極層の高さ方向ｘの中央部における長さ方向ｚの厚み：９０μｍ

・下層電極層の仕様
・下層電極層：金属成分およびガラス成分を含む焼付電極層
・金属成分：Ｃｕ
・ガラス成分：ほう珪酸バリウム系ガラス（成分名：Ｂ、Ｓｉ、Ｂａ、Ｓｒ、Ｃａ、Ｍｇ、Ａｌ、Ｔｉ、Ｚｒ、Ｋ、Ｎａ、Ｌｉ）
・ガラス成分の含有量：表１を参照
・気孔の面積占有率：２％

・上層電極層の仕様
・下層電極層：金属成分およびガラス成分を含む焼付電極層
・金属成分：Ｃｕ
・ガラス成分：ほう珪酸バリウム系ガラス（成分名：Ｂ、Ｓｉ、Ｂａ、Ｓｒ、Ｃａ、Ｍｇ、Ａｌ、Ｔｉ、Ｚｒ、Ｋ、Ｎａ、Ｌｉ）
・ガラス成分の含有量：表１を参照
・気孔の面積占有率および最大内接円の径：表１を参照

・めっき層の仕様
・めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
・Ｎｉめっき層の厚み
・１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に位置するＮｉめっき層の高さ方向ｘの中央部における長さ方向ｚの厚み：約４μｍ
・Ｓｎめっき層の厚み
・１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に位置するＳｎめっき層の高さ方向ｘの中央部における長さ方向ｚの厚み：約４μｍ
試料番号１ないし試料番号７の試料は、下層電極層のガラス成分の含有量を２２％とし、上層電極層のガラス成分の含有量を０．２％から１５％の範囲で変化させた。
試料番号８ないし試料番号１２は、上層電極層の内部に配置される気孔の最大内接円の径を、０．０２μｍから０．５２μｍの範囲で変化させた。
試料番号１３ないし試料番号１６は、上層電極層の内部に配置される気孔の面積占有率を、０．８％から１２．２％の範囲で変化させた。
試料番号１７ないし試料番号２０の試料は、上層電極層のガラス成分の含有量を下層電極層のガラス成分の含有量以上の範囲とした。また、上層電極層の内部に配置される気孔の最大内接円の径を０．７５μｍから１．２０μｍの範囲で変化させた。
（ｂ）めっき欠陥の評価
めっき層を形成後の試料である積層セラミックコンデンサを準備し、積層セラミックコンデンサの第１の側面および第２の側面を結ぶ幅方向ｙの１／２Ｗとなる位置まで積層セラミックコンデンサのＬＴ面が露出するように研磨を行い、断面を露出させた。そして、めっき層において不連続の箇所があった試料をめっき欠陥としてカウントした。各試料として、それぞれ５０個準備した。なお、判定基準は、めっき欠陥の試料数が０個の場合は「〇」、１個以上５個以下の場合は「△」、６個以上５０個以下の場合は「×」とした。
（ｃ）固着力による評価
めっき層を形成後の試料である積層セラミックコンデンサを準備し、準備された積層セラミックコンデンサを基板に実装した。その後、積層セラミックコンデンサを基板水平方向より端子を押し当て、積層セラミックコンデンサが基板より外れた応力値を測定し、積層セラミックコンデンサの基板に対する固着力を評価した。各試料として、それぞれ２０個準備した。各試料の応力値は、２０個の平均値とした。なお、判定基準は、応力値が９５Ｎ以上の場合は「〇」、３０Ｎ以上９５Ｎ未満の場合は「△」、３０Ｎ未満の場合は「×」とした。
（ｄ）耐湿信頼性試験
めっき層を形成後の試料である積層セラミックコンデンサを準備し、準備された積層セラミックコンデンサを１２５℃、９５％ＰＨ、０．１ＭＰａの水蒸気雰囲気中にて、２５Ｖ（定格電圧）の直流電圧負荷を行い、１４４時間後における積層セラミックコンデンサの絶縁抵抗の対数値ＬｏｇＩＲの変化量を測定し、積層セラミックコンデンサの耐湿性を評価した。各試料として、それぞれ７０個準備した。なお、判定基準は、対数値ＬｏｇＩＲの変化量が０．５桁以下で「〇」、１．０桁未満で「△」、１．０桁以上で「×」とした。
（ｅ）耐基板曲げ性試験
めっき層を形成後の試料である積層セラミックコンデンサを準備し、準備された積層セラミックコンデンサを基板に実装した。その後、たわみ試験機にて、押し治具にて１ｍｍ／ｓの速度で、積層セラミックコンデンサの実装されていない実装基板の裏面からひずみを加えた。そして、試料である積層セラミックコンデンサにクラックが発生したときの基板のたわみ量を測定し、耐基板曲げ性を評価した。各試料として２０個準備した。なお、判定基準は、基板のたわみ量が２．５ｍｍ以上の場合は「◎」、２．０ｍｍより大きく２．５ｍｍより小さい場合は「〇」、２．０ｍｍと等しい場合は「△」、２．０ｍｍ未満の場合は「×」とした。
（ｆ）結果
表１は、各試料番号の試料に対するめっき欠陥の評価、固着力の評価、耐湿信頼性試験および耐基板曲げ試験を行った結果を示す。なお、表中の＊印を付した試料番号は、本発明の範囲外である。
なお、表１に示す上記試験による総合判定は、めっき欠陥の評価、固着力の評価、耐湿信頼性試験および耐基板曲げ試験の全ての評価項目が「〇」と判定された場合は「〇」とし、いずれかの評価で「△」と判定された評価を含む場合は「△」とし、いずれかの評価で「×」と判定された評価を含む場合は「×」とした。
Figure 2023122239000002
表１によれば、試料番号１７ないし試料番号２０の試料では、上層電極層のガラス成分の含有量が下層電極層のガラス成分の含有量と同量か、または下層電極層のガラス成分の含有量の方が多い。また、試料番号１７ないし試料番号２０の試料では、上層電極層の内部に配置される気孔の最大内接円の径が、０．５２μｍを超えている。そのため、めっき欠陥による評価および耐湿信頼性試験のいずれによる評価において、「×」と判定された。
また、試料番号１７および試料番号１９の試料では、上層電極層の内部に配置される気孔の面積占有率が２％より小さい０．１％であるため、耐基板曲げ試験の結果、「×」と判定された。
一方、試料番号１ないし試料番号７の試料では、下層電極層のガラス成分の含有量を２２％とし、上層電極層のガラス成分の含有量を０．２％から１５％であるので、上層電極層のガラス成分の含有量が下層電極層のガラス成分の含有量より少ない。また、上層電極層の内部に配置される気孔の最大内接円の径が０．０２μｍ以上０．５２μｍ以下である。従って、試料番号１ないし試料番号７に対する総合判定は「〇」または「△」と判定された。特に、試料番号３ないし試料番号５の試料は、下層電極層のガラス成分の含有量と上層電極層のガラス成分の含有量の比であるガラス成分比が０．０５以上０．２８以下であるので、総合判定が「〇」と判定された。
なお、試料番号１および試料番号２の試料では、下層電極層のガラス成分の含有量と上層電極層のガラス成分の含有量の比であるガラス成分比が０・０５より小さいため、固着力評価で「△」と判定された。
また、試料番号６および試料番号７の試料では、下層電極層のガラス成分の含有量と上層電極層のガラス成分の含有量の比であるガラス成分比が０．２８より大きいため、めっき欠陥の評価で「△」と判定された。
試料番号８ないし試料番号１２の試料では、上層電極層のガラス成分の含有量が下層電極層のガラス成分の含有量より少ない。また、上層電極層の内部に配置される気孔の最大内接円の径が０．０２μｍ以上０．５２μｍ以下である。従って、試料番号８ないし試料番号１２の試料に対する総合判定は、「〇」または「△」と判定された。特に、試料番号８ないし試料番号１０の試料は、上層電極層の内部に配置される気孔の最大内接円の径が０．０２μｍ以上０．１μｍ以下であるので、総合判定が「〇」と判定された。
なお、試料番号１１および試料番号１２の試料では、上層電極層の内部に配置される気孔の最大内接円の径が０．１μｍを超えるので、耐湿信頼性試験の結果、「△」と判定された。
試料番号１３ないし試料番号１６の試料では、上層電極層のガラス成分の含有量が下層電極層のガラス成分の含有量より少ない。また、上層電極層の内部に配置される気孔の面積占有率が０．８％以上１２．２％以下である。さらに、上層電極層の内部に配置される気孔の最大内接円の径が０．０２μｍ以上０．５２μｍ以下である。従って、試料番号１３ないし試料番号１６に対する総合判定は「〇」または「△」と判定された。特に、試料番号１４および試料番号１５の試料は、上層電極層の内部に配置される気孔の面積占有率が２％以上１０％以下であるので、総合判定が「〇」と判定された。
なお、試料番号１３の試料では、上層電極層の内部に配置される気孔の面積占有率が２％より小さいので、耐基板曲げ試験の結果、「△」と判定された。
また、試料番号１６の試料では、上層電極層の内部に配置される気孔の面積占有率が１０％を超えるので、耐湿信頼性試験の結果、「△」と判定された。
以上の結果から、試料番号１ないし試料番号１６の試料では、上層電極層に含有されるガラス成分の量は、下層電極層中の前記ガラス成分の量よりも少なく、かつ上層電極層に含有される気孔の最大内接円径が０．０２μｍ以上０．５２μｍ以下であるので、めっき欠陥の評価、固着力評価、耐湿信頼性試験および耐基板曲げ試験のいずれの評価においても、良好な結果が得られた。
以上より、本願発明に係る積層セラミックコンデンサによれば、耐湿性および耐基板曲げ性の両立を達成しうることが確認された。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ 有効層部
２０ａ 第１の外層部
２０ｂ 第２の外層部
２２ａ 第１の対向電極部
２２ｂ 第２の対向電極部
２２ｃ 対向電極部
２４ａ 第１の引出電極部
２４ｂ 第２の引出電極部
２６ 端部（Ｗギャップ）
２８ 側部（Ｌギャップ）
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３２ 焼付電極層
３２ａ 第１の焼付電極層
３２ｂ 第２の焼付電極層
３４ 下層電極層
３４ａ 第１の下層電極層
３４ｂ 第２の下層電極層
３６ 上層電極層
３６ａ 第１の上層電極層
３６ｂ 第２の上層電極層
３８ 気孔
４０ めっき層
４０ａ 第１のめっき層
４０ｂ 第２のめっき層
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向

Claims (7)

  1. 積層された複数の誘電体層と積層された複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、前記高さ方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
    前記第１の端面側に配置される第１の外部電極と、
    前記第２の端面側に配置される第２の外部電極と、
    を備える積層セラミックコンデンサであって、
    前記第１の外部電極及び前記第２の外部電極は、下層電極層と、前記第下層電極層上に配置された上層電極層とを含み、
    前記下層電極層は、金属成分、ガラス成分を含有し、
    前記上層電極層は、前記金属成分、前記ガラス成分を含有し、かつ、前記上層電極層の内部には複数の気孔が配置されており、
    前記上層電極層に含有される前記ガラス成分の量は、前記下層電極層中の前記ガラス成分の量よりも少なく、かつ
    前記上層電極層に含有される前記気孔の最大内接円径が０．０２μｍ以上０．５２μｍ以下である、積層セラミックコンデンサ。
  2. 前記上層電極層中の前記ガラス成分と、前記下層電極層中の前記ガラス成分の比が、０．０５以上０．２８以下である、請求項１に記載の積層セラミックコンデンサ。
  3. 前記上層電極層の断面における前記気孔の面積占有率が２％以上１０％以下である、請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 前記上層電極層に含有される前記気孔の最大内接円径が０．０２μｍ以上０．１μｍ以下である、請求項１ないし請求項３に記載の積層セラミックコンデンサ。
  5. 前記上層電極層に含有される前記気孔の断面形状が、円状または楕円状である、請求項３または請求項４に記載の積層セラミックコンデンサ。
  6. 前記下層電極層と前記上層電極層の界面において、前記上層電極層に含有される前記気孔の内部には、前記ガラス成分が含有されていることを特徴とする請求項１ないし請求項５に記載の積層セラミックコンデンサ。
  7. 前記第１の外部電極及び前記第２の外部電極は、前記上層電極層上に配置されためっき層をさらに含有することを特徴とする請求項１ないし請求項６に記載の積層セラミックコンデンサ。
JP2022025826A 2022-02-22 2022-02-22 積層セラミックコンデンサ Active JP7533502B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022025826A JP7533502B2 (ja) 2022-02-22 2022-02-22 積層セラミックコンデンサ
KR1020220173889A KR20230126167A (ko) 2022-02-22 2022-12-13 적층 세라믹 콘덴서
CN202211653592.8A CN116646179A (zh) 2022-02-22 2022-12-20 层叠陶瓷电容器
US18/107,541 US20230268121A1 (en) 2022-02-22 2023-02-09 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022025826A JP7533502B2 (ja) 2022-02-22 2022-02-22 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2023122239A true JP2023122239A (ja) 2023-09-01
JP7533502B2 JP7533502B2 (ja) 2024-08-14

Family

ID=87574404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022025826A Active JP7533502B2 (ja) 2022-02-22 2022-02-22 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US20230268121A1 (ja)
JP (1) JP7533502B2 (ja)
KR (1) KR20230126167A (ja)
CN (1) CN116646179A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297628A (ja) 2000-02-09 2001-10-26 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP2002110444A (ja) 2000-09-26 2002-04-12 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2005085495A (ja) 2003-09-04 2005-03-31 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品
JP4586141B2 (ja) 2003-10-27 2010-11-24 Ｄｏｗａエレクトロニクス株式会社 導電ペースト
JP2006186316A (ja) 2004-11-30 2006-07-13 Kyocera Corp セラミック電子部品及び積層セラミックコンデンサ
KR20110067509A (ko) 2009-12-14 2011-06-22 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
KR101079546B1 (ko) 2009-12-30 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터
JP5668429B2 (ja) 2010-11-19 2015-02-12 株式会社村田製作所 積層セラミック電子部品
WO2016133090A1 (ja) 2015-02-16 2016-08-25 京セラ株式会社 チップ型電子部品およびモジュール
US10497516B2 (en) 2016-09-28 2019-12-03 Murata Manufacturing Co., Ltd. Electronic component with external electrodes including a fired electrode layer including glass and voids

Also Published As

Publication number Publication date
KR20230126167A (ko) 2023-08-29
JP7533502B2 (ja) 2024-08-14
CN116646179A (zh) 2023-08-25
US20230268121A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
KR102077617B1 (ko) 적층 세라믹 콘덴서
KR101400262B1 (ko) 적층형 세라믹 콘덴서
US10535468B2 (en) Method for manufacturing multilayer ceramic capacitor
KR20120133717A (ko) 적층 세라믹 커패시터
JP6984368B2 (ja) 積層セラミックコンデンサ
KR20120133716A (ko) 적층 세라믹 커패시터
JP2018117051A (ja) 積層セラミックコンデンサ
CN114334449A (zh) 层叠陶瓷电容器
KR101968286B1 (ko) 전자부품
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
CN114334441A (zh) 层叠陶瓷电容器
CN114334443A (zh) 层叠陶瓷电容器
JP2021190484A (ja) 積層セラミック電子部品及びその製造方法
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2015043448A (ja) 積層セラミックコンデンサ
KR102527062B1 (ko) 세라믹 전자 부품 및 그 제조 방법
JP2021052129A (ja) 積層セラミック電子部品
CN116612987A (zh) 层叠陶瓷电容器
JP2023122239A (ja) 積層セラミックコンデンサ
CN114944281A (zh) 层叠陶瓷电容器
US20230126382A1 (en) Multilayer ceramic electronic component
CN216773068U (zh) 层叠陶瓷电容器
WO2024135256A1 (ja) 積層セラミック電子部品
KR101535752B1 (ko) 적층 세라믹 콘덴서
JP2023122670A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240715

R150 Certificate of patent or registration of utility model

Ref document number: 7533502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150