JP6984368B2 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP6984368B2 JP6984368B2 JP2017233531A JP2017233531A JP6984368B2 JP 6984368 B2 JP6984368 B2 JP 6984368B2 JP 2017233531 A JP2017233531 A JP 2017233531A JP 2017233531 A JP2017233531 A JP 2017233531A JP 6984368 B2 JP6984368 B2 JP 6984368B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dimension
- internal electrode
- main surface
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Description
また、焼付け層の表面と突出部の頂点との積層方向に沿った寸法は、0.5μm以上35μm以下である。
そして、第1の外部電極の焼付け層の第1の主面側に形成された部分に積層方向へと突き出るように頂点が形成された突出部の頂点は、第1の主面と第1の端面とが交わる稜線部に位置し、幅方向に沿って、第1の側面よりも幅方向の外側の位置から第2の側面よりも幅方向の外側の位置まで延在し、第2の外部電極の焼付け層の第1の主面側に形成された部分に積層方向へと突き出るように頂点が形成された突出部の頂点は、第1の主面と第2の端面とが交わる稜線部に位置し、幅方向に沿って、第1の側面よりも幅方向の外側の位置から第2の側面よりも幅方向の外側の位置まで延在し、第1の外部電極の焼付け層の第2の主面側に形成された部分に積層方向へと突き出るように頂点が形成された突出部の頂点は、第2の主面と第1の端面とが交わる稜線部に位置し、幅方向に沿って、第1の側面よりも幅方向の外側の位置から第2の側面よりも幅方向の外側の位置まで延在し、第1の外部電極の焼付け層の第2の主面側に形成された部分に積層方向へと突き出るように頂点が形成された突出部の頂点は、第2の主面と第2の端面とが交わる稜線部に位置し、幅方向に沿って、第1の側面よりも幅方向の外側の位置から第2の側面よりも幅方向の外側の位置まで延在し、第1の外部電極の焼付け層および第2の外部電極の焼付け層のそれぞれは、第1及び第2の側面側に形成された部分にも幅方向へと突き出した突出部を有し、第1の側面側に形成された部分にも幅方向へと突き出した突出部は、焼付け層の第1の主面側に形成された部分から突き出した突出部の第1の側面側の端部と、焼付け層の第2の主面側に形成された部分から突き出した突出部の第1の側面側の端部とを結ぶように積層方向に沿って延在し、第2の側面側に形成された部分にも幅方向へと突き出した突出部は、焼付け層の第1の主面側に形成された部分から突き出した突出部の第2の側面側の端部と、焼付け層の第2の主面側に形成された部分から突き出した突出部の第2の側面側の端部とを結ぶように積層方向に沿って延在することを特徴とする。
好ましくは、複数の第1の内部電極層および複数の第2の内部電極層それぞれはNiを含み、第1の内部電極層および第2の内部電極層と誘電体層との界面にNi−Sn反応層が形成され、Ni−Sn反応層は、第1の内部電極層および第2の内部電極層それぞれの幅寸法の50.0% 以上100.0%以下の長さで直線状に連続して形成され、且つ厚みが5mm以上20mm以下であることを特徴とする。
好ましくは、複数の第1の内部電極層および複数の第2の内部電極層それぞれの誘電体層に隣接する部分にはMgが偏析していることを特徴とする。
好ましくは、最も外層側に位置する第1の内部電極層または第2の内部電極層それぞれのMg偏析量が、元素比率Mg/Niで0.05以下であることを特徴とする。
好ましくは、第1の内部電極層および第2の内部電極層それぞれの幅方向の端部には、Ni−Mg−Mn−O系ガラスが偏析していることを特徴とする。
好ましくは、Ni−Mg−Mn−O系ガラスの偏析している領域の幅方向に沿った寸法が、1.000μm以下であることを特徴とする。
好ましくは、第1の外部電極が、第1の端面から第1の主面および第2の主面それぞれの一部まで延長するように形成される焼付け層を含み、且つ第2の外部電極が、第2の端面から第1の主面および第2の主面それぞれの一部まで延長するように形成される焼付け層を含み、第1の外部電極の焼付け層および第2の外部電極の焼付け層のそれぞれが、少なくとも第2の主面側に形成された部分に積層方向へと突き出るように形成された突出部を有し、第1の外部電極の焼付け層の第2の主面側に形成された部分に関して、第2の端面側の先端部と突出部の頂点とを結ぶ第1の直線を定義したとき、第1の直線に直交するように第1の直線から第2の主面側に形成された部分の表面まで引いた垂線が最も長くなる第2の主面側に形成された部分の表面上の点と、突出部の頂点との積層方向に沿った寸法が0.5μm以上35μm以下であり、第2の外部電極の焼付け層の第2の主面側に形成された部分に関して、第1の端面側の先端部と突出部の頂点とを結ぶ第2の直線を定義したとき、第2の直線に直交するように第2の直線から第2の主面側に形成された部分の表面まで引いた垂線が最も長くなる第2の主面側に形成された部分の表面上の点と、突出部の頂点との積層方向に沿った寸法が0.5μm以上35μm以下であり、且つ、積層セラミックコンデンサの積層方向に沿った寸法が、0.18mm以上0.70mm以下であることを特徴とする。
好ましくは、第1の外部電極の焼付け層の第2の主面側に形成された部分の表面に関して、第2の端面側の先端部から第1の端面までの第1の外部電極の表面に沿った寸法をd1とし、第2の端面側の先端部から第1の端面までの長さ方向に沿った寸法をe1としたとき、d1/e1が1.0045以上1.4以下であり、且つ、第2の外部電極の焼付け層の第2の主面側に形成された部分の表面に関して、第1の端面側の先端部から第2の端面までの第2の外部電極の表面に沿った寸法をd2とし、第1の端面側の先端部から第2の端面までの長さ方向に沿った寸法をe2としたとき、d2/e2が1.0045以上1.4以下であることを特徴とする。
好ましくは、積層方向の寸法が0.300mm±0.090mmであり、幅方向の寸法が0.300mm±0.090mmであり、長さ方向の寸法が0.600mm±0.090mmであり、誘電体層について、厚みが0.48μm±0.10μmであり、枚数が100枚以上500枚以下であることを特徴とする。
好ましくは、積層方向の寸法が0.200mm±0.050mmであり、幅方向の寸法が0.200mm±0.050mmであり、長さ方向の寸法が0.400mm±0.050mmであり、誘電体層について、厚みが0.48μm±0.10μmであり、枚数が50枚以上300枚以下であることを特徴とする。
好ましくは、積層方向の寸法が0.300mm±0.050mmであり、幅方向の寸法が0.200mm±0.050mmであり、長さ方向の寸法が0.400mm±0.050mmであり、誘電体層について、厚みが0.48μm±0.10μmであり、枚数が100枚以上500枚以下であることを特徴とする。
好ましくは、積層方向の寸法が0.300mm±0.050mmであり、幅方向の寸法が0.300mm±0.050mmであり、長さ方向の寸法が0.400mm±0.050mmであり、誘電体層について、厚みが0.48μm±0.10μmであり、枚数が100枚以上500枚以下であることを特徴とする。
好ましくは、積層方向の寸法が0.250mm±0.025mmであり、幅方向の寸法が0.250mm±0.025mmであり、長さ方向の寸法が0.500mm±0.025mmであり、誘電体層について、厚みが0.48μm±0.10μmであり、枚数が100枚以上500枚以下であることを特徴とする。
好ましくは、積層方向の寸法が0.500mm±0.050mmであり、幅方向の寸法が0.500mm±0.050mmであり、長さ方向の寸法が0.800mm±0.050mmであり、誘電体層について、厚みが0.48μm±0.10μmであり、枚数が200枚以上1000枚以下であることを特徴とする。
好ましくは、積層方向の寸法が0.600mm±0.050mmであり、幅方向の寸法が0.450mm±0.050mmであり、長さ方向の寸法が0.750mm±0.050mmであり、誘電体層について、厚みが0.48μm±0.10μmであり、枚数が200枚以上1000枚以下であることを特徴とする。
好ましくは、積層方向の寸法が0.500mm±0.200mmであり、幅方向の寸法が0.500mm±0.200mmであり、長さ方向の寸法が1.000mm±0.200mmであり、誘電体層について、厚みが0.48μm±0.10μmであり、枚数が200枚以上1000枚以下であることを特徴とする。
以下、この発明の一実施の形態に係る積層セラミックコンデンサについて、図1〜5に基づいて説明する。図1は、この発明の一実施の形態に係る積層セラミックコンデンサの外観斜視図である。図2は、この発明の一実施の形態に係る積層セラミックコンデンサの長さ方向に沿った断面図である。図3は、この発明の一実施の形態に係る積層セラミックコンデンサの積層方向における中央部での幅方向と長さ方向が交わる平面に沿った断面図である。図4は、この発明の一実施の形態に係る積層セラミックコンデンサの幅方向に沿った断面図である。図5(A)は、この発明の一実施の形態に係る第1の外部電極のt1を説明するための拡大断面図である。図5(B)は、この発明の一実施の形態に係る第1の外部電極のd1/e1を説明するための拡大断面図である。
積層体20は、複数の誘電体層40と、複数の第1の内部電極層50aと、複数の第2の内部電極層50bとが交互に積層されることにより直方体状に形成される。そして、積層体20は、積層方向(図1などに示すT方向)において相対する第1の主面22aおよび第2の主面22bと、T方向に直交する幅方向(図1などに示すW方向)において相対する第1の側面24aおよび第2の側面24bと、T方向およびW方向に直交する長さ方向(図1などに示すL方向)において相対する第1の端面26aおよび第2の端面26bとを含む。積層体20は、その角部および稜線部に丸みを付けられることが好ましい。ここで、積層体20の角部とは、上記した積層体20の主面、側面および端面のうちの3面が交わる部分である。また、積層体20の稜線部とは、上記した積層体20の主面および側面のうちの2面が交わる部分である。
誘電体層40は、第1の内部電極層50aと第2の内部電極層50bとの間に挟まれて積層される。誘電体層40の1層あたりの厚みは、0.2μm以上1.0μm以下であることが好ましく、0.4μm以上0.8μm以下であることがより好ましい。誘電体層40は、Ba、Ti、Dy、Mn、Si、V、Al、ZrおよびCaを含む。
第1の内部電極層50aは、誘電体層40の界面を平板状に延在し、その端部が積層体20の第1の端面26aに露出する。一方、第2の内部電極層50bは、誘電体層40を介して第1の内部電極層50aと対向するように誘電体層40の界面を平板状に延在し、その端部が積層体20の第2の端面26bに露出する。したがって、第1の内部電極層50aは、誘電体層40を介して第2の内部電極層50bに対向する対向電極部と、当該対向電極部の第1の端面26a側の端部から第1の端面26aまでの引出電極部と、第1の端面26aから露出した露出部とを有する。同様に、第2の内部電極層50bは、誘電体層40を介して第1の内部電極層50aに対向する対向電極部と、当該対向電極部の第2の端面26b側の端部から第2の端面26bまでの引出電極部と、第2の端面26bから露出した露出部とを有する。第1の内部電極層50aの対向電極部と、第2の内部電極層50bの対向電極部とが誘電体層40を介して互いに対向することにより、静電容量が発生する。その結果、この実施の形態に係る積層セラミックコンデンサ10は、コンデンサとして機能する。
第1の外部電極60aは、第1の端面26aに形成されることにより、第1の内部電極層50aと電気的に接続される。また、第1の外部電極60aは、第1の端面26aに形成された部分から延長されて、第1の主面22a、第2の主面22b、第1の側面24aおよび第2の側面24bそれぞれの一部まで至るように形成される。なお、第1の外部電極60aは、第1の端面26aにのみ形成されてもよい。一方、第2の外部電極60bは、第2の端面26bに形成されることにより、第2の内部電極層50bと電気的に接続される。また、第2の外部電極60bは、第2の端面26bに形成された部分から延長されて、第1の主面22a、第2の主面22b、第1の側面24aおよび第2の側面24bそれぞれの一部まで至るように形成される。なお、第2の外部電極60bは、第2の端面26bにのみ形成されてもよい。
この実施の形態に係る積層セラミックコンデンサ10のT方向の寸法をT寸法とし、W方向の寸法をW寸法とし、L方向の寸法をL寸法とした場合、好ましい寸法は表1に示す通りである。表1では、T寸法、W寸法およびL寸法に加えて、誘電体層40の1層あたりの厚みおよび内部電極層の枚数(第1の内部電極層50aと第2の内部電極層50bの合計枚数)を適宜変更した、合計8パターンの好ましい積層セラミックコンデンサ10を示してある。なお、積層セラミックコンデンサ10の寸法は、例えば、マイクロメータや光学顕微鏡を用いて測定することができる。
この発明の一実施の形態に係る第1の内部電極層50aおよび第2の内部電極層50bそれぞれは、W方向の中央部におけるカバレッジがW方向の端部から30.000μm以内におけるカバレッジよりも低い。これにより、この発明の一実施の形態に係る積層セラミックコンデンサ10は、耐湿信頼性が改善される。さらに、この実施の形態に係る積層セラミックコンデンサ10は、当該第1の内部電極層50aおよび第2の内部電極層50bのW方向のずれ量が0.000μm以上10.000μm以下であることにより、初期ショート不良が抑制される。以上の通りであるため、この実施の形態に係る積層セラミックコンデンサ10は、水分の浸入経路を減少させることで、実使用環境下での耐湿信頼性が改善され、且つ初期ショート不良が抑制される。
上記した一実施の形態では、第1の外部電極60aの焼付け層および第2の外部電極60bの焼付け層のそれぞれが、第1の主面22a側に形成された部分、第2の主面22b側に形成された部分、第1の側面24a側に形成された部分および第2の側面24b側に形成された部分の全てに突出部70を有する場合について説明した。しかしながら、この場合に限定されず、第1の外部電極60aの焼付け層および第2の外部電極60bの焼付け層のそれぞれは、少なくとも第2の主面22b側に形成された部分に突出部70を有すればよい。すなわち、第1の外部電極60aの焼付け層および第2の外部電極60bの焼付け層のそれぞれは、例えば、第2の主面22b側に形成された部分にのみ突出部70を有してもよい。これにより、積層セラミックコンデンサ10の寸法を小さくすることができるため、実装の自由度を向上させることができる。
次に、この発明に係る積層セラミックコンデンサの製造方法の一例について、図6〜8に基づいて説明する。なお、ここでは上記した一実施の形態に係る積層セラミックコンデンサ10を量産する場合を例にして説明する。図6は、この発明の一実施の形態に係る積層セラミックコンデンサの製造方法の一例において作製される内部電極パターンが印刷されたセラミックシートの斜視図である。図7は、この発明の一実施の形態に係る積層セラミックコンデンサの製造方法の一例において作製される内部電極パターンが印刷されたセラミックシートを積層する様子を示す斜視図である。図8は、この発明の一実施の形態に係る積層セラミックコンデンサの製造方法の一例において作製される生の積層チップの斜視図である。
次に、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造について、図9に基づいて説明する。なお、ここでは上記した一実施の形態に係る積層セラミックコンデンサ10を実装基板210に実装する場合を例にして説明する。図9は、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す外観斜視図である。
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。
実験例1では、第1の内部電極層および第2の内部電極層について、W方向とL方向とが交わる平面に沿った断面におけるW方向の中央部、W方向の端部およびL方向の端部におけるカバレッジ、並びにW方向のずれ量が互いに異なる実施例1〜3および比較例1,2の試料(積層セラミックコンデンサ)をそれぞれ製造した。そして、これらの試料について、耐湿信頼性および初期ショートの試験を行うことにより評価した。
上記した製造方法にしたがって、実施例1〜3および比較例1,2の試料(積層セラミックコンデンサ)を作製した。各試料に共通の仕様は次の通りである。
・誘電体材料:BaTiO3(Ti100モル部に対して、Dyが0.4モル部含まれ、Mnが0.4モル部含まれ、Siが1.0モル部含まれ、Vが0.3モル部含まれ、Alが0.01モル部含まれ、且つZrが0.01モル部含まれる。)
・内部電極層:Ni
・外部電極の構造
焼付け層:Cu
めっき層:Niめっき層およびSnめっき層
上記した試料それぞれのカバレッジは、以下のように規定した。まず、各試料について、第1の側部および第2の側部(すなわち、両側のWギャップ)並びに第1の端部または第2の端部(すなわち、片側のLギャップ)を研磨により除去した。次に、溶液を用いて第1の内部電極層または第2の内部電極層と誘電体層とを電解剥離し、T方向の中央部に位置していた第1の内部電極層または第2の内部電極層を露出させた。露出させた第1の内部電極層または第2の内部電極層について、光学顕微鏡で観察箇所画像を取得した。そして、取得された観察箇所画像における観察する部分について、顕微鏡倍率を1000倍とし、その1つの視野全体の面積に対して実際に第1の内部電極層または第2の内部電極層が存在する面積の比率を検出領域比率として算出した。観察した視野は、チップ数5個について、T方向の中央部に位置する第1の内部電極層または第2の内部電極層について4面に対して行い、各面に対して5視野選択して、合計100視野が選択され、観察された。そして、各視野について検出領域比率を算出し、その100視野の平均値をカバレッジとして規定した。
上記した各試料のW方向のずれ量は、以下のように算出した。まず、各試料について、第1の端面または第2の端面からL寸法の中央部まで研磨し、第1の内部電極層および第2の内部電極層を露出させた。そして、電界放射型走査電子顕微鏡(FE−SEM)を用いて、露出させた第1の内部電極層および第2の内部電極層の観察箇所画像を取得し、画像解析を行うことにより、W方向のずれ量を算出した。
耐湿信頼性を評価する試験は、各試料に対して、温度85℃、湿度85%の環境下で定格電圧の2倍に相当する電圧を12時間印加し、抵抗値の劣化(抵抗値が初期値に対して急激に低下する劣化)が発生するか否かで判定した。具体的には、上記した環境下で、定格電圧を6.3Vとして、その2倍に相当する12.6Vの電圧を12時間印加し、抵抗値が初期値の1/10以下に低下した試料および動作しなかった試料が不良品であると評価した。なお、第1の耐湿信頼性試験は、上記した製造方法にしたがって製造された各試料72個ずつに対して行われた。
初期ショートを評価する試験は、各試料に対して、AC電圧(周波数120Hz、電圧0.5V)を印加し、LCRメータを用いて測定を行い、logIR値が3.0Ω以下であった場合、初期ショートが発生したと判定し、その試料が不良品であると評価した。なお、当該初期ショート試験は、上記した製造方法にしたがって製造された各試料100個ずつに対して行われた。
実験例1の結果を表2に示す。
さらに、第2の耐湿信頼性試験を行った。第2の耐湿信頼性試験は、上記した第1の耐湿信頼性試験と比較して、定格電圧の2.5倍に相当する電圧を印加する点のみが異なり、他の条件は同じである。したがって、同様となる説明は繰り返さない。第2の耐湿信頼性試験の結果を表3に示す。
以下、発明者らが行った参考実験例について説明する。
参考実験例1では、第1の内部電極層および第2の内部電極層と誘電体層との界面に形成されるNi−Sn反応層について、T方向とW方向とが交わる平面に沿った断面おける連続性および厚みが互いに異なり、最も外層側に位置する内部電極層(最外層部の内部電極層)のMg偏析量(元素比率Mg/Ni)が互いに異なる参考例1〜7の試料(積層セラミックコンデンサ)をそれぞれ製造した。そして、これらの試料について、高温信頼性の試験を行うことにより評価した。
上記した製造方法にしたがって、参考例1〜7の試料(積層セラミックコンデンサ)を作製した。各試料に共通の仕様は上記した実験例1と同様であるため、ここではその説明を繰り返さない。
Ni−Sn反応層の連続性および厚みを定量化する方法について説明する。まず、積層セラミックコンデンサを第1の端面または第2の端面からL寸法の中央部まで研磨し、WT断面を露出させた。次に、露出させたWT断面をイオンビーム加工(FIB)により薄片化させた。さらに、薄片化させたWT断面のT方向の中央部において、走査透過型電子顕微鏡−エネルギー分散型X線分光器(STEM−EDS)を用いて、W方向に沿ってランダムに20点の視野を選択し、選択した視野それぞれについて元素分布マッピング観察を行った。このようにして、Ni−Sn反応層の連続性および厚みを定量化した。
最も外層側に位置する内部電極層のMgの偏析は、次のようにして確認した。各試料について、第1の端面または第2の端面からL方向1/2の位置まで研磨し、第1の内部電極層および第2の内部電極層を露出させた。次に、複数の内部電極層のうち最も外層側に配置されている内部電極層のMgの偏析を確認するために、露出させたWT断面の当該内部電極層でランダムに100点の視野を選択した。そして、走査型電子顕微鏡を用いて選択した100点の視野を観察した。各視野について、走査型電子顕微鏡を用いて、スペクトルを取得し、元素比率Mg/Niを算出した。元素比率Mg/Niは、各視野における元素比率の100点の平均値とした。
高温信頼性を評価する試験は、各試料に対して、温度85℃の環境下で定格電圧(ここでは6.3Vに設定)を2000時間印加し、抵抗値の劣化(抵抗値が初期値に対して急激に低下する劣化)が発生するか否かで判定した。ここでは、抵抗値が初期値の10000分の1以下に低下しなかった試料が良品(G)であると評価し、抵抗値が初期値の10000分の1以下に低下した試料および動作しなかった試料が不良品(NG)であると評価した。なお、高温信頼性試験は、上記した製造方法にしたがって製造された各試料72個ずつに対して行われた。
さらに、耐湿信頼性を評価する試験を行った。耐湿信頼性を評価する試験は、各試料に対して、温度85℃、湿度85%の環境下で定格電圧(ここでは6.3Vに設定)の2倍に相当する電圧(すなわち、12.6V)を12時間印加し、抵抗値の劣化(抵抗値が初期値に対して急激に低下する劣化)が発生するか否かで判定した。ここでは、抵抗値が初期値の1/10以下に低下しなかった試料が良品(G)であると評価し、抵抗値が初期値の1/10以下に低下した試料および動作しなかった試料が不良品(NG)であると評価した。なお、耐湿信頼性試験は、上記した製造方法にしたがって製造された各試料72個ずつに対して行われた。
参考実験例1の高温信頼性試験についての結果を表4に示す。
参考実験例2では、積層セラミックコンデンサの複数の内部電極層それぞれの誘電体層に隣接する部分に偏析するMgの有無、および最も外層側に位置する内部電極層(最外層部の内部電極層)のMgの偏析相量が互いに異なる参考例1〜3および参考例5〜10の試料(積層セラミックコンデンサ)をそれぞれ製造した。これらの試料について、高温信頼性および初期ショートの試験を行うことにより評価した。
上記した製造方法にしたがって、参考例1〜3、参考例5〜10および参考例15の試料(積層セラミックコンデンサ)を作製した。各試料に共通の仕様は上記した実験例1と同様であるため、ここではその説明を繰り返さない。
Mgの偏析の確認は、参考実験例1と同様の方法で行ったので、その説明は繰り返さない。
ガラス(Ni−Mg−Mn−O系ガラス、Ni−Mn−O系ガラス、Mg−Mn−O系ガラス、Ni−Mg−O系ガラス)が偏析している領域の確認およびそのW方向に沿った寸法の測定は以下に説明するように行った。まず、各試料をL方向に沿って研磨し、WT断面を露出させた。次に、走査型電子顕微鏡(FE−WDX)を用いて、露出させたWT断面の中央部付近に位置する内部電極層のスペクトルを取得し、ガラスが偏析している領域を同定した。そして、マッピング分析によって、ガラスが偏析している領域のW方向に沿った寸法を定量化した。当該寸法は、露出させたWT断面において、内部電極層のW方向の端部をランダムに100点選択し、選択した100点において測定されたガラスが偏析している領域のW方向に沿った寸法の平均値を求めることにより算出した。なお、内部電極層のW方向の端部とは、第1の内部電極層50aまたは第2の内部電極層50bのW方向の端部から30.000μm以内である。
高温信頼性を評価する試験は、各試料に対して、温度85℃の環境で定格電圧(ここでは6.3Vに設定)を2000時間印加し、抵抗値の劣化(抵抗値が初期値に対して急激に低下する場合、より具体的には抵抗値が4乗以下に低減する場合)が1つでも発生した場合は高温信頼性が不十分であると判定し、その試料が不良であると評価した。なお、高温信頼性試験は、上記した製造方法にしたがって製造された各72個ずつに対して行われた。
初期ショートを評価する試験は、各試料に対して、AC電圧(周波数120Hz、電圧0.5V)を印加し、LCRメータを用いて測定を行い、logIR値が3.0Ω以下であった場合、初期ショートが発生したと判定し、その試料が不良であると評価した。なお、当該初期ショート試験は、上記した製造方法にしたがって、製造された各試料100個ずつに対して行われた。
参考実験例2の結果を表6に示す。
参考実験例3では、図5(A),(B)、図10および図11などを参照して説明する。図10は、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造における好ましい半田の濡れ上がり態様を示す拡大断面図である。図11は、半田の濡れ上がりが90°以上となる好ましくない半田の濡れ上がり態様を示す拡大断面図である。
上記した製造方法にしたがって、参考例1〜3、参考例5〜10および参考例12〜14の試料(積層セラミックコンデンサ)を作製した。各試料に共通の仕様は、積層セラミックコンデンサの寸法を除いて、上記した実験例1と同様であるため、ここではその説明を繰り返さない。
して、上記寸法t1を35.5μmとし、且つ上記d1/e1を1.4050とした。また、第2の外部電極の焼付け層の上記寸法t2および上記d2/e2についても同様とした。さらに、積層セラミックコンデンサのL寸法×W寸法を0.68mm×0.38mmとした。そして、積層セラミックコンデンサのT寸法を0.38mmとした。
まず、各試料(積層セラミックコンデンサ)をW方向に沿って、当該積層セラミックコンデンサのW方向の厚みの1/2まで研磨し、LT断面を露出させる。次に、電界放射型走査電子顕微鏡(FE−SEM)を用いて、露出させたLT断面において、第1の外部電極の突出部における寸法t1を測定した。この場合、各試料において、100個の積層セラミックコンデンサについて、突出部における寸法t1を測定し、その平均値を突出部の寸法t1とした。なお、d1/e1についても寸法t1と同様に測定し、その平均値を算出した。
それから、各試料(積層セラミックコンデンサ)について、それぞれ、基板に実装した後、当該試料(積層セラミックコンデンサ)に第1の側面または第2の側面からW方向に沿った一定以上の力を加えて、基板との固着力を測定して評価した。この場合、5.0Nの力を加えても試料100個全てが基板から外れなかった場合を基板との固着力が良好(G)であると判定した。さらに、6.0Nの力を加えても試料100個全てが基板から外れなかった場合を基板との固着力が非常に良好(VG)であると判定した。一方、5.0Nの力を加えて、試料が1個でも基板から外れた場合を基板との固着力が不良(NG)である判定とした。また、5.0Nの力を加えたとき、素体強度が弱いため、素体側が破壊されてしまったものを測定不可と判定した。
また、半田の濡れ上がりがあるか否かについても評価した。この場合、半田の濡れ上がりがある場合を良好(G)と判定し、濡れ上がりの無い不濡れの場合を不良(NG)と判定した。具体的には、図10に示すように、半田の濡れ角が90°未満の場合を良好(G)と判定した。また、図11に示すように、半田の濡れ角が90°以上の場合を不良(NG)と判定した。
参考実験例3の結果を表7に示す。
20 積層体
22a 第1の主面
22b 第2の主面
24a 第1の側面
24b 第2の側面
26a 第1の端面
26b 第2の端面
34a 第1の側部
34b 第2の側部
36a 第1の端部
36b 第2の端部
40 誘電体層
50a 第1の内部電極層
50b 第2の内部電極層
60a 第1の外部電極
60b 第2の外部電極
62 先端部
64 垂線が最も長くなる点
70 突出部
72 頂点
110 内層用のセラミックグリーンシート
112 導電パターン
114 積層チップ
200 実装構造
210 実装基板
220a 第1のランド部
220b 第2のランド部
230a 第1のフィレット
230b 第2のフィレット
x1 第1の直線
d1 焼付け層の一部の表面に沿った寸法
e1 焼付け層の一部のL方向に沿った寸法
t1 焼付け層の一部のT方向に沿った寸法
Claims (16)
- 複数の誘電体層と、複数の第1の内部電極層と、複数の第2の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向において相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向において相対する第1の端面および第2の端面とを含む積層体と、前記第1の端面に形成されることにより、前記複数の第1の内部電極層に電気的に接続される第1の外部電極と、前記第2の端面に形成されることにより、前記複数の第2の内部電極層に電気的に接続される第2の外部電極と、を備える積層セラミックコンデンサであって、
前記複数の第1の内部電極層は、前記複数の誘電体層を介して前記複数の第2の内部電極層に対向する対向電極部と、前記対向電極部の前記第1の端面側の端部から前記第1の端面までの引出電極部とを有し、
前記複数の第2の内部電極層は、前記複数の誘電体層を介して前記複数の第1の内部電極層に対向する対向電極部と、前記対向電極部の前記第2の端面側の端部から前記第2の端面までの引出電極部とを有し、
前記積層体は、前記複数の第2の内部電極層におけるそれぞれの前記対向電極部と前記第1の端面との間に位置する第1の端部と、前記複数の第1の内部電極層におけるそれぞれの前記対向電極部と前記第2の端面との間に位置する第2の端部とを含み、
前記第1の外部電極は、前記第1の端面から前記第1の主面、前記第2の主面、前記第1の側面および前記第2の側面それぞれの一部まで延長するように一体に形成される焼付け層を含み、且つ前記第2の外部電極は、前記第2の端面から前記第1の主面、前記第2の主面、前記第1の側面および前記第2の側面それぞれの一部まで延長するように一体に形成される焼付け層を含み、
前記第1の外部電極の焼付け層および前記第2の外部電極の焼付け層のそれぞれは、少なくとも前記第1及び第2の主面側に形成された部分に前記積層方向へと突き出るように頂点が形成された突出部を有し、
前記焼付け層の表面と突出部の頂点との積層方向に沿った寸法は、0.5μm以上35μm以下であり、
前記第1の外部電極の焼付け層の前記第1の主面側に形成された部分に前記積層方向へと突き出るように頂点が形成された突出部の頂点は、前記第1の主面と前記第1の端面とが交わる稜線部に位置し、前記幅方向に沿って、前記第1の側面よりも前記幅方向の外側の位置から前記第2の側面よりも前記幅方向の外側の位置まで延在し、
前記第2の外部電極の焼付け層の前記第1の主面側に形成された部分に前記積層方向へと突き出るように頂点が形成された前記突出部の頂点は、前記第1の主面と前記第2の端面とが交わる稜線部に位置し、前記幅方向に沿って、前記第1の側面よりも前記幅方向の外側の位置から前記第2の側面よりも前記幅方向の外側の位置まで延在し、
前記第1の外部電極の焼付け層の前記第2の主面側に形成された部分に前記積層方向へと突き出るように頂点が形成された前記突出部の頂点は、前記第2の主面と前記第1の端面とが交わる稜線部に位置し、前記幅方向に沿って、前記第1の側面よりも前記幅方向の外側の位置から前記第2の側面よりも前記幅方向の外側の位置まで延在し、
前記第2の外部電極の焼付け層の前記第2の主面側に形成された部分に前記積層方向へと突き出るように頂点が形成された前記突出部の頂点は、前記第2の主面と前記第2の端面とが交わる稜線部に位置し、前記幅方向に沿って、前記第1の側面よりも前記幅方向の外側の位置から前記第2の側面よりも前記幅方向の外側の位置まで延在し、
前記第1の外部電極の焼付け層および前記第2の外部電極の焼付け層のそれぞれは、前記第1及び前記第2の側面側に形成された部分にも前記幅方向へと突き出した突出部を有し、
前記第1の側面側に形成された部分にも前記幅方向へと突き出した前記突出部は、前記焼付け層の前記第1の主面側に形成された部分から突き出した前記突出部の前記第1の側面側の端部と、前記焼付け層の前記第2の主面側に形成された部分から突き出した前記突出部の前記第1の側面側の端部とを結ぶように積層方向に沿って延在し、
前記第2の側面側に形成された部分にも前記幅方向へと突き出した前記突出部は、前記焼付け層の前記第1の主面側に形成された部分から突き出した前記突出部の前記第2の側面側の端部と、前記焼付け層の前記第2の主面側に形成された部分から突き出した前記突出部の前記第2の側面側の端部とを結ぶように前記積層方向に沿って延在することを特徴とする、積層セラミックコンデンサ。 - 前記第1の外部電極の焼付け層および前記第2の外部電極の焼付け層のそれぞれは、少なくとも前記第2の主面側に形成された部分に前記積層方向へと突き出るように形成された突出部を有し、
前記第1の外部電極の焼付け層の第2の主面側に形成された部分に関して、前記第2の端面側の先端部と前記突出部の頂点とを結ぶ第1の直線を定義したとき、前記第1の直線に直交するように前記第1の直線から前記第2の主面側に形成された部分の表面まで引いた垂線が最も長くなる前記第2の主面側に形成された部分の表面上の点と、前記突出部の頂点との積層方向に沿った寸法が0.5μm以上35μm以下であり、
前記第2の外部電極の焼付け層の第2の主面側に形成された部分に関して、前記第1の端面側の先端部と前記突出部の頂点とを結ぶ第2の直線を定義したとき、前記第2の直線に直交するように前記第2の直線から前記第2の主面側に形成された部分の表面まで引いた垂線が最も長くなる前記第2の主面側に形成された部分の表面上の点と、前記突出部の頂点との積層方向に沿った寸法が0.5μm以上35μm以下であり、且つ、
前記積層セラミックコンデンサの積層方向に沿った寸法が、0.18mm以上0.70mm以下であることを特徴とする、請求項1に記載の積層セラミックコンデンサ。 - 前記複数の第1の内部電極層および前記複数の第2の内部電極層それぞれはNiを含み、
前記第1の内部電極層および前記第2の内部電極層と前記誘電体層との界面にNi−Sn反応層が形成され、
前記Ni−Sn反応層は、前記第1の内部電極層および前記第2の内部電極層それぞれの幅寸法の50.0%以上100.0%以下の長さで直線状に連続して形成され、且つ厚みが5mm以上20mm以下であることを特徴とする、請求項1または請求項2に記載の積層セラミックコンデンサ。 - 複数の前記第1の内部電極層および複数の前記第2の内部電極層それぞれの前記誘電体層に隣接する部分にはMgが偏析していることを特徴とする、請求項1ないし請求項3のいずれかに記載の積層セラミックコンデンサ。
- 最も外層側に位置する前記第1の内部電極層または前記第2の内部電極層それぞれのMg偏析量は、元素比率Mg/Niで0.05以下であることを特徴とする、請求項1ないし請求項4のいずれかに記載の積層セラミックコンデンサ。
- 前記第1の内部電極層および前記第2の内部電極層それぞれの幅方向の端部には、Ni−Mg−Mn−O系ガラスが偏析していることを特徴とする、請求項1ないし請求項5のいずれかに記載の積層セラミックコンデンサ。
- 前記Ni−Mg−Mn−O系ガラスの偏析している領域の幅方向に沿った寸法が、1.000μm以下であることを特徴とする、請求項6に記載の積層セラミックコンデンサ。
- 前記第1の外部電極の焼付け層の前記第2の主面側に形成された部分の表面に関して、前記第2の端面側の先端部から前記第1の端面までの前記第1の外部電極の表面に沿った寸法をd1とし、前記第2の端面側の先端部から前記第1の端面までの前記長さ方向に沿った寸法をe1としたとき、d1/e1が1.0045以上1.4以下であり、且つ、
前記第2の外部電極の焼付け層の前記第2の主面側に形成された部分の表面に関して、前記第1の端面側の先端部から前記第2の端面までの前記第2の外部電極の表面に沿った寸法をd2とし、前記第1の端面側の先端部から前記第2の端面までの前記長さ方向に沿った寸法をe2としたとき、d2/e2が1.0045以上1.4以下であることを特徴とする、請求項1ないし請求項7のいずれかに記載の積層セラミックコンデンサ。 - 前記積層方向の寸法が0.300mm±0.090mmであり、
前記幅方向の寸法が0.300mm±0.090mmであり、
前記長さ方向の寸法が0.600mm±0.090mmであり、
前記誘電体層について、厚みが0.48μm±0.10μmであり、枚数が100枚以上500枚以下であることを特徴とする、請求項1ないし請求項8のいずれかに記載の積層セラミックコンデンサ。 - 前記積層方向の寸法が0.200mm±0.050mmであり、
前記幅方向の寸法が0.200mm±0.050mmであり、
前記長さ方向の寸法が0.400mm±0.050mmであり、
前記誘電体層について、厚みが0.48μm±0.10μmであり、枚数が50枚以上300枚以下であることを特徴とする、請求項1ないし請求項8のいずれかに記載の積層セラミックコンデンサ。 - 前記積層方向の寸法が0.300mm±0.050mmであり、
前記幅方向の寸法が0.200mm±0.050mmであり、
前記長さ方向の寸法が0.400mm±0.050mmであり、
前記誘電体層について、厚みが0.48μm±0.10μmであり、枚数が100枚以上500枚以下であることを特徴とする、請求項1ないし請求項8のいずれかに記載の積層セラミックコンデンサ。 - 前記積層方向の寸法が0.300mm±0.050mmであり、
前記幅方向の寸法が0.300mm±0.050mmであり、
前記長さ方向の寸法が0.400mm±0.050mmであり、
前記誘電体層について、厚みが0.48μm±0.10μmであり、枚数が100枚以上500枚以下であることを特徴とする、請求項1ないし請求項8のいずれかに記載の積層セラミックコンデンサ。 - 前記積層方向の寸法が0.250mm±0.025mmであり、
前記幅方向の寸法が0.250mm±0.025mmであり、
前記長さ方向の寸法が0.500mm±0.025mmであり、
前記誘電体層について、厚みが0.48μm±0.10μmであり、枚数が100枚以上500枚以下であることを特徴とする、請求項1ないし請求項8のいずれかに記載の積層セラミックコンデンサ。 - 前記積層方向の寸法が0.500mm±0.050mmであり、
前記幅方向の寸法が0.500mm±0.050mmであり、
前記長さ方向の寸法が0.800mm±0.050mmであり、
前記誘電体層について、厚みが0.48μm±0.10μmであり、枚数が200枚以上1000枚以下であることを特徴とする、請求項1ないし請求項8のいずれかに記載の積層セラミックコンデンサ。 - 前記積層方向の寸法が0.600mm±0.050mmであり、
前記幅方向の寸法が0.450mm±0.050mmであり、
前記長さ方向の寸法が0.750mm±0.050mmであり、
前記誘電体層について、厚みが0.48μm±0.10μmであり、枚数が200枚以上1000枚以下であることを特徴とする、請求項1ないし請求項8のいずれかに記載の積層セラミックコンデンサ。 - 前記積層方向の寸法が0.500mm±0.200mmであり、
前記幅方向の寸法が0.500mm±0.200mmであり、
前記長さ方向の寸法が1.000mm±0.200mmであり、
前記誘電体層について、厚みが0.48μm±0.10μmであり、枚数が200枚以上1000枚以下であることを特徴とする、請求項1ないし請求項8のいずれかに記載の積層セラミックコンデンサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/916,386 US10650974B2 (en) | 2017-03-14 | 2018-03-09 | Multilayer ceramic capacitor |
KR1020180028543A KR102121550B1 (ko) | 2017-03-14 | 2018-03-12 | 적층 세라믹 콘덴서 |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017049114 | 2017-03-14 | ||
JP2017049114 | 2017-03-14 | ||
JP2017049112 | 2017-03-14 | ||
JP2017049109 | 2017-03-14 | ||
JP2017049107 | 2017-03-14 | ||
JP2017049109 | 2017-03-14 | ||
JP2017049112 | 2017-03-14 | ||
JP2017049107 | 2017-03-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018152547A JP2018152547A (ja) | 2018-09-27 |
JP6984368B2 true JP6984368B2 (ja) | 2021-12-17 |
Family
ID=63680513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017233531A Active JP6984368B2 (ja) | 2017-03-14 | 2017-12-05 | 積層セラミックコンデンサ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6984368B2 (ja) |
KR (1) | KR102121550B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021114584A (ja) * | 2020-01-21 | 2021-08-05 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
JP2021150300A (ja) * | 2020-03-16 | 2021-09-27 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2022057916A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR20220101911A (ko) | 2021-01-12 | 2022-07-19 | 삼성전기주식회사 | 적층형 전자 부품 |
JP2022123936A (ja) * | 2021-02-15 | 2022-08-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2023044006A (ja) * | 2021-09-17 | 2023-03-30 | 株式会社村田製作所 | 電子部品 |
JP7459858B2 (ja) | 2021-12-23 | 2024-04-02 | 株式会社村田製作所 | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 |
WO2024014235A1 (ja) * | 2022-07-12 | 2024-01-18 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3903757B2 (ja) * | 2001-09-05 | 2007-04-11 | 株式会社村田製作所 | チップ状電子部品の製造方法およびチップ状電子部品 |
JP4366931B2 (ja) * | 2002-12-20 | 2009-11-18 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
JP4809173B2 (ja) * | 2006-09-27 | 2011-11-09 | 京セラ株式会社 | 積層セラミックコンデンサ |
JP4586835B2 (ja) * | 2007-08-22 | 2010-11-24 | Tdk株式会社 | 電子部品の製造方法 |
JP5434407B2 (ja) | 2009-09-10 | 2014-03-05 | Tdk株式会社 | セラミック電子部品およびその製造方法 |
KR101523630B1 (ko) * | 2009-12-11 | 2015-05-28 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 세라믹 전자부품 |
JP5246215B2 (ja) * | 2010-07-21 | 2013-07-24 | 株式会社村田製作所 | セラミック電子部品及び配線基板 |
KR101197921B1 (ko) * | 2011-10-18 | 2012-11-05 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
KR101648064B1 (ko) * | 2012-08-07 | 2016-08-12 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 |
CN104508771B (zh) * | 2012-08-07 | 2017-06-27 | 株式会社村田制作所 | 层叠陶瓷电容器及层叠陶瓷电容器的制造方法 |
KR101412950B1 (ko) * | 2012-11-07 | 2014-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR102004779B1 (ko) * | 2014-01-02 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
JP6281502B2 (ja) * | 2014-06-12 | 2018-02-21 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2015035630A (ja) * | 2014-11-13 | 2015-02-19 | 株式会社村田製作所 | 3端子型コンデンサ |
JP7214950B2 (ja) * | 2017-05-04 | 2023-01-31 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | 積層型電子部品及びその実装基板 |
-
2017
- 2017-12-05 JP JP2017233531A patent/JP6984368B2/ja active Active
-
2018
- 2018-03-12 KR KR1020180028543A patent/KR102121550B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR102121550B1 (ko) | 2020-06-10 |
KR20180105078A (ko) | 2018-09-27 |
JP2018152547A (ja) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6984368B2 (ja) | 積層セラミックコンデンサ | |
US10453610B2 (en) | Multilayer ceramic capacitor | |
KR101907425B1 (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
US10650974B2 (en) | Multilayer ceramic capacitor | |
US9859059B2 (en) | Multilayer ceramic capacitor | |
KR101538276B1 (ko) | 적층 세라믹 콘덴서 | |
US9812262B2 (en) | Multilayer ceramic capacitor | |
KR102406443B1 (ko) | 적층 세라믹 콘덴서 | |
KR20120133717A (ko) | 적층 세라믹 커패시터 | |
US9064636B1 (en) | Multilayer ceramic capacitor including first and second outer layer portions and an inner layer portion disposed therebetween | |
KR102536465B1 (ko) | 적층 세라믹 콘덴서 | |
US11289274B2 (en) | Multilayer ceramic capacitor | |
CN114334441B (zh) | 层叠陶瓷电容器 | |
JP2019192862A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2018046086A (ja) | 積層セラミックコンデンサ | |
JP2022191911A (ja) | 積層セラミック電子部品 | |
KR20210054453A (ko) | 적층 세라믹 콘덴서 | |
JP2015029152A (ja) | 積層セラミックコンデンサ | |
KR101551595B1 (ko) | 적층 세라믹 콘덴서 | |
US11257625B2 (en) | Multilayer ceramic capacitor | |
KR20210120846A (ko) | 적층 세라믹 전자부품 | |
KR20220092246A (ko) | 적층형 전자 부품 | |
JP2015043447A (ja) | 積層セラミックコンデンサ | |
WO2022210642A1 (ja) | 積層セラミックコンデンサ | |
JP2023122239A (ja) | 積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210901 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210901 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210910 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6984368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |