JP2021150300A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2021150300A
JP2021150300A JP2020045014A JP2020045014A JP2021150300A JP 2021150300 A JP2021150300 A JP 2021150300A JP 2020045014 A JP2020045014 A JP 2020045014A JP 2020045014 A JP2020045014 A JP 2020045014A JP 2021150300 A JP2021150300 A JP 2021150300A
Authority
JP
Japan
Prior art keywords
peak intensity
layer
dielectric ceramic
internal electrode
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020045014A
Other languages
English (en)
Inventor
武久 笹林
Takehisa Sasabayashi
武久 笹林
泰之 嶌田
Yasuyuki Touden
泰之 嶌田
直人 村西
Naoto Muranishi
直人 村西
進一 幸川
Shinichi Kokawa
進一 幸川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020045014A priority Critical patent/JP2021150300A/ja
Priority to KR1020210026508A priority patent/KR102536465B1/ko
Priority to US17/188,108 priority patent/US11373805B2/en
Priority to CN202110273478.1A priority patent/CN113410051B/zh
Publication of JP2021150300A publication Critical patent/JP2021150300A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Abstract

【課題】割れや欠けを生じにくく、高温負荷信頼性の高い積層セラミックコンデンサを提供する。【解決手段】(1)端面外層部23の誘電体セラミック層におけるレーザICPによるMn/Tiピーク強度比が、有効部20の中央部のMn/Tiピーク強度比の2倍以上15倍以下、端面外層部の誘電体セラミック層におけるレーザICPによる希土類/Tiピーク強度比が、有効部の中央部の希土類/Tiピーク強度比の2倍以上7倍以下の範囲にあり、(2)側面外層部22の誘電体セラミック層におけるTEM−EDXによるSi/Tiピーク強度比が、有効部の中央部のSi/Tiピーク強度比の2倍以上5倍以下、側面外層部の誘電体セラミック層におけるレーザICPによる希土類/Tiピーク強度比が、有効部の中央部の希土類/Tiピーク強度比の2倍以上7倍以下の範囲にある。【選択図】図2

Description

本発明は、セラミックコンデンサに関し、詳しくは、複数の誘電体セラミック層と複数の内部電極層とが積層された構造を有する積層セラミックコンデンサに関する。
従来、積層された複数の誘電体セラミック層と複数の内部電極層とを含む積層体の両端面に、内部電極層と導通するように外部電極が配設された構造を有する積層セラミックコンデンサが広く用いられている。
そして、特許文献1には、そのような構造を有する積層セラミックコンデンサであって、誘電体セラミック層と内部電極層とが交互に積層された素子本体を備え、誘電体セラミック層と内部電極層の少なくとも一方には、異相が形成されているとともに、異相には、Mg元素およびMn元素が含有されている積層セラミックコンデンサが記載されている。
そして、特許文献1によれば、上述の構成とすることにより、IR温度依存性が低く、優れた平均寿命特性を有する積層セラミックコンデンサを実現することができるとされている。
特開2006−73623号公報
しかしながら、特許文献1に記載されている積層セラミックコンデンサの構造では、内部電極層の平面面積が誘電体セラミック層の平面面積より小さく、内部電極層の上記素子本体の端面への引き出し部分を除く、内部電極層の周縁部と誘電体セラミック層との間に形成される段差が存在し、この段差の影響により内部電極層が屈曲し、内部電極層間の短絡や高温負荷信頼性の低下が発生しやすくなるという問題点がある。
特に、誘電体セラミック層の厚みが薄く、内部電極層と誘電体セラミック層の積層数が多くなるほど内部電極層間の短絡が発生しやすくなり、信頼性が低下する傾向がある。
そこで、焼成後に内部電極層となる内部電極パターンが形成された領域と、内部電極パターンの形成されていない領域との間に段差のないセラミックグリーンシート(以下、「段差ゼロシート」ともいう)を用い、これを積層して積層セラミックコンデンサを製造することが行われている。
すなわち、例えば、セラミックグリーンシート上の所定の領域に導電性ペーストを塗布することにより焼成後に内部電極層となる内部電極パターンを形成した後、内部電極ペーストの形成されていない領域に、セラミックペーストを付与して段差解消用のセラミック層を形成することにより、内部電極層となる内部電極パターンが形成された領域と、内部電極パターンの形成されていない領域との間に段差のないセラミックグリーンシートを形成し、これを積層して積層体を形成する方法が知られている。
しかし、その場合にも、内部電極パターンと段差解消用のセラミックグリーンシートとの間に存在する微細な隙間などの影響により、焼成後に得られる積層体の内部電極層に屈曲部が形成されて、積層体の割れや欠けの発生、高温負荷信頼性の低下などを引き起こす場合がある。
そのため、積層セラミックコンデンサにおいては、上述のような不具合の発生を抑制、防止するための措置を講じておくことが望ましいのが実情である。
本発明は、上記課題を解決するものであり、割れや欠けを生じにくく、高温負荷信頼性の高い積層セラミックコンデンサを提供することを目的とする。
上記課題を解決するために、本発明の積層セラミックコンデンサは、
積層された複数の誘電体セラミック層と複数の内部電極層とを含む積層体と、 前記積層体の所定の位置に、前記内部電極層と導通するように配設された外部電極とを備えた積層セラミックコンデンサであって、
前記誘電体セラミック層は、Ba、Ti、Mn、希土類およびSiを含み、
前記積層体は、(a)前記誘電体セラミック層と前記内部電極層の積層方向に相対する第1の主面および第2の主面と、(b)前記積層方向と、前記内部電極層の前記積層体の表面への引き出し方向の両方に直交する方向である幅方向に相対する第1の側面および第2の側面と、(c)前記積層方向と、前記幅方向の両方に直交する方向である長さ方向に相対する第1の端面および第2の端面とを備え、
前記外部電極は、前記内部電極層と接続する態様で、前記第1の端面および前記第2の端面のそれぞれに配設されており、
前記積層方向からみて前記内部電極層が互いに重なり合う領域を有効部とし、
前記有効部を前記積層方向から挟む領域を主面外層部とし、
前記有効部を前記幅方向から挟む領域を側面外層部とし、
前記有効部を前記長さ方向から挟む領域を端面外層部とした場合において、
(1)前記端面外層部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対するMnのレーザICPによるピーク強度の比であるMn/Tiピーク強度比の値が、前記有効部の前記幅方向、前記長さ方向および前記積層方向の中央部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対するMnのレーザICPによるピーク強度の比であるMn/Tiピーク強度比の値の2倍以上15倍以下の範囲にあり、かつ、前記端面外層部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値が、前記有効部の前記中央部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値の2倍以上7倍以下の範囲にあり、
(2)前記側面外層部の誘電体セラミック層におけるTiのTEM−EDXによるピーク強度に対するSiのTEM−EDXによるピーク強度の比であるSi/Tiピーク強度比の値が、前記有効部の前記中央部の誘電体セラミック層におけるTiのTEM−EDXによるピーク強度に対するSiのTEM−EDXによるピーク強度の比であるSi/Tiピーク強度比の値の2倍以上5倍以下の範囲にあり、かつ、前記側面外層部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値が、前記有効部の前記中央部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値の2倍以上7倍以下の範囲にあること
を特徴としている。
本発明の第1の積層セラミックコンデンサは、(1)端面外層部の誘電体セラミック層におけるMn/Tiピーク強度比(レーザICPによるピーク強度比)の値が、有効部の中央部の誘電体セラミック層におけるMn/Tiピーク強度比の値の2倍以上15倍以下の範囲にあり、かつ、端面外層部の誘電体セラミック層における希土類/Tiピーク強度比の値が、有効部の中央部における誘電体セラミック層中の希土類/Tiピーク強度比の値の2倍以上7倍以下の範囲にあり、(2)側面外層部の誘電体セラミック層におけるSi/Tiピーク強度比(TEM−EDXによるピーク強度比)の値が、有効部の中央部の誘電体セラミック層におけるSi/Tiピーク強度比の値の2倍以上5倍以下の範囲にあり、かつ、側面外層部の誘電体セラミック層における希土類/Tiピーク強度比(レーザICPによるピーク強度比)の値が、有効部の中央部の誘電体セラミック層における希土類/Tiピーク強度比の値の2倍以上7倍以下の範囲にあることを要件として備えているので、割れや欠けを生じにくく、高温負荷信頼性の高い積層セラミックコンデンサを提供することが可能になる。
本発明の一実施形態にかかる積層セラミックコンデンサの斜視図である。 図1に示す積層セラミックコンデンサのII−II線に沿った断面図である。 本発明の一実施形態にかかる積層セラミックコンデンサの内部電極層の態様を模式的に示す図である。 本発明の一実施形態にかかる積層セラミックコンデンサの主面外層部および端面外層部の位置を説明する図である。 本発明の一実施形態にかかる積層セラミックコンデンサの側面外層部および端面外層部の位置を説明する図である。 (a)、(b)は、本発明の一実施形態にかかる積層セラミックコンデンサを製造するのに用いた段差ゼロシートの作製方法を説明する図である。 本発明の一実施形態にかかる積層セラミックコンデンサの製造方法の一工程を示す図である。 本発明の一実施形態にかかる積層セラミックコンデンサの製造方法の他の工程を示す図である。 本発明の一実施形態にかかる積層セラミックコンデンサの製造方法の他の工程を示す図である。 (a)、(b)は、変形例の段差ゼロシートの作製方法を説明する図である。 誘電体セラミック層および内部電極層の厚みを測定する方法を説明する図である。
以下に本発明の実施形態を示して、本発明の特徴とするところを具体的に説明する。
図1は、本発明の一実施形態にかかる積層セラミックコンデンサの斜視図、図2は正面断面図である。
図1および図2に示すように、積層セラミックコンデンサ10は、全体として直方体形状を有しており、積層された複数の誘電体セラミック層1と複数の内部電極層2(2a、2b)とを含む積層体3と、積層体3の所定の位置に、内部電極層2と導通するように配設された外部電極4(4a、4b)とを備えている。
積層体3は、(a)誘電体セラミック層1と内部電極層2の積層方向Tに相対する第1の主面13aおよび第2の主面13bと、(b)積層方向Tと、内部電極層2の積層体3の表面への引き出し方向、すなわち、下記の長さ方向Lの両方に直交する方向である幅方向Wに相対する第1の側面14aおよび第2の側面14bと、(c)積層方向Tと、幅方向Wの両方に直交する方向である長さ方向Lに相対する第1の端面15aおよび第2の端面15bとを備えている。
そして、上述の内部電極層2は、積層体3の第1の端面15aに引き出された第1の内部電極層2aと、積層体3の第2の端面15bに引き出された第2の内部電極層2bとを備えている。
また、外部電極4のうちの第1の外部電極4aは、第1の端面15aに引き出された第1の内部電極層2aと導通するように第1の端面15aに配設されており、第2の外部電極4bは、第2の端面15bに引き出された第2の内部電極層2bと導通するように第2の端面15bに配設されている。
詳しくは、第1の外部電極4aは、積層体3の第1の端面15aの全体に形成されているとともに、第1の端面15aから、第1の主面13a、第2の主面13b、第1の側面14a、および第2の側面14bに回り込むように形成されている。
また、第2の外部電極4bは、積層体3の第2の端面15bの全体に形成されているとともに、第2の端面15bから、第1の主面13a、第2の主面13b、第1の側面14a、および第2の側面14bに回り込むように形成されている。
本実施形態にかかる積層セラミックコンデンサ10の寸法は、以下の通りである。
長さ方向Lの寸法が約0.35mm
幅方向Wの寸法が約0.28mm
積層方向Tの寸法が約0.28mm
誘電体セラミック層の厚みが約0.5μm
内部電極層の厚みが約0.3μm
本実施形態にかかる積層セラミックコンデンサ10は、焼成後に内部電極層2となる内部電極パターンが配設された複数のセラミックグリーンシートを積層する工程を経て製造されている。
内部電極パターンが配設されたセラミックグリーンシートとしては、セラミックグリーンシート11上に、焼成後に内部電極層2となる内部電極パターン12が形成された領域と、内部電極パターン12が形成されていない領域との間に段差のないセラミックグリーンシート(段差ゼロシート)1aを用いた(図6(b)参照)。
詳しく説明すると、本実施形態では、図6(a)に示すように、セラミックグリーンシート11上に内部電極層用の導電性ペーストを塗布することにより内部電極パターン12を形成した後、図6(b)に示すように、内部電極パターン12が形成されていない領域にセラミックペースト層11aを形成することにより、内部電極パターン12が形成された領域と、内部電極パターン12の形成されていない領域との間に段差のないセラミックグリーンシート、すなわち段差ゼロシート1aを作製した。
そして、図7に示すように、所定枚数の段差ゼロシート1aを、焼成後に内部電極層となる内部電極パターン12が交互に逆側に引き出される態様で積層した。
積層体を形成するにあたって、具体的には、下側の主面外層部を構成する、内部電極パターンの形成されていないセラミックグリーンシート21aを所定枚数積層した後、内部電極パターン12の形成されている上述の段差ゼロシート1aを所定枚数積層し、さらに、上側の主面外層部を構成する、内部電極パターンの形成されていないセラミックグリーンシート21bを所定枚数積層し、圧着することにより、図8に示すように、相対する端面15に内部電極パターン12が交互に引き出され、かつ、相対する側面14にも内部電極パターン12が露出した構造を有する未焼成の積層体3aを作製した。
次いで、図9に示すように、未焼成の積層体3aの、内部電極パターン12が露出した相対する側面14(図8)にセラミックグリーンシート122を貼り付けて、内部電極パターン12が露出した側面14(図8)がセラミックグリーンシート122により被覆された、未焼成の被覆積層体3bを得た。
それから、未焼成の被覆積層体3bを焼成して、焼成済みの積層体3を得た。その後、図1、図2に示すように、積層体3の第1の端面15a、および第2の端面15bに露出した内部電極層2(2 a、2b)と導通するように積層体3の第1の端面15aに第1の外部電極4aを形成し、第2の端面15bに第2の外部電極4bを形成することにより、積層セラミックコンデンサ10を得た。
なお、本実施形態では、一つの積層体3を形成する方法について説明したが、例えば、以下に説明するように、マザー積層体を形成し、個々の積層体に分割する、いわゆる多数個取りの方法で製造することができる。
まず、下側の外層部用の、内部電極パターンが形成されていないマザーグリーンシート、複数個の積層体用の内部電極となる帯状のマザー内部電極パターンが形成されたマザーグリーンシート、および上側の外層部用の内部電極パターンが形成されていないマザーグリーンシートを所定枚数、所定の態様で積層してマザー積層体を形成する。
それから、これを所定の位置で分割することにより、図8に示すように、相対する端面15に内部電極パターン12が交互に引き出され、かつ、相対する側面14にも内部電極パターン12が露出した構造を有する未焼成の積層体3aを作製する。
次いで、図9に示すように、未焼成の積層体3aの相対する側面14にセラミックグリーンシート122を貼り付け、焼成した後、外部電極を形成することで、個々の積層セラミックコンデンサを作製する。
なお、この方法の場合、マザー積層体を所定の位置で分割する際に、上述の帯状のマザー内部電極パターンが、長手方向に直交する方向に所定の複数の位置でカットされることで、図8に示すように、側面にも内部電極パターン12が露出した、個々の未焼成の積層体3aが形成されることになる。
なお、積層セラミックコンデンサは、このような多数個取りの方法により製造されるのが一般的であり、本発明の積層セラミックコンデンサもこの多数個取りの方法により効率よく製造することができる。
本実施形態にかかる積層セラミックコンデンサ10においては、上述のようにセラミックグリーンシート11上に、焼成後に内部電極層2となる内部電極パターン12が形成された領域と、内部電極パターン12の形成されていない領域との間に段差のないセラミックグリーンシート(段差ゼロシート)1aを用いて積層体3を形成するようにしているが、図3に模式的に示すように、第1の端面15aに引き出されている第1の内部電極層2aの引き出し部2a1には屈曲部30が形成されている。その理由は必ずしも明確ではないが、図6(b)における内部電極パターン12と、内部電極パターン12の形成されている領域と、内部電極パターンの形成されていない領域とその周囲の段差をなくすためのセラミックペースト層11aとの間に形成される隙間などに起因する歪みなどにより、圧着工程で上述のような屈曲部30が形成されるものと推測される。なお、この屈曲部30は、後述する本発明の構成を備えていない従来の積層セラミックコンデンサにおいては、割れ欠けの発生、高温負荷信頼性の低下を引き起こす要因となるものである。
本実施形態にかかる積層セラミックコンデンサ10において、積層方向Tからみて内部電極層2が互いに重なり合う領域である有効部20における誘電体セラミック層1は、Baと、Tiと、Mnと、希土類と、Siを含むセラミック材料から構成されている。より具体的には、誘電体セラミック層1は、BaTiO3を主成分とし、Si、Mnを含むとともに、希土類としてホルミウム(Ho)を含み、さらに微量成分として、V、Zrを含むセラミック材料から構成されている。
なお、本実施形態では、希土類としてホルミウム(Ho)を用いているが、例えば、ジスプロシウム(Dy)、イットリウム(Y)、さらには、ホルミウム(Ho)以外のランタノイドなどの他の希土類を、単独であるいは組み合わせて用いることも可能である。ただし、本発明において、希土類としては、ホルミウム(Ho)、ジスプロシウム(Dy)、イットリウム(Y)を用いることが特に好ましい。
内部電極層2、すなわち第1の内部電極層2a、第2の内部電極層2bは、例えば、Ni、Cu、Ni、Ag、Pd、Ti、CrおよびAuなどの金属、またはこれらの金属の合金などから形成されている。なお、内部電極層2は、誘電体セラミック層1に含まれるセラミックと同一あるいは類似する組成の誘電体セラミック粒子などの誘電体組成物を共材として含んでいてもよい。
本実施形態にかかる積層セラミックコンデンサ10において、外部電極4、すなわち第1の外部電極4a、第2の外部電極4bは、下地電極層である第1のNi層41と、第1のNi層41上に形成されためっき層である第2のNi層42とを備えている。
外部電極4を構成する第1のNi層41は、例えば、ガラスを含み、Niを主たる導電成分とする導電性ペーストを塗布して焼き付けることにより形成されている。
また、外部電極4を構成する第2のNi層42は、下地電極層である第1のNi層41の表面にNiめっきを施すことにより形成されている。
外部電極4を、下地電極として焼き付け電極である第1のNi層41を備えるとともに、その表面にめっき層である第2のNi層42を備えた構成とすることにより、積層体3への接合強度が大きく、かつ、表面が緻密で耐湿性などの良好な外部電極を備えた信頼性の高い積層セラミックコンデンサを得ることができる。
なお、第1のNi層41を形成する際の導電性ペーストの焼き付けは、積層体3の焼成と同時に行ってもよい。また、積層体3の焼成後に、積層体3に導電性ペーストを塗布した後、焼き付けを行うようにしてもよい。
また、下地電極層である第1のNi層41は、誘電体セラミック層1を構成する誘電体セラミックと同一あるいは類似する組成の誘電体組成物(本実施形態では誘電体セラミック粒子)を共材として、25面積%以上40面積%以下の割合で含有している。
このように、下地電極層である第1のNi層41に共材を25面積%以上40面積%以下の割合で含有させることにより、外部電極の膨張率などの物性を積層体に近付けることが可能になり、クラックなどの不具合の発生を抑制して、信頼性を向上させることができる。ただし、共材の割合が高くなり過ぎると、導電性の低下を招く場合があるので、40面積%を超えないことが望ましい。
なお、外部電極4の構成材料や外部電極4の形成方法は、上述の例に限定されるものではなく、電極として用いられる種々の材料を用いて、公知の種々の方法で形成することが可能である。
また、上記第2のNi層42上に、Sn層やはんだ層を例えばめっきにより形成して、外部電極4のはんだ付け性を向上させるようにすることも可能である。
そして、本発明の積層セラミックコンデンサ10においては、図4、図5に示すように、積層方向Tからみて内部電極層2が互いに重なり合う領域を有効部20としたときに、有効部20を積層方向Tから挟む領域を主面外層部21とし、有効部20を幅方向Wから挟む領域を側面外層部22とし、有効部20を長さ方向Lから挟む領域を端面外層部23とした場合において、端面外層部23の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対するMnのレーザICPによるピーク強度の比であるMn/Tiピーク強度比の値が、有効部20の幅方向W、長さ方向Lおよび積層方向Tの中央部Gの誘電体セラミック層におけるTiのレーザICPによるピーク強度に対するMnのレーザICPによるピーク強度の比であるMn/Tiピーク強度比の値の2倍以上15倍以下の範囲にあり、かつ、端面外層部23の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類(本実施形態ではホルミウム(Ho))のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値が、有効部20の中央部Gの誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類(本実施形態ではホルミウム(Ho))のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値の2倍以上7倍以下の範囲になるように構成されている。
さらに、側面外層部22の誘電体セラミック層におけるTiのTEM−EDXによるピーク強度に対するSiのTEM−EDXによるピーク強度の比であるSi/Tiピーク強度比の値が、有効部20の中央部Gの誘電体セラミック層におけるTiのTEM−EDXによるピーク強度に対するSiのTEM−EDXによるピーク強度の比であるSi/Tiピーク強度比の値の2倍以上5倍以下の範囲にあり、かつ、側面外層部22の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類(本実施形態ではホルミウム(Ho))のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値が、有効部20の中央部Gの誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値の2倍以上7倍以下の範囲にあるように構成されている。
なお、端面外層部23の誘電体セラミック層におけるレーザICPによるMn/Tiピーク強度比や希土類/Tiピーク強度比の値を、有効部20の上記中央部Gの誘電体セラミック層におけるMn/Tiピーク強度比や希土類/Tiピーク強度比の値よりも大きくするための方法としては、例えば、端面における内部電極と誘電体セラミック層の間の段差部に生じる空隙にセラミックペーストを充填するとともに、該セラミックペーストとして、有効部に用いられる誘電体セラミック層となるセラミックグリーンシートよりも、Tiに対するMnの割合およびTiに対する希土類の割合の大きいものを用い、焼成時に拡散させる方法などを適用することが可能である。
また、側面外層部22の誘電体セラミック層におけるTEM−EDXによるSi/Tiピーク強度比を、有効部20の上記中央部Gの誘電体セラミック層におけるTEM−EDXによるSi/Tiピーク強度比よりも大きくし、あるいは、側面外層部22の誘電体セラミック層におけるレーザICPによる希土類(本実施形態ではホルミウム(Ho))/Tiピーク強度比の値を、有効部20の上記中央部Gの誘電体セラミック層におけるレーザICPによる希土類/Tiピーク強度比の値よりも大きくするための方法としては、例えば、側面外層部22を構成する誘電体セラミック層となるセラミックグリーンシートとして、有効部20の中央部Gの誘電体セラミック層となるセラミックグリーンシートよりも、Tiに対するSiの割合、あるいは、Tiに対する希土類(本実施形態ではHo)の割合の大きいセラミックグリーンシートを用いる方法を適用することができる。
さらに、側面外層部22を構成する誘電体セラミック層となるセラミックグリーンシートとして、例えば、主面外層部21を構成するセラミックグリーンシートと同じセラミックグリーンシートを用いる一方で、側面外層部22を構成する誘電体セラミック層となるセラミックグリーンシートの外側に、Siや希土類を、有効部20の中央部Gの誘電体セラミック層となるセラミックグリーンシートより高い割合で含むペーストや粉体などを塗布して、それをチップ表面に固着させ、脱脂焼成時に拡散させる方法を適用するも可能である。
なお、本発明では上述のように、SiとTiの関係をTEM−EDXによるピーク強度の比で規定するようにしているが、これは、Siが軽元素であるためレーザICPによる測定では精度に欠けることを考慮したものである。そして、SiについてTEM−EDXによるピーク強度を調べるとともに、対比するTiについてもTEM−EDXによるピーク強度を調べ、両者のTEM−EDXによるピーク強度比(Si/Tiピーク強度比)によりSiとTiの関係を規定するようにしている。すなわち、本発明では、側面外層部22の誘電体セラミック層におけるTiのTEM−EDXによるピーク強度に対するSiのTEM−EDXによるピーク強度の比(Si/Tiピーク強度比)の値が、有効部20の中央部Gにおける誘電体セラミック層におけるTiのTEM−EDXによるピーク強度に対するSiのTEM−EDXによるピーク強度の比(Si/Tiピーク強度比)の値の2倍以上5倍以下の範囲となるようにしている。
ただし、MnとTiの関係についてはレーザICPによるMn/Tiピーク強度比で規定するとともに、希土類とチタンの関係についてもレーザICPによる希土類/Tiピーク強度比で規定している。
表1に、この実施形態において作製した、本発明の要件を備えた実施例1〜16の各積層セラミックコンデンサ、および、本発明の要件を備えていない比較例1〜15の各積層セラミックコンデンサについて調べた、以下の各部のピーク強度比の値を示す。
(1)有効部、および端面外層部における、TiのレーザICP(レーザ発光分光分析法)によるピーク強度に対する、MnのレーザICPによるピーク強度の比であるMn/Tiピーク強度比の値。
(2)有効部、端面外層部、および側面外層部におけるTiのレーザICP(レーザ発光分光分析法)によるピーク強度に対する、HoのレーザICPによるピーク強度の比であるHo/Tiピーク強度比の値。
(3)有効部、および側面外層部におけるTiのTEM−EDXによるピーク強度に対する、SiのTEM−EDXによるピーク強度の比であるSi/Tiピーク強度比の値。
Figure 2021150300
なお、表1におけるピーク強度比は、具体的には、以下に説明する方法により求めた。
まず、積層セラミックコンデンサ10を、その長さ方向Lの中央部(図2、図4、図5参照)で、幅方向Wと積層方向Tに沿って切断して、有効部20の断面を露出させる。それから、露出させた断面の中央、すなわち、図2の中央部Gにおける視野15μm×15μmの領域について、Ti、Mn、希土類(Ho)のレーザICPによる分析を行い、ピーク強度比を求めた。
また、上述のように、SiとTiの関係については、Siが軽元素で、レーザICPによる測定では精度に欠けることを考慮して、SiのTEM−EDXによるピーク強度を調べるとともに、対比するTiについてもTEM−EDXによるピーク強度を調べた。
また、側面外層部および端面外層部の誘電体セラミック層における各成分のピーク強度は、上記有効部20のピーク強度を測定する場合と同様に長さ方向Lの中央部G(図2、図4、図5参照)で、幅方向Wと積層方向Tに沿って切断して、露出させた面における側面外層部および端面外層部において測定した。
ただし、表1の有効部、側面外層部、および端面外層部の各部位のMn/Tiピーク強度比およびHo/Tiピーク強度比の数値は、Mn/Tiピーク強度比およびHo/Tiピーク強度比の値そのものではなく、有効部におけるMn/Tiピーク強度比およびHo/Tiピーク強度比を1として、各部位のMn/Tiピーク強度比およびHo/Tiピーク強度比を規格化し、表示したものである。
また、表1の有効部におけるSi/Tiピーク強度比と、側面外層部におけるSi/Tiピーク強度比は、それぞれTEM−EDXによるSi/Tiピーク強度比の値そのものではなく、有効部におけるSi/Tiピーク強度比を1として、側面外層部のSi/Tiピーク強度比を規格化し、表示したものである。
また、本実施形態では、本発明の要件を備えた実施例である積層セラミックコンデンサと、本発明の要件を備えていない比較例である積層セラミックコンデンサについて、割れ欠けの発生状態(発生個数)と、高温負荷信頼性を判定する指標である平均故障時間(MTTF)と、ショート発生率とを調べた。その結果を、表1に併せて示す。
ここで、割れ欠けとは、外部から認められる最大径が50μm以上の欠陥(外観構造欠陥)をいう。なお、表1では、試料100個について外観検査を行い、最大径が50μm以上の欠陥の発生が認められた試料の個数を示している。
また、高温負荷信頼性を判定する指標である平均故障時間(MTTF)は、それぞれ30個の試料について120℃の高温の雰囲気内で6.3Vの電圧を印加し、ショートや絶縁抵抗劣化などの故障が発生するまでの時間の平均値である。なお、この平均故障時間(MTTF)が所定時間よりも短い場合には、高温負荷信頼性が「不良」であると判定される。
例えば誘電体セラミック層の厚みを0.5μmに設計した場合、上記所定時間は25時間に設定され、誘電体セラミック層の厚みを0.4μmに設計した場合、上記所定時間は20時間に設定される。本実施形態では、誘電体セラミック層の厚みが約0.5μmであることから、MTTFが23時間未満の場合に高温負荷信頼性が「不良」であると評価されることになるが、本発明の要件を備えた実施例の試料の場合、MTTFが23時間未満で「不良」であると評価される試料はなかった(表1参照)。
また、表1におけるショート発生率は、本実施形態で作製した、高温負荷信頼性(MTTF)を調べるための試験の前の段階で、実施例および比較例の各試料についてショートの発生状態を調べた結果を示すものである。
なお、本実施形態では、このショート発生率を調べる試験で、ショートの発生が認められなかった試料を、上述の平均故障時間(MTTF)を測定するための高温負荷信頼性試験に供した。
表1に示すように、本発明の特徴的な要件を備えていない比較例1〜15の積層セラミックコンデンサの場合、割れ欠けや、ショート不良の発生が認められたが、本実施形態にかかる積層セラミックコンデンサの場合、割れ欠けや、ショート不良の発生は認められなかった。
この結果から、(1)端面外層部の誘電体セラミック層におけるMn/Tiピーク強度比(レーザICPによるピーク強度比)が、有効部の中央部の誘電体セラミック層におけるMn/Tiピーク強度比の2倍以上15倍以下の範囲にあり、かつ、端面外層部の誘電体セラミック層における希土類/Tiピーク強度比が、有効部の中央部の誘電体セラミック層における希土類/Tiピーク強度比の値の2倍以上7倍以下の範囲にあり、(2)側面外層部の誘電体セラミック層におけるSi/Tiピーク強度比(TEM−EDXによるピーク強度比)が、有効部の中央部の誘電体セラミック層におけるSi/Tiピーク強度比(TEM−EDXによるピーク強度比)の2倍以上5倍以下の範囲にあり、かつ、側面外層部の誘電体セラミック層における希土類/Tiピーク強度比(レーザICPによるピーク強度比)が、有効部の中央部の誘電体セラミック層における希土類/Tiピーク強度比の2倍以上7倍以下の範囲にあるという要件を備えることで、割れ欠けを生じにくく、高温負荷信頼性の高い積層セラミックコンデンサが得られることがわかる。
なお、本発明の実施形態にかかる積層セラミックコンデンサにおいて、割れや欠けが生じにくく、かつ、高温負荷信頼性が向上する理由は必ずしも明確ではないが、(a)Mnの拡散が促進され、内部電極の長さ方向端部におけるMnの割合が増加するとともに、誘電体セラミック層を構成するセラミックの粒成長が抑制され、素子平滑性が改善される結果として、高温負荷信頼性が向上すること、(b)誘電体セラミック層を構成するセラミックの粒成長が抑制され、粒径が小さくなることで粒界が増加し、外部からの衝撃を吸収しやすくなって、割れや欠けの発生が減少するとともに、構造欠陥の発生率が低下することなどの理由によるものと考えられる。
また、上記実施形態では、誘電体セラミック層がBaTiO3を主成分とするセラミックからなるものであることから、誘電体セラミック層中のTiの含有率は約20モル%程度であり、そのような割合でTiが含まれている場合において、上述のようなMn/Tiピーク強度比、希土類/Tiピーク強度比、Si/Tiピーク強度比となるように、所定の部位にMnや希土類、Siが含まれるように構成することで本発明の作用効果を得ることができる。
なお、上記実施形態では、段差ゼロシート1aとして、図6(b)に示すように、内部電極パターン12が形成されていない領域、すなわち、セラミックグリーンシート11の長手方向の一端側の領域にセラミックペースト層11aを形成することにより、内部電極パターン12が形成された領域と、内部電極パターン12の形成されていない領域との間に段差のないセラミックグリーンシート、すなわち段差ゼロシート1aを用いたが、例えば、図10に示すように、一辺だけがセラミックグリーンシート11の端部に引き出される態様で、セラミックグリーンシート11の表面に形成した内部電極パターン12の周囲にセラミックペースト層11aが配設されることにより、内部電極パターン12が形成された領域と、その周囲の内部電極パターン12が形成されていない領域との間に段差がなくなるように構成された段差ゼロシート1aを用いることも可能である。図10に示す段差ゼロシート1aを用いた場合には、得られる積層体の側面に内部電極パターンが露出しないので、積層体の側面に被覆用のセラミックシートを貼り付けることは不要である。
なお、図10に示す段差ゼロシート1aを用いる場合にも、複数の内部電極パターンがマトリックス状に多数形成されたマザーグリーンシートを用いてマザー積層体を形成し、所定の位置でカットして、個々の積層体に分割する、いわゆる多数個取りの方法を適用することが可能である。その場合に、得られる個々の積層体の側面には内部電極パターンが露出しないため、積層体の側面にセラミックシートを貼り付けることが不要であるのは上述の通りである。
また、本発明は、上述のいわゆる段差ゼロシートを用いた積層セラミックコンデンサに限らず、内部電極パターンが形成された領域と、内部電極パターンが形成されていない領域との間に段差があるセラミックグリーンシート、すなわち、段差解消用のセラミックペースト層を設けるようにしていないセラミックグリーンシートを用いて製造される積層セラミックコンデンサに適用した場合にも、割れや欠けの発生を抑制し、高温負荷信頼性を向上させることができる場合がある。
次に、本発明を適用するのに好ましい積層セラミックコンデンサの各部の寸法について説明する。
積層セラミックコンデンサの好ましい寸法の形態として、例えば以下の形態が例示される。
<積層セラミックコンデンサの各部の寸法>
(品種1)
長さ方向Lの寸法:0.32mm以上0.36mm以下
幅方向Wの寸法:0.25mm以上0.30mm以下
積層方向Tの寸法:0.25mm以上0.30mm以下
誘電体セラミック層の厚み:0.35μm以上0.6μm以下
内部電極層の厚み:0.3μm以上0.4μm以下
誘電体セラミック層および内部電極層の厚みは、有効部における誘電体セラミック層および内部電極層の平均厚みである。
(品種2)
長さ方向Lの寸法:0.1mm以上0.12mm以下
幅方向Wの寸法:0.63mm以上0.68mm以下
積層方向Tの寸法:0.62mm以上0.68mm以下
誘電体セラミック層の厚み:0.35μm以上0.6μm以下
内部電極層の厚み:0.3μm以上0.4μm以下
誘電体セラミック層および内部電極層の厚みは、有効部における誘電体セラミック層および内部電極層の平均厚みである。
なお、本発明の積層セラミックコンデンサにおいては、その外形寸法にかかわらず、内部電極層の厚みは、0.4μm以下であることが好ましく、0.3μm以下であることがより好ましい。
内部電極層の厚みを0.4μm以下とすることにより、より薄層化することができ、容量を高めることが可能になるとともに、内部電極と誘電体層との収縮差による剥がれを防止することが可能となる。
なお、内部電極層の厚みを0.3μm以下とすることにより、さらに確実に剥がれを防止することが可能になるが、内部電極層のカバレッジを確保する見地からは、通常は、0.2μm以上とすることが望ましい。
さらに、本発明の積層セラミックコンデンサにおいては、誘電体セラミック層の厚みは、0.6μm以下であることが好ましい。誘電体セラミック層の厚みを0.6μm以下とすることにより、静電容量の大きい積層セラミックコンデンサを得ることが可能になる。
ただし、内部電極層間の短絡や、高温負荷信頼性の低下を防止する見地からは、誘電体セラミック層の厚みは通常、0.1μm以上であることが好ましい。
<誘電体セラミック層と内部電極層の厚みの測定方法>
次に、誘電体セラミック層と内部電極層の厚みの測定方法について説明する。
たとえば、誘電体セラミック層の厚みを測定する際には、図11に示すように、所定の間隔Sをおいて複数の直線La、Lb、Lc、Ld、および、直線Leを引き、直線La上の厚みDa、直線Lb上の厚みDb、直線Lc上の厚みDc、直線Ld上の厚みDd、および、直線Le上の厚みDeを測定し、これらの平均値を誘電体セラミック層の厚みとした。
同様に、内部電極層の厚みを測定する際には、図11に示すように、直線La上の厚みEa、直線Lb上の厚みEb、直線Lc上の厚みEc、直線Ld上の厚みEd、および、直線Le上の厚みEeを測定し、これらの平均値を内部電極層の厚みとした。
たとえば、複数の誘電体セラミック層の平均厚みを算出する際には、積層方向Tの略中央に位置する誘電体セラミック層および内部電極層とその両側にそれぞれ位置する2層ずつの誘電体セラミック層とを合わせた5層の誘電体セラミック層の各々について上記の方法により厚みを測定し、その平均値を複数の誘電体セラミック層の平均厚みとした。また、複数の内部電極層の平均厚みを算出する際には、積層方向Tの略中央に位置する内部電極層とその両側にそれぞれ位置する2層ずつの内部電極層とを合わせた5層の内部電極層の各々について上記の方法により厚みを測定し、その平均値を複数の内部電極層の平均厚みとした。なお、誘電体セラミック層(内部電極層)の積層数が5層未満である場合には、全ての誘電体セラミック層および内部電極層について上記の方法により厚みを測定し、その平均値を複数の誘電体セラミック層および内部電極層の平均厚みとした。
<外部電極中の共材の測定方法>
下地電極層である第1のNi層中の共材であるセラミック材料の含有量、すなわち、面積比率は、波長分散型X線分析装置(WDX)を用いた以下の方法により測定される。まず、積層セラミックコンデンサ10の幅方向Wの中央領域の断面を露出させ、積層体3の積層方向Tの中央領域における下地電極層である第1のNi層の厚さ寸法の中央領域を10000倍に拡大する。拡大した領域の視野は6μm×8μmとする。そして、拡大した領域をWDXによりマッピングし、マッピングによって得られた画像から面積比率(面積%)を測定する。
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。
1 誘電体セラミック層
1a 段差ゼロシート
2 内部電極層
2a 第1の内部電極層
2b 第2の内部電極層
2a1 第1の内部電極の引き出し部
3 積層体
3a 未焼成の積層体
3b 未焼成の被覆積層体
4 外部電極
4a 第1の外部電極
4b 第2の外部電極
10 積層セラミックコンデンサ
11 セラミックグリーンシート
11a セラミックペースト層
12 内部電極パターン
13a 第1の主面
13b 第2の主面
14 未焼成の積層体の相対する側面
14a 第1の側面
14b 第2の側面
15 未焼成の積層体の相対する端面
15a 第1の端面
15b 第2の端面
20 有効部
21 主面外層部
21a 下側の主面外層部用のセラミックグリーンシート
21b 上側の主面外層部用のセラミックグリーンシート
22 側面外層部
23 端面外層部
30 第1の内部電極の引き出し部に形成された屈曲部
41 外部電極を構成する第1のNi層
42 外部電極を構成する第2のNi層
122 側面に貼り付けられたセラミックグリーンシート
G 有効部の中央部
L 長さ方向(内部電極の引き出し方向)
T 積層方向
W 幅方向

Claims (6)

  1. 積層された複数の誘電体セラミック層と複数の内部電極層とを含む積層体と、 前記積層体の所定の位置に、前記内部電極層と導通するように配設された外部電極とを備えた積層セラミックコンデンサであって、
    前記誘電体セラミック層は、Ba、Ti、Mn、希土類およびSiを含み、
    前記積層体は、(a)前記誘電体セラミック層と前記内部電極層の積層方向に相対する第1の主面および第2の主面と、(b)前記積層方向と、前記内部電極層の前記積層体の表面への引き出し方向の両方に直交する方向である幅方向に相対する第1の側面および第2の側面と、(c)前記積層方向と、前記幅方向の両方に直交する方向である長さ方向に相対する第1の端面および第2の端面とを備え、
    前記外部電極は、前記内部電極層と接続する態様で、前記第1の端面および前記第2の端面のそれぞれに配設されており、
    前記積層方向からみて前記内部電極層が互いに重なり合う領域を有効部とし、
    前記有効部を前記積層方向から挟む領域を主面外層部とし、
    前記有効部を前記幅方向から挟む領域を側面外層部とし、
    前記有効部を前記長さ方向から挟む領域を端面外層部とした場合において、
    (1)前記端面外層部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対するMnのレーザICPによるピーク強度の比であるMn/Tiピーク強度比の値が、前記有効部の前記幅方向、前記長さ方向および前記積層方向の中央部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対するMnのレーザICPによるピーク強度の比であるMn/Tiピーク強度比の値の2倍以上15倍以下の範囲にあり、かつ、前記端面外層部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値が、前記有効部の前記中央部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値の2倍以上7倍以下の範囲にあり、
    (2)前記側面外層部の誘電体セラミック層におけるTiのTEM−EDXによるピーク強度に対するSiのTEM−EDXによるピーク強度の比であるSi/Tiピーク強度比の値が、前記有効部の前記中央部の誘電体セラミック層におけるTiのTEM−EDXによるピーク強度に対するSiのTEM−EDXによるピーク強度の比であるSi/Tiピーク強度比の値の2倍以上5倍以下の範囲にあり、かつ、前記側面外層部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値が、前記有効部の前記中央部の誘電体セラミック層におけるTiのレーザICPによるピーク強度に対する希土類のレーザICPによるピーク強度の比である希土類/Tiピーク強度比の値の2倍以上7倍以下の範囲にあること
    を特徴とする積層セラミックコンデンサ。
  2. 前記外部電極は、前記積層体の前記第1の端面および前記第2の端面に形成された第1のNi層と、
    前記第1のNi層上に配置された第2のNi層と、
    前記第2のNi層上に形成されたSn層と
    を備えていることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記内部電極層の厚みは、0.4μm以下であることを特徴とする請求項1または2に記載の積層セラミックコンデンサ。
  4. 前記内部電極層の厚みは、0.3μm以下であることを特徴とする請求項1〜3のいずれかに記載の積層セラミックコンデンサ。
  5. 前記誘電体セラミック層の厚みは、0.6μm以下であることを特徴とする請求項1〜4のいずれかに記載の積層セラミックコンデンサ。
  6. 前記外部電極は、前記誘電体セラミック層を構成する誘電体組成物を25面積%以上40面積%以下の割合で含有していることを特徴とする請求項1〜5のいずれかに記載の積層セラミックコンデンサ。
JP2020045014A 2020-03-16 2020-03-16 積層セラミックコンデンサ Pending JP2021150300A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020045014A JP2021150300A (ja) 2020-03-16 2020-03-16 積層セラミックコンデンサ
KR1020210026508A KR102536465B1 (ko) 2020-03-16 2021-02-26 적층 세라믹 콘덴서
US17/188,108 US11373805B2 (en) 2020-03-16 2021-03-01 Multilayer ceramic capacitor
CN202110273478.1A CN113410051B (zh) 2020-03-16 2021-03-12 层叠陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020045014A JP2021150300A (ja) 2020-03-16 2020-03-16 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2021150300A true JP2021150300A (ja) 2021-09-27

Family

ID=77663829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020045014A Pending JP2021150300A (ja) 2020-03-16 2020-03-16 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US11373805B2 (ja)
JP (1) JP2021150300A (ja)
KR (1) KR102536465B1 (ja)
CN (1) CN113410051B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040100A (ja) * 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
JP2021111659A (ja) * 2020-01-07 2021-08-02 株式会社村田製作所 積層セラミックコンデンサ
JP2021150300A (ja) * 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ
JP2021150301A (ja) * 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ
KR20230053904A (ko) * 2021-10-15 2023-04-24 삼성전기주식회사 커패시터 부품

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470703B2 (ja) * 2000-04-07 2003-11-25 株式会社村田製作所 非還元性誘電体セラミックおよびそれを用いた積層セラミックコンデンサ、ならびに非還元性誘電体セラミックの製造方法
JP4295179B2 (ja) 2004-08-31 2009-07-15 Tdk株式会社 電子部品およびその製造方法
JP4805938B2 (ja) * 2005-08-29 2011-11-02 京セラ株式会社 誘電体磁器およびその製法、並びに積層セラミックコンデンサ
JP5106626B2 (ja) * 2008-03-25 2012-12-26 京セラ株式会社 積層セラミックコンデンサ
JP2011246284A (ja) * 2008-08-21 2011-12-08 Murata Mfg Co Ltd 誘電体セラミックおよび積層セラミックコンデンサ
JP5362033B2 (ja) * 2009-12-11 2013-12-11 株式会社村田製作所 積層型セラミックコンデンサ
JP2011162401A (ja) * 2010-02-10 2011-08-25 Murata Mfg Co Ltd 誘電体セラミックおよび積層セラミックコンデンサ
JP5409443B2 (ja) * 2010-03-03 2014-02-05 株式会社村田製作所 積層セラミックコンデンサ
JP5429067B2 (ja) * 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
JP5723577B2 (ja) * 2010-11-22 2015-05-27 日本特殊陶業株式会社 電子部品の製造方法
WO2012105437A1 (ja) 2011-02-04 2012-08-09 株式会社 村田製作所 バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
JP2014220529A (ja) * 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015008312A (ja) * 2014-08-13 2015-01-15 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6686676B2 (ja) * 2016-04-28 2020-04-22 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP6571590B2 (ja) * 2016-05-26 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサ
JP6984368B2 (ja) * 2017-03-14 2021-12-17 株式会社村田製作所 積層セラミックコンデンサ
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
JP2020035788A (ja) * 2018-08-27 2020-03-05 株式会社村田製作所 電子部品
JP2020053577A (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 電子部品
JP2020057738A (ja) * 2018-10-04 2020-04-09 株式会社村田製作所 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2021111659A (ja) * 2020-01-07 2021-08-02 株式会社村田製作所 積層セラミックコンデンサ
JP2021150300A (ja) * 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US11373805B2 (en) 2022-06-28
US20210287853A1 (en) 2021-09-16
KR20210116241A (ko) 2021-09-27
KR102536465B1 (ko) 2023-05-26
CN113410051B (zh) 2022-07-01
CN113410051A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
JP2021150300A (ja) 積層セラミックコンデンサ
JP2021111659A (ja) 積層セラミックコンデンサ
US9978518B2 (en) Multilayer ceramic capacitor
JP6679964B2 (ja) 積層セラミックコンデンサ
JP6020503B2 (ja) 積層セラミック電子部品
WO2016121745A1 (ja) コンデンサおよびモジュール
JP6854593B2 (ja) 積層セラミックコンデンサ
US9978519B2 (en) Multilayer ceramic electronic component
JP7338554B2 (ja) セラミック電子部品
US11114243B2 (en) Multilayer ceramic capacitor and method for producing the same
JP6020502B2 (ja) 積層セラミック電子部品
JP7196732B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR102536467B1 (ko) 적층 세라믹 콘덴서
JP2021061302A (ja) 積層セラミックコンデンサ
US11335509B2 (en) Multilayer ceramic capacitor
JP2022191911A (ja) 積層セラミック電子部品
US11257625B2 (en) Multilayer ceramic capacitor
JP2015043446A (ja) 積層セラミックコンデンサ
WO2023233836A1 (ja) 積層セラミックコンデンサ
WO2023233837A1 (ja) 積層セラミックコンデンサ
JP4192796B2 (ja) 積層セラミックコンデンサおよびその実装構造
JPH11233374A (ja) 積層型電子部品