JP6679964B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP6679964B2
JP6679964B2 JP2016020163A JP2016020163A JP6679964B2 JP 6679964 B2 JP6679964 B2 JP 6679964B2 JP 2016020163 A JP2016020163 A JP 2016020163A JP 2016020163 A JP2016020163 A JP 2016020163A JP 6679964 B2 JP6679964 B2 JP 6679964B2
Authority
JP
Japan
Prior art keywords
layer
external electrode
thickness
internal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016020163A
Other languages
English (en)
Other versions
JP2016171310A (ja
Inventor
康弘 西坂
康弘 西坂
義人 齋藤
義人 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to KR1020160025486A priority Critical patent/KR101800212B1/ko
Priority to CN201610127299.6A priority patent/CN105977019B/zh
Priority to US15/067,459 priority patent/US9892854B2/en
Publication of JP2016171310A publication Critical patent/JP2016171310A/ja
Application granted granted Critical
Publication of JP6679964B2 publication Critical patent/JP6679964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Description

本発明は、セラミックコンデンサに関し、詳しくは、内部電極を備えたセラミック素体に、上記内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサおよびその製造方法に関する。
代表的なセラミック電子部品の一つに、例えば、特許文献1に開示されているような積層セラミックコンデンサがある。
この積層セラミックコンデンサは、図4に示すように、誘電体層であるセラミック層101を介して複数の内部電極102(102a,102b)が積層されたセラミック積層体(セラミック素体)110の一対の端面103(103a,103b)に、内部電極102(102a,102b)と導通するように一対の外部電極104(104a,104b)が配設された構造を有している。
そして、外部電極104(104a,104b)は、例えば、Cu粉末を導電成分とする導電性ペーストを焼き付けることにより形成された、セラミック素体110の端面103からその主面や側面に回り込むように形成された焼結金属層105(105a,105b)と、その表面を覆うように形成されためっき膜106(106a,106b)から形成されている。
なお、めっき膜106(106a,106b)は、焼結金属層105(105a,105b)の表面に形成されたNiめっき膜107(107a,107b)と、Niめっき膜107(107a,107b)の上に形成されたSnめっき膜108(108a,108b)とを備えている。
そして、特許文献1の発明によれば、Niめっき膜などが、セラミック積層体110の表面に成長することがなく、かつ、はんだ濡れ性に優れた外部電極を備えた積層セラミックコンデンサが得られるとされている。
しかしながら、導電性ペーストを焼き付ける過程で、導電性ペーストを構成する金属材料が内部電極側に拡散して、内部電極が膨張し、例えば、端面側から見て、最上層および最下層の内部電極の両端部から、セラミック素体の4つの角部に向かうクラックが生じるという問題点がある。また、拡散を抑制するために、導電性ペーストを焼き付ける温度を低くした場合、内部電極と外部電極の接合信頼性が低下するという問題点がある。
特開2006−213946号公報
本発明は、上記課題を解決するものであり、内部電極を有するセラミック素体の表面に外部電極が配設された構造を有する積層セラミックコンデンサであって、外部電極を構成する金属の、内部電極への拡散に起因してセラミック素体にクラックが発生することを抑制、防止することが可能で、信頼性の高い積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の積層セラミックコンデンサは、
誘電体セラミックからなる誘電体層と、前記誘電体層を介して積層され、前記誘電体層間の複数の界面に位置する複数の内部電極とを備えたセラミック素体であって、第1の主面および前記第1の主面と対向する第2の主面と、前記第1の主面に直交する第1の端面および前記第1の端面と対向する第2の端面と、前記第1の端面に直交する第1の側面および前記第1の側面と対向する第2の側面とを備える直方体形状を有し、前記第1の主面から前記第2の主面に向かう方向が前記誘電体層および前記内部電極の積層方向であって厚み方向となり、前記第1の端面から前記第2の端面に向かう方向が長さ方向となり、第1の側面から前記第2の側面に向かう方向が幅方向となり、かつ、前記複数の内部電極が交互に前記第1の端面および第2の端面に引き出されたセラミック素体と、
前記セラミック素体に、前記第1の端面および第2の端面に引き出された前記内部電極と導通するように配設された一対の外部電極と
を備えた積層セラミックコンデンサであって、
前記内部電極はNiを含み、
前記外部電極は、前記セラミック素体上に形成され、前記内部電極と導通する、Cuを含む焼結金属層を備えており、かつ、
前記内部電極と前記外部電極との接合部には、CuとNiの相互拡散層が、前記内部電極と前記外部電極に跨って存在するとともに、
前記内部電極側には、前記第1および前記第2の端面から、前記長さ方向の奥側先端までの方向の寸法である厚みが、0.5μm以上、5μm以下の前記相互拡散層が存在し、
前記外部電極側には、前記第1または前記第2の端面から、前記長さ方向の外側先端までの寸法である厚みが、前記焼結金属層の厚みの2.5%以上、33.3%以下の範囲にある前記相互拡散層が存在しており、
前記相互拡散層と前記内部電極との間には、酸化物層が存在していること
を特徴としている。
また、本発明の積層セラミックコンデンサにおいては、前記内部電極と前記外部電極の接合部を、前記長さ方向および前記厚み方向を含む断面で見た場合に、前記外部電極と接合している前記内部電極の数の、前記内部電極の全数に対する割合である接合率が70%以上であることが好ましい。
内部電極と外部電極の上述の接合率を70%以上とすることにより、内部電極と外部電極の接続信頼性の高い積層セラミックコンデンサを提供することが可能になる。なお、所定の断面における上述の「接合率が70%以上」であるということは、ある断面においては外部電極と接合していない、30%以下の内部電極が、他のいずれかの断面においては、外部電極と接合している可能性が高く、内部電極と外部電極が実用上問題のない高い確率で接合していると推測できるような状況にあるということである。
また、前記外部電極側に存在する前記相互拡散層におけるCuの割合が、前記内部電極側に存在する前記相互拡散層におけるCuの割合より高く、また、前記内部電極側に存在する前記相互拡散層におけるNiの割合が、前記外部電極側に存在する前記相互拡散層におけるNiの割合より高いことが好ましい。
相互拡散層におけるCuの割合およびNiの割合が上記関係を満たすようにすることにより、内部電極と外部電極の接続信頼性の高い積層セラミックコンデンサを提供することが可能になる。
また、前記外部電極は、前記焼結金属層上に形成されたNiめっき膜と、前記Niめっき膜上に形成されたSnめっき膜を備えていることが好ましい。
外部電極が、上記Niめっき膜とSnめっき膜とを備えた構成とすることにより、Niめっき膜は、耐熱性に優れた下地層として、Snめっき膜は、はんだ濡れ性を向上させる表面層として機能するため、例えば、回路基板上のランド電極上にはんだ付けの方法で搭載する場合に、はんだ付き性が良好で、接続信頼性の高い積層セラミックコンデンサを得ることが可能になる。
本発明の積層セラミックコンデンサにおいて、外部電極が、セラミック素体上に形成され、Niを含む内部電極と導通する、Cuを含む焼結金属層を備えており、かつ、内部電極と外部電極との接合部には、CuとNiの相互拡散層が、内部電極と外部電極に跨って存在しており、内部電極側には、第1および第2の端面から、長さ方向の奥側に向かって、0.5μm以上、5μm以下の範囲の深さ(厚み)で相互拡散層が存在し、外部電極側には、第1および第2の端面から、長さ方向の外側先端までの寸法(厚み)が、焼結金属層の厚みの2.5%以上、33.3%以下の範囲にある相互拡散層が存在するようにしていることから、内部電極への外部電極を構成する金属の拡散に起因してセラミック素体にクラックが発生することを抑制、防止することが可能で、信頼性の高い積層セラミックコンデンサを提供することが可能になる。
また、前記相互拡散層と前記内部電極との間に存在する酸化物層は、外部電極の構成材料(Cu)が、セラミック素体の端面から、内部電極の奥側に、5μmを超えて進まないようにする作用を果たす。その結果、相互拡散層が内部電極の奥深くにまで形成されすぎてしまうことを抑制、防止して、特性の良好な積層セラミックコンデンサを提供することが可能になる。
本発明の一実施形態にかかる積層セラミックコンデンサの構成を示す正面断面図である。 本発明の一実施形態にかかる積層セラミックコンデンサの外観構成を示す斜視図である。 本発明の一実施形態にかかる積層セラミックコンデンサの要部構成を示す断面図である。 従来の積層セラミックコンデンサの外部電極の構成を示す正面断面図である。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
図1は、本発明の一実施形態(実施形態1)にかかる積層セラミックコンデンサ50の構成を示す正面断面図、図2は積層セラミックコンデンサ50の外観構成を示す斜視図である。
この積層セラミックコンデンサ50は、図1および2に示すように、誘電体セラミックからなる誘電体層1と、誘電体層1間の複数の界面に配設された複数の内部電極2(2a,2b)とを備えたセラミック素体10と、セラミック素体10の外表面に、内部電極2(2a,2b)と導通するように配設された一対の外部電極5(5a,5b)を備えている。
セラミック素体10は、第1の主面11aおよび第1の主面11aと対向する第2の主面11bと、第1の主面11aに直交する第1の端面21aおよび第1の端面21aと対向する第2の端面21bと、第1の端面11aに直交する第1の側面31aおよび第1の側面31aと対向する第2の側面31bとを備える直方体形状を有している。
なお、セラミック素体10の、第1の主面11aから第2の主面11bに向かう方向が誘電体層1および内部電極2(2a,2b)の積層方向であって厚み(T)方向方向となり、第1の端面21aから第2の端面21bに向かう方向が長さ(L)方向となり、かつ、第1の側面31aから第2の側面31bに向かう方向が幅(W)方向となる(図2参照)。
内部電極2(2a,2b)は、セラミック素体10の第1および第2の端面21a,21bに交互に露出するように形成されている。内部電極2(2a,2b)を構成する導電材料としては、Niを主成分とする材料が用いられている。
また、外部電極5(5a,5b)は、セラミック素体10の第1および第2の端面21a,21bから、第1および第2の主面11a,11b、第1および第2の側面31a,31bに回り込むように形成され、第1および第2の端面21a,21bに露出した内部電極2(2a,2b)と導通している。
また、外部電極5(5a,5b)は、セラミック素体10上に形成されたCuを含む焼結金属層(外部電極本体)13aと、外部電極本体13a上に形成されためっき膜13b、13cとを有している。外部電極本体13aは、金属粉末とガラスを含む導電性ペーストをセラミック素体11の端面11aに塗布して焼成することにより形成されている。外部電極本体13aを構成する材料としては、Cuを主成分とする金属が用いられている。
めっき膜13bは、外部電極本体13aの表面を覆うように形成されており、めっき膜13bを構成する材料としてはNiが用いられている。
また、めっき膜13cは、上記めっき膜13bの表面を覆うように形成されており、めっき膜13cを構成する材料としてはSnが用いられている。
最外層のめっき膜13cとしては、その他にも、Pd、Cu、Auなどの金属を用いることができる。それぞれのめっき膜13b、13cの厚みは、例えば、0.1〜20μmとすることができる。
この実施形態では、めっき膜13b、13cを、電解めっきの方法で形成した。
なお、この実施形態では、めっき膜がNiめっき膜とSnめっき膜の2種類(2層)のめっき膜から形成されているが、めっき膜は単層構造とすることも可能であり、また、3層以上の複数層構造とすることも可能である。
そして、この積層セラミックコンデンサ50において、内部電極2(2a,2b)と外部電極5(5a,5b)との接合部には、図3に示すように、CuとNiの相互拡散層40が、内部電極2と外部電極5に跨って存在している。
内部電極2側には、第1および第2の端面21a,21bから、長さ方向の奥側に向かって、0.5μm以上、5μm以下の範囲の深さ(厚み)で相互拡散層40aが存在している。
また、外部電極5側には、第1または第2の端面21a,21bから、長さ方向の外側先端までの寸法(厚み)が、焼結金属層(外部電極本体)13aの厚みの2.5%以上、33.3%以下の範囲にある相互拡散層40bが存在している。
なお、相互拡散層40(40a,40b)の存在や、内部電極2側の相互拡散層40aの厚みt1、および、外部電極5側の相互拡散層40bの厚みt2は、以下の方法で確認した。
積層セラミックコンデンサ50をセラミック素体10の第1の端面21aおよび第1の主面11aと直交する方向に沿って、チップ寸法の1/2まで研磨し、、内部電極2の研磨だれをミリング処理することにより、試料を作製した。そして、上述のようにして作製した試料を、WDXにより、以下の条件で分析し、元素の濃度を測定した。
観察前処理 :フラットミリング3kV/5min/60°処理後、Cコーティング処理
加速電圧 :15.0kV
照射電流 :5×10-8
倍率 :3000倍
Dwell Time(1つの画素での取り込み時間):40ms
分析深さ(参考):1〜2μm
そして、内部電極側の相互拡散層については、セラミック素体10の端面21aまたは21b側から内部電極2側に向かって、セラミック素体10の長さ(L)方向に沿って検査を行い、Cuの元素が検出されなくなった点までの距離を内部電極2側の相互拡散層40aの厚みt1とした。
また、外部電極5側の相互拡散層40bについては、セラミック素体10の端面21aまたは21b側から外部電極に向かって外部電極5の厚み方向(セラミック素体10の長さ(L)方向)に検査を行い、Niの元素が検出されなくなった点までの距離を外部電極5側の相互拡散層40bの厚みt2とした。
ここで、分析方向は端面に対して法線方向になる。
上述のように、本発明の積層セラミックコンデンサにおいては、内部電極側の相互拡散層40aの厚みt1は0.5μm以上、5μm以下とされており、外部電極側の相互拡散層40bの厚みt2は焼結金属層(外部電極本体)13aの厚みt0の2.5%以上、33.3%以下とされている。
内部電極2側の相互拡散層40aの厚みt1が0.5μm未満の場合、および、外部電極5側の相互拡散層40bの厚みt2が、焼結金属層(外部電極本体)13aの厚みt0の2.5%未満の場合、内部電極2と外部電極5の導通信頼性が低下し、電圧印加および放電が繰り返されると、内部電極2と外部電極5の接続が断たれ、静電容量の低下(容量不良)を引き起こす。
また、内部電極2側の相互拡散層40aの厚みt1が5μmを超えると、相互拡散層40aにより内部電極2の厚みが増加するため、内部電極2が露出しているセラミック素体10の端面21aまたは21b側から見て、積層方向の最上層および最下層の内部電極2の両端部から、セラミック素体10の4つの角部に向かうクラックが生じやすくなるため好ましくない。
また、上述のめっき膜13bおよび13cを形成するためのめっき工程における化学反応により水素イオンが発生し、この水素イオンが内部電極2に吸蔵され、周囲の誘電体層1を徐々に還元して、絶縁抵抗を劣化させるなどの問題を起こすおそれがある。これに対し、外部電極5側に相互拡散層40bを備え、かつ、外部電極5側の相互拡散層40bの厚みt2を焼結金属層13aの厚みt0の33.3%以下に抑えることで、水素のセラミック素体10への浸入を防止することが可能になる。
なお、外部電極5側の相互拡散層40bの厚みが、焼結金属層13aの厚みt0の33.3%を超えると、相互拡散層40に含まれるNiを伝わって水素が侵入しやすくなるため、好ましくない。
さらに、この実施形態の積層セラミックコンデンサは、相互拡散層の内部電極側に、酸化物層を備えている。ただし、酸化物層は、必ずしも相互拡散層に隣接して存在している必要はなく、相互拡散層とは間隔をおいて存在していてもよい。この酸化物層は、外部電極の構成材料の拡散が内部電極の奥側に、5μmを超えて進まないようにする作用効果を奏する。なお、酸化物層の存在は、相互拡散層の存在および厚みを調べた方法と同様の方法で、WDXにより確認することができる。
また、この実施形態の積層セラミックコンデンサにおいては、外部電極本体の表面に形成されためっき層13b,13c(図1)のうちの最外層のめっき層13cと、セラミック素体10を構成するセラミック層(最外層)2との間に、水素と共有結合型水素化物を形成する元素(ただし、沸点が125℃未満の水素化物を生成する元素は除く)、および、水素と境界領域の水素化物を形成する元素の少なくとも1種を含有させるようにすることが望ましい。
なお、水素と共有結合型水素化物(covalent hydride)を形成する元素(ただし、沸点が125℃未満の水素化物を生成する元素は除く)とは、長周期型周期律表のIn、Tlを除くほう素族(B、Al、Ga)、炭素族(C、Si、Ge、Sn、Pb)、窒素族(N、P、As、Sb、Bi)、酸素族(O、S、Se、Te、Po)、ハロゲン(F、Cl、Br、I、At)などの、水素と化合物を形成することのできる元素をいう。また、水素と境界領域の水素化物を形成する元素とは、共有結合型水素化物と金属結合型水素化物(metal-like hydride)の境界にある元素であって、長周期型周期律表のAl、Gaを除くほう素族(In、Tl)、第11族(Cu、Ag、Au)、第12族(Zn、Cd、Hg)などの、水素と化合物を形成することのできる元素をいう。これらの元素は、水素と安定した化合物を形成する。すなわち、いったん水素と結合すると、その水素を離脱させるためにエネルギーを要し、水素を放出しにくいという性質がある。この性質を利用して、めっき工程で発生した水素を、外部電極から相互拡散層を経て内部電極に至る経路に保持し、それ以上の水素の侵入を防止することができる。
なお、上記経路の一部を構成する外部電極本体13aに水素保持元素を含有させるため、この実施形態では、外部電極本体13aを形成する際の導電性ペースト中に、金属の状態にある上記水素保持元素の粉末(水素保持金属粉末)を配合した。導電性ペーストに配合する水素保持金属粉末の割合は、固形分比率で、1〜40vol%とすることが好ましい。
なお、水素保持金属は、その金属単体で外部電極本体13aに存在していてもよく、また、場合によっては外部電極本体13aの他の金属と相互に分散していたり、合金化していたりしていてもよい。
<積層セラミックコンデンサの製造方法>
次に、上述の本発明の実施形態にかかる積層セラミックコンデンサの製造方法について説明する。
(1)まず、セラミックグリーンシート、内部電極用の導電性ペースト、外部電極本体(焼結金属層)形成用の導電性ペーストを準備する。
セラミックグリーンシートや各種導電性ペーストには、バインダおよび溶剤が含まれるが、これらのバインダおよび溶剤としては、公知の有機バインダや有機溶剤を用いることができる。
(2)上記(1)で作製したセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで導電性ペーストを印刷して、内部電極パターンを形成する。
(3)上記(1)で作製した、内部電極パターンが印刷されていないセラミックグリーンシート(外層用セラミックグリーンシート)を所定枚数積層し、その上に、上記(2)で内部電極パターンを形成したセラミックグリーンシートを順次積層し、さらにその上に内部電極パターンが印刷されていない外層用セラミックグリーンシートを所定枚数積層し、マザー積層体を作製する。
(4)マザー積層体を静水圧プレスなどの手段により積層方向にプレスする。
(5)プレスしたマザー積層体を所定のサイズにカットし、個々の未焼成のセラミック積層体に分割する。このとき、バレル研磨などにより面取りを行って、個々の未焼成のセラミック積層体の角部や稜部に丸みを付けるようにしてもよい。
(6)未焼成のセラミック積層体を焼成する。焼成温度は、セラミックや内部電極の材料にもよるが、通常は、900〜1300℃とすることが好ましい。
(7)焼成された個々のセラミック積層体について、アニール処理を行い、内部電極内に酸化物層を形成する。
ここで、アニール処理は、1000℃以上、1200℃以下の最高温度で、かつ、還元雰囲気下に、0.5時間以上、1.5時間以下保持した後、降温時にはN2雰囲気とする条件で実施した。
上記アニール処理を行うことにより、本発明の積層セラミックコンデンサのような、CuとNiの相互拡散層を備えた積層セラミックコンデンサ、さらには、相互拡散層と内部電極との間には、酸化物層が存在しているような構成の積層セラミックコンデンサを効率よく製造することが可能になる。
(8)焼成後のセラミック積層体の両端面に、外部電極本体(焼結金属層)形成用の導電性ペーストを塗布し、焼き付けることにより、外部電極の下地層となる外部電極本体(焼結金属層)を形成する。焼き付け温度は、通常は、700〜900℃とすることが好ましい。
この工程で、内部電極と外部電極との接合部に、外部電極に含まれるCuと、内部電極に含まれるNiが相互に拡散した、相互拡散層が、内部電極と外部電極に跨るように形成される。
(9)それから、外部電極本体(焼結金属層)上に、Niめっきを行って、外部電極本体(焼結金属層)を覆うNiめっき膜を形成し、さらにSnめっきを行って、Niめっき膜を覆うSnめっき膜を形成する。
これにより、図1,2に示すような積層セラミックコンデンサが得られる。
<実験例1>
この実施形態の積層セラミックコンデンサの有意性を確認するため、Cu粉末を導電成分とする導電性ペーストに、Snを添加した導電性ペーストを用いて、表1の試料番号1〜10の試料(積層セラミックコンデンサ)を作製した。
なお、導電性ペーストの詳細な仕様は、以下のとおりとした。
固形分量:25vol%
固形分中のCu粉末の比率:70vol%
固形分中のガラスの比率:25vol%
固形分中のSnの比率:5vol%
Cu粉末の粒径:3μm
ガラスの粒径:2μm
ガラスの組成:BaO−SrO−B23−SiO2系ガラスフリット(ガラスフリットが酸化物換算で、BaO:10〜50重量%、B23:3〜30重量%、SiO2:3〜30重量%、系のガラス)
そして、表1の試料番号1〜10の試料を作製するにあたっては、この導電性ペーストをセラミック素体10の端面21a,21bに塗布して焼成し、外部電極本体(焼結金属層)13aを形成した(図1参照)。
その後、外部電極本体13aの外側に電解めっきによりNiからなるめっき膜13bを形成し、さらにその外側に電解めっきによりSnからなるめっき膜13cを形成した。
これにより、表1の試料番号1〜10の試料を得た。
作製した積層セラミックコンデンサは、概ね、容量が10μF、定格電圧が6.3V、寸法が長さ1.0mm、幅0.5mm、高さ0.5mmであり、めっき膜13bの厚みが3μm、めっき膜13cの厚みが3μmのものである。
なお、この実施形態では、外部電極本体13aの厚みが10μmの試料(表1の試料番号1〜6の試料)と、5μmの試料(表1の試料番号7〜10の試料)を作製した。
また、表1の試料番号1〜10の試料は、内部電極2側の相互拡散層40aの厚みがほぼ3μmになるようにして、本発明の要件を満たすようにした。
そして、上述のようにして作製した、表1の試料番号1〜10の各試料について、以下に説明する方法で、高温負荷試験および0Ω放電試験を実施した。
<高温負荷試験>
温度 :125℃
印加電圧:3.2V
の条件で、温度と電圧をかけて72時間放置した。それから、絶縁抵抗LogIRを調べた。そして、LogIRが0.5より低くなった試料を不良として計数した。なお、試験に供した試料数は20個とした。
<0Ω放電試験>
各試料を温度150℃で1時間熱処理し、24時間放置した。その後、各試料について、静電容量を測定した。
そして、各試料に20V、5秒間の条件で電圧を印加した後、ステンレス皿に試料を落下させることにより、放電(0Ω放電)させ、これを5回繰り返して行った。
その後、温度150℃で1時間熱処理し、24時間放置後、静電容量の測定を行った。静電容量が5%以上低下した試料を不良として計数した。なお、試験に供した試料数は20個とした。
上述のようにして行った、高温負荷試験および0Ω放電試験の結果を表1に併せて示す。なお、表1において試料番号に*を付した試料は、本発明の要件を備えていない試料である。
Figure 0006679964
<評価>
表1より、外部電極側の相互拡散層の厚みの、外部電極本体に対する割合が2.5%以上、33.3%以下の範囲にある試料番号2〜5、8,9の試料では、高温負荷試験および0Ω放電試験において、不良の発生は認められなかった。
一方、外部電極側の相互拡散層の厚みの、外部電極本体に対する割合が0.25%および1%と本発明の範囲を下回る試料番号1および試料番号7の試料の場合、0Ω放電試験において、不良の発生が認められた。
また、外部電極側の相互拡散層の厚みの、外部電極本体に対する割合がおよび50%、44.6%と本発明の範囲を上回る試料番号6および試料番号10の試料の場合、高温負荷試験において、不良の発生が認められた。
上記の結果から、外部電極側の相互拡散層の厚みについては、外部電極本体の厚みの2.5%以上、33.3%以下の範囲とすることが好ましいことがわかる。
また、外部電極側の相互拡散層の厚みの、外部電極本体に対する割合が2.5%以上、33.3%以下の範囲にある試料番号2〜5、8,9の試料(本発明の要件を満たす試料)について、内部電極と外部電極の接合率を調べた。
なお、ここで、内部電極と外部電極の接合率とは、内部電極と外部電極の接合部を、セラミック素体の長さ方向および厚み方向を含む断面をWDXで見た場合における、外部電極と接合している内部電極の数の、内部電極の全数に対する割合をいう。
また、接合部をWDXで見た場合、Cuのピーク強度が12.5%を超えている場合には、外部電極と内部電極とが接合していると判定した。
上述のようにして、内部電極と外部電極の接合率を調べた結果、本発明の要件を満たす試料番号2〜5、8,9の試料については、接合率が70%以上であることが確認された。
また、外部電極側の相互拡散層の厚みの、外部電極本体に対する割合が2.5%以上、33.3%以下の範囲にある試料番号2〜5、8,9の試料(本発明の要件を満たす試料)においては、外部電極側に存在する相互拡散層におけるCuの割合が、内部電極側に存在する相互拡散層におけるCuの割合より高いことが確認されており、また、内部電極側に存在する相互拡散層におけるNiの割合が、外部電極側に存在する相互拡散層におけるNiの割合より高いことが確認され ている。
なお、内部電極に沿って外部電極を通る線分を引き、その線分上の相互拡散層の厚みを測定することで、内部電極側の相互拡散層の厚みを測定することができる。
また、相互拡散層の厚みは、積層方向に並ぶ各内部電極のうち均等に配置されている10層を選択し、各内部電極層に対応する相互拡散層の厚みを測定して得た値の平均値である。
また、外部電極側の相互拡散層の厚みの、外部電極本体に対する割合が2.5%以上、33.3%以下の範囲にある試料番号2〜5、8,9の試料(本発明の要件を満たす試料)については、相互拡散層と内部電極との間に、酸化物層が存在していることが確認されている。
<実験例2>
また、外部電極本体の厚みを40μmとし、外部電極側の相互拡散層の厚みを、外部電極本体の厚みの10%としたこと、および、内部電極側の相互拡散層の厚みを0.2〜7μmの範囲で変化させたこと以外は、上記実験例1の試料(表1の試料)の場合と同様にして、表2の試料番号11〜15の試料を作製した。
そして、作製した各試料について、クラック発生数を調べる試験と、0Ω放電試験を実施した。
なお、クラック発生数は、各試料(積層セラミックコンデンサ)の厚み方向および幅方向を含む面(外部電極が形成されているセラミック素体の端面)側から試料を研磨し、外部電極が除去された時点(研磨深さ)で研磨を停止し、マイクロスコープにて、試料の角部を観察することにより調べた。
具体的には、5個の試料について、端面側から見て最上層および最下層の内部電極の両端部から、セラミック素体の4つの角部に向かうクラックの発生の有無を調べた。
なお、5個の試料について、上述のような4つの角部に向かうクラックの有無を調べた場合、測定対象箇所が20箇所となる。そして、表2では、この20箇所のうち、クラックの発生した箇所の数をクラック発生数として記載した。
また、表2の0Ω放電試験における不良の発生数は、表1の各試料の場合と同じ方法で調べたものである。
なお、表1において試料番号に*を付した試料は、本発明の要件を備えていない試料である。
Figure 0006679964
表2に示すように、内部電極側の相互拡散層の厚みが0.5μm以上、5μm以下の範囲にある試料番号12〜14の試料においては、クラックの発生が認められず、また、0Ω放電試験での不良の発生も認められないことが確認された。
一方、内部電極側の相互拡散層の厚みが0.2μmと本発明の範囲を下回る試料番号11の試料の場合、0Ω放電試験における不良の発生が認められた。
また、内部電極側の相互拡散層の厚みが7μmと本発明の範囲を上回る試料番号15の試料の場合、クラックの発生数が増加し、好ましくないことが確認された。
上記の結果から、内部電極側の相互拡散層の厚みについては、0.5μm以上、5μm以下の範囲とすることが好ましいことがわかる。なお、内部電極に沿って外部電極を通る線分を引き、その線分上の相互拡散層の厚みを測定することで、内部電極側の相互拡散層の厚みを測定することができる。また、相互拡散層の厚みは、積層方向に並ぶ各内部電極のうち均等に配置されている10層を選択し、各内部電極層に対する相互拡散層の厚みを測定して得た値の平均値である。
なお、本発明は上記実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。
1 誘電体層
2(2a,2b) 内部電極
5(5a,5b) 外部電極
10 セラミック素体
11a セラミック素体の第1の主面
11b セラミック素体の第2の主面
13a 外部電極本体(焼結金属層)
13b Niめっき膜
13c Snめっき膜
21a セラミック素体の第1の端面
21b セラミック素体の第2の端面
31a セラミック素体の第1の側面
31b セラミック素体の第2の側面
40 CuとNiの相互拡散層
40a 内部電極側の相互拡散層
40b 外部電極側の相互拡散層
50 積層セラミックコンデンサ
L 積層セラミックコンデンサの長さ
T 積層セラミックコンデンサの高さ
W 積層セラミックコンデンサの幅
t0 焼結金属層の厚み
t1 内部電極側の相互拡散層の厚み
t2 外部電極側の相互拡散層の厚み

Claims (4)

  1. 誘電体セラミックからなる誘電体層と、前記誘電体層を介して積層され、前記誘電体層間の複数の界面に位置する複数の内部電極とを備えたセラミック素体であって、第1の主面および前記第1の主面と対向する第2の主面と、前記第1の主面に直交する第1の端面および前記第1の端面と対向する第2の端面と、前記第1の端面に直交する第1の側面および前記第1の側面と対向する第2の側面とを備える直方体形状を有し、前記第1の主面から前記第2の主面に向かう方向が前記誘電体層および前記内部電極の積層方向であって厚み方向となり、前記第1の端面から前記第2の端面に向かう方向が長さ方向となり、第1の側面から前記第2の側面に向かう方向が幅方向となり、かつ、前記複数の内部電極が交互に前記第1の端面および第2の端面に引き出されたセラミック素体と、
    前記セラミック素体に、前記第1の端面および第2の端面に引き出された前記内部電極と導通するように配設された一対の外部電極と
    を備えた積層セラミックコンデンサであって、
    前記内部電極はNiを含み、
    前記外部電極は、前記セラミック素体上に形成され、前記内部電極と導通する、Cuを含む焼結金属層を備えており、かつ、
    前記内部電極と前記外部電極との接合部には、CuとNiの相互拡散層が、前記内部電極と前記外部電極に跨って存在するとともに、
    前記内部電極側には、前記第1および前記第2の端面から、前記長さ方向の奥側先端までの方向の寸法である厚みが、0.5μm以上、5μm以下の前記相互拡散層が存在し、
    前記外部電極側には、前記第1または前記第2の端面から、前記長さ方向の外側先端までの寸法である厚みが、前記焼結金属層の厚みの2.5%以上、33.3%以下の範囲にある前記相互拡散層が存在しており、
    前記相互拡散層と前記内部電極との間には、酸化物層が存在していること
    を特徴とする積層セラミックコンデンサ。
  2. 前記内部電極と前記外部電極の接合部を、前記長さ方向および前記厚み方向を含む断面で見た場合に、前記外部電極と接合している前記内部電極の数の、前記内部電極の全数に対する割合である接合率が70%以上であることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記外部電極側に存在する前記相互拡散層におけるCuの割合が、前記内部電極側に存在する前記相互拡散層におけるCuの割合より高く、また、前記内部電極側に存在する前記相互拡散層におけるNiの割合が、前記外部電極側に存在する前記相互拡散層におけるNiの割合より高いことを特徴とする請求項1または2記載の積層セラミックコンデンサ。
  4. 前記外部電極は、前記焼結金属層上に形成されたNiめっき膜と、前記Niめっき膜上に形成されたSnめっき膜を備えていることを特徴とする請求項1〜のいずれかに記載の積層セラミックコンデンサ。
JP2016020163A 2015-03-12 2016-02-04 積層セラミックコンデンサ Active JP6679964B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160025486A KR101800212B1 (ko) 2015-03-12 2016-03-03 적층 세라믹 콘덴서 및 그 제조방법
CN201610127299.6A CN105977019B (zh) 2015-03-12 2016-03-07 层叠陶瓷电容器及其制造方法
US15/067,459 US9892854B2 (en) 2015-03-12 2016-03-11 Multilayer ceramic capacitor and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015049725 2015-03-12
JP2015049725 2015-03-12

Publications (2)

Publication Number Publication Date
JP2016171310A JP2016171310A (ja) 2016-09-23
JP6679964B2 true JP6679964B2 (ja) 2020-04-15

Family

ID=56982559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016020163A Active JP6679964B2 (ja) 2015-03-12 2016-02-04 積層セラミックコンデンサ

Country Status (3)

Country Link
JP (1) JP6679964B2 (ja)
KR (1) KR101800212B1 (ja)
CN (1) CN105977019B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628678B (zh) * 2016-04-21 2018-07-01 Tdk 股份有限公司 電子零件
JP6954519B2 (ja) * 2017-04-11 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
KR102142519B1 (ko) * 2018-06-29 2020-08-07 삼성전기주식회사 적층 세라믹 커패시터
KR102319597B1 (ko) 2019-06-27 2021-11-02 삼성전기주식회사 적층 세라믹 전자부품
KR102333093B1 (ko) 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR102333094B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR102257992B1 (ko) 2019-07-08 2021-05-28 삼성전기주식회사 커패시터 부품
KR20190116133A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
KR20210009627A (ko) * 2019-07-17 2021-01-27 삼성전기주식회사 적층 세라믹 전자 부품
KR20220052164A (ko) 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
JP2021010034A (ja) * 2020-10-28 2021-01-28 株式会社村田製作所 チップ型セラミック電子部品
KR20220084656A (ko) 2020-12-14 2022-06-21 삼성전기주식회사 적층형 전자 부품
KR20220095541A (ko) 2020-12-30 2022-07-07 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
KR20230103410A (ko) 2021-12-31 2023-07-07 삼성전기주식회사 적층 세라믹 전자부품
KR20230172183A (ko) 2022-06-15 2023-12-22 삼성전기주식회사 적층형 전자 부품
CN117074131A (zh) * 2023-08-15 2023-11-17 广东微容电子科技有限公司 一种检测片式多层陶瓷电容器端部角裂的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154633A (ja) * 1995-11-29 1998-06-09 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
JPH1187167A (ja) * 1997-09-16 1999-03-30 Matsushita Electric Ind Co Ltd 端子電極用ペーストおよびそれを用いたセラミック電子部品とその製造方法
JP2000077260A (ja) * 1998-08-31 2000-03-14 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2002008938A (ja) * 2000-06-23 2002-01-11 Kyocera Corp 積層型電子部品およびその製法
JP4412837B2 (ja) * 2000-09-28 2010-02-10 京セラ株式会社 積層型電子部品およびその製法
JP4158713B2 (ja) * 2004-02-03 2008-10-01 住友金属鉱山株式会社 外部電極用銅ペースト組成物
JP4561922B2 (ja) * 2008-03-31 2010-10-13 Tdk株式会社 誘電体磁器組成物、電子部品およびこれらの製造方法
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5282678B2 (ja) * 2009-06-26 2013-09-04 株式会社村田製作所 積層型電子部品およびその製造方法
KR101079382B1 (ko) * 2009-12-22 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5440309B2 (ja) * 2010-03-24 2014-03-12 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
JP2012059742A (ja) * 2010-09-06 2012-03-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
WO2012114784A1 (ja) * 2011-02-24 2012-08-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5998785B2 (ja) * 2012-09-19 2016-09-28 Tdk株式会社 積層電子部品
KR102097332B1 (ko) * 2013-02-20 2020-04-06 삼성전기주식회사 적층 세라믹 전자 부품
WO2014175034A1 (ja) * 2013-04-25 2014-10-30 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
KR101800212B1 (ko) 2017-11-22
KR20160110123A (ko) 2016-09-21
CN105977019A (zh) 2016-09-28
CN105977019B (zh) 2019-02-01
JP2016171310A (ja) 2016-09-23

Similar Documents

Publication Publication Date Title
JP6679964B2 (ja) 積層セラミックコンデンサ
US9892854B2 (en) Multilayer ceramic capacitor and method for manufacturing the same
KR100918913B1 (ko) 전자부품, 전자부품의 실장구조 및 전자부품의 제조방법
JP6696124B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR101794753B1 (ko) 적층 세라믹 콘덴서
KR101953655B1 (ko) 적층 세라믹 전자부품
KR100812077B1 (ko) 전자부품 및 그 제조방법
US20160284474A1 (en) Laminated ceramic electronic component
US9520232B2 (en) Multilayer ceramic electronic component
US9842698B2 (en) Multilayer ceramic capacitor and manufacturing method therefor
JP2006339536A (ja) 電子部品および電子部品の製造方法
JP2021111659A (ja) 積層セラミックコンデンサ
JP2012059742A (ja) 積層セラミックコンデンサ
WO2013108533A1 (ja) セラミック電子部品
WO2016035482A1 (ja) セラミック電子部品およびその製造方法
JP7196732B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2014053599A (ja) 電子回路モジュール部品
JP2016115448A (ja) 導電性ペーストおよびセラミック電子部品
US11810726B2 (en) Multilayer ceramic capacitor
JP5998785B2 (ja) 積層電子部品
JP3716746B2 (ja) 積層セラミック電子部品及びその製造方法
JP2003123535A (ja) 導電性ペーストおよび積層セラミック電子部品
JP4428001B2 (ja) セラミックコンデンサの製造方法
JP6149649B2 (ja) セラミック電子部品
JP2023099413A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200302

R150 Certificate of patent or registration of utility model

Ref document number: 6679964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150