JP4192796B2

JP4192796B2 - 積層セラミックコンデンサおよびその実装構造

Info

Publication number: JP4192796B2
Application number: JP2004025141A
Authority: JP
Inventors: 祐司吉川
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2004-02-02
Filing date: 2004-02-02
Publication date: 2008-12-10
Anticipated expiration: 2024-02-02
Also published as: JP2005217340A

Description

積層セラミックコンデンサおよびその実装構造に関し、詳しくは、基板への実装時および実装後の熱的、機械的応力によるクラックの発生、静電容量や絶縁抵抗の低下などの発生を抑制できるようにした積層セラミックコンデンサおよびその実装構造に関する。

近年、コンデンサとして、チップ型の積層セラミックコンデンサが広く使用されるに至っている。かかる積層セラミックコンデンサは、例えば、図９に示すように、セラミック積層素子５１の内部に、セラミック層５２を介して複数の内部電極５３ａ，５３ｂが互いに対向するように配設され、かつ、その一端側が交互にセラミック積層素子５１の異なる側の端面５５ａ，５５ｂに引き出されているとともに、セラミック積層素子５１の両端側に、内部電極５３ａ，５３ｂと導通するように一対の外部電極５４ａ，５４ｂが配設された構造を有している。

そして、このようなチップ型の積層セラミックコンデンサは、通常、図１０に示すように、外部電極５４ａ，５４ｂを、基板６１上のランド電極６２ａ，６２ｂにはんだ付けすることにより実装されて使用される。

しかしながら、上述のような態様で積層セラミックコンデンサを実装した場合、はんだ６３が熱収縮する際の応力や、基板６１のたわみに起因する曲げ応力などにより、積層セラミックコンデンサに割れや欠けが発生するという問題点がある。

これに対し、図１１に示すような積層セラミックコンデンサにおいて、セラミック積層素子５１の厚み方向の、内部電極５３ａ，５３ｂが配設された領域（容量発生部）７１を構成するセラミック層の熱膨張係数よりも、セラミック積層素子５１の厚み方向の内部電極が配設されていない領域（非容量発生部）７２を構成するセラミック層の熱膨張係数を、４〜１０×１０^-7／℃だけ小さくするとともに、非容量発生部７２の体積をセラミック積層素子全体の体積の５〜５０％とした積層セラミックコンデンサが提案されている（特許文献１）。なお、図１１において、図９と同一符号を付した部分は、同一または相当部分を示している。

そして、この積層セラミックコンデンサにおいては、焼結後の冷却過程で容量発生部に引張応力が蓄積され、非容量発生部には圧縮応力が蓄積される結果、容量発生部に発生する引張応力が非容量発生部の圧縮応力により吸収され、非容量発生部と容量発生部との間にストレスが生じることが抑制、防止されるため、クラックの発生を未然に防止することができるとされている。

しかしながら、特許文献１の積層セラミックコンデンサにおいては、外層部である非容量発生部に、内層部である容量発生部よりも熱膨張係数の小さい材料が用いられるため、熱膨張係数の違いによる収縮挙動の差から、焼成後に内層部と外層部の境界でハガレやクラックが発生しやすくなるという問題点がある。

また、非容量発生部（外層部）と容量発生部（内層部）の熱膨張係数の違いにより、はんだ耐熱試験において、セラミック積層素子の端面の、非容量発生部（外層部）と容量発生部（内層部）との境界付近でクラックが発生し、ショートに至るおそれがあり、信頼性が低いという問題点がある。
特開平１０−１０６８８１号公報

本願発明は、上記問題点を解決するものであり、基板への実装時および実装後の熱的、機械的応力によるクラックの発生、静電容量や絶縁抵抗の低下、ショートの発生などを抑制することが可能な信頼性の高い積層セラミックコンデンサおよびその実装構造を提供することを課題とする。

上記課題を解決するために、本願発明（請求項１）の積層セラミックコンデンサは、
セラミック積層素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、内部電極の端部が交互にセラミック積層素子の一方端面および他方端面に引き出されているとともに、セラミック積層素子の両端側に、内部電極と導通する一対の外部電極が、セラミック積層素子の端面から該端面に連続する側面にまで回り込むように配設された構造を有する積層セラミックコンデンサであって、
(ａ)内部電極の積層方向についてみた場合に下面となるセラミック積層素子の側面に回り込んだ外部電極の先端部と、上面となる側面に回り込んだ外部電極の先端部とを結ぶ線と、当該外部電極により規定されるセラミック積層素子の両端側の領域を「規定領域」とし、
(ｂ)セラミック積層素子の内部電極が配設された領域を「内層部」とし、
(ｃ)「規定領域」内の内層部を「規定領域内層部」とし、
(ｄ)「規定領域内層部」の、実装時に積層方向において基板実装面に近い側となる部分を「規定領域下側内層部」とし、
(ｅ)セラミック積層素子の、内層部の上側および下側に配設されたセラミック層である外層部のうちの、実装時に積層方向において基板実装面に近い側となる外層部の「規定領域」内の部分を「規定領域下側外層部」とした場合において、
少なくとも「規定領域下側内層部」に、「規定領域下側外層部」よりも大きい、内部電極の主面に平行な方向の圧縮応力を残留させ、
「規定領域下側外層部」についてビッカース試験を行った場合に発生する厚み方向におけるクラックの長さの平均値をＡとし、
「規定領域下側内層部」についてビッカース試験を行った場合に発生する厚み方向におけるクラックの長さの平均値をＢとした場合に、
Ｂ／Ａ≦０．８
の要件を満たすようにしたことを特徴としている。

また、請求項２の積層セラミックコンデンサは、前記「規定領域内層部」の厚み方向中央部を「規定領域中央内層部」とし、該「規定領域中央内層部」についてビッカース試験を行った場合に発生する厚み方向におけるクラックの長さの平均値をＣとした場合に、
Ｃ／Ａ≦０．７
の要件を満たすようにしたことを特徴としている。

また、請求項３の積層セラミックコンデンサは、前記「規定領域中央内層部」の、内部電極の主面に平行な方向の圧縮応力を、前記「規定領域下側内層部」の、内部電極の主面に平行な方向の圧縮応力よりも大きくし、
Ｃ／Ｂ≦０．８
の要件を満たすようにしたことを特徴としている。

また、本願発明（請求項４）の積層セラミックコンデンサの実装構造は、
請求項１〜３のいずれかの積層セラミックコンデンサを、その外部電極を基板上に配設されたランド電極にはんだ付けすることにより実装するための実装構造であって、
積層セラミックコンデンサの外部電極がはんだ付けされるランド電極の端部が、セラミック積層素子の側面への外部電極の回り込み部分の先端部よりも手前側に位置するように積層セラミックコンデンサが配設されており、
前記外部電極の回り込み部分の先端部よりも手前側とは、当該外部電極側から、一対の外部電極を結ぶ線に沿って、他方の外部電極側に向かって見た場合における手前側であること
を特徴としている。

本願発明（請求項１）の積層セラミックコンデンサは、少なくとも「規定領域下側内層部」に、「規定領域下側外層部」よりも大きい、内部電極の主面に平行な方向の圧縮応力を残留させ、「規定領域下側外層部」についてビッカース試験を行った場合に発生する厚み方向におけるクラックの長さの平均値をＡとし、「規定領域下側内層部」についてビッカース試験を行った場合に発生する厚み方向におけるクラックの長さの平均値をＢとした場合に、Ｂ／Ａ≦０．８の要件を満たすようにしているので、実装時および実装後の熱的、機械的応力の集中によるクラックの発生を防ぎ、静電容量、絶縁抵抗の低下およびショートの発生を抑制することが可能な信頼性の高い積層セラミックコンデンサを得ることが可能になる。

すなわち、「規定領域下側内層部」に、「規定領域下側外層部」よりも大きい、内部電極の主面に平行な方向の圧縮応力を生じさせることにより、実装基板のたわみ時に発生する内部電極の主面に平行な方向の引張応力を緩和し、内層部の下側に配設されたセラミック層である外層部にクラックが発生するような場合にも、クラックが「規定領域下側内層部」に達して、内部電極が切断されることを抑制、防止することが可能になり、静電容量や絶縁抵抗の低下、ショートの発生などを効率よく防止することが可能になる。
なお、Ｂ／Ａ≦０．８としたのは、Ｂ／Ａが０．８を超えると、内層部にクラックが進展することを防止する効果が不十分になることによる。なお、Ｂ／Ａの値に具体的な下限はないが、通常は、Ｂ／Ａの値が０．５以上となるようにすることが望ましい。これにより、厚み方向の極端な内部応力差による内部構造の変形やゆがみを生じにくくすることができる。

本願発明において、「ビッカース試験を行った場合に発生する厚み方向におけるクラックの長さ」とは、JIS R1607 ファインセラミックスの破壊靭性試験方法に指定されている圧子圧入法により、ビッカース硬度計にて試料にくぼみをつけたときに生じる、セラミック積層素子の厚み方向へのクラック（亀裂）の長さを意味する。

なお、セラミック積層素子の内層部には内部電極が配設されており、焼成時における内層部と外層部との熱膨張・収縮を考慮して、内層部に用いられるセラミック材料と外層部に用いられるセラミック材料を適宜選択することにより、「規定領域下側内層部」に、「規定領域下側外層部」よりも大きい、内部電極の主面に平行な方向の所望の圧縮応力を残留させることができる。例えば、内層部に用いられるセラミック材料と外層部に用いられるセラミック材料として、熱膨張係数が略同一のセラミック材料を用いた場合でも、内部電極材料に熱膨張係数の高いものを選択することにより、内部電極の配設された内層部では、内部電極がセラミック材料よりも大きく収縮するため、内層部には、外層部より大きい、内部電極の主面に平行な方向の圧縮応力を残留させることができる。

Ｂ／Ａ≦０．８の要件を満たすように、「規定領域下側内層部」に、「規定領域下側外層部」よりも大きい圧縮応力を残留させる方法としては、その他にも、内部電極の構成材料とセラミック材料の両方を、熱膨張係数を考慮して選択する方法など、種々の方法が考えられるが、その具体的な方法に特別の制約はない。

なお、本願請求項１の発明においては、ビッカース試験を行った場合に発生するセラミック積層素子の厚み方向におけるクラックの長さの平均値により、内部電極の主面に平行な方向の圧縮応力の大きさを規定しているが、この方法の場合、内部電極の主面に平行な方向の圧縮応力が大きくなると、ビッカース試験において発生するセラミック積層素子の厚み方向におけるクラックの長さが短くなり、内部電極の主面に平行な方向の圧縮応力が小さくなると、ビッカース試験において発生するセラミック積層素子の厚み方向におけるクラックの長さが長くなることになる。

なお、本願発明は、上述のように、意図的に内層部に圧縮応力を残留させるようにしている点において、上述の、非容量発生部（外層部）と容量発生部（内層部）の間にストレスが生じることを抑制、防止するようにした特許文献１の発明とは技術思想を異にしている。

また、請求項２の積層セラミックコンデンサのように、上記「規定領域内層部」の厚み方向中央部を「規定領域中央内層部」とし、該「規定領域中央内層部」についてビッカース試験を行った場合に発生する厚み方向におけるクラックの長さの平均値をＣとした場合に、Ｃ／Ａ≦０．７の要件を満たすようにした場合、クラックが「規定領域」内の内層部に達して、「規定領域」内の内部電極がクラックにより切断されることをより確実に抑制、防止することが可能になり、本願発明をさらに実効あらしめることができる。
なお、Ｃ／Ａ≦０．７としたのは、Ｃ／Ａが０．７を超えると、内層部にクラックが進展することを防止する効果が不十分になることによる。なお、Ｃ／Ａの値に具体的な下限はないが、通常は、Ｃ／Ａの値が０．４以上となるようにすることが望ましい。これにより、厚み方向の極端な内部応力差による内部構造の変形やゆがみを生じにくくすることができる。

また、請求項３の積層セラミックコンデンサのように、上記「規定領域中央内層部」の、内部電極の主面に平行な方向の圧縮応力を、上記「規定領域下側内層部」の、内部電極の主面に平行な方向の圧縮応力よりも大きくし、Ｃ／Ｂ≦０．８の要件を満たすようにした場合、クラックが「規定領域」内の内層部に達して、「規定領域」内の内部電極がクラックにより切断されることをさらに確実に抑制、防止することが可能になり、本願発明をさらに実効あらしめることができる。
なお、Ｃ／Ｂ≦０．８としたのは、Ｃ／Ｂが０．８を超えると、内層部にクラックが進展することを防止する効果が不十分になることによる。なお、Ｃ／Ｂの値に具体的な下限はないが、通常は、Ｃ／Ｂの値が０．６以上となるようにすることが望ましい。これにより、厚み方向の極端な内部応力差による内部構造の変形やゆがみを生じにくくすることができる。

また、本願発明（請求項４）の積層セラミックコンデンサの実装構造は、請求項１〜３のいずれかの積層セラミックコンデンサを、その外部電極を基板上に配設されたランド電極にはんだ付けすることにより実装するにあたって、積層セラミックコンデンサの外部電極がはんだ付けされる、ランド電極の端部が、セラミック積層素子の側面への、外部電極の回り込み部分の先端部よりも手前側に位置するように積層セラミックコンデンサを配設しているので、積層セラミックコンデンサの実装時や、実装後に、積層セラミックコンデンサに熱的、機械的応力が集中することを抑制して、セラミック積層素子にクラックや剥がれが発生することを効率よく抑制、防止することが可能になり、実装信頼性を向上させることが可能になる。
すなわち、積層セラミックコンデンサの外部電極がはんだ付けされる、ランド電極の端部が、セラミック積層素子の側面への、外部電極の回り込み部分の先端部よりも外側（手前側）に位置するように積層セラミックコンデンサを配設することにより、ランド電極が、外部電極のセラミック積層素子の側面への回り込み部分全体と接合するのではなく、回り込み部分の一部（外部電極の回り込み部分の先端側よりも後退した位置までの領域）で接合することになるため、外部電極の回り込み部分を介してセラミック積層素子に加わる応力を減少させて、セラミック積層素子にクラックや剥がれが発生することを効率よく抑制、防止することが可能になる。

なお、基板のランド電極の形状を小さくして、はんだフィレット部分の長さや幅を短くすることにより、さらに、積層セラミックコンデンサに熱的、機械的応力が加わることを抑制することが可能になる。

以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。

この実施例では、図１〜図５に示すように、セラミック積層素子１の内部に、セラミック層２を介して複数の内部電極３ａ，３ｂが互いに対向するように配設され、かつ、その一端側が交互にセラミック積層素子１の異なる側の端面５ａ，５ｂに引き出されているとともに、セラミック積層素子１の端面５ａ，５ｂから側面６ａ，６ｂに回り込むように、内部電極３ａ，３ｂと導通する一対の外部電極４ａ，４ｂが配設された構造を有する積層セラミックコンデンサを製造した。なお、積層セラミックコンデンサの寸法は、長さを３．２mm、幅を１．６mm、厚さを１．１５mmとし、内部電極３ａ，３ｂ間のセラミック層（誘電体層）２の厚みを平均２０μmとした。
なお、図１において、セラミック積層素子１の端面５ａ，５ｂから、内部電極３ａ，３ｂの積層方向（矢印Ｘの方向）についてみた場合に下面となる側面６ａに回り込んだ外部電極４ａ，４ｂの先端部１４ａ，１４ｂと、上面となる側面６ｂに回り込んだ外部電極４ａ，４ｂの先端部１４ａ，１４ｂとを結ぶ線と、当該外部電極４ａ，４ｂにより規定されるセラミック積層素子１の両端側の領域が「規定領域」３０となる。図１では右側の規定領域３０のみを示しているが、この実施例１の各積層セラミックコンデンサは左右対称で、左側の相当部分も規定領域となる。
また、セラミック積層素子１の内部電極３ａ，３ｂが配設された領域が「内層部」３１となり、規定領域３０内の内層部３１が「規定領域内層部」３２となる。
さらに、規定領域内層部３２の、実装時に積層方向において基板実装面に近い側（基板対向面側）となる部分が「規定領域下側内層部」３２ａとなり、逆側が「規定領域上側内層部」３２ｂとなる。
また、セラミック積層素子１の、内層部３１の下側および上側に配設されたセラミック層である外層部３３，３４のうちの、実装時に積層方向において基板実装面に近い側（基板対向面側）となる下側の外層部３３の規定領域３０内の部分が「規定領域下側外層部」３３ａ、上側の外層部３４の規定領域３０内の部分が「規定領域上側外層部」３４ａとなる。
さらに、規定領域内層部３２の厚み方向中央部が「規定領域中央内層部」３２ｃとなる。

次に、上記積層セラミックコンデンサの製造方法について説明する。
(１)ＢａＴｉＯ₃，ＢａＣＯ₃，ＭｇＯ，Ｄｙ₂Ｏ₃，ＭｎＣＯ₃，ＳｉＯ₂からなるセラミック原料混合粉末に、バインダ、可塑剤、および有機溶剤を加え、混合することによりセラミック原料スラリーを得る。
(２)それから、このセラミック原料スラリーを用いて、厚み２５μｍのセラミックグリーンシートを作製する。
(３)次に、このセラミックグリーンシート上に、ニッケル粉末を導電成分とする電極ペーストを塗布することにより内部電極パターンを形成し、乾燥させる。
(４)それから、この内部電極パターンが形成されたセラミックグリーンシートを所定の内部構造になるように積層し、圧着することにより、マザーブロックを得る。
(５)それから、このマザーブロックを所定の位置で切断することにより、個々の未焼成のセラミック積層素子に分割する。
(６)次いで、得られた未焼成のセラミック積層素子を、大気中２８０℃に加熱してバインダの燃焼／分解を行った後、Ｎ₂／Ｈ₂／Ｈ₂Ｏからなる所定の雰囲気中で、１１５０〜１３００℃，２ｈｒの焼成を行い、セラミック焼結体（セラミック積層素子）を得る。
なお、上記焼成を１１５０〜１３００℃の範囲で行うようにしたのは、各積層セラミックコンデンサの製造に用いたセラミック材料の組成に応じ、セラミック材料の最適温度で焼成するため、１１５０〜１３００℃の範囲で焼成温度に幅を持たせたためである。
(７)それから、得られたセラミック積層素子をバレル研磨した後、銅粉末を導電成分とする導電ペーストを塗布して焼付け、その上面にＮｉ／Ｓｎめっきを施すことにより、図１〜図５に示すような構造を有する積層セラミックコンデンサ１０を得た。

また、比較のため、表５に示すような、内層部と外層部の圧縮応力の比率が本願発明の要件を満たさない比較例１〜３の積層セラミックコンデンサを製造した。

さらに、従来例として、内層部と、外層部に、表４に示すように、熱膨張係数が異なるセラミックを用いた積層セラミックコンデンサ（従来例１）を製造した。

なお、図１は、表１〜３および５に条件を示した、実施例１，４，７，９、および比較例１の構造Ａの積層セラミックコンデンサを示す断面図である。なお、この構造Ａの積層セラミックコンデンサ１０は、内部電極３ａ，３ｂが配設された内層部３１の、各内部電極３ａ，３ｂ間のセラミック層２の厚みを、内部電極の積層方向の位置にかかわらず同一としたものである。

図２は、表１に条件を示した、実施例２の構造Ｂの積層セラミックコンデンサを示す断面図である。なお、この構造Ｂの積層セラミックコンデンサ１０は、内部電極３ａ，３ｂ間のセラミック層２の厚みを、内層部３１の厚み方向中央部において、他の部分よりも厚くしたものである。

図３は、表１に条件を示した、実施例３の構造Ｃの積層セラミックコンデンサを示す断面図である。なお、この構造Ｃの積層セラミックコンデンサ１０は、内層部３１の厚み方向中央部に、内部電極が配設されていない領域４１を設けたものである。

図４は、表２，４，５に条件を示した、実施例５，６，１０、比較例２、および３の構造Ｄの積層セラミックコンデンサを示す断面図である。なお、この構造Ｄの積層セラミックコンデンサ１０は、内部電極３ａ，３ｂ間のセラミック層２の厚みを、内層部３１の厚み方向中央部において、他の部分よりも薄くしたものである。

図５は、表３に条件を示した、実施例８の構造Ｅの積層セラミックコンデンサを示す断面図である。なお、この構造Ｅの積層セラミックコンデンサ１０は、一部の内部電極３ａ，３ｂについて、長さを短くする一方、ダミー電極１３ａ，１３ｂを設けた構造のものである。

また、図６は、内層部３１と外層部３３，３４に、表４に示すように、熱膨張係数が異なるセラミックを用いた従来例１の積層セラミックコンデンサ１０を示す断面図である。図６において、図１〜５と同一符号を付した部分は、同一または相当部分を示している。

［圧縮応力の評価］
上述のようにして製造した実施例、比較例および従来例の各積層セラミックコンデンサについて、JIS R1607 ファインセラミックスの破壊靭性試験方法に指定されている圧子圧入法により、試験荷重４９．０mＮ、保持時間１５秒の条件で、ビッカース硬度計にて試料にくぼみをつけたときに生じるクラック（亀裂）の長さを調べ、その平均値を求めた。なお、クラックの長さは、図７に示すように、くぼみ１６の上下両側（すなわち、セラミック積層素子の厚み方向）に生じたクラック１７の上端から下端までの距離Ｌの値である。

［基板への実装後のたわみ強度試験］
上述のようにして製造した実施例、比較例および従来例の各積層セラミックコンデンサについて、JIS C5101-1に準じる方法により、たわみ強度試験を行い、実装時の静電容量の低下の状態を調べた。
なお、たわみ強度試験は、積層セラミックコンデンサを、ガラスエポキシ基板上にリフロー炉ではんだ付けし、基板裏面よりＲ２３０の押治具を速度１mm／秒で押圧することにより行った。そして、静電容量が１０％低下したときの基板変位量をたわみ量とした。試料数はｎ＝２０とした。

［はんだ耐熱試験］
また、上述のようにして製造した実施例、比較例および従来例の各積層セラミックコンデンサについて、熱応力に対する信頼性を確認するため、はんだ耐熱試験を行った。
なお、はんだ耐熱試験は、以下の条件で積層セラミックコンデンサをはんだに浸漬し、その際のショート発生率を調べることにより行った。
はんだ温度：室温＋３５０℃
はんだ浸漬速度：４０mm／秒
浸漬時間：３秒
試料数：ｎ＝５０ヶ

表１〜５に、実施例、比較例および従来例の各積層セラミックコンデンサについて行った、圧縮応力の評価、基板への実装後のたわみ強度試験、およびはんだ耐熱試験の結果を併せて示す。

なお、表１〜５において、セラミック層構成材料の欄で、ＢＴ，ＢＴ１，ＢＴ２，ＢＴ３，ＢＴ４，ＣＺ，ＣＺ１，ＢＺと表示してあるのは、以下の材料が用いられていることを示している。
ＢＴ：ＢａＴｉＯ₃，Ｎｂ₂Ｏ₅，ＳｉＯ₂
ＢＴ１：ＢａＴｉＯ₃，Ｄｙ₂Ｏ₃，ＭｇＯ，ＭｎＯ₂，ＳｉＯ₂，ＣａＯ，ＢａＯ
ＢＴ２：ＢａＴｉＯ₃，Ｄｙ₂Ｏ₃，ＭｇＯ，ＭｎＯ₂，ＳｉＯ₂，ＢａＯ
ＢＴ３：ＢａＴｉＯ₃，ＺｎＯ，Ｂｉ₂Ｏ₃，Ｎｂ₂Ｏ₅，Ｎｄ₂Ｏ₃
ＢＴ４：ＢａＴｉＯ₃，Ｎｂ₂Ｏ₅，Ｎｄ₂Ｏ₃，Ｃｏ₂Ｏ₃，ＭｎＯ₂，ＳｉＯ₂
ＣＺ：ＣａＺｒＯ₃
ＣＺ１：ＣａＺｒＯ₃，ＭｎＯ₂，ＳｉＯ₂，ＳｒＯ
ＢＺ：ＢａＺｒＯ₃

なお、各積層セラミックコンデンサのうち、実施例７と９は内部電極がＡｇ／Ｐｄ電極であり、他の積層セラミックコンデンサの内部電極は、いずれもＮｉ電極である。

表４に示すように、従来例１の積層セラミックコンデンサは、たわみ強度（平均値）は高いがはんだ耐熱試験でショート不良が発生した。
また、表５に示すように、比較例１〜３の積層セラミックコンデンサは、はんだ耐熱試験の結果は良好であったが、たわみ強度が低いことが確認された。

これに対し、表１〜４に示すように、本願発明の要件を満たす実施例１〜１０の積層セラミックコンデンサにおいては、比較例１〜３の１．５倍以上のたわみ強度が得られ、かつ、はんだ耐熱性も良好であることが確認された。

また、内部電極にＡｇ／Ｐｄを用いた実施例７の場合、セラミック材料と内部電極の熱膨張係数の差が大きくなり、内部電極の主面に平行な方向の圧縮応力が大きくなるため、十分なたわみ強度が得られることが確認された。

なお、実施例１〜８および１０の積層セラミックコンデンサにおいては、セラミック材料として１種類のセラミック材料を用いており、従来例のように、熱膨張係数の異なる２種類のセラミックを用いていないため、内層部と外層部の境界で剥がれやクラックが発生することはない。

上述のように、内層部に、内部電極の主面に平行な方向の圧縮応力を生じさせることにより、実装基板のたわみ時に外層部に発生する内部電極の主面に平行な方向の引張応力を緩和することが可能になり、内層部の下側に配設されたセラミック層である外層部にクラックが発生するような場合にも、クラックが内層部に達して、内部電極が切断されることを抑制、防止することが可能になり、積層セラミックコンデンサの実装時および実装後における、熱的、機械的応力の集中によるクラックの発生を防止して、静電容量、絶縁抵抗の低下およびショート発生を抑制することが可能になる。

図８は本願発明の積層セラミック電子部品の実装構造の一実施例を示す図である。
この実施例２では、基板２１上のランド電極２２ａ，２２ｂの端部１２２ａ，１２２ｂが、セラミック積層素子１の端面５ａ，５ｂから側面６ａ，６ｂへの、外部電極４ａ，４ｂの回り込み部分の先端部１４ａ，１４ｂよりも距離Ｙだけ外側（手前側）（すなわち、セラミック積層素子１の端面５ａ，５ｂ寄り）に位置するような態様で、外部電極４ａ，４ｂをランド電極２２ａ，２２ｂにはんだ付けすることにより、積層セラミックコンデンサ１０が基板２１上に実装されている。
すなわち、積層セラミックコンデンサ１０の外部電極４ａ，４ｂがはんだ付けされる、ランド電極２２ａ，２２ｂの端部１２２ａ，１２２ｂが、セラミック積層素子１の側面６ａ，６ｂへの、外部電極４ａ，４ｂの回り込み部分の先端部１４ａ，１４ｂよりも距離Ｙだけ外側に位置しており、ランド電極２２ａ，２２ｂは、外部電極４ａ，４ｂのセラミック積層素子１の側面６ａ，６ｂへの回り込み部分全体と接合されるのではなく、回り込み部分の一部（先端部１４ａ，１４ｂよりも距離Ｙだけ後退した位置までの領域）で接合している。

このように、ランド電極２２ａ，２２ｂの端部１２２ａ，１２２ｂを、外部電極４ａ，４ｂの回り込み部分の先端部１４ａ，１４ｂよりも外側に位置させることにより、外部電極４ａ，４ｂの回り込み部分のランド電極２２ａ，２２ｂへの接合面積を減らして、外部電極４ａ，４ｂの回り込み部分を介してセラミック積層素子１に加わる応力を減少させることが可能になり、セラミック積層素子１にクラックや剥がれが発生することを効率よく抑制、防止することが可能になる。

なお、基板２１のランド電極２２ａ，２２ｂの形状を小さくして、はんだフィレット部分２３の長さＤやその幅を小さくすることにより、さらに、積層セラミックコンデンサ１０に熱的、機械的応力が加わることを抑制することが可能になる。

本願発明によれば、実装時および実装後における、熱的、機械的応力の集中によるクラックの発生、静電容量や絶縁抵抗の低下およびショート発生を抑制することが可能な、信頼性の高い積層セラミックコンデンサを提供することが可能になるとともに、該積層セラミックコンデンサを確実に実装することが可能になる。
したがって、本願発明は、積層セラミックコンデンサおよびその実装構造に関する分野に広く適用することが可能である。

本願発明の実施例にかかる積層セラミックコンデンサの構造を示す断面図である。本願発明の実施例にかかる他の積層セラミックコンデンサの構造を示す断面図である。本願発明の実施例にかかるさらに他の積層セラミックコンデンサの構造を示す断面図である。本願発明の実施例にかかるさらに他の積層セラミックコンデンサの構造を示す断面図である。本願発明の実施例にかかるさらに他の積層セラミックコンデンサの構造を示す断面図である。本願発明の実施例において比較のために作製した従来の積層セラミックコンデンサ（従来例１）の構造を示す断面図である。ビッカース試験を行った場合に発生する厚み方向におけるクラックの長さを説明する図である。本願発明の一実施例（実施例２）にかかる積層セラミックコンデンサの実装構造を示す図である。従来の積層セラミックコンデンサの構造を示す断面図である。従来の積層セラミックコンデンサの実装構造を示す図である。従来の他の積層セラミックコンデンサの構造を示す断面図である。

符号の説明

１セラミック積層素子
２セラミック層
３ａ，３ｂ内部電極
４ａ，４ｂ外部電極
５ａ，５ｂセラミック積層素子の端面
６ａ，６ｂセラミック積層素子の側面
１０積層セラミックコンデンサ
１４ａ，１４ｂ外部電極の側面への回り込み部分の先端部
１３ａ，１３ｂダミー電極
１６ビッカース硬度試験により形成されたくぼみ
１７クラック
２１基板
２２ａ，２２ｂランド電極
２３はんだフィレット部分
３０規定領域
３１内層部
３２規定領域内層部
３２ａ規定領域下側内層部
３２ｂ規定領域上側内層部
３２ｃ規定領域中央内層部
３３内層部の下側に配設された外層部
３３ａ規定領域下側外層部
３４内層部の上側に配設された外層部
３４ａ規定領域上側外層部
４１内部電極が配設されていない領域
１２２ａ，１２２ｂランド電極の端部
Ｄはんだフィレット部分の長さ
Ｌクラックの上端から下端までの距離
Ｘセラミック積層素子の積層方向を示す矢印

Claims

セラミック積層素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、内部電極の端部が交互にセラミック積層素子の一方端面および他方端面に引き出されているとともに、セラミック積層素子の両端側に、内部電極と導通する一対の外部電極が、セラミック積層素子の端面から該端面に連続する側面にまで回り込むように配設された構造を有する積層セラミックコンデンサであって、
(ａ)内部電極の積層方向についてみた場合に下面となるセラミック積層素子の側面に回り込んだ外部電極の先端部と、上面となる側面に回り込んだ外部電極の先端部とを結ぶ線と、当該外部電極により規定されるセラミック積層素子の両端側の領域を「規定領域」とし、
(ｂ)セラミック積層素子の内部電極が配設された領域を「内層部」とし、
(ｃ)「規定領域」内の内層部を「規定領域内層部」とし、
(ｄ)「規定領域内層部」の、実装時に積層方向において基板実装面に近い側となる部分を「規定領域下側内層部」とし、
(ｅ)セラミック積層素子の、内層部の上側および下側に配設されたセラミック層である外層部のうちの、実装時に積層方向において基板実装面に近い側となる外層部の「規定領域」内の部分を「規定領域下側外層部」とした場合において、
少なくとも「規定領域下側内層部」に、「規定領域下側外層部」よりも大きい、内部電極の主面に平行な方向の圧縮応力を残留させ、
「規定領域下側外層部」についてビッカース試験を行った場合に発生する厚み方向におけるクラックの長さの平均値をＡとし、
「規定領域下側内層部」についてビッカース試験を行った場合に発生する厚み方向におけるクラックの長さの平均値をＢとした場合に、
Ｂ／Ａ≦０．８
の要件を満たすようにしたことを特徴とする積層セラミックコンデンサ。
前記「規定領域内層部」の厚み方向中央部を「規定領域中央内層部」とし、該「規定領域中央内層部」についてビッカース試験を行った場合に発生する厚み方向におけるクラックの長さの平均値をＣとした場合に、
Ｃ／Ａ≦０．７
の要件を満たすようにしたことを特徴とする請求項１記載の積層セラミックコンデンサ。
前記「規定領域中央内層部」の、内部電極の主面に平行な方向の圧縮応力を、前記「規定領域下側内層部」の、内部電極の主面に平行な方向の圧縮応力よりも大きくし、
Ｃ／Ｂ≦０．８
の要件を満たすようにしたことを特徴とする請求項１または２記載の積層セラミックコンデンサ。
請求項１〜３のいずれかの積層セラミックコンデンサを、その外部電極を基板上に配設されたランド電極にはんだ付けすることにより実装するための実装構造であって、
積層セラミックコンデンサの外部電極がはんだ付けされるランド電極の端部が、セラミック積層素子の側面への外部電極の回り込み部分の先端部よりも手前側に位置するように積層セラミックコンデンサが配設されており、
前記外部電極の回り込み部分の先端部よりも手前側とは、当該外部電極側から、一対の外部電極を結ぶ線に沿って、他方の外部電極側に向かって見た場合における手前側であること
を特徴とする積層セラミックコンデンサの実装構造。