CN104508771B - 层叠陶瓷电容器及层叠陶瓷电容器的制造方法 - Google Patents

层叠陶瓷电容器及层叠陶瓷电容器的制造方法 Download PDF

Info

Publication number
CN104508771B
CN104508771B CN201380040324.1A CN201380040324A CN104508771B CN 104508771 B CN104508771 B CN 104508771B CN 201380040324 A CN201380040324 A CN 201380040324A CN 104508771 B CN104508771 B CN 104508771B
Authority
CN
China
Prior art keywords
ceramic
internal electrode
dielectric layer
region
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380040324.1A
Other languages
English (en)
Other versions
CN104508771A (zh
Inventor
山口晋
山口晋一
铃木祥郎
铃木祥一郎
土井章孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104508771A publication Critical patent/CN104508771A/zh
Application granted granted Critical
Publication of CN104508771B publication Critical patent/CN104508771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

本发明提供一种即便在陶瓷电介质层进一步薄层化、且施加有高电场强度的电压的情况下，也会显示出优异的耐久性和良好的介电特性的层叠陶瓷电容器。本发明的层叠陶瓷电容器具备：陶瓷层叠体(5)，其通过层叠多个陶瓷电介质层(2)而成；多个内部电极(3、4)，它们以隔着陶瓷电介质层(2)而互相对置的方式配设于陶瓷层叠体(5)的内部；及外部电极(6、7)，它们以与内部电极导通的方式配设于陶瓷层叠体的外表面；所述层叠陶瓷电容器满足如下必要条件：内部电极含有Ni和Sn，内部电极的从与陶瓷电介质层对置的表面起深度为20nm的区域中，Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例为75％以上，并且，内部电极的厚度方向的中央区域中，Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例小于40％。

Description

层叠陶瓷电容器及层叠陶瓷电容器的制造方法
技术领域
本发明涉及层叠陶瓷电容器及层叠陶瓷电容器的制造方法。
背景技术
近年来，伴随着电子装置技术的发展，要求层叠陶瓷电容器小型化及大容量化。为了满足这些要求，而不断推进构成层叠陶瓷电容器的陶瓷电介质层的薄层化。然而，若使陶瓷电介质层薄层化，则施加至每一层的电场强度会相对提高。因此，要求提高施加电压时的耐久性、可靠性。
作为层叠陶瓷电容器，例如，已知具备层叠体与多个外部电极的层叠陶瓷电容器，该层叠体具有被层叠的多个陶瓷电介质层、及沿着陶瓷电介质层间的界面而形成的多个内部电极，该多个外部电极形成于层叠体的外表面且与内部电极电连接(参照专利文献1)。而且，在该专利文献1的层叠陶瓷电容器中，作为内部电极，公开了使用Ni作为主成分的内部电极。
现有技术文献
专利文献
专利文献1：日本特开平11-283867号公报
发明内容
发明所要解决的问题
然而，在具备使用Ni作为主成分的内部电极的上述专利文献1的层叠陶瓷电容器中，存在如下问题：为了应对近年来的小型化及大容量化的要求，施加高电压时的耐久性尚不充分。
本发明是为了解决上述问题而完成的，其目的在于提供一种即便在陶瓷电介质层进一步薄层化、且施加有高电场强度的电压的情况下，仍显示出优异的耐久性与良好的介电特性的陶瓷层叠电容器。
用于解决问题的手段
为了解决上述问题，本发明的层叠陶瓷电容器的特征在于，
所述层叠陶瓷电容器具备：陶瓷层叠体，其通过层叠多个陶瓷电介质层而成；多个内部电极，它们以隔着所述陶瓷电介质层而互相对置的方式配设于所述陶瓷层叠体的内部；及外部电极，其以与所述内部电极导通的方式配设于所述陶瓷层叠体的外表面，
所述内部电极含有Ni与Sn，并且，
所述内部电极的从与所述陶瓷电介质层对置的表面起深度为20nm的区域中，Sn相对于Sn和Ni的合计量之比Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例为75％以上，并且，
所述内部电极的厚度方向的中央区域中，Sn相对于Sn和Ni的合计量之比Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例小于40％。
另外，本发明的层叠陶瓷电容器的制造方法的特征在于，
其为用于制造如下层叠陶瓷电容器的方法，
所述层叠陶瓷电容器具备：陶瓷层叠体，其通过层叠多个陶瓷电介质层而成；多个内部电极，它们以隔着所述陶瓷电介质层而互相对置的方式配设于所述陶瓷层叠体的内部；及外部电极，其以与所述内部电极导通的方式配设于所述陶瓷层叠体的外表面，
所述内部电极含有Ni与Sn，并且，
所述内部电极的从与所述陶瓷电介质层对置的表面起深度为20nm的区域中，Sn相对于Sn和Ni的合计量之比Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例为75％以上，并且，
所述内部电极的厚度方向的中央区域中，Sn相对于Sn和Ni的合计量之比Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例小于40％，
所述层叠陶瓷电容器的制造方法具备如下工序：
形成未烧成陶瓷层叠体的工序，所述未烧成陶瓷层叠体具有被层叠且在烧成后成为所述陶瓷电介质层的多个未烧成陶瓷电介质层、及通过涂布导电性糊剂而形成且沿着所述未烧成陶瓷电介质层间的多个界面而配设的多个未烧成内部电极图案；以及
通过对所述未烧成陶瓷层叠体进行烧成而得到所述陶瓷层叠体的工序；并且，
作为所述导电性糊剂，使用在陶瓷材料粉末中配合有Sn成分的、含有Sn成分配合共材的导电性糊剂，所述陶瓷材料粉末具有与构成所述未烧成陶瓷电介质层的陶瓷材料粉末相同的组成、或以该陶瓷材料粉末为基准的组成。
需要说明的是，在本发明中，导电性糊剂中所包含的Sn成分配合共材为，表示在与构成未烧成陶瓷电介质层的陶瓷材料粉末(电介质层用陶瓷材料粉末)同样的陶瓷材料粉末、或者、与电介质层用陶瓷材料粉末的组成相同的陶瓷材料粉末、此外、具有与电介质层用陶瓷材料粉末类似的组成的陶瓷材料粉末等材料中例如配合有SnO2之类的Sn化合物而成的材料的广义概念。
另外，本发明的另一层叠陶瓷电容器的特征在于，
所述层叠陶瓷电容器具备：陶瓷层叠体，其为层叠多个陶瓷电介质层而成；多个内部电极，其等系以隔着所述陶瓷电介质层而互相对置的方式配设于所述陶瓷层叠体的内部；及外部电极，其为以与所述内部电极导通的方式配设于所述陶瓷层叠体的外表面，
所述内部电极含有Ni与Sn，并且Sn固溶于Ni，
所述内部电极的从与所述陶瓷电介质层的界面起深度为2nm的区域中，Sn相对于Sn和Ni的合计量的比例为2原子％以上，并且，
所述内部电极的从与所述陶瓷电介质层的界面起深度为2nm的区域中的、Sn相对于Sn和Ni的合计量的比例，比所述内部电极的从与所述陶瓷电介质层的界面起深度为20nm以上的区域中的Sn相对于Sn和Ni的合计量的比例大1.0原子％以上。
另外，本发明的另一层叠陶瓷电容器的制造方法的特征在于，
所述层叠陶瓷电容器包括：陶瓷层叠体，其通过层叠多个陶瓷电介质层而成；多个内部电极，它们以隔着所述陶瓷电介质层而互相对置的方式配设于所述陶瓷层叠体的内部；及外部电极，其以与所述内部电极导通的方式配设于所述陶瓷层叠体的外表面，
所述内部电极含有Ni与Sn，且Sn固溶于Ni，
所述层叠陶瓷电容器的制造方法具备如下工序：
形成未烧成陶瓷层叠体的工序，所述未烧成陶瓷层叠体具有被层叠且在烧成后成为所述陶瓷电介质层的多个未烧成陶瓷电介质层、及通过涂布导电性糊剂而形成且沿着所述未烧成陶瓷电介质层间的多个界面而配设的多个未烧成内部电极图案；以及
通过对所述未烧成陶瓷层叠体进行烧成而得到所述陶瓷层叠体的工序；并且，
作为所述导电性糊剂，使用在陶瓷材料粉末中配合有Sn成分的、含有Sn成分配合共材的导电性糊剂，所述陶瓷材料粉末具有含有构成下述陶瓷材料粉末的至少一部分的元素的组成，该陶瓷材料粉末构成所述未烧成陶瓷电介质层，并且，
通过对所述未烧成陶瓷层叠体进行烧成，而得到以下的陶瓷层叠体，所述陶瓷层叠体中，构成所述陶瓷层叠体的所述内部电极的、从与所述陶瓷电介质层的界面起深度为2nm的区域中，Sn相对于Sn和Ni的合计量的比例为2原子％以上，并且，所述内部电极的从与所述陶瓷电介质层的界面起深度为2nm的区域中的、Sn相对于Sn和Ni的合计量的比例，比所述内部电极的从与所述陶瓷电介质层的界面起深度为20nm以上的区域中的Sn相对于Sn和Ni的合计量的比例大1.0原子％以上。
发明效果
本发明的层叠陶瓷电容器由于满足如下必要条件，即，内部电极含有Ni与Sn，并且内部电极的从与陶瓷电介质层对置的表面起深度为20nm的区域(界面附近区域)中，Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例为75％以上，且内部电极的厚度方向的中央区域(电极内部区域)中，Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例小于40％，因此能够获得高静电容量，能够得到高温负荷寿命优异且可靠性高的层叠陶瓷电容器。
即，在本发明中，通过使内部电极Ni-Sn合金化，从而陶瓷电介质层与内部电极的界面的状态发生变化，认为该情况有助于高温负荷寿命的提高。尤其是，推测Ni-Sn合金大量存在于内部电极的与陶瓷电介质层的界面附近区域的情形对高温负荷寿命的提高发挥了重要作用。
另一方面，内部电极的厚度方向的中央区域(电极内部区域)由于对高温负荷寿命的提高并无特别帮助，因此未必需要大量存在Ni-Sn合金。
需要说明的是，通过使Sn在内部电极的界面附近区域以高于电极内部区域的概率存在而能够获得高静电容量的理由虽然未必明确，但推测其原因在于：通过使Sn在内部电极的界面附近区域与电极内部区域存在的比例不同(Sn在界面附近区域以高于电极内部区域的概率存在)，从而在界面附近区域与电极内部区域，晶格的晶格常数产生差，从而在层叠陶瓷电容器内部，残留应力的分布状态发生变化。
另外，本发明的层叠陶瓷电容器的制造方法具备如下工序：形成未烧成陶瓷层叠体的工序，该未烧成陶瓷层叠体具有多个未烧成陶瓷电介质层、及通过涂布导电性糊剂而形成且沿着未烧成陶瓷电介质层间的多个界面而配设的多个未烧成的内部电极图案；以及通过对未烧成陶瓷层叠体进行烧成而得到陶瓷层叠体的工序；并且，作为导电性糊剂，使用在陶瓷材料粉末中配合有Sn成分的、含有Sn成分配合共材的导电性糊剂，所述陶瓷材料粉末具有与构成未烧成陶瓷电介质层的陶瓷材料粉末相同的组成、或以该陶瓷材料粉末为基准的组成，因此，能够可靠地制造具备如下构成、能够获得大的静电容量、高温负荷寿命优异且可靠性高的层叠陶瓷电容器，所述构成为：内部电极的从与陶瓷电介质层对置的表面起深度为20nm的区域(界面附近区域)中，Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例为75％以上，并且，内部电极的厚度方向的中央区域(电极内部区域)中，Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例小于40％的构成，即，Sn在内部电极的界面附近区域以高于电极内部区域的概率而存在的构成。
在本发明的层叠陶瓷电容器的制造方法中，如上所述，作为导电性糊剂，使用在陶瓷材料粉末中配合有Sn成分的、含有Sn成分配合共材的导电性糊剂，所述陶瓷材料粉末具有与构成未烧成陶瓷电介质层的陶瓷材料粉末相同的组成、或以该陶瓷材料粉末为基准的组成，因此，在烧成工序中，共材(Sn成分配合共材)被吸引至亲和性高的陶瓷电介质层侧，并且共材中所配合的Sn成分也被吸引至陶瓷电介质层侧。其结果是，能够可靠地且高效地制造具备如下特有的构成的层叠陶瓷电容器，即，与内部电极的内部(电极内部区域)相比，Sn在与陶瓷电介质层的界面(界面附近区域)中以更高的概率存在。
另外，本发明的另一层叠陶瓷电容器由于以如下方式构成，即，内部电极含有Ni与Sn，并且Sn固溶于Ni，内部电极的从与陶瓷电介质层的界面起深度为2nm的区域中，Sn相对于Sn和Ni的合计量的比例为2原子％以上，并且，内部电极的从与陶瓷电介质层的界面起深度为2nm的区域中的、Sn相对于Sn和Ni的合计量的比例，比从与陶瓷电介质层的界面起深度为20nm以上的区域中的Sn相对于Sn和Ni的合计量的比例大1.0原子％以上，因此，能够获得高静电容量，可以提供高温负荷寿命优异且可靠性高的层叠陶瓷电容器。
在本发明的另一层叠陶瓷电容器中，内部电极Ni-Sn合金化，且Sn的比例具备上述必要条件，从而陶瓷电介质层与内部电极的界面的状态发生变化，认为该情况引起高温负荷寿命的提高。尤其是，推测Ni-Sn合金大量存在于内部电极的从与陶瓷电介质层的界面起深度为2nm的区域的情形对高温负荷寿命的提高发挥了重要作用。
另一方面，内部电极的从与陶瓷电介质层的界面起深度为20nm以上的区域由于对高温负荷寿命的提高并无特别帮助，依次未必需要大量存在Ni-Sn合金。
另外，在本发明的层叠陶瓷电容器的制造方法中，如上所述，作为导电性糊剂，使用在陶瓷材料粉末中配合有Sn成分的、含有Sn成分配合共材的导电性糊剂，所述陶瓷材料粉末具有含有构成下述陶瓷材料粉末的至少一部分的元素的组成，该陶瓷材料粉末构成未烧成陶瓷电介质层，并且，通过对未烧成陶瓷层叠体进行烧成，而得到下述陶瓷层叠体，所述陶瓷层叠体中，构成陶瓷层叠体的内部电极的、从与陶瓷电介质层的界面起深度为2nm的区域中，Sn相对于Sn和Ni的合计量的比例为2原子％以上，并且，内部电极的从与陶瓷电介质层的界面起深度为2nm的区域中的、Sn相对于Sn和Ni的合计量的比例，比从与陶瓷电介质层的界面起深度为20nm以上的区域中的Sn相对于Sn和Ni的合计量的比例大1.0原子％以上，从而在烧成工序中，共材(Sn成分配合共材)被吸引至亲和性高的陶瓷电介质层侧，并且共材中所配合的Sn成分也被吸引至陶瓷电介质层侧，因此，能够可靠地得到内部电极的从与陶瓷电介质层的界面起深度为2nm的区域中的Sn的比例为2原子％以上、且从界面起深度为2nm的区域中的Sn的比例比从上述界面起深度为20nm以上的区域中的Sn的比例大1.0原子％以上的陶瓷层叠体，能够获得高静电容量，可以高效地制造高温负荷寿命优异且可靠性高的层叠陶瓷电容器。
附图说明
图1是表示本发明的实施方式的层叠陶瓷电容器的构成的前视剖面图。
图2是表示对构成本发明的实施方式的层叠陶瓷电容器的内部电极进行利用WDX的Ni与Sn的面扫描(マッピング)分析的部位的说明图。
图3是表示通过WDX对构成本发明的实施方式的层叠陶瓷电容器的内部电极进行Ni的面扫描分析所得的结果的图。
图4是表示通过WDX对构成本发明的实施方式的层叠陶瓷电容器的内部电极进行Sn的面扫描分析所得的结果的图。
图5是表示构成本发明的另一实施方式的层叠陶瓷电容器的陶瓷电介质层与内部电极的界面附近的Sn的STEM-EDX图的图。
具体实施方式
以下示出本发明的实施方式，对本发明的特征的部分进行更详细的说明。
[实施方式1]
＜层叠陶瓷电容器的构成＞
图1是表示本发明的一实施方式(实施方式1)的层叠陶瓷电容器的构成的前视剖面图。
该层叠陶瓷电容器1具备陶瓷层叠体5。陶瓷层叠体5具备被层叠的多个陶瓷电介质层2、和以隔着陶瓷电介质层2而互相对置的方式配设于其内部的多个内部电极3、4。需要说明的是，配设于陶瓷电介质层2的内部的内部电极3、4被交替地引出至陶瓷层叠体5的相反侧的端面。
而且，在陶瓷层叠体5的互相对置的端面，以与内部电极3、4电连接的方式配设有外部电极6、7。
在陶瓷层叠体5的外表面上的互相对置的端面形成有外部电极6、7。而且，外部电极6、7分别与交替地被引出至相反侧的端面的内部电极3、4连接。
需要说明的是，作为构成外部电极6、7的导电材料，例如可使用以Ag或Cu为主成分的导电材料等。
需要说明的是，该实施方式1的层叠陶瓷电容器1是具备2个外部电极6、7的二端子型层叠陶瓷电容器，但本发明也可应用于具备多个外部电极的多端子型的构成的层叠陶瓷电容器。
在该层叠陶瓷电容器1中，内部电极3、4以Ni为主成分，并且含有Sn。
而且，被构成为：内部电极3、4的、从与陶瓷电介质层2对置的表面起深度为20nm的区域(界面附近区域)中，Sn相对于Sn和Ni的合计量之比Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例为75％以上。
另外，被构成为：内部电极3、4的厚度方向的中央区域(电极内部区域)中，Sn相对于Sn和Ni的合计量之比Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例小于40％。
通过设为这样的构成，能够获得高静电容量，并且，能够得到高温负荷寿命优异、可靠性高的层叠陶瓷电容器1。
＜层叠陶瓷电容器的制造＞
接下来，对上述本发明的一实施方式(实施方式1)的层叠陶瓷电容器1的制造方法进行说明。
(1)首先，称量规定量的BaCO3粉末和TiO2粉末作为包含Ti和Ba的钙钛矿型化合物的原料。接着将所称量的粉末合并，并通过球磨机混合后，在规定的条件下进行热处理，由此得到成为构成陶瓷电介质层的材料的主成分的钛酸钡系钙钛矿型化合物粉末。
(2)接下来，准备作为副成分的Dy2O3、MgO、MnO、SiO2的各粉末，并以相对于上述主成分100摩尔份，Dy2O3为0.75摩尔份，MgO为1摩尔份，MnO为0.2摩尔份，SiO2为1摩尔份的方式进行称量。将这些粉末与主成分钛酸钡系钙钛矿型化合物粉末配合，利用球磨机混合一定时间并干燥后，进行干式粉碎，从而得到原料粉末。
(3)接下来，在该原料粉末中加入聚乙烯醇缩丁醛系粘合剂及乙醇等有机溶剂，并利用球磨机进行湿式混合，制备出浆料。通过刮刀法将该陶瓷浆料成形为片材，而得到厚度为2.8μm的陶瓷生片。
(4)接下来，通过以下方法制备内部电极形成用的导电性糊剂。
首先，制备用于配合于内部电极形成用的导电性糊剂的共材(Sn成分配合共材)。在制备该Sn成分配合共材时，准备表面积为35m2/g的钛酸钡(BaTiO3)粉末和SnO2粉末，以Sn相对于钛酸钡(BaTiO3)的量成为如表1所示的比例的方式进行调合，利用球磨机进行湿式混合后，进行粉碎。然后，在将所得的浆料蒸发干燥后，进行干式粉碎，从而得到用于配合于内部电极形成用的导电性糊剂的Sn成分配合共材。
需要说明的是，表1的“共材中Sn相对于钛酸钡的比例”是表示共材中Sn的量(摩尔量)相对于BaTiO3的量(摩尔量)的比例的值，是通过下述式：
Sn的比例＝{Sn(摩尔量)/BaTiO3(摩尔量)}×100
而求出的值。
另外，作为导电性粉末，准备Ni粉末和Ni-Sn合金粉末(Ni：Sn＝99：1)。
然后，以上述Sn成分配合共材相对于Ni粉末的重量比、或上述Sn成分配合共材相对于Ni-Sn合金粉末的重量比成为如表1所示的重量比的方式，称量Sn成分配合共材、Ni粉末及Ni-Sn合金粉末。
接着，加入聚乙烯醇缩丁醛系粘合剂及乙醇等有机溶剂，利用球磨机进行湿式混合，由此得到内部电极形成用的导电性糊剂。
需要说明的是，表1的“共材相对于Ni的比例”是表示内部电极形成用的导电性糊剂中的、共材的重量份相对于Ni 100重量份的比例的值，是通过下述式：
共材相对于Ni的比例＝{共材(重量份)/Ni重量份}×100
而求出的值。
(5)接下来，将该导电性糊剂以规定的图案印刷于以上述方式制作的陶瓷生片上，从而形成烧成后成为内部电极的导电性糊剂层(内部电极图案)。
(6)接着，以上述内部电极图案的被引出一侧交替地成为相反侧的方式层叠多个陶瓷生片，从而得到未烧成的陶瓷层叠体。
(7)将该陶瓷层叠体在N2气氛中加热至350℃，使粘合剂燃烧后，在氧分压为10-10～10-12MPa的由H2-N2-H2O气体构成的还原气氛中以20℃/min的升温速度使其升温，在1200℃下烧成20分钟，由此得到烧成后的陶瓷层叠体。
(8)接下来，在所得的陶瓷层叠体的两端面涂布以Ag作为导电成分、且含有B2O3-SiO2-BaO系玻璃料的外部电极形成用的导电性糊剂，在N2气氛中以600℃的温度进行烧接，由此形成与内部电极电连接的外部电极。由此得到具有如图1所示的结构的层叠陶瓷电容器(表1的试样编号1～9的试样)1。
需要说明的是，表1的对试样编号标注有*的试样编号4～9的试样为不满足本发明的必要条件的比较例的试样，表1的未对试样编号标注*的试样编号1～3的试样为满足本发明的必要条件的实施例的试样。
需要说明的是，在该实施方式1中得到的层叠陶瓷电容器的外形尺寸为宽度(W)：1.2mm、长度(L)：2.0mm、厚度(T)：1.1mm，介于内部电极间的陶瓷电介质层的厚度为2.2μm。另外，介于内部电极间的有效陶瓷电介质层的总数为300层，每一层的对置电极的面积为1.6×10-6m2。
＜特性的评价＞
利用以下说明的方法，对以上述方式制作的各层叠陶瓷电容器(表1的试样编号1～9的试样)进行静电容量的测定、高温负荷试验等，并调查特性。
(1)静电容量的测定
首先，从所制作的表1的试样编号1～9的试样(层叠陶瓷电容器)中分别取样10个试样。
接下来，使用自动桥式测定器，在AC电压1Vrms、1kHz的条件下测定静电容量。
将其结果一并示于表1。
(2)高温负荷试验
对已测定过静电容量的试样，进一步在165℃、7.5V的条件下进行高温负荷试验，将绝缘电阻达到10KΩ以下的时间判定为故障。根据该故障时间算出MTTF(平均无故障时间)。
将其结果一并示于表1。
(3)内部电极中的Sn的存在及分布状态的确认
另外，使用制造层叠陶瓷电容器时，在上述(7)的工序中所得到的烧成过的陶瓷层叠体，通过以下说明的方法确认Sn存在于内部电极中且与Ni合金化的情况、及内部电极中的Sn的分布状态。
(3-1)内部电极中的Sn的确认
(a)研磨
以如长度(L)方向沿着垂直方向的姿势保持各试样，且以树脂加固试样的周围，使利用试样的宽度(W)和厚度(T)规定的WT面从树脂露出。
接着，通过研磨机对各试样的WT面进行研磨，研磨至各试样的长度(L)方向的1/2左右的深度为止。然后，为了消除研磨所致的内部电极的毛边，而在研磨结束后通过离子研磨对研磨表面进行加工。
(b)内部电极的面扫描分析
接着，如图2所示，在WT剖面的L方向1/2左右的位置处、层叠有内部电极的区域中，在中央区域、以及靠近上下的外层部(无效部)的区域，即上部区域及下部区域的3个区域内，利用WDX进行Ni及Sn的面扫描分析。
将对试样编号1的试样(满足本发明的必要条件的实施例的试样)进行的Ni的面扫描分析的结果示于图3，将Sn的面扫描分析的结果示于图4。
由图3、图4可确认：在使用配合有Sn成分配合共材的导电性糊剂而形成内部电极的试样编号1的试样(本发明的实施方式1的层叠陶瓷电容器)中，在内部电极中存在Sn。
需要说明的是，在使用将Ni-Sn合金粉末作为导电成分、及将Ni粉末作为导电成分、且含有配合了Sn成分(SnO2)的共材的导电性糊剂的其他试样(试样编号2～8)的试样，以及使用不含有配合了Sn成分(SnO2)的共材的导电性糊剂的试样编号9的试样中的任一者的情形下，面扫描分析的结果均确认在内部电极中存在Sn。
(3-2)内部电极中的Sn的形态的确认
将制造层叠陶瓷电容器时，在上述(7)的工序中得到的烧成过的陶瓷层叠体粉碎，使其成为粉末状，并利用XRD分析所得的粉末。其结果是，Ni的峰位置偏移，根据该情况可确认内部电极中的Sn是以Ni与Sn的合金的形态而存在的。
(3-3)内部电极中的Sn的分布状态的确认
通过研磨将制造层叠陶瓷电容器时，在上述(7)的工序中得到的烧成过的陶瓷层叠体薄片化而制作分析试样。接着，利用TEM观察该分析试样，并从分析试样中随机选择4个内部电极。
然后，从各内部电极的、从与陶瓷电介质层对置的表面起深度为20nm的区域(以下，称为“界面附近区域”)和内部电极的厚度方向的中央区域(以下，称为“电极内部区域”)的各区域中随机选取5个部位。
接下来，对于上述随机选择的4个内部电极，通过EDX(能量色散型X射线分析法)对其界面附近区域和电极内部区域的各区域的5个部位进行Ni和Sn的定量分析。各试样的、关于各界面附近区域和电极内部区域的数据数为4(内部电极的个数：4个)×5(各界面附近区域与电极内部区域的部位：5个部位)＝20。
根据分析结果的平均值求出Sn相对于Sn和Ni的合计量之比：Sn/(Ni+Sn)比(摩尔比)。
然后，求出内部电极的界面附近区域中，Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例，和电极内部区域中，Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例。
关于各试样，将内部电极的界面附近区域和电极内部区域中，Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例一并示于表1。
如表1所示，在满足界面附近区域中Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例为75％以上、且电极内部区域中Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例小于40％这一本发明的必要条件的试样编号1～3的试样的情况下，确认所获得的静电容量大，可实现小型、高静电容量，并且高温负荷试验中的MTTF(平均无故障时间)的值大，应对高温下使用时的耐久性优异。
另一方面，在试样编号4～9的试样的情况下，试样编号4～9不满足界面附近区域中Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例为75％以上、且电极内部区域中Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例小于40％这一本发明的必要条件，确认在所取得的静电容量、或高温负荷试验中的耐久性的任一方面，结果不符合期望。
需要说明的是，在试样编号9的试样的情况下，试样编号9使用了将Ni-Sn合金粉末作为导电成分、另一方面不含有配合了Sn成分(SnO2)的共材的导电性糊剂，确认虽关于高温负荷试验中的耐久性而获得了良好的结果，但与满足本发明的必要条件的试样编号1～3的试样的情形相比，所获得的静电容量变小。
由上述结果可知，根据本发明，可以得到所得的静电容量大、且高温负荷试验中的MTTF的值大的耐久性优异的层叠陶瓷电容器。
需要说明的是，认为在本发明的层叠陶瓷电容器中，所得的静电容量变大的原因在于，内部电极的界面附近区域中的Sn存在概率高于电极内部区域，在界面附近区域中，晶格中的晶格常数产生差，从而层叠陶瓷电容器内部的残留应力的分布状态产生变化。
另外，认为在本发明的层叠陶瓷电容器中，高温负荷试验中的耐久性提高的原因在于：通过内部电极的Ni-Sn合金化，从而陶瓷电介质层与内部电极的界面的状态发生变化。推测尤其是在内部电极的与陶瓷电介质层的界面存在Ni-Sn合金的情形对高温负荷寿命的提高发挥了重要作用。
[实施方式2]
在该实施方式2中，制造具有如图1所示的结构、且具备与本发明的实施方式1的层叠陶瓷电容器相同的构成的层叠陶瓷电容器。
＜层叠陶瓷电容器的制造＞
接下来，对本发明的实施方式2的层叠陶瓷电容器1的制造方法进行说明。
(1)首先，称量规定量的BaCO3粉末和TiO2粉末作为包含Ti和Ba的钙钛矿型化合物的原料。接着将所称量的粉末合并，并通过球磨机混合一定时间后，在规定的条件下进行热处理，由此得到成为构成陶瓷电介质层的材料的主成分的钛酸钡系钙钛矿型化合物粉末。
(2)准备作为副成分的Dy2O3、MgO、MnO、SiO2的各粉末，并以相对于上述主成分100摩尔份，Dy2O3为0.75摩尔份，MgO为1摩尔份，MnO为0.2摩尔份，SiO2为1摩尔份的方式进行称量。将这些粉末与主成分钛酸钡系钙钛矿型化合物粉末配合，利用球磨机混合一定时间并干燥后，进行干式粉碎，从而得到原料粉末。
(3)接下来，在该原料粉末中加入聚乙烯醇缩丁醛系粘合剂及乙醇等有机溶剂，并利用球磨机进行湿式混合，制备出浆料。通过刮刀法将该陶瓷浆料成形为片材，而得到厚度为2.8μm的陶瓷生片。
(4)接下来，通过以下方法制备内部电极形成用的导电性糊剂。
首先，制备用于配合于内部电极形成用的导电性糊剂的共材(Sn成分配合共材)。在制备该Sn成分配合共材时，准备表面积为35m2/g的钛酸钡(BaTiO3)粉末和SnO2粉末，以Sn相对于钛酸钡(BaTiO3)的量成为如表2所示的比例的方式将两者调合，利用球磨机进行湿式混合后，进行粉碎。然后，在将所得的浆料蒸发干燥后，进行干式粉碎，从而得到用于配合于内部电极形成用的导电性糊剂的Sn成分配合共材。
需要说明的是，表2的“共材中Sn相对于BaTiO3的比例”是表示共材中Sn的量(摩尔量)相对于BaTiO3的量(摩尔量)的比例的值，是通过下述式：
Sn的比例＝{Sn(摩尔量)/BaTiO3(摩尔量)}×100
而求出的值。
另外，准备Ni粉末作为导电性粉末，以Sn成分配合共材(也仅称为“共材”)相对于Ni粉末和上述Sn成分配合共材的合计量的比例成为如表2所示的比例的方式，称量Sn成分配合共材和Ni粉末。
接着，加入聚乙烯醇缩丁醛系粘合剂及乙醇等有机溶剂，利用球磨机进行湿式混合，由此得到内部电极形成用的导电性糊剂。
需要说明的是，表2的“共材相对于Ni的比例”是表示内部电极形成用的导电性糊剂中的、Sn成分配合共材的重量份相对于Ni 100重量份的比例的值，是通过下述式：
共材相对于Ni的比例＝{共材(重量份)/Ni重量份}×100
而求出的值。
(5)接下来，将该导电性糊剂以规定的图案印刷于以上述方式制作的陶瓷生片上，从而形成烧成后成为内部电极的导电性糊剂层(内部电极图案)。
(6)接着，以上述内部电极图案的被引出一侧交替地成为相反侧的方式层叠多个陶瓷生片，从而得到未烧成的陶瓷层叠体。
(7)将该陶瓷层叠体在N2气氛中加热至350℃，使粘合剂燃烧后，在氧分压为10-10～10-12MPa的由H2-N2-H2O气体构成的还原气氛中以20℃/min的升温速度使其升温，在1200℃下烧成20分钟，由此得到烧成后的陶瓷层叠体。
(8)接下来，在所得的陶瓷层叠体的两端面涂布以Ag作为导电成分、且含有B2O3-SiO2-BaO系玻璃料的外部电极形成用的导电性糊剂，在N2气氛中以600℃的温度进行烧接，由此形成与内部电极电连接的外部电极。由此得到具有如图1所示的结构的层叠陶瓷电容器(表2的试样编号11～19的试样)。其中，对于试样编号19的试样而言，使用以Ni-Sn合金粉末作为导电成分的内部电极形成用的导电性糊剂而形成内部电极。
需要说明的是，表2的对试样编号标注有*的试样编号14～19的试样为不满足本发明的必要条件的比较例的试样，表2的未对试样编号标注*的试样编号11～13的试样为满足本发明的必要条件的实施例的试样。
需要说明的是，在该实施方式2中得到的层叠陶瓷电容器的外形尺寸与实施方式1的情形相同，为宽度(W)：1.2mm、长度(L)＝2.0mm、厚度(T)：1.1mm，介于内部电极间的陶瓷电介质层的厚度为2.2μm，另外，介于内部电极间的有效陶瓷电介质层的总数为300层，每一层的对置电极的面积为1.6×10-6m2。
＜特性的评价＞
利用以下说明的方法，对以上述方式制作的各层叠陶瓷电容器(表2的试样编号11～19的试样)进行静电容量的测定、高温负荷试验等，并调查特性。
(1)静电容量的测定
首先，从所制作的表2的试样编号11～19的试样(层叠陶瓷电容器)中分别取样10个试样。
接下来，使用自动桥式测定器，在AC电压1Vrms、1kHz的条件下测定静电容量。
将其结果一并示于表2。
(2)高温负荷试验
对已测定过静电容量的试样，进一步在165℃、7.5V的条件下进行高温负荷试验，将绝缘电阻达到10KΩ以下的时间判定为故障。根据该故障时间算出MTTF(平均无故障时间)。
将其结果一并示于表2。
(3)内部电极中的Sn的存在及分布状态的确认
另外，使用制造层叠陶瓷电容器时，在上述(7)的工序中所得到的烧成过的陶瓷层叠体，通过以下说明的方法确认Sn存在于内部电极中且与Ni合金化的情况、及内部电极中的Sn的分布状态。
(3-1)内部电极中的Sn的确认
(a)研磨
以如长度(L)方向沿着垂直方向的姿势保持各试样，且以树脂加固试样的周围，使利用试样的宽度(W)和厚度(T)规定的WT面从树脂露出。
接着，通过研磨机对各试样的WT面进行研磨，研磨至各试样的长度(L)方向的1/2左右的深度为止。然后，为了消除研磨所致的内部电极的毛边，而在研磨结束后通过离子研磨对研磨表面进行加工。
(b)内部电极的面扫描分析
接着，与实施方式1的情况同样地，如图2所示，在WT剖面的L方向1/2左右的位置处、层叠有内部电极的区域中，在中央区域、以及靠近上下的外层部(无效部)的区域即上部区域及下部区域的3个区域内，利用WDX进行Ni及Sn的面扫描分析。
上述面扫描分析的结果为，在使用配合有Sn成分配合共材的导电性糊剂而形成内部电极的、具备本发明的必要条件的试样编号11～13的试样中，确认在内部电极中存在Sn。
需要说明的是，在不具备本发明的必要条件的试样编号14～18的试样，及使用了不含有配合有Sn成分(SnO2)的共材的导电性糊剂的试样编号19的试样中的任一者的情况下，面扫描分析的结果均为确认在内部电极中存在Sn。
(3-2)内部电极中的Sn的形态的确认
将制造层叠陶瓷电容器时，在上述(7)的工序中得到的烧成过的陶瓷层叠体粉碎，使其成为粉末状，并利用XRD分析所得的粉末。其结果是，Ni的峰位置偏移，根据该情况可确认内部电极中的Sn是以Ni与Sn的合金的形态而存在的。
(3-3)内部电极中的Sn的分布状态的确认
如图2所示，在WT剖面的L方向1/2左右的位置处、层叠有内部电极的区域中，对中央区域、及靠近上下的外层部(无效部)的区域，即上部区域及下部区域的3个区域的各区域，使用基于FIB的微取样加工法准备经薄片化的分析试样。
经薄片化的试样是以其厚度成为60nm以下的方式加工而成。需要说明的是，FIB加工时所形成的试样表面的损坏层通过Ar离子研磨而除去。
FIB加工使用SMI3050SE(Seiko Instruments公司制造)，Ar离子研磨使用PIPS(Gatan公司制造)。
利用STEM(扫描透射式电子显微镜)观察以上述方式制作的试样(薄片化试样)，并从对于各区域的每一区域而准备的试样中选择4根不同的内部电极。然后，在相对于薄片化试样的剖面大致垂直的、陶瓷组件和内部电极的界面，寻找5个部位。
然后，将与该大致垂直的界面相接的内部电极划分为：从该界面起向内部电极内部深入2nm的区域、和从该界面起向内部电极内部深入20nm以上的区域。
需要说明的是，上述相对于薄片化试样的剖面大致垂直的界面系以如下方式寻找。通过STEM(扫描透射式电子显微镜)观察显现于界面的两侧的线、即菲涅耳条纹，寻找使焦点变化时菲涅耳条纹的衬度在两侧大致对称地变化的界面，将其设为相对于薄片化试样剖面大致垂直的界面。
另外，在STEM分析中，使用JEM-2200FS(JEOL制造)作为扫描透射式电子显微镜。加速电压为200kV。
检测器使用JED-2300T、60mm2口径的SDD检测器，EDX系统使用Noran System7(Thermo Fisher Scientific公司制造)。
然后，对于从上述界面起向内部电极内部深入2nm的区域及从界面起向内部电极内部深入20nm的区域的各区域，在5部位×4根的合计20个部位中，使用EDX(能量色散型X射线分析装置)实施Ni和Sn的定量分析。电子束的测定探针直径设为约1nm，测定时间设为30秒。需要说明的是，根据所得的EDX光谱的定量修正使用Cliff-Lorimer修正。
图5中示出陶瓷电介质层与内部电极的界面附近的Sn的STEM-EDX图。需要说明的是，面扫描时间系设为3小时。
由图5可知，在陶瓷电介质层与内部电极的界面附近存在多于内部电极的内部的Sn。
需要说明的是，对于在该实施方式2中制作的各试样的耐久性而言，如表2所示，在满足本发明的必要条件的试样编号11～13的试样(层叠陶瓷电容器)的情况下，确认MTTF的值大且可靠性提高，认为其原因在于，通过内部电极的Ni-Sn合金化从而陶瓷与电极的界面的状态发生变化。
另外，在满足本发明的必要条件的试样编号11～13的试样(层叠陶瓷电容器)的情况下，确认可获得大的静电容量。认为其原因在于，在内部电极的、从与陶瓷电介质层的界面起深度为2nm的区域，Sn以高于从界面起深度为20nm以上的区域1.0原子％以上的浓度存在，由此层叠陶瓷电容器内部的残留应力的分布状态发生变化。
另一方面，在实施方式2中所制作的、不满足本发明的必要条件的试样(试样编号14～19的试样)的情况下，确认在静电容量及耐久性(MTTF)的至少一方面结果欠佳。
需要说明的是，在本发明的层叠陶瓷电容器中，也可在陶瓷电介质层与内部电极的界面存在Ni和Sn以外的陶瓷或内部电极所含的元素。另外，在陶瓷电介质层与内部电极的界面的一部分，也可存在由Ni和Sn以外构成的异相。
此外，内部电极用的共材可与构成陶瓷电介质层的陶瓷材料粉末为相同组成，也可以不含一部分的构成元素，还可以是一部分的构成元素不同，另外，又可以是配合比率不同。
另外，理想的是构成陶瓷电介质层的陶瓷材料及构成共材的陶瓷材料以钙钛矿型氧化物为主成分。在上述实施方式中，作为陶瓷材料而使用了作为钙钛矿型氧化物的BaTiO3，但也可以是构成BaTiO3的Ba的一部分被Ca或Sr取代、或者构成BaTiO3的Ti的一部分被Zr取代。另外，也可以使用CaZrO3等其他钙钛矿型化合物。
另外，从内部电极与陶瓷电介质层的界面起向内部电极侧深入2nm的区域中，Sn相对于Sn和Ni的合计量的比例超过2原子％，若更高则对高温负荷寿命的提高而言较为理想，因而并无特别上限。其原因在于，认为Sn的比例越高，则陶瓷电介质层与内部电极的界面的状态(电气屏障(電気的な障壁)高度)的变化程度越大。需要说明的是，在从上述界面起向内部电极侧深入2nm的区域中的Sn的比例例如为20原子％以上的情况下也可获得效果。
本发明在其他方面也不限定于上述实施方式，关于构成陶瓷层叠体的陶瓷电介质层或内部电极的层数等，可在发明的范围内施加各种应用、变形。
符号说明
1 层叠陶瓷电容器
2 陶瓷电介质层
3、4 内部电极
5 陶瓷层叠体
6、7 外部电极
L 长度
T 厚度
W 宽度

Claims (4)

1.一种层叠陶瓷电容器，其特征在于，
所述层叠陶瓷电容器具备：陶瓷层叠体，其通过层叠多个陶瓷电介质层而成；多个内部电极，它们以隔着所述陶瓷电介质层而互相对置的方式配设于所述陶瓷层叠体的内部；及外部电极，其以与所述内部电极导通的方式配设于所述陶瓷层叠体的外表面，
所述内部电极含有Ni和Sn，并且，
所述内部电极的从与所述陶瓷电介质层对置的表面起深度为20nm的区域中，Sn相对于Sn和Ni的合计量之比Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例为75％以上，并且，
所述内部电极的厚度方向的中央区域中，Sn相对于Sn和Ni的合计量之比Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例小于40％。
2.一种层叠陶瓷电容器的制造方法，其特征在于，
其为用于制造如下层叠陶瓷电容器的方法，
所述层叠陶瓷电容器具备：陶瓷层叠体，其通过层叠多个陶瓷电介质层而成；多个内部电极，它们以隔着所述陶瓷电介质层而互相对置的方式配设于所述陶瓷层叠体的内部；及外部电极，其以与所述内部电极导通的方式配设于所述陶瓷层叠体的外表面，
所述内部电极含有Ni和Sn，并且，
所述内部电极的从与所述陶瓷电介质层对置的表面起深度为20nm的区域中，Sn相对于Sn和Ni的合计量之比Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例为75％以上，并且，
所述内部电极的厚度方向的中央区域中，Sn相对于Sn和Ni的合计量之比Sn/(Ni+Sn)比以摩尔比计为0.001以上的区域的比例小于40％，
所述层叠陶瓷电容器的制造方法具备如下工序：
形成未烧成陶瓷层叠体的工序，所述未烧成陶瓷层叠体具有被层叠且在烧成后成为所述陶瓷电介质层的多个未烧成陶瓷电介质层、及通过涂布导电性糊剂而形成且沿着所述未烧成陶瓷电介质层间的多个界面而配设的多个未烧成内部电极图案；以及
通过对所述未烧成陶瓷层叠体进行烧成而得到所述陶瓷层叠体的工序；并且，
作为所述导电性糊剂，使用在陶瓷材料粉末中配合有Sn成分的、含有Sn成分配合共材的导电性糊剂，所述陶瓷材料粉末具有与构成所述未烧成陶瓷电介质层的陶瓷材料粉末相同的组成、或以该陶瓷材料粉末为基准的组成。
3.一种层叠陶瓷电容器，其特征在于，
所述层叠陶瓷电容器具备：陶瓷层叠体，其为层叠多个陶瓷电介质层而成；多个内部电极，其等系以隔着所述陶瓷电介质层而互相对置的方式配设于所述陶瓷层叠体的内部；及外部电极，其为以与所述内部电极导通的方式配设于所述陶瓷层叠体的外表面，
所述内部电极含有Ni和Sn，并且Sn固溶于Ni，
所述内部电极的从与所述陶瓷电介质层的界面起深度为2nm的区域中，Sn相对于Sn和Ni的合计量的比例为2原子％以上，并且，
所述内部电极的从与所述陶瓷电介质层的界面起深度为2nm的区域中的、Sn相对于Sn和Ni的合计量的比例，比所述内部电极的从与所述陶瓷电介质层的界面起深度为20nm以上的区域中的Sn相对于Sn和Ni的合计量的比例大1.0原子％以上。
4.一种层叠陶瓷电容器的制造方法，其特征在于，
所述层叠陶瓷电容器包括：陶瓷层叠体，其通过层叠多个陶瓷电介质层而成；多个内部电极，它们以隔着所述陶瓷电介质层而互相对置的方式配设于所述陶瓷层叠体的内部；及外部电极，其以与所述内部电极导通的方式配设于所述陶瓷层叠体的外表面，
所述内部电极含有Ni和Sn，且Sn固溶于Ni，
所述层叠陶瓷电容器的制造方法具备如下工序：
形成未烧成陶瓷层叠体的工序，所述未烧成陶瓷层叠体具有被层叠且在烧成后成为所述陶瓷电介质层的多个未烧成陶瓷电介质层、及通过涂布导电性糊剂而形成且沿着所述未烧成陶瓷电介质层间的多个界面而配设的多个未烧成内部电极图案；以及
通过对所述未烧成陶瓷层叠体进行烧成而得到所述陶瓷层叠体的工序；并且，
作为所述导电性糊剂，使用在陶瓷材料粉末中配合有Sn成分的、含有Sn成分配合共材的导电性糊剂，所述陶瓷材料粉末具有含有构成下述陶瓷材料粉末的至少一部分的元素的组成，该陶瓷材料粉末构成所述未烧成陶瓷电介质层，并且，
通过对所述未烧成陶瓷层叠体进行烧成，得到以下的陶瓷层叠体，所述陶瓷层叠体中，构成所述陶瓷层叠体的所述内部电极的、从与所述陶瓷电介质层的界面起深度为2nm的区域中，Sn相对于Sn和Ni的合计量的比例为2原子％以上，并且，所述内部电极的从与所述陶瓷电介质层的界面起深度为2nm的区域中的、Sn相对于Sn和Ni的合计量的比例，比所述内部电极的从与所述陶瓷电介质层的界面起深度为20nm以上的区域中的Sn相对于Sn和Ni的合计量的比例大1.0原子％以上。
CN201380040324.1A 2012-08-07 2013-05-20 层叠陶瓷电容器及层叠陶瓷电容器的制造方法 Active CN104508771B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012175048 2012-08-07
JP2012-175048 2012-08-07
PCT/JP2013/063949 WO2014024538A1 (ja) 2012-08-07 2013-05-20 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
CN104508771A CN104508771A (zh) 2015-04-08
CN104508771B true CN104508771B (zh) 2017-06-27

Family

ID=50067783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380040324.1A Active CN104508771B (zh) 2012-08-07 2013-05-20 层叠陶瓷电容器及层叠陶瓷电容器的制造方法

Country Status (6)

Country Link
US (2) US9728333B2 (zh)
JP (1) JP5892252B2 (zh)
KR (1) KR101607536B1 (zh)
CN (1) CN104508771B (zh)
TW (1) TWI470659B (zh)
WO (1) WO2014024538A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5892252B2 (ja) 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6197879B2 (ja) 2013-12-10 2017-09-20 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6558084B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6558083B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6431887B2 (ja) * 2016-10-31 2018-11-28 住友理工株式会社 静電型トランスデューサ
JP6984368B2 (ja) * 2017-03-14 2021-12-17 株式会社村田製作所 積層セラミックコンデンサ
US10650974B2 (en) 2017-03-14 2020-05-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
WO2019018204A1 (en) * 2017-07-15 2019-01-24 Micromaterials Llc MASK DIAGRAM FOR EXTENDED EDGE WINDOW ERROR WINDOW PATTERN (EPE) FLOW PATTERN FLOW
KR102442835B1 (ko) * 2018-03-28 2022-09-14 삼성전기주식회사 적층형 커패시터
KR102439906B1 (ko) * 2018-03-29 2022-09-05 삼성전기주식회사 적층형 커패시터
KR102105057B1 (ko) 2018-08-16 2020-04-27 삼성전기주식회사 적층 세라믹 전자부품
KR20190121210A (ko) 2018-10-17 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20190116133A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
US11600446B2 (en) * 2019-12-27 2023-03-07 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20220052164A (ko) * 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
KR20220057735A (ko) 2020-10-30 2022-05-09 삼성전기주식회사 적층형 커패시터
JP7348890B2 (ja) * 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20220066506A (ko) * 2020-11-16 2022-05-24 삼성전기주식회사 내부 전극용 도전성 분말, 전자 부품 및 그 제조 방법
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
KR20220068413A (ko) 2020-11-19 2022-05-26 삼성전기주식회사 적층형 전자 부품 및 그 제조 방법
KR20220101911A (ko) 2021-01-12 2022-07-19 삼성전기주식회사 적층형 전자 부품
US20220230807A1 (en) * 2021-01-15 2022-07-21 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR20220131609A (ko) * 2021-03-22 2022-09-29 삼성전기주식회사 적층 세라믹 전자부품
JP2022154959A (ja) 2021-03-30 2022-10-13 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022157148A (ja) 2021-03-31 2022-10-14 太陽誘電株式会社 セラミック電子部品およびその製造方法
WO2023234392A1 (ja) * 2022-06-03 2023-12-07 京セラ株式会社 積層セラミックコンデンサ
KR20230172183A (ko) * 2022-06-15 2023-12-22 삼성전기주식회사 적층형 전자 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917513B1 (en) * 2004-04-14 2005-07-12 Samsung Electro-Mechanics Co., Ltd. Non reducible dielectric ceramic composition and super-thin multi-layer ceramic capacitor using the same
CN101189693A (zh) * 2005-06-03 2008-05-28 株式会社村田制作所 电子器件及其制作方法
CN101611461A (zh) * 2007-02-14 2009-12-23 株式会社村田制作所 叠层陶瓷电容器及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200310A (ja) * 1989-12-27 1991-09-02 Taiyo Yuden Co Ltd 積層型薄膜誘電体素子およびその製法
KR940010559B1 (ko) * 1991-09-11 1994-10-24 한국과학기술연구원 적층 세라믹 캐패시터의 제조방법
US5319517A (en) * 1992-03-27 1994-06-07 Tdk Corporation Multilayer ceramic chip capacitor
JPH05290622A (ja) * 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Ｎｉペースト組成物
JPH11283867A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
JP2000049031A (ja) 1998-07-30 2000-02-18 Toshiba Corp コンデンサの電極組成物及びそれを用いた電極ペースト
JP2000348962A (ja) * 1999-03-31 2000-12-15 Tdk Corp 誘電体組成物及びこれを用いたセラミックコンデンサ
JP3833864B2 (ja) * 2000-02-16 2006-10-18 太陽誘電株式会社 電歪により変位する積層変位素子
TW508600B (en) * 2000-03-30 2002-11-01 Taiyo Yuden Kk Laminated ceramic capacitor and its manufacturing method
DE10054812A1 (de) * 2000-11-04 2002-05-08 Philips Corp Intellectual Pty Keramikkondensator mit CZT-Dielektrikum
US6649553B2 (en) * 2001-04-12 2003-11-18 Murata Manufacturing Co. Ltd. Dielectric ceramic composition, dielectric ceramic compact and electronic component including the same
CA2359347A1 (en) * 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
AU2003275664A1 (en) * 2002-10-28 2004-05-13 Matsushita Electric Industrial Co., Ltd. Process for producing laminated ceramic capacitor
JP3859079B2 (ja) * 2003-09-25 2006-12-20 Ｔｄｋ株式会社 積層セラミックコンデンサのスクリーニング方法
JP2006319205A (ja) * 2005-05-13 2006-11-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP4267614B2 (ja) * 2005-09-30 2009-05-27 Ｔｄｋ株式会社 積層型セラミック電子部品の製造方法
DE112007002865B4 (de) * 2006-12-05 2018-03-01 Murata Manufacturing Co., Ltd. Dielektrische Keramik und diese verwendender Mehrschicht-Keramikkondensator
WO2012111592A1 (ja) * 2011-02-14 2012-08-23 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP5892252B2 (ja) * 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917513B1 (en) * 2004-04-14 2005-07-12 Samsung Electro-Mechanics Co., Ltd. Non reducible dielectric ceramic composition and super-thin multi-layer ceramic capacitor using the same
CN101189693A (zh) * 2005-06-03 2008-05-28 株式会社村田制作所 电子器件及其制作方法
CN101611461A (zh) * 2007-02-14 2009-12-23 株式会社村田制作所 叠层陶瓷电容器及其制造方法

Also Published As

Publication number Publication date
JP5892252B2 (ja) 2016-03-23
KR101607536B1 (ko) 2016-03-30
US10121591B2 (en) 2018-11-06
JPWO2014024538A1 (ja) 2016-07-25
US20150155098A1 (en) 2015-06-04
CN104508771A (zh) 2015-04-08
WO2014024538A1 (ja) 2014-02-13
TWI470659B (zh) 2015-01-21
US9728333B2 (en) 2017-08-08
TW201413763A (zh) 2014-04-01
KR20150036428A (ko) 2015-04-07
US20170309400A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
CN104508771B (zh) 层叠陶瓷电容器及层叠陶瓷电容器的制造方法
CN105408974B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
CN106252069B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
CN104508772B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP6197879B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
CN106252074B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP2014232895A (ja) 積層セラミックコンデンサ
KR101812502B1 (ko) 세라믹 그린시트, 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant