TW201413763A - 積層陶瓷電容器及積層陶瓷電容器之製造方法 - Google Patents

積層陶瓷電容器及積層陶瓷電容器之製造方法 Download PDF

Info

Publication number
TW201413763A
TW201413763A TW102127661A TW102127661A TW201413763A TW 201413763 A TW201413763 A TW 201413763A TW 102127661 A TW102127661 A TW 102127661A TW 102127661 A TW102127661 A TW 102127661A TW 201413763 A TW201413763 A TW 201413763A
Authority
TW
Taiwan
Prior art keywords
ceramic
ratio
internal electrode
dielectric layer
region
Prior art date
Application number
TW102127661A
Other languages
English (en)
Other versions
TWI470659B (zh
Inventor
Shinichi Yamaguchi
Shoichiro Suzuki
Akitaka Doi
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201413763A publication Critical patent/TW201413763A/zh
Application granted granted Critical
Publication of TWI470659B publication Critical patent/TWI470659B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明提供一種積層陶瓷電容器，該積層陶瓷電容器之陶瓷介電層更薄層化，且即便於施加有高電場強度之電壓之情形時，亦顯示優異之耐久性與良好之介電特性。本發明之積層陶瓷電容器包括：陶瓷積層體5，其係積層複數個陶瓷介電層2而成；複數個內部電極3、4，其等係以介隔陶瓷介電層2而互相對向之方式配設於陶瓷積層體5之內部；及外部電極6、7，其等係以與內部電極導通之方式配設於陶瓷積層體之外表面；且該積層陶瓷電容器滿足如下要件：內部電極含有Ni與Sn，內部電極之自與陶瓷介電層對向之表面起深度為20nm之區域內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例為75%以上，且內部電極之厚度方向之中央區域內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例未達40%。

Description

積層陶瓷電容器及積層陶瓷電容器之製造方法
本發明係關於一種積層陶瓷電容器及積層陶瓷電容器之製造方法。
近年來，伴隨著電子裝置技術之發展，要求積層陶瓷電容器小型化及大電容化。為了滿足該等要求，而不斷推進構成積層陶瓷電容器之陶瓷介電層之薄層化。然而，若使陶瓷介電層薄層化，則施加至每一層之電場強度會相對提高。由此，要求提高電壓施加時之耐久性、可靠性。
作為積層陶瓷電容器，已知有例如包括積層體與複數個外部電極之積層陶瓷電容器，該積層體包含所積層之複數個陶瓷介電層、及沿著陶瓷介電層間之界面而形成之複數個內部電極，該複數個外部電極係形成於積層體之外表面且與內部電極電性連接(參照專利文獻1)。而且，於該專利文獻1之積層陶瓷電容器中，作為內部電極，揭示有使用Ni作為主成分者。
先前技術文獻 專利文獻
專利文獻1：日本專利特開平11-283867號公報
然而，於具備使用Ni作為主成分之內部電極之上述專利文獻1之 積層陶瓷電容器中，存在如下問題：為了應對近年來之小型化及大電容化之要求，高電壓施加時之耐久性尚不充分。
本發明係為了解決上述問題而完成者，其目的在於提供一種積層陶瓷電容器，該積層陶瓷電容器之陶瓷介電層更薄層化，且即便於施加有高電場強度之電壓之情形時，亦顯示優異之耐久性與良好之介電特性。
為了解決上述問題，本發明之積層陶瓷電容器之特徵在於包括：陶瓷積層體，其係積層複數個陶瓷介電層而成；複數個內部電極，其等係以介隔上述陶瓷介電層而互相對向之方式配設於上述陶瓷積層體之內部；及外部電極，其係以與上述內部電極導通之方式配設於上述陶瓷積層體之外表面；且上述內部電極含有Ni與Sn，並且，上述內部電極之自與上述陶瓷介電層對向之表面起深度為20nm之區域內之Sn相對於Sn與Ni之合計量之比即Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例為75%以上，且，上述內部電極之厚度方向之中央區域內之Sn相對於Sn與Ni之合計量之比即Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例未達40%。
又，本發明之積層陶瓷電容器之製造方法之特徵在於：其係製造如下積層陶瓷電容器之方法，該積層陶瓷電容器包括：陶瓷積層體，其係積層複數個陶瓷介電層而成；複數個內部電極，其等係以介隔上述陶瓷介電層而互相對向之方式配設於上述陶瓷積層體之內部；及外部電極，其係以與上述內部電極導通之方式配設於上述陶瓷積層體之外表面；且 上述內部電極含有Ni與Sn，並且，上述內部電極之自與上述陶瓷介電層對向之表面起深度為20nm之區域內之Sn相對於Sn與Ni之合計量之比即Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例為75%以上，且，上述內部電極之厚度方向之中央區域內之Sn相對於Sn與Ni之合計量之比即Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例未達40%；上述積層陶瓷電容器之製造方法包括如下步驟：形成未煅燒陶瓷積層體，該未煅燒陶瓷積層體具有於積層並煅燒後成為上述陶瓷介電層之複數個未煅燒陶瓷介電層、及藉由塗佈導電膏而形成且沿著上述未煅燒陶瓷介電層間之複數個界面配設之複數個未煅燒內部電極圖案；以及藉由對上述未煅燒陶瓷積層體進行煅燒而獲得上述陶瓷積層體；並且，作為上述導電膏，使用含有Sn成分調配相同材料之導電膏，該Sn成分調配相同材料係於具有與構成上述未煅燒陶瓷介電層之陶瓷材料粉末相同之組成或以其為基準之組成的陶瓷材料粉末中調配Sn成分而成。
再者，於本發明中，所謂導電膏中所含有之Sn成分調配相同材料係指於與構成未煅燒陶瓷介電層之陶瓷材料粉末(介電層用陶瓷材料粉末)相同之陶瓷材料粉末、或與介電層用陶瓷材料粉末之組成相同之陶瓷材料粉末、進而具有類似於介電層用陶瓷材料粉末之組成之陶瓷材料粉末等材料中調配例如SnO2之類的Sn化合物而成之材料之廣義概念。
又，本發明之另一積層陶瓷電容器之特徵在於包括：陶瓷積層體，其係積層複數個陶瓷介電層而成；複數個內部電極，其等係以介隔上述陶瓷介電層而互相對向之方式配設於上述陶瓷 積層體之內部；及外部電極，其係以與上述內部電極導通之方式配設於上述陶瓷積層體之外表面；且上述內部電極含有Ni與Sn，並且Sn固溶於Ni，上述內部電極之自與上述陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例為2原子%以上，且，上述內部電極之自與上述陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例較上述內部電極之自與上述陶瓷介電層之界面起深度為20nm以上之區域內之Sn之比例大1.0原子%以上。
又，本發明之另一積層陶瓷電容器之製造方法之特徵在於：該積層陶瓷電容器包括：陶瓷積層體，其係積層複數個陶瓷介電層而成；複數個內部電極，其等係以介隔上述陶瓷介電層而互相對向之方式配設於上述陶瓷積層體之內部；及外部電極，其係以與上述內部電極導通之方式配設於上述陶瓷積層體之外表面；上述內部電極含有Ni與Sn，且Sn固溶於Ni；上述積層陶瓷電容器之製造方法包括如下步驟：形成未煅燒陶瓷積層體，該未煅燒陶瓷積層體具有於積層並煅燒後成為上述陶瓷介電層之複數個未煅燒陶瓷介電層、及藉由塗佈導電膏而形成且沿著上述未煅燒陶瓷介電層間之複數個界面配設之複數個未煅燒內部電極圖案；以及藉由對上述未煅燒陶瓷積層體進行煅燒而獲得上述陶瓷積層體；且作為上述導電膏，使用含有Sn成分調配相同材料之導電膏，該Sn成分調配相同材料係於具有含有構成陶瓷材料粉末之至少一部分元素之組成的陶瓷材料粉末中調配Sn成分而成，上述陶瓷材料粉末構成上述未煅燒陶瓷介電層，並且， 以藉由對上述未煅燒陶瓷積層體進行煅燒而獲得上述陶瓷積層體之方式構成，上述陶瓷積層體係構成上述陶瓷積層體之上述內部電極之自與上述陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例為2原子%以上，且上述內部電極之自與上述陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例較上述內部電極之自與上述陶瓷介電層之界面起深度為20nm以上之區域內之Sn之比例大1.0原子%以上。
本發明之積層陶瓷電容器由於滿足如下要件，即，內部電極含有Ni與Sn，並且內部電極之自與陶瓷介電層對向之表面起深度為20nm之區域(界面附近區域)內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例為75%以上，且內部電極之厚度方向之中央區域(電極內部區域)內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例未達40%，故而可獲得如下積層陶瓷電容器：能夠獲得高靜電電容，且高溫負荷壽命優異、可靠性高。
即，於本發明中，藉由使內部電極Ni-Sn合金化而使陶瓷介電層與內部電極之界面之狀態產生變化，認為該情況有助於高溫負荷壽命之提高。尤其是，推測在內部電極之與陶瓷介電層之界面附近區域存在大量Ni-Sn合金時對高溫負荷壽命之提高而言發揮重要作用。
另一方面，內部電極之厚度方向之中央區域(電極內部區域)由於對高溫負荷壽命之提高並無特別幫助，故可不必大量存在Ni-Sn合金。
再者，藉由使Sn於內部電極之界面附近區域以高於電極內部區域之機率存在而可獲得高靜電電容之理由雖然不一定明確，但推測其原因在於：藉由使Sn在內部電極之界面附近區域與電極內部區域內存在之比例不同(Sn於界面附近區域以高於電極內部區域之機率存在)， 而在界面附近區域與電極內部區域中，晶格之晶格常數產生差，從而在積層陶瓷電容器內部殘留應力之分佈狀態產生變化。
又，本發明之積層陶瓷電容器之製造方法包括如下步驟：形成未煅燒陶瓷積層體，該未煅燒陶瓷積層體具有複數個未煅燒陶瓷介電層、及藉由塗佈導電膏而形成且沿著未煅燒陶瓷介電層間之複數個界面配設之複數個未煅燒之內部電極圖案；以及藉由對未煅燒陶瓷積層體進行煅燒而獲得陶瓷積層體；並且，作為導電膏，使用含有Sn成分調配相同材料之導電膏，該Sn成分調配相同材料係於具有與構成未煅燒陶瓷介電層之陶瓷材料粉末相同之組成或以其為基準之組成的陶瓷材料粉末中調配Sn成分而成，故而可確實地製造具備如下構成、能夠獲得大的靜電電容、高溫負荷壽命優異且可靠性高之積層陶瓷電容器，上述構成係內部電極之自與陶瓷介電層對向之表面起深度為20nm之區域(界面附近區域)內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例為75%以上，且內部電極之厚度方向之中央區域(電極內部區域)內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例未達40%之構成，即，Sn在內部電極之界面附近區域以高於電極內部區域之機率存在之構成。
於本發明之積層陶瓷電容器之製造方法中，如上所述，作為導電膏，使用含有Sn成分調配相同材料之導電膏，該Sn成分調配相同材料係於具有與構成未煅燒陶瓷介電層之陶瓷材料粉末相同之組成或以其為基準之組成的陶瓷材料粉末中調配Sn成分而成，因此，於煅燒步驟中，相同材料(Sn成分調配相同材料)被牽引至親和性較高之陶瓷介電層側，並且相同材料中所調配之Sn成分亦被牽引至陶瓷介電層側。其結果，可確實地、並且高效地製造具備如下特有之構成之積層陶瓷電容器，即，相較於內部電極之內部(電極內部區域)，Sn在與陶瓷介電層之界面(界面附近區域)中以更高之機率存在。
又，本發明之另一積層陶瓷電容器係以如下方式構成，即，內部電極含有Ni與Sn，並且Sn固溶於Ni，內部電極之自與陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例為2原子%以上，且內部電極之自與陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例較自與陶瓷介電層之界面起深度為20nm以上之區域內之Sn之比例大1.0原子%以上，因此，可提供能夠獲得高靜電電容、高溫負荷壽命優異且可靠性高之積層陶瓷電容器。
於本發明之另一積層陶瓷電容器中，認為內部電極Ni-Sn合金化，且Sn之比例具備上述要件，藉此陶瓷介電層與內部電極之界面之狀態產生變化，藉由該情況使高溫負荷壽命提高。尤其是，推測在內部電極之自與陶瓷介電層之界面起深度為2nm之區域存在大量Ni-Sn合金時對高溫負荷壽命之提高而言發揮重要作用。
另一方面，內部電極之自與陶瓷介電層之界面起深度為20nm以上之區域由於對高溫負荷壽命之提高並無特別幫助，故可不必大量存在Ni-Sn合金。
又，於本發明之積層陶瓷電容器之製造方法中，如上所述，作為導電膏，使用含有Sn成分調配相同材料之導電膏，該Sn成分調配相同材料係於具有含有構成陶瓷材料粉末之至少一部分元素之組成的陶瓷材料粉末中調配Sn成分而成，上述陶瓷材料粉末構成未煅燒陶瓷介電層，並且藉由對未煅燒陶瓷積層體進行煅燒，而可獲得如下陶瓷積層體，即，構成陶瓷積層體之內部電極之自與陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例為2原子%以上，且內部電極之自與陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例較自與陶瓷介電層之界面起深度為20nm以上之區域內之Sn之比例大1.0原子%以上，從而於煅燒步驟中， 相同材料(Sn成分調配相同材料)被牽引至親和性較高之陶瓷介電層側，並且相同材料中所調配之Sn成分亦被牽引至陶瓷介電層側，因此，可確實地獲得內部電極之自與陶瓷介電層之界面起深度為2nm之區域內之Sn之比例為2原子%以上、且自界面起深度為2nm之區域內之Sn之比例較自上述界面起深度為20nm以上之區域內之Sn之比例大1.0原子%以上的陶瓷積層體，且可高效地製造能夠獲得高靜電電容、高溫負荷壽命優異且可靠性高之積層陶瓷電容器。
1‧‧‧積層陶瓷電容器
2‧‧‧陶瓷介電層
3、4‧‧‧內部電極
5‧‧‧陶瓷積層體
6、7‧‧‧外部電極
8‧‧‧上部區域
9‧‧‧中央區域
10‧‧‧下部區域
L‧‧‧長度
T‧‧‧厚度
W‧‧‧寬度
圖1係表示本發明之實施形態之積層陶瓷電容器之構成的前視剖面圖。
圖2係表示對構成本發明之實施形態之積層陶瓷電容器之內部電極進行利用WDX之Ni與Sn之映射分析之部位的說明圖。
圖3係表示藉由WDX對構成本發明之實施形態之積層陶瓷電容器之內部電極進行Ni之映射分析所得之結果的圖。
圖4係表示藉由WDX對構成本發明之實施形態之積層陶瓷電容器之內部電極進行Sn之映射分析所得之結果的圖。
圖5係表示構成本發明之另一實施形態之積層陶瓷電容器之陶瓷介電層與內部電極的界面附近之Sn之STEM-EDX映像之圖。
以下表示本發明之實施形態，對設為本發明之特徵之部分進行更詳細之說明。
[實施形態1] <積層陶瓷電容器之構成>
圖1係表示本發明之一實施形態(實施形態1)之積層陶瓷電容器之構成的前視剖面圖。
該積層陶瓷電容器1具備陶瓷積層體5。陶瓷積層體5包括所積層 之複數個陶瓷介電層2、及以介隔陶瓷介電層2而互相對向之方式配設於其內部之複數個內部電極3、4。再者，配設於陶瓷介電層2之內部之內部電極3、4係交替地引出至陶瓷積層體5之相反側之端面。
而且，於陶瓷積層體5之互相對向之端面，以與內部電極3、4電性連接之方式配設有外部電極6、7。
於陶瓷積層體5之外表面上之互相對向之端面形成有外部電極6、7。而且，外部電極6、7分別與交替地被引出至相反側之端面之內部電極3、4連接。
再者，作為構成外部電極6、7之導電材料，例如可使用以Ag或Cu為主成分者等。
再者，該實施形態1之積層陶瓷電容器1係具備2個外部電極6、7之二端子型者，但本發明亦可應用於具備多個外部電極之多端子型之構成者。
於該積層陶瓷電容器1中，內部電極3、4以Ni為主成分，且含有Sn。
而且，構成為內部電極3、4之自與陶瓷介電層2對向之表面起深度為20nm之區域(界面附近區域)內之Sn相對於Sn與Ni之合計量之比即Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例為75%以上。
又，構成為內部電極3、4之厚度方向之中央區域(電極內部區域)內之Sn相對於Sn與Ni之合計量之比即Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例未達40%。
藉由設為此種構成，可獲得如下積層陶瓷電容器1：能夠獲得高靜電電容，且高溫負荷壽命優異、可靠性高。
<積層陶瓷電容器之製造>
其次，對上述本發明之一實施形態(實施形態1)之積層陶瓷電容器1之製造方法進行說明。
(1)首先，稱量特定量之BaCO3粉末與TiO2粉末作為含有Ti與Ba之鈣鈦礦(perovskite)型化合物之原料。接著將所稱量之粉末調和，並藉由球磨機混合後，於特定之條件下進行熱處理，藉此獲得成為構成陶瓷介電層之材料之主成分之鈦酸鋇系鈣鈦礦型化合物粉末。
(2)其次，準備作為副成分之Dy2O3、MgO、MnO、SiO2之各粉末，並以相對於上述主成分100莫耳份，Dy2O3為0.75莫耳份，MgO為1莫耳份，MnO為0.2莫耳份，SiO2為1莫耳份之方式進行稱量。將該等粉末與主成分之鈦酸鋇系鈣鈦礦型化合物粉末進行調配，且利用球磨機混合一定時間並乾燥後，進行乾式粉碎，從而獲得原料粉末。
(3)其次，於該原料粉末中添加聚乙烯醇縮丁醛系黏合劑及乙醇等有機溶劑，並利用球磨機進行濕式混合，調整漿料。藉由刮刀法(doctor blade method)將該陶瓷漿料成形為片材，而獲得厚度為2.8μm之陶瓷生片。
(4)其次，利用以下方法製備內部電極形成用之導電膏。
首先，製備用以調配於內部電極形成用之導電膏之相同材料(Sn成分調配相同材料)。於製備該Sn成分調配相同材料時，準備表面積為35m2/g之鈦酸鋇(BaTiO3)粉末與SnO2粉末，以Sn相對於鈦酸鋇(BaTiO3)之量成為如表1所示之比例之方式進行調製，並利用球磨機進行濕式混合後，進行粉碎。繼而，於將所獲得之漿料蒸發乾燥後，進行乾式粉碎，從而獲得用以調配於內部電極形成用之導電膏之Sn成分調配相同材料。
再者，表1之所謂「相同材料中之Sn相對於鈦酸鋇之比例」係表示相同材料中之Sn之量(莫耳量(mol量))相對於BaTiO3之量(莫耳量)之比例之值，且係藉由下述式：Sn之比例={Sn(莫耳量)/BaTiO3(莫耳量)}×100
而求出之值。
又，作為導電性粉末，準備Ni粉末與Ni-Sn合金粉末(Ni：Sn=99：1)。
繼而，以上述Sn成分調配相同材料相對於Ni粉末之重量比、或相對於Ni-Sn合金粉末之重量比成為如表1所示之重量比之方式，稱量Sn成分調配相同材料、Ni粉末、及Ni-Sn合金粉末。
接著，添加聚乙烯醇縮丁醛系黏合劑及乙醇等有機溶劑，並利用球磨機進行濕式混合，藉此獲得內部電極形成用之導電膏。
再者，表1之所謂「相同材料相對於Ni之比例」係表示內部電極形成用之導電膏中之相同材料之重量份相對於Ni100重量份之比例之值，且係藉由下述式：相同材料相對於Ni之比例={相同材料(重量份)/Ni重量份}×100
而求出之值。
(5)其次，將該導電膏以特定之圖案印刷於以上述方式製作之陶瓷生片上，從而形成煅燒後成為內部電極之導電膏層(內部電極圖案)。
(6)接著，將陶瓷生片以上述內部電極圖案之被引出之側交替地成為相反側之方式積層複數片，從而獲得未煅燒之陶瓷積層體。
(7)將該陶瓷積層體於N2氣氛中加熱至350℃，使黏合劑燃燒後，於氧分壓為10-10~10-12MPa之含有H2-N2-H2O氣體之還原氣氛中以20℃/min之升溫速度使其升溫，並於1200℃下煅燒20分鐘，藉此獲得煅燒過之陶瓷積層體。
(8)其次，於所獲得之陶瓷積層體之兩端面塗佈以Ag作為導電成分、且含有B2O3-SiO2-BaO系玻璃料之外部電極形成用之導電膏，且於N2氣氛中以600℃之溫度進行燒接，藉此形成與內部電極電性連接之外部電極。藉此獲得具有如圖1所示之構造之積層陶瓷電容器(表1之試樣編號1~9之試樣)1。
再者，表1之對試樣編號標註有＊之試樣編號4~9之試樣為不滿足本發明之要件之比較例之試樣，表1之未對試樣編號標註＊之試樣編號1~3之試樣為滿足本發明之要件之實施例之試樣。
再者，於該實施形態1中獲得之積層陶瓷電容器之外形尺寸為寬度(W)：1.2mm、長度(L)：2.0mm、厚度(T)：1.1mm，介存於內部電極間之陶瓷介電層之厚度為2.2μm。又，介存於內部電極間之有效陶瓷介電層之總數為300層，每一層之對向電極之面積為1.6×10-6m2。
<特性之評價>
利用以下說明之方法，對以上述方式製作之各積層陶瓷電容器(表1之試樣編號1~9之試樣)進行靜電電容之測定或高溫負荷試驗等，並調查特性。
(1)靜電電容之測定
首先，自所製作之表1之試樣編號1~9之試樣(積層陶瓷電容器)中分別取樣10個試樣。
其次，使用自動橋式測定器，於AC(A1ternating Current，交流)電壓1Vrms、1kHz之條件下測定靜電電容。
將其結果一併示於表1。
(2)高溫負荷試驗
對已測定過靜電電容之試樣，進而於165℃、7.5V之條件下進行高溫負荷試驗，將絕緣電阻達到10KΩ以下之時間判定為故障。根據該故障時間算出MTTF(Mean Time To Failure，平均無故障時間)。
將其結果一併示於表1。
(3)內部電極中之Sn之存在及分佈狀態之確認
又，使用製造積層陶瓷電容器時之於上述(7)之步驟中所獲得的煅燒過之陶瓷積層體，利用以下說明之方法確認Sn存在於內部電極中 且與Ni合金化之情況、及內部電極中之Sn之分佈狀態。
(3-1)內部電極中之Sn之確認
(a)研磨
以如長度(L)方向沿著垂直方向之姿勢保持各試樣，且以樹脂加固試樣之周圍，使由試樣之寬度(W)與厚度(T)規定之WT面自樹脂露出。
接著，藉由研磨機對各試樣之WT面進行研磨，研磨至各試樣之長度(L)方向之1/2左右之深度為止。繼而，為了消除研磨所致之內部電極之毛邊，而於研磨結束後藉由離子研磨對研磨表面進行加工。
(b)內部電極之映射分析
接著，如圖2所示，於WT剖面之L方向1/2左右之位置上之積層有內部電極之區域中的中央區域9、及靠近上下之外層部(無效部)之區域即上部區域8及下部區域10之3個區域內，利用WDX(Wavelength Dispersive X-Ray Spectrometer，波長色散X射線光譜法)進行Ni及Sn之映射分析。
將針對試樣編號1之試樣(滿足本發明之要件之實施例之試樣)進行之Ni之映射分析之結果示於圖3，將Sn之映射分析之結果示於圖4。
由圖3、圖4可確認於使用調配有Sn成分調配相同材料之導電膏而形成內部電極之試樣編號1之試樣(本發明之實施形態1之積層陶瓷電容器)中，在內部電極中存在Sn。
再者，於使用有將Ni-Sn合金粉末作為導電成分、及將Ni粉末作為導電成分且含有調配有Sn成分(SnO2)之相同材料之導電膏的其他試樣(試樣編號2~8)之試樣、以及使用有不含調配有Sn成分(SnO2)之相同材料之導電膏的試樣編號9之試樣中之任一者之情形時，映射分析之結果均為確認於內部電極中存在Sn。
(3-2)內部電極中之Sn之形態之確認
將製造積層陶瓷電容器時之於上述(7)之步驟中獲得之煅燒過之陶瓷積層體粉碎，使其成為粉末狀，並利用XRD(X ray diffraction，X射線繞射法)分析所獲得之粉末。其結果，Ni之峰值位置偏移，根據該情況，可確認內部電極中之Sn係以Ni與Sn之合金之形態存在。
(3-3)內部電極中之Sn之分佈狀態之確認
藉由研磨將製造積層陶瓷電容器時之於上述(7)之步驟中獲得之煅燒過之陶瓷積層體薄片化而製作分析試樣。接著，利用TEM(Transmission Electron Microscopy，穿透式電子顯微鏡)觀察該分析試樣，並自分析試樣中隨機選擇4根內部電極。
繼而，自各內部電極之自與陶瓷介電層對向之表面起深度為20nm之區域(以下，稱為「界面附近區域」)、及內部電極之厚度方向上之中央區域(以下，稱為「電極內部區域」)之各者隨機抽選5個部位。
其次，關於上述隨機選擇之4根內部電極，藉由EDX(Energy Dispersive X-ray Spectrometer，能量色散型X射線光譜法)對其界面附近區域與電極內部區域之各者之5個部位進行Ni與Sn之定量分析。各試樣之關於界面附近區域與電極內部區域之各者之資料數為4(內部電極之根數：4根)×5(界面附近區域與電極內部區域之各者之部位：5個部位)=20。
根據分析結果之平均值求出Sn相對於Sn與Ni之合計量之比：Sn/(Ni+Sn)比(莫耳比)。
繼而，求出內部電極之界面附近區域內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例、及電極內部區域內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例。
將關於各試樣之內部電極之界面附近區域與電極內部區域內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例一併示於表1。
如表1所示，於滿足界面附近區域內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例為75%以上、且電極內部區域內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例未達40%這一本發明之要件的試樣編號1~3之試樣之情形時，經確認所獲得之靜電電容較大，可實現小型、高靜電電容，且高溫負荷試驗中之MTTF(平均無故障時間)之值較大，對於高溫下之使用之耐久性優異。
另一方面，於不滿足界面附近區域內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例為75%以上、且電極內部區域內之Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例未達40%這一本發明之要件的試樣編號4~9之試樣之情形時，經確認於所取得之靜電電容或高溫負荷試驗中之耐久性之任一方面，結果均不理想。
再者，於使用有將Ni-Sn合金粉末作為導電成分、另一方面不含調配有Sn成分(SnO2)之相同材料之導電膏的試樣編號9之試樣之情形時，經確認關於高溫負荷試驗中之耐久性，雖可獲得良好之結果，但與滿足本發明之要件之試樣編號1~3之試樣之情形相比，所獲得之靜 電電容變小。
由上述結果可知，根據本發明，可獲得如下積層陶瓷電容器：所獲得之靜電電容較大，並且高溫負荷試驗中之MTTF之值較大，耐久性優異。
再者，認為於本發明之積層陶瓷電容器中所獲得之靜電電容變大之原因在於：內部電極之界面附近區域內之Sn存在機率較電極內部區域高，於界面附近區域內，晶格中之晶格常數產生差，從而積層陶瓷電容器內部之殘留應力之分佈狀態產生變化。
又，認為於本發明之積層陶瓷電容器中高溫負荷試驗中之耐久性提高之原因在於：藉由內部電極之Ni-Sn合金化而使陶瓷介電層與內部電極之界面之狀態產生變化。推測尤其是於內部電極之與陶瓷介電層之界面存在Ni-Sn合金時對高溫負荷壽命之提高發揮重要作用。
[實施形態2]
於該實施形態2中，亦製造具有如圖1所示之構造之具備與本發明之實施形態1之積層陶瓷電容器相同之構成的積層陶瓷電容器。
<積層陶瓷電容器之製造>
其次，對本發明之實施形態2之積層陶瓷電容器1之製造方法進行說明。
(1)首先，稱量特定量之BaCO3粉末與TiO2粉末作為含有Ti與Ba之鈣鈦礦型化合物之原料。接著將所稱量之粉末調和，並藉由球磨機混合一定時間後，於特定之條件下進行熱處理，藉此獲得成為構成陶瓷介電層之材料之主成分之鈦酸鋇系鈣鈦礦型化合物粉末。
(2)其次，準備作為副成分之Dy2O3、MgO、MnO、SiO2之各粉末，以相對於上述主成分100莫耳份，Dy2O3為0.75莫耳份，MgO為1莫耳份，MnO為0.2莫耳份，SiO2為1莫耳份之方式進行稱量。將該等粉末與主成分之鈦酸鋇系鈣鈦礦型化合物粉末進行調配，利用球磨機 混合一定時間並乾燥後，進行乾式粉碎，從而獲得原料粉末。
(3)其次，於該原料粉末中添加聚乙烯醇縮丁醛系黏合劑及乙醇等有機溶劑，並利用球磨機進行濕式混合，調整漿料。藉由刮刀法將該陶瓷漿料成形為片材，而獲得厚度為2.8μm之陶瓷生片。
(4)其次，利用以下之方法製備內部電極形成用之導電膏。
首先，製備用以調配於內部電極形成用之導電膏之相同材料(Sn成分調配相同材料)。於製備該Sn成分調配相同材料時，準備表面積為35m2/g之鈦酸鋇(BaTiO3)粉末與SnO2粉末，以Sn相對於鈦酸鋇(BaTiO3)之量成為如表2所示之比例之方式調製兩者，並利用球磨機進行濕式混合後，進行粉碎。繼而，於將所獲得之漿料蒸發乾燥後，進行乾式粉碎，從而獲得用以調配於內部電極形成用之導電膏之Sn成分調配相同材料。
再者，表2之所謂「相同材料中之Sn相對於BaTiO3之比例」係表示相同材料中之Sn之量(莫耳量)相對於BaTiO3之量(莫耳量)之比例之值，且係藉由下述式：Sn之比例={Sn(莫耳量)/BaTiO3(莫耳量)}×100
而求出之值。
又，準備Ni粉末作為導電性粉末，以Sn成分調配相同材料(亦簡稱為「相同材料」)相對於Ni粉末與上述Sn成分調配相同材料之合計量之比例成為如表2所示之比例之方式，稱量Sn成分調配相同材料及Ni粉末。
接著，添加聚乙烯醇縮丁醛系黏合劑及乙醇等有機溶劑，並利用球磨機進行濕式混合，藉此獲得內部電極形成用之導電膏。
再者，表2之所謂「相同材料相對於Ni之比例」係表示內部電極形成用之導電膏中之Sn成分調配相同材料之重量份相對於Ni100重量份之比例之值，且係藉由下述式： 相同材料相對於Ni之比例={相同材料(重量份)/Ni重量份}×100
而求出之值。
(5)其次，將該導電膏以特定之圖案印刷於以上述方式製作之陶瓷生片上，從而形成煅燒後成為內部電極之導電膏層(內部電極圖案)。
(6)接著，將陶瓷生片以上述內部電極圖案之被引出側交替地成為相反側之方式積層複數片，從而獲得未煅燒之陶瓷積層體。
(7)將該陶瓷積層體於N2氣氛中加熱至350℃，使黏合劑燃燒後，於氧分壓為10-10~10-12MPa之含有H2-N2-H2O氣體之還原氣氛中以20℃/min之升溫速度使其升溫，且於1200℃下煅燒20分鐘，藉此獲得煅燒過之陶瓷積層體。
(8)其次，於所獲得之陶瓷積層體之兩端面塗佈以Ag作為導電成分且含有B2O3-SiO2-BaO系玻璃料之外部電極形成用之導電膏，且於N2氣氛中以600℃之溫度進行燒接，藉此形成與內部電極電性連接之外部電極。藉此，獲得具有如圖1所示之構造之積層陶瓷電容器(表2之試樣編號11~19之試樣)。其中，試樣編號19之試樣係使用以Ni-Sn合金粉末作為導電成分之內部電極形成用之導電膏而形成內部電極。
再者，表2之對試樣編號標註有＊之試樣編號14~19之試樣為不滿足本發明之要件之比較例之試樣，表2之未對試樣編號標註＊之試樣編號11~13之試樣為滿足本發明之要件之實施例之試樣。
再者，於該實施形態2中獲得之積層陶瓷電容器之外形尺寸係與實施形態1之情形相同，為寬度(W)：1.2mm、長度(L)=2.0mm、厚度(T)：1.1mm，介存於內部電極間之陶瓷介電層之厚度為2.2μm，又，介存於內部電極間之有效陶瓷介電層之總數為300層，每一層之對向電極之面積為1.6×10-6m2。
<特性之評價>
利用以下說明之方法對以上述方式製作之各積層陶瓷電容器(表2之試樣編號11~19之試樣)進行靜電電容之測定或高溫負荷試驗等，並調查特性。
(1)靜電電容之測定
首先，自所製作之表2之試樣編號11~19之試樣(積層陶瓷電容器)中分別取樣10個試樣。
其次，使用自動橋式測定器，於AC電壓1Vrms、1kHz之條件下測定靜電電容。
將其結果一併示於表2。
(2)高溫負荷試驗
對已測定過靜電電容之試樣，進而於165℃、7.5V之條件下進行高溫負荷試驗，將絕緣電阻達到10KΩ以下之時間判定為故障。根據該故障時間算出MTTF(平均無故障時間)。
將其結果一併示於表2。
(3)內部電極中之Sn之存在及分佈狀態之確認
又，使用製造積層陶瓷電容器時之於上述(7)之步驟中所獲得之 煅燒過之陶瓷積層體，藉由以下說明之方法確認Sn存在於內部電極中且與Ni合金化之情況、及內部電極中之Sn之分佈狀態。
(3-1)內部電極中之Sn之確認
(a)研磨
以如長度(L)方向沿著垂直方向之姿勢保持各試樣，且以樹脂加固試樣之周圍，使由試樣之寬度(W)與厚度(T)規定之WT面自樹脂露出。
接著，利用研磨機對各試樣之WT面進行研磨，研磨至各試樣之長度(L)方向之1/2左右之深度為止。繼而，為了消除研磨所致之內部電極之毛邊，而於研磨結束後藉由離子研磨對研磨表面進行加工。
(b)內部電極之映射分析
接著，與實施形態1之情形同樣地，如圖2所示，於WT剖面之L方向1/2左右之位置上之積層有內部電極之區域中的中央區域9、及靠近上下之外層部(無效部)之區域即上部區域8及下部區域10之3個區域內，藉由WDX(波長色散X射線光譜法)進行Ni及Sn之映射分析。
上述映射分析之結果為，於使用調配有Sn成分調配相同材料之導電膏而形成內部電極之具備本發明之要件之試樣編號11~13之試樣中，經確認於內部電極中存在Sn。
再者，於不具備本發明之要件之試樣編號14~18之試樣、及使用有不含調配有Sn成分(SnO2)之相同材料之導電膏之試樣編號19之試樣中之任一者之情形時，映射分析之結果均為確認於內部電極中存在Sn。
(3-2)內部電極中之Sn之形態之確認
將製造積層陶瓷電容器時之於上述(7)之步驟中所獲得之煅燒過之陶瓷積層體粉碎，使其成為粉末狀，並藉由XRD(X射線繞射法)分析所獲得之粉末。其結果，Ni之峰值位置偏移，根據該情況，可確認 內部電極中之Sn係以Ni與Sn之合金之形態存在。
(3-3)內部電極中之Sn之分佈狀態之確認
如圖2所示，對於WT剖面之L方向1/2左右之位置上之積層有內部電極之區域中的中央區域9、及靠近上下之外層部(無效部)之區域即上部區域8及下部區域10之3個區域之各者，使用利用FIB(Focused Ion Beam，聚焦離子束)之微取樣加工法準備經薄片化之分析試樣。
經薄片化之試樣係以其厚度成為60nm以下之方式加工而成。再者，FIB加工時所形成之試樣表面之變質層係藉由Ar離子研磨而去除。
於FIB下降時，使用SMI3050SE(Seiko Instruments公司製造)，於Ar離子研磨時，使用PIPS(Gatan公司製造)。
利用STEM(Scanning Transmission Electron Microscopy，掃描穿透式電子顯微鏡)觀察以上述方式製作之試樣(薄片化試樣)，且自針對各區域之各者而準備之試樣中選擇4根不同之內部電極。繼而，於相對於薄片化試樣之剖面大致垂直之陶瓷元件與內部電極之界面尋找5個部位。
繼而，將與該大致垂直之界面接觸之內部電極劃分成自該界面起向內部電極內部深入2nm之區域、及自該界面起向內部電極內部深入20nm以上之區域。
再者，上述相對於薄片化試樣之剖面大致垂直之界面係以如下方式尋找。藉由STEM(掃描穿透式電子顯微鏡)觀察顯露於界面之兩側之線、即菲涅耳條紋(Fresnel fringe)，尋找使焦點變化時菲涅耳條紋之對比度於兩側大致對稱地變化之界面，並將其設為相對於薄片化試樣剖面大致垂直之界面。
又，於STEM分析時，使用JEM-2200FS(JEOL製造)作為掃描穿透式電子顯微鏡。加速電壓為200kV。
檢測器係使用JED-2300T且60mm2口徑之SDD(Silicon Drift Detector，矽漂移檢測器)檢測器，EDX系統係使用Noran System7(Thermo Fisher Scientific公司製造)。
繼而，對於自上述界面起向內部電極內部深入2nm之區域及自界面起向內部電極內部深入20nm之區域之各者，於5部位×4根之合計20個部位中，使用EDX(能量色散型X射線分析裝置)實施Ni與Sn之定量分析。電子束之測定探針直徑係設為約1nm，測定時間係設為30秒。再者，自所獲得之EDX光譜之定量修正係使用Cliff-Lorimer修正。
於圖5中表示陶瓷介電層與內部電極之界面附近之Sn之STEM-EDX映像。再者，映射時間係設為3小時。
由圖5可知，於陶瓷介電層與內部電極之界面附近存在多於內部電極之內部之Sn。
再者，就於該實施形態2中製作之各試樣之耐久性而言，如表2所示，於滿足本發明之要件之試樣編號11~13之試樣(積層陶瓷電容器)之情形時，經確認MTTF之值較大，可靠性提高，認為其原因在於，藉由內部電極之Ni-Sn合金化使陶瓷與電極之界面之狀態產生變化。
又，於滿足本發明之要件之試樣編號11~13之試樣(積層陶瓷電容器)之情形時，經確認可獲得大的靜電電容。認為其原因在於，於內部電極之自與陶瓷介電層之界面起深度為2nm之區域內，Sn以較自界面起深度為20nm以上之區域高1.0原子%以上之濃度存在，藉此使積層陶瓷電容器內部之殘留應力之分佈狀態產生變化。
另一方面，於在實施形態2中製作之不滿足本發明之要件之試樣(試樣編號14~19之試樣)之情形時，經確認於靜電電容及耐久性(MTTF)之至少一者結果欠佳。
再者，於本發明之積層陶瓷電容器中，亦可在陶瓷介電層與內部電極之界面存在Ni與Sn以外之陶瓷或內部電極所含有之元素。又，於陶瓷介電層與內部電極之界面之一部分亦可存在由Ni與Sn以外構成之異相。
進而，內部電極用之相同材料既可與構成陶瓷介電層之陶瓷材料粉末為相同組成，亦可不含一部分之構成元素，或亦可一部分之構成元素不同，又，亦可調配比率不同。
又，構成陶瓷介電層之陶瓷材料及構成相同材料之陶瓷材料較理想為以鈣鈦礦型氧化物為主成分者。於上述實施形態中，使用作為鈣鈦礦型氧化物之BaTiO3作為陶瓷材料，但亦能夠以Ca或Sr取代構成BaTiO3之Ba之一部分，或以Zr取代構成BaTiO3之Ti之一部分。又，亦可使用CaZrO3等其他鈣鈦礦型化合物。
又，自內部電極與陶瓷介電層之界面起向內部電極側深入2nm之區域內之Sn相對於Sn與Ni之合計量之比例超過2原子%，若更高則對高溫負荷壽命之提高而言較為理想，因而並無特別上限。其原因在於，認為Sn之比例越高，則陶瓷介電層與內部電極之界面之狀態(電性障壁高度)之變化程度越大。再者，於自上述界面起向內部電極側深入2nm之區域內之Sn之比例為例如20原子%以上之情形時亦可獲得效果。
本發明進而於其他方面亦不限定於上述實施形態，關於構成陶瓷積層體之陶瓷介電層或內部電極之層數等，可於發明之範圍內添加各種應用、變形。
1‧‧‧積層陶瓷電容器
2‧‧‧陶瓷介電層
3、4‧‧‧內部電極
5‧‧‧陶瓷積層體
6、7‧‧‧外部電極
L‧‧‧長度
T‧‧‧厚度

Claims (4)

  1. 一種積層陶瓷電容器，其特徵在於包括：陶瓷積層體，其係積層複數個陶瓷介電層而成；複數個內部電極，其等係以介隔上述陶瓷介電層而互相對向之方式配設於上述陶瓷積層體之內部；及外部電極，其係以與上述內部電極導通之方式配設於上述陶瓷積層體之外表面；且上述內部電極含有Ni與Sn，並且，上述內部電極之自與上述陶瓷介電層對向之表面起深度為20nm之區域內之Sn相對於Sn與Ni之合計量之比即Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例為75%以上，且，上述內部電極之厚度方向之中央區域內之Sn相對於Sn與Ni之合計量之比即Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例未達40%。
  2. 一種積層陶瓷電容器之製造方法，其特徵在於：其係用以製造如下積層陶瓷電容器之方法，該積層陶瓷電容器包括：陶瓷積層體，其係積層複數個陶瓷介電層而成；複數個內部電極，其等係以介隔上述陶瓷介電層而互相對向之方式配設於上述陶瓷積層體之內部；及外部電極，其係以與上述內部電極導通之方式配設於上述陶瓷積層體之外表面；且上述內部電極含有Ni與Sn，並且，上述內部電極之自與上述陶瓷介電層對向之表面起深度為20nm之區域內之Sn相對於Sn與Ni之合計量之比即Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比例為75%以上，且，上述內部電極之厚度方向之中央區域內之Sn相對於Sn與Ni之合計量之比即Sn/(Ni+Sn)比以莫耳比計為0.001以上的區域之比 例未達40%；上述積層陶瓷電容器之製造方法包括如下步驟：形成未煅燒陶瓷積層體，該未煅燒陶瓷積層體具有於積層並煅燒後成為上述陶瓷介電層之複數個未煅燒陶瓷介電層、及藉由塗佈導電膏而形成且沿著上述未煅燒陶瓷介電層間之複數個界面配設之複數個未煅燒內部電極圖案；以及藉由對上述未煅燒陶瓷積層體進行煅燒而獲得上述陶瓷積層體；並且，作為上述導電膏，使用含有Sn成分調配相同材料之導電膏，該Sn成分調配相同材料係於具有與構成上述未煅燒陶瓷介電層之陶瓷材料粉末相同之組成或以其為基準之組成的陶瓷材料粉末中調配Sn成分而成。
  3. 一種積層陶瓷電容器，其特徵在於包括：陶瓷積層體，其係積層複數個陶瓷介電層而成；複數個內部電極，其等係以介隔上述陶瓷介電層而互相對向之方式配設於上述陶瓷積層體之內部；及外部電極，其係以與上述內部電極導通之方式配設於上述陶瓷積層體之外表面；且上述內部電極含有Ni與Sn，並且Sn固溶於Ni，上述內部電極之自與上述陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例為2原子%以上，且，上述內部電極之自與上述陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例較上述內部電極之自與上述陶瓷介電層之界面起深度為20nm以上之區域內之Sn之比例大1.0原子%以上。
  4. 一種積層陶瓷電容器之製造方法，其特徵在於：該積層陶瓷電容器包括：陶瓷積層體，其係積層複數個陶瓷 介電層而成；複數個內部電極，其等係以介隔上述陶瓷介電層而互相對向之方式配設於上述陶瓷積層體之內部；及外部電極，其係以與上述內部電極導通之方式配設於上述陶瓷積層體之外表面；上述內部電極含有Ni與Sn，且Sn固溶於Ni；上述積層陶瓷電容器之製造方法包括如下步驟：形成未煅燒陶瓷積層體，該未煅燒陶瓷積層體具有於積層並煅燒後成為上述陶瓷介電層之複數個未煅燒陶瓷介電層、及藉由塗佈導電膏而形成且沿著上述未煅燒陶瓷介電層間之複數個界面配設之複數個未煅燒內部電極圖案；以及藉由對上述未煅燒陶瓷積層體進行煅燒而獲得上述陶瓷積層體；且作為上述導電膏，使用含有Sn成分調配相同材料之導電膏，該Sn成分調配相同材料係於具有含有構成陶瓷材料粉末之至少一部分元素之組成的陶瓷材料粉末中調配Sn成分而成，上述陶瓷材料粉末構成上述未煅燒陶瓷介電層，並且，以藉由對上述未煅燒陶瓷積層體進行煅燒而獲得上述陶瓷積層體之方式構成，上述陶瓷積層體係構成上述陶瓷積層體之上述內部電極之自與上述陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例為2原子%以上，且上述內部電極之自與上述陶瓷介電層之界面起深度為2nm之區域內之Sn相對於Sn與Ni之合計量之比例較上述內部電極之自與上述陶瓷介電層之界面起深度為20nm以上之區域內之Sn之比例大1.0原子%以上。
TW102127661A 2012-08-07 2013-08-01 Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method TWI470659B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012175048 2012-08-07
PCT/JP2013/063949 WO2014024538A1 (ja) 2012-08-07 2013-05-20 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
TW201413763A true TW201413763A (zh) 2014-04-01
TWI470659B TWI470659B (zh) 2015-01-21

Family

ID=50067783

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127661A TWI470659B (zh) 2012-08-07 2013-08-01 Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method

Country Status (6)

Country Link
US (2) US9728333B2 (zh)
JP (1) JP5892252B2 (zh)
KR (1) KR101607536B1 (zh)
CN (1) CN104508771B (zh)
TW (1) TWI470659B (zh)
WO (1) WO2014024538A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5892252B2 (ja) 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
CN105793938B (zh) * 2013-12-10 2019-04-12 株式会社村田制作所 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP6558084B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6558083B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6431887B2 (ja) * 2016-10-31 2018-11-28 住友理工株式会社 静電型トランスデューサ
US10650974B2 (en) 2017-03-14 2020-05-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6984368B2 (ja) * 2017-03-14 2021-12-17 株式会社村田製作所 積層セラミックコンデンサ
TW201917775A (zh) * 2017-07-15 2019-05-01 美商微材料有限責任公司 用於利用放大的epe窗口切割圖案流程的遮罩方案
KR102442835B1 (ko) * 2018-03-28 2022-09-14 삼성전기주식회사 적층형 커패시터
KR102439906B1 (ko) * 2018-03-29 2022-09-05 삼성전기주식회사 적층형 커패시터
KR102105057B1 (ko) 2018-08-16 2020-04-27 삼성전기주식회사 적층 세라믹 전자부품
KR20190121210A (ko) 2018-10-17 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20190116133A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
KR20210084284A (ko) * 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20220052164A (ko) * 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
KR20220057735A (ko) 2020-10-30 2022-05-09 삼성전기주식회사 적층형 커패시터
JP7348890B2 (ja) * 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
KR20220066506A (ko) * 2020-11-16 2022-05-24 삼성전기주식회사 내부 전극용 도전성 분말, 전자 부품 및 그 제조 방법
KR20220068413A (ko) 2020-11-19 2022-05-26 삼성전기주식회사 적층형 전자 부품 및 그 제조 방법
KR20220101911A (ko) 2021-01-12 2022-07-19 삼성전기주식회사 적층형 전자 부품
US20220230807A1 (en) * 2021-01-15 2022-07-21 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR20220131609A (ko) * 2021-03-22 2022-09-29 삼성전기주식회사 적층 세라믹 전자부품
JP2022154959A (ja) 2021-03-30 2022-10-13 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022157148A (ja) 2021-03-31 2022-10-14 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7459858B2 (ja) * 2021-12-23 2024-04-02 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
KR20230099932A (ko) 2021-12-28 2023-07-05 삼성전기주식회사 적층형 전자 부품
TW202405835A (zh) * 2022-06-03 2024-02-01 日商京瓷股份有限公司 積層陶瓷電容器
KR20230172183A (ko) * 2022-06-15 2023-12-22 삼성전기주식회사 적층형 전자 부품
KR20240106561A (ko) * 2022-12-29 2024-07-08 삼성전기주식회사 적층형 전자 부품
WO2024150489A1 (ja) * 2023-01-13 2024-07-18 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200310A (ja) * 1989-12-27 1991-09-02 Taiyo Yuden Co Ltd 積層型薄膜誘電体素子およびその製法
KR940010559B1 (ko) * 1991-09-11 1994-10-24 한국과학기술연구원 적층 세라믹 캐패시터의 제조방법
US5319517A (en) * 1992-03-27 1994-06-07 Tdk Corporation Multilayer ceramic chip capacitor
JPH05290622A (ja) * 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Ｎｉペースト組成物
JPH11283867A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
JP2000049031A (ja) 1998-07-30 2000-02-18 Toshiba Corp コンデンサの電極組成物及びそれを用いた電極ペースト
JP2000348962A (ja) * 1999-03-31 2000-12-15 Tdk Corp 誘電体組成物及びこれを用いたセラミックコンデンサ
JP3833864B2 (ja) * 2000-02-16 2006-10-18 太陽誘電株式会社 電歪により変位する積層変位素子
TW508600B (en) * 2000-03-30 2002-11-01 Taiyo Yuden Kk Laminated ceramic capacitor and its manufacturing method
DE10054812A1 (de) * 2000-11-04 2002-05-08 Philips Corp Intellectual Pty Keramikkondensator mit CZT-Dielektrikum
US6649553B2 (en) * 2001-04-12 2003-11-18 Murata Manufacturing Co. Ltd. Dielectric ceramic composition, dielectric ceramic compact and electronic component including the same
CA2359347A1 (en) * 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
EP1460658A4 (en) * 2002-10-28 2008-11-19 PROCESS FOR PRODUCING A LAMINATED CERAMIC CONDENSER
JP3859079B2 (ja) * 2003-09-25 2006-12-20 Ｔｄｋ株式会社 積層セラミックコンデンサのスクリーニング方法
KR100586961B1 (ko) * 2004-04-14 2006-06-08 삼성전기주식회사 내환원성 유전체 자기조성물과 초박층 적층세라믹 콘덴서
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP2006319205A (ja) * 2005-05-13 2006-11-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP4267614B2 (ja) * 2005-09-30 2009-05-27 Ｔｄｋ株式会社 積層型セラミック電子部品の製造方法
DE112007002865B4 (de) * 2006-12-05 2018-03-01 Murata Manufacturing Co., Ltd. Dielektrische Keramik und diese verwendender Mehrschicht-Keramikkondensator
WO2008099772A1 (ja) * 2007-02-14 2008-08-21 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその製造方法
WO2012111592A1 (ja) * 2011-02-14 2012-08-23 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP5892252B2 (ja) * 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Also Published As

Publication number Publication date
US20170309400A1 (en) 2017-10-26
WO2014024538A1 (ja) 2014-02-13
US20150155098A1 (en) 2015-06-04
US9728333B2 (en) 2017-08-08
KR20150036428A (ko) 2015-04-07
TWI470659B (zh) 2015-01-21
CN104508771A (zh) 2015-04-08
JP5892252B2 (ja) 2016-03-23
JPWO2014024538A1 (ja) 2016-07-25
CN104508771B (zh) 2017-06-27
KR101607536B1 (ko) 2016-03-30
US10121591B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
TWI470659B (zh) Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method
TWI530973B (zh) Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method
US9666370B2 (en) Multilayer ceramic capacitor and method for producing the same
JP5440779B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP5811103B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
TWI399766B (zh) 積層陶瓷電容器及其製法
JP5146852B2 (ja) 積層セラミックコンデンサ
US9236185B1 (en) Multilayer ceramic capacitor
US9818536B2 (en) Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
WO2014024592A1 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5454294B2 (ja) 積層セラミックコンデンサの製造方法
JP2014232895A (ja) 積層セラミックコンデンサ
WO2013039045A1 (ja) 積層セラミックコンデンサ
KR101535755B1 (ko) 적층 세라믹 콘덴서
JP6075457B2 (ja) セラミックグリーンシート、積層セラミックコンデンサの製造方法、および積層セラミックコンデンサ