KR940010559B1 - 적층 세라믹 캐패시터의 제조방법 - Google Patents

적층 세라믹 캐패시터의 제조방법 Download PDF

Info

Publication number
KR940010559B1
KR940010559B1 KR1019910015865A KR910015865A KR940010559B1 KR 940010559 B1 KR940010559 B1 KR 940010559B1 KR 1019910015865 A KR1019910015865 A KR 1019910015865A KR 910015865 A KR910015865 A KR 910015865A KR 940010559 B1 KR940010559 B1 KR 940010559B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric
injection
metal
manufacturing
Prior art date
Application number
KR1019910015865A
Other languages
English (en)
Other versions
KR930006986A (ko
Inventor
김윤호
오태성
이창봉
Original Assignee
한국과학기술연구원
박원희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원, 박원희 filed Critical 한국과학기술연구원
Priority to KR1019910015865A priority Critical patent/KR940010559B1/ko
Priority to US07/940,586 priority patent/US5311651A/en
Priority to JP4266859A priority patent/JPH05211110A/ja
Publication of KR930006986A publication Critical patent/KR930006986A/ko
Application granted granted Critical
Publication of KR940010559B1 publication Critical patent/KR940010559B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/302Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

내용 없음.

Description

적층 세라믹 캐패시터의 제조방법
제 1 도는 일반적인 전극주입법에 의한 적층 세라믹 캐패시터의 단면도.
제 2 도는 본 발명의 실시예에 의한 적층 세라믹 캐패시터의 제작과정을 단계별로 보인 것으로, (a)도는 카본페이스트가 도포된 유전체 시이트의 적층이전의 상태이고, (b)도는 적층 소결한 세라믹 유전체의 정면도이며, (c)도는 (b)도의 단면도이며, (d)도는 세라믹 유전체의 양측면에 일차 외부전극을 형성한 상태이고, (e)도는 내부전극의 주입이 완료된 적층 세라믹 캐패시터의 단면도이다.
본 발명은 세라믹 유전층 사이에 형성된 기공층의 내부로 용융금속을 주입하여 내부전극을 형성하는 전극주입법에 의한 적층 세라믹 캐패시터의 제조방법에 관한 것으로서, 특히 내부전극형성용 용융금속을 기공층 내부로 주입하기 전에 세라믹 유전체의 외부전극 페이스트를 도포하여 소부한 다음 세라믹 유전체 내부의 기공층으로부터 외부로 연장형성된 주입통로를 통하여 용융금속을 주입하여 내부전극을 형성하는 적층 세라믹 캐패시터의 제조방법에 관한 것이다.
일반적으로 적층 세라믹 캐패시터는 세라믹 유전체의 유전상수가 높고 단위부피당 정전용량을 극대화시킬 수 있다는 특성이 있기 때문에 광범위하게 사용되고 있다.
적층 세라믹 캐패시터의 제조원가절감을 위해 일반적인 적층 세라믹 캐패시터의 귀금속 내부전극을 저가의 기저금속으로 대치하기 위한 전극 주입법에 의한 적층 세라믹 캐패시터의 개략적인 구조는 제 1 도에 도시되어 있듯이, 다수의 얇은 층으로 이루어진 유전체를 적층 소결하여서 세라믹 유전체(1)의 사이에 형성된 기공층(2)내에 내부전극(3)이 형성되고, 그 내부전극(3)의 일단부가 위치하는 세라믹 유전체(1)의 양측면상에 외부전극(4)(4')이 접속된 형태를 이루고 있다.
이와 같은 일반적인 적층 세라믹 캐패시터는 다음과 같은 제조공정을 통하여 제작된다.
먼저, 얇은 세라믹 유전체 시이트상에 스크린 프인팅이나 페인팅등의 방법으로 카본분말과 알루미나나 BaTiO3등의 세라믹 분말을 유기용매 및 수지와 혼합하여서 된 카본페이스트를 도포하여 이루어진 유전체시이트를 다수매 순차적층한 상태에서 일차로 이 적층체를 500℃이하의 온도로 가열하여 장시간 유지시킴으로써 카본페이스트를 이루고 있는 카본과 유기용매 및 수지를 연소시켜 제거한 후 다시 1100-1400℃로 승온시켜 2시간정도 유지한 후에 냉각을 행하는 일련의 공정을 통하여 세라믹 유전체(1)의 내부에 기공층(2)을 형성함과 아울러 세라믹 유전체(1)가 최적의 소결밀도와 전기적 특성을 갖는 미세구조를 띠도록 하게된다. 이때 소결과정을 통하여 생성된 기공층(2)의 두께는 카본페이트스의 점도 및 스크린 인쇄시 사용된 매쉬의 크기에 따라 다소의 차이가 있긴 하나 대략 3-10μm가 된다.
다음, 세라믹 유전체(1)의 기공층(2) 내부로 용융금속을 주입시켜 내부전극(3)을 형성하게 되는데, 내부전극(3) 형성용 금속으로는 주로 저가이며 융점이 낮은 Pb나 Pb합금 혹은 Sn이나 Sn합금이 주로 사용되며, 내부전극(3)의 완전한 주입 및 주입금속의 냉각을 위해서는 용탕과 냉각분위기의 압력을 약 3.0MPa에 이르도록 유지하여야 한다.
일단 냉각이 완료된 세라믹 유전체(1)는 그 양단부에 외부전극(4)(4')을 소부하여 내부전극(3)과 외부전극(4)(4')을 전기적으로 접속함으로써 세라믹 캐패시터의 제조가 완료된다.
그런데, 이와 같은 종래의 주입전극법에 의한 적층 세라믹 캐패시터의 제조과정중 가장 큰 문제점으로 작용하는 공정은 내부전극의 주입 후 외부전극을 형성하는 과정에서 발생하게 된다. 이를 좀더 자세히 설명하면, 기공층의 내부에 채워진 용융금속은 냉각에 따른 응고시 수축을 수반함에 따라 세라믹 유전체의 양측면상에 위치하는 내부전극금속의 외측단부는 세라믹 유전체의 측면으로부터 내부로 후퇴된 지점에 위치하게 되어 외부전극 형성을 위해서 은이나 백금/은으로 이루어진 페이스트를 세라믹 유전체의 측면에 도포하는 과정에서 내부전극과 외부전극간의 접속에 어려움이 따르게 되는 문제점이 있다.
그리고, 통상적으로 외부전극용 은이나 백금/은 페이스트 혹은 Ni등의 금속페이스트들은 세라믹 유전체와의 견고한 접착을 위해 내부전극의 융점보다 높은 600-800℃범위의 온도로 가열하여 소부시켜야만 하기 때문에 소부과정중에 내부전극이 재용해되어 기공층의 외부로 흘러내리는 것을 피할 수 없다는 단점이 있다.
이에 따라, 미국특허 제4,584,629호에는 세라믹 유전체의 기공층 내부로 전극물질을 주입하기 전단계 공정으로서 세라믹 유전체의 양측면상에 스퍼터링이나 도금을 행하여 금속박막을 형성함으로써 이후에 기공층 내부로 주입된 용융금속이 외부로 흘러나오는 현상을 방지함과 동시에 내, 외부 전극간의 접촉을 향상시키는 방법이 알려지고 있다.
그러나, 이와 같은 금속박막 형성방법은 박막의 형성을 위한 증착이나 도금등의 별도의 복잡한 공정을 필요로 하게되고, 세라믹 유전체의 양층단면 이외의 부분에서 금속박막이 형성되는 것을 방지하기 위한 마스킹 작업을 하여야 하는 등의 제조공정의 번거로움을 초래하는 한편 내부전극 금속의 융점 이상인 600℃이상의 온도로 가열하여야 함에 따라 내부전극이 재용해되어 흘러나오는 것을 피할 수 없다는 문제점이 있다.
그리고, 미국특허 제4,071,880호 및 제4,652,967호에는 세라믹 유전체의 양측면, 즉 기공층의 일단부가 노출되어 있는 표면상에 내부금속의 주입전에 금속이나 세라믹으로 이루어진 다공성의 침투층(penetrable barrier)을 형성하여 내부전극 형성용 용융금속이 이들 다공성 침투층을 통과하여 기공층 내부로 주입되도록 한 후에 이들 침투층 중 금속침투층은 외부전극의 일부로 사용하여 세라믹 침투층의 경우에는 내부전극이 노출될 때까지 세라믹 침투층을 갈아낸 후 외부전극을 형성하는 방법이 나타나 있다.
그러나, 이같은 침투층 형성방법에서 세라믹 침투층을 사용하는 경우에 세라믹 캐패시터가 소형화될수록 외부전극 처리를 위하여 세라믹 침투층을 갈아내는 작업이 용이하지 않으며, 금속침투층의 경우에는 침투층의 기공을 통하여 기공층 내부로 전극물질을 주입하는 것은 침투층이 없는 경우에 비해 매우 어려워짐에 따라 전극물질을 기공층 내부로 충진시키기 위해서는 주입압력을 높여야 함은 물론 주입시간을 연장하여야 하는 등의 제조공정상의 어려움을 안고 있다.
이에 더하여, 내부전극의 주입시간이 길어지거나 주입압력이 상승하게 되면 기공층내에 주입된 용융전극 금속이 응고전에 세라믹 유전체층 표면의 결함을 따라 유전체 내부로 침입함에 따라 내부전극 사이의 실질적인 유전체층 두께의 감소로 내부절연저항의 감소를 비롯한 심한 경우에는 캐패시터 내부전극간의 단락을 초래하게 된다.
또한, 침투층을 캐패시터의 외부전극으로 통상 사용되는 은이나 백금/은 페이스트를 소부하여 형성시키고, Pb나 Pb합금을 내부전극으로 주입하는 경우에 있어서는 주입시간이 길어질수록 침투층을 구성하고 있는 은이 용융납에 의해 용해(leachng)되어 제거됨에 따라 침투층의 전기전도도가 상실되어 외부전극의 일부로 사용하는 것이 불가능해질 우려가 있다.
따라서, 본 발명은 종래의 주입전극법에 의한 세라믹 캐패시터 제조방법이 지니고 있는 상기의 제반결점과 문제점을 감안하여 창안한 것으로, 기공층이 세라믹 유전체 전후표면의 대략 중앙부와 연통된 별도의 주입통로를 갖도록 형성하고, 내부전극의 주입전에 세라믹 유전체의 양측면부에 일차 외부전극층을 소부한 다음 용융금속중에 담그어 상기 주입통로를 통하여 용융금속의 주입이 저압하에서 신속하게 이루어지도록 한 세라믹 캐패시터의 제조방법을 제공하는데 목적이 있다.
본 발명은 종래의 적극주입법에 의한 적층 세라믹 캐패시터의 제조시에 내부전극 형성을 위한 용융금속이 세라믹 유전체의 측면상에 노출된 기공층의 일단부를 통해서 유입되도록 하는 방식과는 달리 내부전극의 주입전에 미리 기공층의 일단부가 위치하는 세라믹 유전체 양측면에 은이나 백금/은 등의 전극 페이스트를 도포, 소결하여 일차 외부전극층을 형성함으로써 기공층의 개구단부를 폐쇄한 상태에서 별도로 형성된 주입통로를 통하여 용융금속의 주입이 이루어지도록 하여 내부전극과 외부전극간의 완전한 접속을 기할 수 있는 특징이 있다.
이같은 본 발명의 적층 세라믹 캐패시터의 제조방법을 일실시예로 도시한 제 2a 도 내지 제 2e 도의 제조공정도를 참조하여 구체적으로 설명하면 다음과 같다.
먼저, 제 2a 도에서와 같이 20-200μm두께의 유전체 시이트(5)상에 카본분말과 5-50wt%의 알루미나 혹은 BaTiO3등의 세라믹 분말을 유기용매 및 수지와 혼합하여 이루어진 카본페이스트(6)를 스크린 프린팅이나 페인팅의 방법으로 도포함에 있어, 그 카본페이스트(6)의 일측단부가 유전체 시이트(5)의 단부와 일치하도록 도포함과 동시에 유전체 시이트(5) 안쪽에 위치하는 카본페이스트(6)의 전방단면 또는 후방단면의 일정폭을 양쪽면중의 한쪽과 연결되도록 유전체 시이트(5)의 단부측으로 연장되게 도포하여 이후의 주입통로 생성을 위한 돌출부(7)를 형성한다.
이와 같은 유전체 시이트(5)를 다수매 적층함에 있어서 모든 유전체 시이트(5)는 카본페이스트(6) 도포면이 위쪽을 향하도록 하되 상하 서로 인접하는 유전체 시이트(5)의 돌출부(7) 형성위치는 반대방향이 되도록 하여야 한다.
이같이 적층이 완료된 세라믹 유전체(1)는 (b)도, (c)도에 도시된 바와 같이 500℃ 이하의 가열에 의하여 카본페이스트(6)중에 포함된 유기물질이 연소제거되어 그 자리에 기공층(2) 및 주입통로(8)가 형성됨과 아울러 이어서 1100-1400℃의 소결온도로 소결을 행함으로써 세라믹 유전체(1)는 전기적 특성이 우수한 미세구조로 변화하게 된다.
이때, 주입통로(8)의 길이는 내부전극 길이의 1/100-1/10정도가 바람직하다.
다음, (d)도에 도시된 바와 같이 세라믹 유전체(1)의 양측면에 은이나 백금/은 또는 여타 금속으로 이루어진 전극 페이스트를 도포하여 소부함으로써 외부전극의 일부로 사용되는 일차 외부전극(4a)(4a')을 형성한 다음 이를 Pb나 Pb합금 또는 Sn이나 Sn합금의 용탕중에 담그어 주입통로(8)를 통해 기공층(2)의 내부로 전면 또는 후면과 측면중의 한쪽과 연결된 외부통로를 통하여 용융금속이 유입되도록 하여 (e)에 도시된 바와 같이 기공층(2) 내부가 용융금속으로 채워짐으로써 내부전극(3)의 일단부와 일차 외부전극(4a)(4a')간에 완전한 접속이 이루어지게 된다.
이와 같이 주입통로(8)를 통해 내부전극(3)의 주입이 완료된 후에는 일차 외부전극(4a)(4a')상에 납땜(soldering)이 용이하면서도 산화가 쉽게 되지않는 Ni나 Ni합금층을 페이스트법이나 금속증찹법, 전해도금 또는 무전해도금의 방법으로 형성하여 이차 외부전극(4b)(4'b)을 구성함으로써 적층 세라믹 캐패시터가 얻어지게 된다.
상기의 실시예에서는 세라믹 유전체의 양측면에 일차 외부전극의 형성 후 내부전극의 주입을 행하고 나서 그 일차전극 위에 이차적으로 Ni나 Ni합금층을 형성하여서 된 외부전극의 경우에 대해서 설명하고 있으나 이와 다른 외부전극 형성방법으로서 은이나 백금/은 합금으로 된 일차외부전극을 형성시킨 다음 이어서 연속적으로 일차 외부전극 위에 Ni나 Ni합금의 금속층을 피복하여 완전한 형태의 외부전극을 형성한 다음에 주입통로를 통하여 전면 또는 후면과 측면중의 한쪽과 연결된 외부통로를 통하여 용융금속의 주입을 하여 내부전극을 행하는 방식을 취할 수 있다.
이와 같이, 본 발명에서는 기공층에 별도의 주입통로를 형성하여 내부전극을 주입함에 따라 종래의 방법에 비해 용융금속의 주입시간이 상당히 단축되고, 주입압력을 낮출 수 있는 효과가 있는데, 이같은 효과를 정전용량과 관련하여 종래의 다공성 침투층을 거쳐 주입하는 방식과의 대비를 위하여, 본 발명의 주입통로를 통한 내부전극 주입방식으로 제작된 적층 캐패시터와 은 페이스트를 소부하여 형성한 다공성 침투층을 통하여 내부전극을 주입한 종래의 적층 캐패시터를 1분간에 걸쳐 Pb용탕중에 장입하여 Pb전극 주입시 주입압력에 따른 정전용량을 측정하였으며, 그 결과는 아래의 표 1과 같다.
[표 1] 적층 캐패시터의 정전용량
위의 표 1에 나타나 있는 바와 같이, 본 발명의 주입통로를 통한 내부전극 주입방법에서는 0.5MPa의 압력에서도 기공층내에 용융금속의 완전한 주입이 이루어짐에 반하여, 소부를 행한 다공성 침투층을 통과하여 내부전극금속을 주입하는 경우에는 1.5MPa의 높은 주입압력을 필요로 하게되고, 만일 주입압력이 0.5MPa정도인 경우에는 다공성 침투층을 통하여 전극금속을 기공층 내부에 완전하게 주입하는 데는 50분 이상의 장시간이 소요된다.
이상의 사실로부터 본 발명의 주입통로를 통한 전극주입방식이 종래의 다공성 침투층을 통한 전극주입방식에 비해 훨씬 낮은 압력에서 단시간내에 전극금속의 주입을 수행할 수 있음을 알 수 있다.
그리고, 본 발명의 방법은 내부전극의 주입전에 미리 형성해 놓은 일차 외부전극의 내면과 내부전극의 단부간에 완전한 접속이 이루어짐에 따라 내부전극금속의 응고 이후에도 내부전극과 일차 외부전극(또는 외부전극)간의 접속상태가 그래도 유지되는 이점이 있다.
한편, 본 발명은 이차 외부전극을 전해도금이나 무전해도금 혹은 증착법을 이용하여 형성하는 경우에는 일차 외부전극 소부 후에 내부전극 금속을 주입함에 따라 외부전극의 소부온도에 관계없이 적당한 내부전극금속의 종류를 선택할 수 있으나, 본 발명의 방법에 의하여 제조된 적층 세라믹 캐패시터를 실제 사용하는 경우로서 납땜이나 기판상에 표면실장중에 가열온도가 내부전극의 융점보다 높아지게 되면 내부전극이 재용융되어 주입통로를 통하여 외부로 흘러나올 우려가 있다. 그러므로 내부전극 주입용 금속으로는 납땜이나 표면실장시 최대 가열온도인 250℃이상의 융점을 갖는 Pb나 PB합금 또는 Sn-Cu 등의 Sn합금을 사용하는 것이 바람직하다.

Claims (4)

  1. 가연성물질로 이루어진 카본페이스트가 도포된 유전체 시이트를 다수매 적층 소결하여 생성된 기공층의 내부로 전면 후면과 측면중의 한쪽과 연결된 외부통로를 통하여 용융금속을 주입하여 내부전극을 형성하는 적층세라믹 캐패시터의 제조방법에 있어서, 카본페이스트의 전방 또는 후방단부의 일측이 양쪽면중의 한쪽과 연결되도록 유전체 시이트의 단부까지 돌출되도록 도포하여 소결 후에 생성된 기공층에 세라믹 유전체의 측면과 외부로 연통되는 주입통로를 형성하고, 세라믹 유전체의 양측면에 금속전극 페이스트를 도포하여 소부함으로써 일차 외부전극을 형성한 후에 이를 용탕중에 담그어 상기 주입통로를 통하여 기공층내부로 용융금속이 주입되도록 하여 내부전극을 형성한 다음 일차 외부전극 위에 Ni나 Ni합금층을 피복하여 이차 외부전극을 형성함을 특징으로 하는 적층 세라믹 캐패시터의 제조방법.
  2. 제 1 항에 있어서, 내부전극 형성용 금속이 Pb나 PB합금 또는 Sn합금인 것을 특징으로 하는 적층 세라믹 캐패시터의 제조방법.
  3. 가연성물질로 이루어진 카본페이스트가 도포된 유전체 시이트를 다수매 적층 소결하여 생성된 기공층의 내부로 용융금속을 주입하여 내부전극을 형성하는 적층세라믹 캐패시터의 제조방법에 있어서, 카본페이스트의 전방 또는 후방단부의 일측이 양측면중의 한쪽과 연결된 외부통로를 통하여 유전체 시이트의 단부까지 돌출되도록 도포하여 소결 후에 생성된 기공층에 세라믹 유전체의 측면과 외부로 연통되는 주입통로를 형성하고, 세라믹 유전체의 양측면에 은이나 백금/은의 금속 페이스트를 소부하여 일차 외부전극을 형성한 후 그 위에 도금이나 증착 또는 전극 페이스트 소부의 방법으로 Ni나 Ni합금층을 피복하여 외부전극을 형성한 다음 상기 주입통로를 통하여 용융금속의 주입을 행하여 내부전극을 형성함을 특징으로 하는 적층 세라믹 캐패시터의 제조방법.
  4. 제 3 항에 있어서, 내부전극 형성용 금속이 Pb나 Pb합금 또는 Sn합금인 것을 특징으로 하는 적층 세라믹 캐패시터의 제조방법.
KR1019910015865A 1991-09-11 1991-09-11 적층 세라믹 캐패시터의 제조방법 KR940010559B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910015865A KR940010559B1 (ko) 1991-09-11 1991-09-11 적층 세라믹 캐패시터의 제조방법
US07/940,586 US5311651A (en) 1991-09-11 1992-09-04 Method for manufacturing multi-layer ceramic capacitor
JP4266859A JPH05211110A (ja) 1991-09-11 1992-09-10 積層セラミックキャパシタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910015865A KR940010559B1 (ko) 1991-09-11 1991-09-11 적층 세라믹 캐패시터의 제조방법

Publications (2)

Publication Number Publication Date
KR930006986A KR930006986A (ko) 1993-04-22
KR940010559B1 true KR940010559B1 (ko) 1994-10-24

Family

ID=19319828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015865A KR940010559B1 (ko) 1991-09-11 1991-09-11 적층 세라믹 캐패시터의 제조방법

Country Status (3)

Country Link
US (1) US5311651A (ko)
JP (1) JPH05211110A (ko)
KR (1) KR940010559B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306503A (ja) * 1995-05-11 1996-11-22 Rohm Co Ltd チップ状電子部品
US6038134A (en) * 1996-08-26 2000-03-14 Johanson Dielectrics, Inc. Modular capacitor/inductor structure
JPH11176642A (ja) * 1997-12-08 1999-07-02 Taiyo Yuden Co Ltd 電子部品とその製造方法
US6268261B1 (en) 1998-11-03 2001-07-31 International Business Machines Corporation Microprocessor having air as a dielectric and encapsulated lines and process for manufacture
US6085396A (en) * 1999-05-14 2000-07-11 Huang; Wen-Ping Manufacturing method for rectifying diodes
JP2001257330A (ja) * 2000-03-09 2001-09-21 Sony Corp 固体撮像装置
JP4187184B2 (ja) * 2002-02-28 2008-11-26 Tdk株式会社 電子部品
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP5195921B2 (ja) * 2008-12-25 2013-05-15 株式会社村田製作所 セラミック体の製造方法
JP6016637B2 (ja) 2009-12-16 2016-10-26 アプリコット マテリアルズ テクノロジーズ,エル.エル.シー. 表面積の大きな3次元電極を備えるキャパシタ及び製造方法
CN102893349B (zh) * 2010-05-21 2016-01-20 株式会社村田制作所 陶瓷体及其制造方法
CN104508771B (zh) 2012-08-07 2017-06-27 株式会社村田制作所 层叠陶瓷电容器及层叠陶瓷电容器的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4071880A (en) * 1974-06-10 1978-01-31 N L Industries, Inc. Ceramic bodies with end termination electrodes
US4584629A (en) * 1984-07-23 1986-04-22 Avx Corporation Method of making ceramic capacitor and resulting article
JPS61193418A (ja) * 1985-02-21 1986-08-27 株式会社村田製作所 積層セラミツクコンデンサ
JPS61236110A (ja) * 1985-04-11 1986-10-21 株式会社村田製作所 積層セラミツクコンデンサ

Also Published As

Publication number Publication date
JPH0587969B2 (ko) 1993-12-20
KR930006986A (ko) 1993-04-22
JPH05211110A (ja) 1993-08-20
US5311651A (en) 1994-05-17

Similar Documents

Publication Publication Date Title
KR940010559B1 (ko) 적층 세라믹 캐패시터의 제조방법
US4819128A (en) Electrical multilayer component comprising a sintered, monolithic ceramic body and method for its manufacture
TWI345245B (en) Electronic component and method of manufacturing the same
US8310805B2 (en) Multilayer ceramic electronic component including plating material of external terminal electrode disposed in voids of inner conductor and method for manufacturing the same
US4584629A (en) Method of making ceramic capacitor and resulting article
JPH0341710A (ja) 積層セラミックコンデンサ
JPS61193418A (ja) 積層セラミツクコンデンサ
JPH0354847B2 (ko)
JP4380145B2 (ja) 導電ペースト及びセラミック電子部品の製造方法
JP2531019B2 (ja) 正の抵抗温度特性を有する半導体磁器
JPH037130B2 (ko)
JP5471799B2 (ja) 電子部品の製造方法
JPH0935985A (ja) セラミック積層電子部品
JPH08330173A (ja) 積層セラミックコンデンサならびにその製造方法
US4450502A (en) Multilayer ceramic dielectric capacitors
US5216573A (en) Lead filled ceramic capacitor and method of making same
JP4662021B2 (ja) 積層セラミックコンデンサの製造方法
JPH09283365A (ja) 積層セラミック電子部品及びその製造方法
JPH07335477A (ja) セラミック電子部品の製造方法
JPH02301113A (ja) 積層セラミック電子部品およびその製造法
JPH06140278A (ja) 積層セラミックコンデンサ
JP3531794B2 (ja) セラミック電子部品の端子電極形成方法
JP2989319B2 (ja) 積層セラミックコンデンサにおける外部電極の形成方法
JPH10284338A (ja) 積層セラミック電子部品およびその製造方法
JPS60236207A (ja) 積層型電子部品の電極形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030730

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee