JP5471799B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP5471799B2 JP5471799B2 JP2010110115A JP2010110115A JP5471799B2 JP 5471799 B2 JP5471799 B2 JP 5471799B2 JP 2010110115 A JP2010110115 A JP 2010110115A JP 2010110115 A JP2010110115 A JP 2010110115A JP 5471799 B2 JP5471799 B2 JP 5471799B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- temperature
- region
- firing furnace
- external electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
さらにまた、この発明にかかる積層型セラミック電子部品の製造方法では、第1の領域において、外部電極用導電性ペースト中に含まれるバインダ樹脂を除去するために必要な温度を400〜700℃に設定することが好ましい。
また、この発明にかかる積層型セラミック電子部品の製造方法では、第2の領域において、外部電極用導電性ペーストを焼結するために必要な温度を700〜1000℃に設定することが好ましい。
さらに、この発明にかかる積層型セラミック電子部品の製造方法では、外部電極用導電性ペーストは、Cu粉末を含むことが好ましい。
また、この発明にかかる積層型セラミック電子部品の製造方法では、第1の領域において、バインダ樹脂を除去するために必要な温度を400〜700℃に設定することで、バインダ樹脂の熱分解温度が200〜400℃であるから十分に外部電極用導電性ペースト中に含まれるバインダ樹脂の除去ができる。
さらにまた、この発明にかかる積層型セラミック電子部品の製造方法では、第2の領域において、外部電極用導電性ペーストを焼結するために必要な温度を700〜1000℃に設定することで、外部電極用導電性ペーストを十分に焼結することができる。
また、この発明にかかる積層型セラミック電子部品の製造方法では、外部電極用導電性ペーストの材料としてCu粉末を用いているので、安価に電子部品を製造することができる。
積層体2は、複数の積層されたセラミック層4から構成される。このセラミック層4としては、BaTiO3、CaTiO3、SrTiO3、CaZrO3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。そのほか、PZT系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミックなどを用いることもできる。誘電体セラミックを用いた場合はコンデンサとして機能し、圧電体セラミックを用いた場合は圧電部品として機能し、半導体セラミックを用いた場合はサーミスタとして機能する。
なお、焼成後のセラミック層4の厚みは、1〜10μmであることが好ましい。セラミック層4の厚みが1μm未満の場合は、セラミック層4の取り扱いが困難となり、10μmより厚い場合は、生成される電子部品が大型化する問題が生じる。
内部電極5には、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。焼成後の内部電極5の厚みは、0.3〜2.0μmであることが好ましい。なお、内部電極5の厚みが0.3μm未満の場合は、生成される積層体2の取り扱いが困難となり、2.0μmより厚い場合は、生成される電子部品が大型化する問題が生じる。
外部電極3は、交互に異なる側の端面に内部電極5が引き出された構造を有する積層体2の両端部に、その内部電極5と導通するように形成される。外部電極3には、例えば、CuやNiが用いられる。外部電極3の厚みは、10〜80μmであることが好ましい。なお、外部電極3上にはめっき膜が形成されていてもよい。めっき膜としては、例えば、Ni、Snなどを用いることができる。また、めっき膜の厚みは、一層あたり1〜10μmであることが好ましい。
まず、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストを準備する。セラミックグリーンシートや各種導電性ペーストには、バインダ樹脂および溶剤が含まれるが、公知のバインダ樹脂や有機溶剤を用いることができる。なお、ここで用いられるバインダ樹脂は、アクリル系の熱分解性樹脂である。また、外部電極用導電性ペーストには、ガラス成分が含まれることが多い。
そして、セラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートには、内部電極のパターンが形成される。それから、内部電極のパターンが印刷されたセラミックグリーンシートが所定枚数積層され、その上下に内部電極のパターンが印刷されていない外層用のセラミックグリーンシートが所定枚数積層されて、そして、マザー積層体が作製される。このマザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。
その後、生のマザー積層体が所定のサイズにカットされ、生の積層体が切り出される。切り出された生の積層体が焼成され、積層体が生成される。なお、焼成温度は、セラミックの材料や内部電極の材料に依存するが、900〜1300℃であることが好ましい。
そして、積層体の両端部に外部電極用導電性ペーストをディップ工法によって塗布する。なお、ディップ工法とは、外部電極用導電性ペースト中に積層体を浸漬させることにより、その積層体に外部電極を形成する塗布方法のことである。
外部電極用導電性ペーストの焼付工程は、A)外部電極用導電性ペーストに含まれるバインダ樹脂の除去(脱脂)を目的とした外部電極の脱脂過程(第1の領域)、B)外部電極の膜の緻密化と内部電極との接合を目的とした外部電極の焼結過程(第2の領域)、C)外部電極の膜内の隙間をガラスで充填させ、緻密化させる降温過程(第3の領域)、の3つの過程から構成される。
なお、焼成炉は、密閉状態の焼成炉であるトンネル炉を使用し、焼成炉の内部の圧力の制御が可能である。焼成炉の内部のガスは、N2、H2Oおよび空気の流量で調整される。
第1の領域は、外部電極用導電性ペーストに含まれる有機成分を飛ばすことを目的としている。
第1の領域において焼成炉の内部を加圧することで、O2/H2Oのガスによる脱脂が促進される。焼結過程である高温域に持ち越される残留カーボン量を減少させることにより、ブリスタ(気泡)の抑制と膜の緻密性とを両立させ、外部電極における膜質のばらつきを低減させることができる。
第2の領域は、外部電極の膜の緻密化と、内部電極と外部電極との接合をはかることを目的としている。
第3の領域は、外部電極の内部の隙間をガラスで充填させ、外部電極をさらに緻密化させることを目的としている。
第2の領域においてガラスの軟化する高温域で減圧し、続いて、第3の領域における降温過程で大気圧に戻すことにより、外部電極の膜中に形成された空隙部にガラスが充填され、高いシール性を得ることができる。また、外部電極の膜表面にガラスが析出し難くなることから、めっき付き性の向上に対しても有効である。
なお、焼成炉の内部における焼付の雰囲気調節は、例えば、N2、空気、H2OおよびO2などの雰囲気ガスを使い分けることで行われる。
最後に、必要に応じて、外部電極の表面にめっきを施す。めっきの材料は、NiやSnめっきなどがある。以上の工程により、積層型セラミック電子部品として、例えば、積層セラミックコンデンサが製造される。
実験例1では、上記の積層型セラミック電子部品の製造方法の実施形態の脱脂過程における焼成炉の内部の圧力と酸素濃度との関係の調査のための実験を行った。
実験に使用した積層体の外部電極用導電性ペーストには、Cu粉末を用いた。また、積層体は、長さ1.0mm×幅0.5mm×高さ0.5mmのサイズのNiを内部電極としたサンプルを使用した。外部電極用導電性ペーストの組成は、固形分(Cu金属粉+ガラス粉):(溶剤+バインダ樹脂)=74:26の重量比である。固形分(Cu金属粉+ガラス粉)に対するガラス量は、20重量%、ガラスは、Si−Su−Zn系の低軟化点ガラスとSiO2の混合仕様(混合比6:4)であり、無酸素Cu板に塗布したときのガラスの接触角は、20°以下である。まず、長さ1.0mm×幅0.5mm×高さ0.5mmの積層体の内部電極露出面に、電極ペーストをディップ工法で塗布し、実測100℃のトンネル炉に10分投入し、乾燥させた。外部電極に対する回りこみ部の寸法(E寸)は270μm、端面厚は60μmである。
実験例1においては、上記の積層体のサンプルを以下の手順により外部電極用導電性ペーストを焼成する加工を行い、積層セラミックコンデンサを製造した。
A)焼成炉の内部の条件は、昇温速度は100℃/分、ガスはN2と空気を供給するようにし、焼成炉の内部の圧力と酸素濃度は、表1・表2のように設定した。なお、表中の*は、本発明の範囲外であることを示す。
B)焼成炉の内部の温度は、870℃で一定となるように設定し、ガスはN2を供給し、焼成炉の内部の圧力は0.05MPa、酸素濃度は1ppm以下に管理した。
C)降温速度は50℃/分、ガスはN2と空気を供給し、焼成炉の内部の圧力は大気圧とし、酸素濃度は30ppmとなるように管理した。
最後に、Niによるめっき加工を行い、積層セラミックコンデンサの評価試料(B特性、容量1μF、定格電圧16V)を得た。ここで、B特性とは、低温から高温まで小さな変化率で安定した容量値を維持した設計の積層セラミックコンデンサをいう。
また、表2は、急放電試験を行った結果であり、脱脂過程における焼成炉の内部の圧力および酸素濃度と接合不良と判断された積層セラミックコンデンサの発生数との関係を示したものである。急放電試験は、各積層セラミックコンデンサを64V、5秒×5回を受電した後、ステンレス板で急放電を行った前後の静電容量の変化率を求め、内部電極と外部電極との接合性の調査することにより行った。なお、表2中における、例えば1/100は、100個の試料のうち1個の試料において接合不良と判断された積層セラミックコンデンサが発生したことを示している。
また、焼成炉の内部の圧力を0.15、0.20MPaに設定した場合は、ブリスタ(気泡)の発生率が低下することが確認された。これは、酸素の供給により脱脂が進んだと考えられる。なお、焼成炉の内部の圧力を大気圧から上げた場合は、外部電極の端面の酸化による接合性の不良が懸念されたが、酸素濃度が100ppm以下の酸素濃度であれば、不良は生じていない。
実験例2では、上記の積層型セラミック電子部品の製造方法の実施形態の焼結過程における焼成炉の内部の圧力と酸素濃度との関係の調査のための実験を行った。
実験に使用した積層体は、実験例1において使用したものと同一のものを使用した。実験例2においては、積層体のサンプルを以下の手順により外部電極を焼成する加工を行った。
A)昇温速度は100℃/分、ガスはN2と空気を供給し、焼成炉の内部の圧力は0.20MPa、酸素濃度は50ppmとなるように設定した。
B)焼成炉の内部の温度は870℃で一定となるように設定し、ガスはN2と空気を供給し、焼成炉の内部の圧力と酸素濃度は、表3・表4のように設定した。なお、表中の*は、本発明の範囲外であることを示す。
C)降温速度は50℃/分、ガスはN2と空気を供給し、焼成炉の内部の圧力は大気圧とし、酸素濃度は30ppmと成るように管理した。
最後に、Niによるめっき加工を行い、積層セラミックコンデンサの評価試料(B特性、容量1μF、定格電圧16V)を得た。
また、表4は、はんだ爆ぜ試験を行った結果である。はんだ爆ぜ試験は、基板に実測280〜300℃のリフロー炉で評価サンプルを実装し、次に、積層セラミックコンデンサの外観を観察し、外部電極からはんだが噴出した積層セラミックコンデンサの数をカウントすることにより調査した。表4は、焼結過程における焼成炉の内部の圧力および酸素濃度とはんだ爆ぜを生じた積層セラミックコンデンサの数との関係を示したものである。なお、表4中における、例えば17/1000は、1000個の試料のうち17個の試料においてはんだ爆ぜが発生したことを示している。
なお、焼成炉の内部の圧力を0.05MPa以下に設定すると、酸素濃度の変化に依存することなく、はんだ爆ぜは抑制され、さらに、Niのめっき膜の断裂は抑制されている。
また、酸素濃度を5ppm以上とすると、内部電極と外部電極との接合不良が生じている。この接合不良は、Niのめっき膜の断裂によるものではなく、焼結過程における高温域では、残留カーボン量が少なく、外部電極の端面が酸化し易いことが影響しているものと考えられる。
実験例3では、上記の積層型セラミック電子部品の製造方法の実施形態の降温過程における焼成炉の内部の圧力と酸素濃度との関係の調査のための実験を行った。
実験に使用した積層体は、実験例1において使用したものと同一のものを使用した。実験例3においては、積層体のサンプルを以下の手順により外部電極の焼成する加工を行った。
A)昇温速度は100℃/分、ガスはN2と空気を供給し、焼成炉の内部の圧力は0.20MPa、酸素濃度は50ppmとなるように設定した。
B)焼成炉の内部の温度は870℃で一定となるように設定し、ガスはN2を供給し、焼成炉の内部の圧力は0.05MPa、酸素濃度は1ppm以下に管理した。
C)降温速度は50℃/分、ガスはN2と空気を供給し、酸素濃度は30ppmに管理した。そして、表5・表6に示すように、B)の条件である焼成炉の内部における圧力で降温させた場合と、焼成炉の内部の圧力を大気圧とした場合とを行った。なお、表中の*は、本発明の範囲外であることを示す。
最後に、Niによるめっき加工を行い、積層セラミックコンデンサの評価試料(B特性、容量1μF、定格電圧16V)を得た。
表6は、耐湿負荷不良の有無の調査を行った結果であり、降温過程における焼成炉の内部の圧力および酸素濃度と耐湿負荷不良数との関係を示したものである。耐湿負荷試験は、70℃、相対湿度は95%RHの湿中雰囲気中で、16Vの電圧を印加して、2000時間の条件で槽入れし、シール性を調査した。本耐湿負荷試験においては、絶縁抵抗値が109Ω未満で不良と判断した。なお、表6中における、例えば5/100は、100個の試料のうち5個の試料において耐湿負荷が不良と判断されたことを示している。
なお、焼成炉の内部の圧力を大気圧に設定した場合は、はんだ爆ぜ試験および耐湿負荷不良の有無の調査共に、酸素濃度に依存することなく、不良な積層セラミックコンデンサは発生しなかった。一方、焼成炉の内部の圧力をB)における圧力である0.05MPaに設定した場合は、はんだ爆ぜ試験および耐湿負荷不良の有無の調査共に、いくらかの不良が発生することが確認された。
また、酸素濃度を70ppmにした場合、外部電極と内部電極との接合部の酸化によるものと考えられる接合不良が生じる。そのため、酸素濃度は、50ppm以下に設定するのが好ましいと考えられる。
2 積層体
3 外部電極
4 セラミック層
5 内部電極
Claims (4)
- 複数のセラミック層と前記複数のセラミック層の間に挟まれるように形成される内部電極とを有する積層体を準備する工程と、
前記積層体の表面に露出している前記内部電極を覆うようにして前記積層体の表面に外部電極用導電性ペーストを塗布する工程と、
焼成炉において塗布された前記外部電極用導電性ペーストを前記積層体に焼付する工程とを含む電子部品の製造方法において、
前記焼付する工程は、
前記外部電極用導電性ペースト中に含まれるバインダ樹脂を除去するために必要な温度まで昇温する第1の領域と、
前記外部電極用導電性ペーストを焼結するために必要な温度まで昇温する第2の領域と、
前記第2の領域において昇温された温度から常温まで降温する第3の領域とを含み、
前記第1の領域において、前記焼成炉の内部の圧力を0.15MPa以上、かつ前記焼成炉の内部の酸素濃度を30〜100ppmに設定し、
前記第2の領域において、前記焼成炉の内部の圧力を0.05MPa以下に設定し、
前記第3の領域において、前記焼成炉の内部の圧力を大気圧に設定することを特徴とする、電子部品の製造方法。 - 前記第1の領域において、前記外部電極用導電性ペースト中に含まれるバインダ樹脂を除去するために必要な温度を400〜700℃に設定することを特徴とする、請求項1に記載の電子部品の製造方法。
- 前記第2の領域において、前記外部電極用導電性ペーストを焼結するために必要な温度を700〜1000℃に設定することを特徴とする、請求項1または請求項2のいずれかに記載の電子部品の製造方法。
- 前記外部電極用導電性ペーストは、Cu粉末を含むことを特徴とする、請求項1ないし請求項3のいずれかに記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010110115A JP5471799B2 (ja) | 2010-05-12 | 2010-05-12 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010110115A JP5471799B2 (ja) | 2010-05-12 | 2010-05-12 | 電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011238834A JP2011238834A (ja) | 2011-11-24 |
JP5471799B2 true JP5471799B2 (ja) | 2014-04-16 |
Family
ID=45326468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010110115A Active JP5471799B2 (ja) | 2010-05-12 | 2010-05-12 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5471799B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7034613B2 (ja) * | 2017-06-29 | 2022-03-14 | 太陽誘電株式会社 | セラミック電子部品及びその製造方法、並びに電子部品実装基板 |
JP7238825B2 (ja) * | 2020-02-12 | 2023-03-14 | 株式会社村田製作所 | 電子部品、電子部品の製造方法、及び、実装構造体の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2915540B2 (ja) * | 1990-10-22 | 1999-07-05 | ティーディーケイ株式会社 | セラミック電子部品の製造方法 |
JPH07335477A (ja) * | 1994-06-15 | 1995-12-22 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JP3685656B2 (ja) * | 1999-06-30 | 2005-08-24 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
JP3785966B2 (ja) * | 2001-08-23 | 2006-06-14 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法および積層セラミック電子部品 |
JP2003243249A (ja) * | 2002-02-20 | 2003-08-29 | Nec Tokin Corp | 積層セラミックコンデンサ及びその製造方法 |
JP4207458B2 (ja) * | 2002-05-14 | 2009-01-14 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
-
2010
- 2010-05-12 JP JP2010110115A patent/JP5471799B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011238834A (ja) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10529486B2 (en) | Conductive paste for external electrode and method for manufacturing electronic component including the conductive paste for external electrode | |
JP6679964B2 (ja) | 積層セラミックコンデンサ | |
JP4952723B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP6429027B2 (ja) | 積層電子部品 | |
KR101577395B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
JP5567647B2 (ja) | セラミック電子部品 | |
CN115036136B (zh) | 陶瓷电子部件 | |
CN115036135B (zh) | 陶瓷电子部件 | |
JP2017191880A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP5471799B2 (ja) | 電子部品の製造方法 | |
JP2000049034A (ja) | セラミック電子部品及びその製造方法 | |
JP2023013238A (ja) | セラミック電子部品 | |
JP2022136766A (ja) | セラミック電子部品 | |
JP2003217969A (ja) | 積層セラミックコンデンサの製造方法 | |
US20230107429A1 (en) | Ceramic electronic device | |
JP2005228610A (ja) | 導電性ペースト及びセラミック電子部品 | |
JP2006013219A (ja) | チップ型電子部品およびその製法 | |
JP4826881B2 (ja) | 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品 | |
JP7310709B2 (ja) | 積層型電子部品および積層型電子部品の製造方法 | |
JP5998785B2 (ja) | 積層電子部品 | |
JP4637440B2 (ja) | セラミック素子の製造方法 | |
JPH0935985A (ja) | セラミック積層電子部品 | |
JP2000077260A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2022136816A (ja) | セラミック電子部品 | |
JP2001015376A (ja) | 積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5471799 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |