JP2000049034A - セラミック電子部品及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 導電ペーストの付与・焼き付けにより外部電
極を形成するにあたり、セラミック焼結体の歪みやクラ
ックが生じ難く、かつ緻密であり、信頼性に優れた外部
電極を備えたセラミック電子部品を得る。 【解決手段】 セラミック焼結体２の外表面に導電ペー
ストを付与し、焼き付けることにより外部電極７，８を
形成してなるセラミック電子部品としての積層コンデン
サ１であって、前記外部電極７，８が、セラミック焼結
体２の表面に形成されており、かつ粒径の相対的に大き
な金属粉末９からなり、空孔率が相対的に高い第１の層
と、第１の層の外側に形成されており、かつ粒径が相対
的に小さな金属粉末１０からなり、空孔率が相対的に低
い第２の層とを有するように構成されている、セラミッ
ク電子部品。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば積層コンデ
ンサのようなセラミック電子部品及びその製造方法に関
し、より詳細には、導電ペーストの塗布・焼き付けによ
り外部電極が形成されるセラミック電子部品及びその製
造方法に関する。

【０００２】

【従来の技術】従来、積層コンデンサなどのセラミック
電子部品においては、外部電極は導電ペーストの塗布・
焼き付け法により形成されていることが多い。導電ペー
ストは、金属粉末と、有機バインダ樹脂と、ガラスフリ
ットと、溶剤等を混練することにより得られる。導電ペ
ーストが焼き付けられると、溶剤及び有機バインダは飛
散し、金属粉末が焼結されて導電膜が形成される。

【０００３】ところで、上記導電ペーストとしては、平
均粒径が相対的に小さい、すなわち５μｍ未満の金属粉
末と、粒径の大きな、すなわち平均粒径が５μｍ以上の
金属粉末とを混合し、有機バインダ樹脂、ガラスフリッ
ト及び有機溶剤と混練したものが知られている。

【０００４】上記のように、粒径の小さい金属粉末と粒
径の大きい金属粉末とを併用しているのは、以下の理由
による。すなわち、外部電極の導電性や耐湿性を高める
には、緻密な電極膜を形成する必要がある。この場合、
粒径の小さい金属粉末を用いる程、緻密な電極膜を形成
することができる。

【０００５】ところが、粒径の小さい金属粉末を用いる
と、緻密な電極膜が得られるものの、外部電極焼き付け
時の締め付け応力によりセラミックスに歪みやクラック
が発生することがあった。

【０００６】そこで、上記締め付け応力によるセラミッ
クスの歪みやクラックを防止するために、粒径の大きな
金属粉末が併用されている。すなわち、粒径の大きな金
属粉末を配合することにより、焼き付けに際しての締め
付け応力の緩和が図られている。

【０００７】上記のように、粒径の大きな金属粉末と粒
径の小さな金属粉末とを併用して構成された外部電極の
構造を図２を参照してより具体的に説明する。図２は、
従来の積層コンデンサを示す断面図である。積層コンデ
ンサ２１は、セラミック層を介して厚み方向に重なり合
うように配置された内部電極２３〜２６が形成されたセ
ラミック焼結体２２を有する。セラミック焼結体２２の
端面２２ａ，２２ｂを覆うように外部電極２７，２８が
形成されている。

【０００８】外部電極２７，２８は、粒径の大きな金属
粉末と粒径の小さな金属粉末とを含む導電ペーストを塗
布し、焼き付けることにより形成されている。従って、
外部電極２７，２８では、最終的に、粒径の大きな金属
粉末２９と、粒径の小さな金属粉末３０とがランダムに
分散されている。

【０００９】

【発明が解決しようとする課題】従来の積層コンデンサ
２１では、粒径の大きな金属粉末２９と粒径の小さな金
属粉末３０とを併用することにより、外部電極焼き付け
に際しての締め付け応力の低減と、得られる電極膜の緻
密性とのバランスが図られていた。

【００１０】しかしながら、現実には、粒径の大きな金
属粉末２９と粒径の小さい金属粉末３０とを併用した場
合、その混合割合を高精度に調整したとしても、外部電
極焼き付け時の締め付け応力の緩和と、外部電極の緻密
性を両立することは非常に困難であった。

【００１１】すなわち、外部電極焼き付け時の締め付け
応力の緩和を主眼においた場合には、外部電極の緻密性
が低下し、信頼性が低下することがあった。逆に、外部
電極の緻密性を高めて信頼性を高めようとした場合に
は、焼き付け時の締め付け応力により、セラミック焼結
体２２に歪みやクラックが発生しがちであった。

【００１２】本発明の目的は、上述した従来技術の欠点
を解消し、導電ペーストの塗布・焼き付け法により外部
電極を形成してなるセラミック電子部品において、焼き
付け時の締め付け応力によるセラミック焼結体の歪みや
クラックの発生を効果的に抑制することができると共
に、緻密であり、信頼性に優れた外部電極を備えたセラ
ミック電子部品及びその製造方法を提供することにあ
る。

【００１３】

【課題を解決するための手段】請求項１に記載の発明に
係るセラミック電子部品は、セラミック焼結体と、前記
セラミック焼結体の外表面に形成された外部電極とを備
え、前記外部電極が、金属粉末含有導電ペーストの塗布
・焼き付けにより形成されており、かつ前記外部電極
が、セラミック焼結体表面に形成されておりかつ粒径が
相対的に大きな金属粉末からなり、空孔率が相対的に高
い第１の層と、第１の層の外側に形成されており、かつ
粒径が相対的に小さな金属粉末からなり、空孔率が相対
的に低い第２の層とを有することを特徴とする。

【００１４】請求項２に記載の発明では、外部電極を構
成する上記第１の層の空孔率が２０〜３０％、第２の層
の空孔率が５％以下とされている。請求項３に記載の発
明では、外部電極を構成する上記第１の層が、平均粒径
５μｍ以上、１５μｍ以下の金属粉末から構成されてお
り、第２の層が、平均粒径５μｍ未満の金属粉末から構
成されている。

【００１５】請求項４に記載の発明は、セラミック電子
部品の製造方法であって、セラミック焼結体を用意する
工程と、前記セラミック焼結体の外表面に粒径が相対的
に大きな金属粉末を含む第１の導電ペーストを付与し、
第１の導電ペースト層を形成する工程と、粒径が相対的
に小さい金属粉末を含む第２の導電ペースト層を第１の
導電ペースト層上に形成する工程と、前記第１，第２の
導電ペースト層を焼き付けることにより、外部電極を形
成する工程とを備えることを特徴とする。

【００１６】請求項５に記載の発明は、セラミック電子
部品の製造方法であって、セラミック焼結体を用意する
工程と、前記セラミック焼結体の外表面に、粒径が相対
的に大きな金属粉末を含む第１の導電ペーストを付与す
る工程と、第１の導電ペーストを焼き付けて第１の層を
形成する工程と、前記第１の層上に、粒径が相対的に小
さい金属粉末を含む第２の導電ペーストを付与する工程
と、前記第２の導電ペーストを焼き付けて第２の層を形
成する工程とを備えることを特徴とする。

【００１７】請求項６に記載の発明は、前記第１の導電
ペーストとして、平均粒径が５μｍ以上、１５μｍ以下
の金属粉末の導電ペーストを用い、前記第２の導電ペー
ストとして、平均粒径５μｍ未満の金属粉末の導電ペー
ストを用いることを特徴とする。

【００１８】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の具体的な実施例を説明することにより、本発明を明ら
かにする。

【００１９】図１は、本発明の一実施例に係る積層コン
デンサを示す断面図である。積層コンデンサ１は、セラ
ミック焼結体２を用いて構成されている。セラミック焼
結体２は、例えばチタン酸バリウム系半導体セラミック
スのような誘電体セラミックスにより構成されている。

【００２０】セラミック焼結体２は直方体状の形状を有
する。セラミック焼結体２内には、セラミック層を介し
て厚み方向に重なり合うように内部電極３〜６が配置さ
れている。内部電極３，５は、セラミック焼結体２の第
１の端面２ａに引き出されている。内部電極４，６は、
セラミック焼結体２の第２の端面２ｂに引き出されてい
る。

【００２１】第１の端面２ａを覆うように外部電極７
が、第２の端面２ｂを覆うように外部電極８が形成され
ている。外部電極７，８は、端面２ａ，２ｂだけでな
く、セラミック焼結体２の上面２ｃ及び下面２ｄ並びに
図示しない一対の側面にも至るように形成されている。

【００２２】本実施例の特徴は、上記外部電極７，８の
構造にある。外部電極７，８は、導電ペーストを塗布
し、焼き付けることにより形成されている。もっとも、
外部電極７，８は、セラミック焼結体２の表面に第１の
層及び第２の層を順に積層してなる積層構造を有する。
ここで、第１の層では、平均粒径が相対的に大きな金属
粉末９からなり、空孔率が相対的に高くされている。第
２の層は、第１の層の外側に形成されており、第１の層
に多く含まれている粒径の大きな金属粉末９よりも平均
粒径が小さい金属粉末１０からなり、空孔率が第１の層
よりも低くされている。

【００２３】従って、外部電極７，８においては、内側
に形成される第１の層が相対的に平均粒径の大きな金属
粉末９からなるため、空孔率が相対的に高く構成されて
いるので、第１の層を焼き付ける際に、大きな締め付け
応力が発生しない。よって、セラミック焼結体２の歪み
やクラックが発生し難い。

【００２４】他方、第１の層の外側に、上記第２の層が
形成されているが、第２の層では、平均粒径が相対的に
小さな金属粉末１０からなるため、空孔率が相対的に低
くされているので、第２の層は緻密な電極膜として形成
される。従って、外部電極７，８上にさらにメッキ膜を
形成する場合、メッキ液が内部に侵入し難く、また湿気
等が内部に侵入し難い。よって、積層コンデンサ１の信
頼性を高めることができる。

【００２５】すなわち、本実施例の積層コンデンサ１で
は、外部電極７，８が上記第１の層及び第２の層を積層
した２層構造とされており、それによって、内側の第１
の層において、焼き付け時の締め付け応力の緩和が図ら
れ、外側の第２の層において、第１の層の緻密性が低い
点が補われている。

【００２６】従って、単に粒径の大きな金属粉末２９と
小さな金属粉末３０とをアトランダムに混合してなる導
電ペーストを用いた従来の積層コンデンサ２１では、金
属粉末の含有割合を高精度に制御したとしても、セラミ
ック焼結体２における歪みやクラックの発生を確実に防
止しつつ、緻密な電極膜を形成することが困難であった
のに対し、本実施例では、上記第１，第２の層を積層す
ることにより、両者の役割が分担されているため、セラ
ミック焼結体２２の歪み及びクラックの発生の防止と、
電極膜の緻密化とを両立することが可能とされている。

【００２７】上記第１，第２の層を構成するのに用いら
れる各導電ペーストを、それぞれ第１，第２の導電ペー
ストとする。この場合、第１の導電ペーストとしては、
相対的に平均粒径が大きな金属粉末９の導電ペースト
が、第２の導電ペーストとしては、平均粒径が相対的に
小さな金属粉末１０の導電ペーストが用いられる。

【００２８】ここで、粒径が相対的に大きな金属粉末９
としては、好ましくは、平均粒径が５μｍ以上、１５μ
ｍ以下の金属粉末が用いられる。平均粒径が５μｍ未満
の金属粉末では、締め付け応力の緩和を十分に図れない
ことがあり、１５μｍを超えると導電膜の緻密性が低下
しすぎることがある。

【００２９】第１の導電ペーストでは、このような平均
粒径が５〜１５μｍの金属粉末が配合されているものが
好ましい。平均粒径が５μｍ未満の金属粉末の場合に
は、セラミック焼結体２に対する焼き付け時の締め付け
応力の緩和を十分に図れないことがある。ちなみに、第
１の導電ペーストにおいて、平均粒径が５〜１５μｍの
金属粉末は、全金属粉末中の４０重量％以上、第２の導
電ペーストにおいて、平均粒径が５μｍ未満の金属粉末
は、全金属粉末中の６０重量％以上とするとよい。

【００３０】他方、第２の導電ペーストとしては、好ま
しくは平均粒径５μｍ未満の金属粉末から構成されるこ
とが望ましい。平均粒径５μｍ以上の金属粉末の場合に
は、第２の層の緻密性が十分に高くならないことがあ
る。

【００３１】上記第１，第２の導電ペーストを用い、焼
き付けることにより、第１，第２の層が形成される。こ
の場合、第１の層では、平均粒径が相対的に大きな金属
粉末９が用いられているので、空孔率が相対的に高くさ
れる。また、第２の層では、平均粒径が相対的に小さい
金属粉末１０が用いられているので、空孔率が相対的に
低くされることになる。

【００３２】上記のように、第１，第２の層を積層して
なる外部電極７，８を形成するにあたっては、様々な方
法を用いることができる。例えば、粒径が相対的に大き
な金属粉末９の第１の導電ペーストをセラミック焼結体
２の外表面に付与し、第１の導電ペースト層を形成し、
次に、粒径が相対的に小さい金属粉末１０の第２の導電
ペースト層を第１の導電ペースト層上に形成し、第１，
第２の導電ペースト層を同時に焼き付ける方法が挙げら
れる。

【００３３】あるいは、セラミック焼結体２の外表面
に、粒径が相対的に大きな金属粉末９の第１の導電ペー
ストを付与し、第１の導電ペースト層を焼き付けて第１
の層を先ず形成し、次に第１の層上に、粒径が相対的に
小さい金属粉末１０の第２の導電ペーストを付与し、第
２の導電ペースト層を焼き付けることにより第２の層を
形成する方法を採用してもよい。

【００３４】次に、具体的な実験例に基づき、積層コン
デンサ１の製造方法を説明すると共に、その効果をより
具体的に説明する。まず、複数の内部電極３〜６が配置
されたチタン酸バリウム系誘電体セラミックスよりなる
３．２×１．６×１．６ｍｍの寸法のセラミック焼結体
２を用意した。

【００３５】上記セラミック焼結体２の一方端面２ａ側
から、セラミック焼結体２を第１の層を構成するための
第１の導電ペーストに浸漬し、引き上げることにより、
第１の導電ペースト層を形成した。同様にして、端面２
ｂ側にも第１の導電ペースト層を形成した。

【００３６】次に、第１の導電ペースト層を乾燥した後
に、上記と同様にして、第２の層を構成するための導電
ペーストにセラミック焼結体２を浸漬し、引き上げるこ
とにより、第１の導電ペースト層上に第２の導電ペース
ト層を積層した。しかる後、第１，第２の導電ペースト
層を８００℃の温度で焼成し、外部電極７，８を形成し
た。

【００３７】上記第１，第２の導電ペースト層として、
下記の表１に示す試料番号１〜９の各導電ペーストを用
い、それぞれ、試料番号１〜９の積層コンデンサを得
た。

【００３８】

【表１】

【００３９】なお、各積層コンデンサの外部電極７，８
の総厚みは全て２０μｍとなるように、上記導電ペース
ト層を付与した。この場合、試料番号１〜６では、本発
明に従って、第１の導電ペースト層及び第２の導電ペー
スト層を上記のように積層し、焼成したが、第１，第２
の層の厚みは、それぞれ、１５μｍ，５μｍとした。

【００４０】また、試料番号７〜９では、第２の層を形
成しなかった。すなわち、表１に示す各平均粒径のＡｇ
粉末含有導電ペーストを塗布し、乾燥した後、焼成し、
厚み２０μｍの単一層の外部電極を形成した。

【００４１】上記のようにして得た試料番号１〜９の各
積層コンデンサを、以下の要領で評価した。 空孔率の測定…各積層コンデンサの外部電極７，８を
破断し、その空孔率を測定した。空孔率の測定に際し、
試料番号１〜６の積層コンデンサについては、内側の第
１の層及び外側の第２の層を目視により区別し、それぞ
れの空孔率を測定した。

【００４２】サーマル試験…２７５℃の半田に３秒浸
漬させ、クラックの発生がないか確認した。 耐湿不良試験…７０℃及び相対湿度９５％の環境の下
で、各積層コンデンサに定格電圧（６．３Ｖ）を１００
０時間印加し、絶縁抵抗不良が発生しているか否かを評
価した。絶縁抵抗不良については、絶縁抵抗値が７．７
Ω以下である場合を不良とした。

【００４３】メッキ液浸漬試験…メッキ液にチップを
浸漬させ、ある一定時間経過後にメッキ液浸透による不
良がないか確認した。上記評価結果を、下記の表２に示
す。

【００４４】

【表２】

【００４５】表１から明らかなように、第１層の金属粒
子の平均粒径が２μｍである試料番号１の積層コンデン
サでは、サーマル試験においてクラックが発生し、かつ
絶縁抵抗劣化割合が３０％と高かった。

【００４６】また、平均粒径４μｍのＡｇ粉末を含有す
る導電ペーストを用いて単一層の外部電極を形成した試
料番号７では、空孔率は５％と低く、シール性は良好で
あったものの、サーマル試験によりクラックが発生し
た。

【００４７】さらに、試料番号８，９では、それぞれ、
平均粒径が１０μｍ及び３０μｍのＡｇ粉末からなる導
電ペーストを用いて単一層の外部電極を形成したため
か、メッキ液浸漬試験においてメッキ液が浸透し、かつ
耐湿不良試験においても耐湿不良が見られた。

【００４８】これに対して、試料番号１〜６の積層コン
デンサでは、サーマル試験によるクラックがほとんど生
じず、絶縁抵抗不良もほとんど見られなかった。また、
試料番号１〜３の積層コンデンサでは、メッキ液の浸透
による不良も発生しなかった。

【００４９】従って、相対的に粒径が大きな金属粉末か
らなり、空孔率が相対的に高い第１の層に、粒径が相対
的に小さな金属粉末からなり、空孔率が相対的に低い第
２の層を積層して外部電極を構成することにより、焼成
時の締め付け応力によるセラミック焼結体の歪みやクラ
ックの発生を効果的に抑制することができると共に、外
部電極の緻密化が果たされることがわかる。

【００５０】また、特に、第１の層の空孔率が２０〜３
０％及び第２の層の空孔率が５％以下である試料番号
２，３の積層コンデンサでは、より一層耐湿不良及びメ
ッキ液浸透による不良が生じ難く、かつサーマル試験に
よるクラックの発生も見られなかった。

【００５１】上記実施例では、セラミック電子部品とし
て積層コンデンサを示したが、本発明は、セラミック焼
結体の外表面に外部電極が導電ペーストの塗布・焼き付
けにより形成されているセラミック電子部品に一般的に
適用することができ、従って、積層バリスタ、積層圧電
セラミック部品などの積層セラミック電子部品や、積層
型以外のセラミックコンデンサ、セラミック・サーミス
タなどのセラミック電子部品に広く用いることができ
る。

【００５２】

【発明の効果】請求項１に記載の発明に係るセラミック
電子部品では、外部電極が、第１の層と第２の層とを積
層した構造を有し、第１の層が粒径が相対的に大きな金
属粉末からなり、空孔率が相対的に高いため、焼き付け
時の締め付け応力によりセラミック焼結体に歪みやクラ
ックが発生し難い。また、第２の層は、粒径が相対的に
小さな金属粉末からなり、空孔率が相対的に低いので、
第２の層により外部電極の緻密性が保たれる。

【００５３】従って、例えば積層コンデンサなどのセラ
ミック電子部品の製造に際し、セラミック焼結体におけ
るクラックや歪みの発生を防止することができ、かつメ
ッキ液や湿気の侵入等が生じ難い、信頼性に優れたセラ
ミック電子部品を提供することが可能となる。

【００５４】請求項２に記載の発明では、第１の層の空
孔率が２０〜３０％、第２の層の空孔率が５％以下であ
るため、より一層クラックの発生を抑制することができ
ると共に、絶縁抵抗などの電気的特性の安定な信頼性に
優れたセラミック電子部品を提供することができる。

【００５５】請求項３に記載の発明では、平均粒径５μ
ｍ以上、１５μｍ以下の金属粉末によって第１の層が構
成されており、平均粒径５μｍ未満の金属粉末によって
第２の層が構成されているので、さらに、セラミック焼
結体における歪みやクラックの発生を効果的に防止する
ことができると共に、メッキ液や湿気の侵入が生じ難
い、より一層信頼性に優れたセラミック電子部品を提供
することができる。

【００５６】請求項４に記載の発明では、セラミック電
子部品の製造にあたり、粒径が相対的に大きな金属粉末
からなる第１の導電ペーストを付与し、次に、粒径が相
対的に小さい金属粉末からなる第２の導電ペーストを第
１の導電ペースト上に付与し、しかる後、第１，第２の
導電ペーストを焼き付けることにより、第１，第２の外
部電極が形成される。従って、第１，第２の導電ペース
トを順次付与し、焼き付けるという一連の工程により、
セラミック焼結体の歪みやクラックが生じ難くかつ外部
電極の緻密性に優れた本発明に係るセラミック電子部品
を得ることができる。

【００５７】請求項５に記載の発明では、粒径の相対的
に大きな金属粉末からなる第１の導電ペーストを付与
し、焼き付けて第１の層を形成した後、第１の層上に粒
径が相対的に小さい金属粉末からなる第２の導電ペース
トを付与し、焼き付けて第２の層が形成され、それによ
って第１，第２の外部電極が形成される。従って、請求
項４に記載の発明と同様に、焼き付け時に、セラミック
焼結体に歪みやクラックが発生し難く、緻密な外部電極
を有する本発明に係るセラミック電子部品を提供するこ
とができる。

【００５８】請求項６に記載の発明では、上記第１の導
電ペーストとして、平均粒径が５μｍ以上、１５μｍ以
下の金属粉末の導電ペーストを用い、第２の導電ペース
トとして、平均粒径５μｍ未満の金属粉末の導電ペース
トを用いるため、焼き付けに際してのセラミック焼結体
の歪みやクラックの発生を一層効果的に防止することが
できると共に、メッキ液や湿気等の侵入がより一層生じ
難い信頼性に優れたセラミック電子部品を製造すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る積層コンデンサを示す
断面図。

【図２】従来の積層コンデンサを示す断面図。

【符号の説明】

１…積層コンデンサ ２…セラミック焼結体 ２ａ，２ｂ…第１，第２の端面 ３〜６…内部電極 ７，８…外部電極 ９…粒径の大きな金属粉末 １０…粒径の小さい金属粉末

Claims (6)

【特許請求の範囲】
1. 【請求項１】 セラミック焼結体と、前記セラミック焼
   結体の外表面に形成された外部電極とを備え、 前記外部電極が、金属粉末含有導電ペーストの塗布・焼
   き付けにより形成されており、かつ前記外部電極が、セ
   ラミック焼結体表面に形成されておりかつ粒径が相対的
   に大きく、空孔率が相対的に高い第１の層と、第１の層
   の外側に形成されており、かつ粒径が相対的に小さく、
   空孔率が相対的に低い第２の層とを有することを特徴と
   する、セラミック電子部品。
2. 【請求項２】 前記第１の層の空孔率が２０〜３０％、
   第２の層の空孔率が５％以下である、請求項１に記載の
   セラミック電子部品。
3. 【請求項３】 前記第１の層が、平均粒径５μｍ以上、
   １５μｍ以下の金属粉末から構成されており、前記第２
   の層が、平均粒径５μｍ未満の金属粉末から構成されて
   いる、請求項１または２に記載のセラミック電子部品。
4. 【請求項４】 セラミック電子部品の製造方法であっ
   て、 セラミック焼結体を用意する工程と、 前記セラミック焼結体の外表面に粒径が相対的に大きな
   金属粉末を含む第１の導電ペーストを付与し、第１の導
   電ペースト層を形成する工程と、 粒径が相対的に小さい金属粉末を含む第２の導電ペース
   ト層を第１の導電ペースト層上に形成する工程と、 前記第１，第２の導電ペースト層を焼き付けることによ
   り、外部電極を形成する工程とを備えることを特徴とす
   る、セラミック電子部品の製造方法。
5. 【請求項５】 セラミック電子部品の製造方法であっ
   て、 セラミック焼結体を用意する工程と、 前記セラミック焼結体の外表面に、粒径が相対的に大き
   な金属粉末を含む第１の導電ペーストを付与し、第１の
   導電ペースト層を形成する工程と、 第１の導電ペースト層を焼き付けて第１の層を形成する
   工程と、 前記第１の層上に、粒径が相対的に小さい金属粉末を含
   む第２の導電ペーストを付与し、第２の導電ペースト層
   を形成する工程と、 前記第２の導電ペーストを焼き付けて第２の層を形成す
   る工程とを備えることを特徴とする、セラミック電子部
   品の製造方法。
6. 【請求項６】 前記第１の導電ペーストとして、平均粒
   径が５μｍ以上、１５μｍ以下の金属粉末の導電ペース
   トを用い、 前記第２の導電ペーストとして、平均粒径５μｍ未満の
   金属粉末の導電ペーストを用いることを特徴とする、請
   求項４または５に記載のセラミック電子部品の製造方
   法。