JP2018157183A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2018157183A
JP2018157183A JP2017188629A JP2017188629A JP2018157183A JP 2018157183 A JP2018157183 A JP 2018157183A JP 2017188629 A JP2017188629 A JP 2017188629A JP 2017188629 A JP2017188629 A JP 2017188629A JP 2018157183 A JP2018157183 A JP 2018157183A
Authority
JP
Japan
Prior art keywords
electrode layer
region
layer
baked
stirring tank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017188629A
Other languages
English (en)
Other versions
JP6747411B2 (ja
Inventor
修一 伊藤
Shuichi Ito
修一 伊藤
寛和 山岡
Hirokazu Yamaoka
寛和 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2018157183A publication Critical patent/JP2018157183A/ja
Application granted granted Critical
Publication of JP6747411B2 publication Critical patent/JP6747411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】表面状態が改質された焼付電極層を有しつつ、衝撃に強い電子部品を提供する。【解決手段】電子部品は、相対して位置する第１端面および第２端面を含み、第１端面に第１外部電極が設けられ、第２端面に第２外部電極が設けられた積層体１２と、を備える。第１外部電極は第１焼付電極層１５ａを含み、第２外部電極は第２焼付電極層を含み、第１焼付電極層１５ａおよび第２焼付電極層の各々は、積層体１２上に設けられた第１領域１５ａ１と、第１領域１５ａ１を覆う第２領域１５ａ２とを含む。第１領域１５ａ１は、空隙およびガラスを有し、第２領域１５ａ２の第１領域１５ａ１と接する側とは反対側の面は、第１領域１５ａ１の積層体１２と接する側の面よりも少ない量の、空隙およびガラスを有する。【選択図】図４

Description

本発明は、交互に積層された誘電体層および内部電極層を含む積層体を備えた電子部品に関する。
従来、電子部品としての積層セラミックコンデンサの製造方法が開示された文献として、たとえば、特開２００９−２３９２０４号公報（特許文献１）が挙げられる。特許文献１に開示の積層セラミックコンデンサの製造方法にあっては、導体ペーストに略直方体形状を有する積層体の端面を浸漬させて、当該端面にペーストを付着させた後に、端面に付着したペーストの一部をプレートに押し付けて積層体をプレートから引き離すことにより、端面に付着したペーストの形状を整える。これを複数回繰り返した後に、導電性ペーストを焼結する。焼結された導電性ペースト上にめっき処理がなされることにより、外部電極が形成される。
特開２００９−２３９２０４号公報
しかしながら、特許文献１に開示の積層セラミックコンデンサの製造方法で製造された積層セラミックコンデンサは、衝撃に弱く、コンデンサとしての特性を満たさなくなることがある。
本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、表面状態が改質された焼付電極層を有しつつ、衝撃に強い電子部品を提供することにある。
本発明に基づく電子部品は、長さ方向に相対して位置する第１端面および第２端面、上記長さ方向に直交する幅方向に相対して位置する第１側面および第２側面、ならびに、上記長さ方向および上記幅方向に直交する高さ方向に相対して位置する第１主面および第２主面を含む積層体と、上記第１端面に設けられた第１外部電極と、上記第２端面に設けられた第２外部電極と、を備え、上記第１外部電極は、第１焼付電極層を含み、上記第２外部電極は、第２焼付電極層を含み、上記第１焼付電極層および上記第２焼付電極層の各々は、上記積層体上に設けられた第１領域と、上記第１領域を覆う第２領域とを含み、上記第１領域は、空隙およびガラスを有し、上記第２領域の上記第１領域と接する側とは反対側の面は、上記第１領域の上記積層体と接する側の面よりも少ない量の、空隙およびガラスを有する。
上記本発明に基づく電子部品にあっては、上記第２領域の厚みは、０．１μｍ以上９．８μｍ以下であることが好ましい。
上記本発明に基づく電子部品にあっては、上記積層体は、丸みを帯びた角部を有することが好ましい。この場合においては、上記角部上において、上記積層体上に上記第２領域が設けられていてもよい。
上記本発明に基づく電子部品にあっては、上記第１焼付電極層および上記第２焼付電極層は、Ｃｕ、Ａｇ、Ｎｉ、Ｐｄ、Ａｇ−Ｐｄ合金、およびＡｕのいずれかの金属を含むことが好ましい。
上記本発明に基づく電子部品にあっては、上記第１外部電極は、上記第１焼付電極層上に設けられた第１めっき層を含むことが好ましく、上記第２外部電極は、上記第２焼付電極層上に設けられた第２めっき層を含むことが好ましい。この場合には、上記第１めっき層および上記第２めっき層の各々は、Ｎｉめっき層と、上記Ｎｉめっき層上に積層されたＳｎめっき層を有することが好ましい。
本発明によれば、表面状態が改質された焼付電極層を有しつつ、衝撃に強い電子部品を提供することができる。
実施の形態１に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの斜視図である。 図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線に沿った断面図である。 図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。 実施の形態１に係る積層セラミックコンデンサの焼付電極層の詳細を示す部分断面図である。 実施の形態１に係る積層セラミックコンデンサの製造方法を示すフロー図である。 図５に示す焼付電極層の表面処理を実施するための表面処理装置を示す図である。 図６に示す撹拌槽の平面図である。 図６に示す撹拌槽の断面図である。 図６に示す撹拌槽と、弾性部材の位置関係を示す平面図である。 図６に示す焼付電極層の表面処理を実施する工程の詳細を示すフロー図である。 図１０に示す撹拌槽に振動を付与する工程において、複数の積層体および複数のメディアに振動エネルギーを付与する工程を示す図である。 実施の形態２に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの焼付電極層の詳細を示す部分断面図である。 実施の形態３に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの断面図である。 実施の形態３に係る積層セラミックコンデンサの製造方法を示すフロー図である。 実施の形態の効果を検証するために実施した検証実験１の条件および結果を示す図である。 図１５に示す実施例２における表面処理後の焼付電極層上にめっき層を形成することにより構成される外部電極の端部側の断面を示す図である。 図１６に示すＸＶＩＩ線によって囲まれる領域の拡大図である。 図１６に示すＸＶＩＩＩ線によって囲まれる領域の拡大図である。 参考例としてサンドブラストを実施した後の焼付電極層上にめっき層を形成することにより構成される外部電極の端部側の断面を示す図である。 図１９に示すＸＸ線によって囲まれる領域の拡大図である。 図１９に示すＸＸＩ線によって囲まれる領域の拡大図である。 表面処理前の焼付電極層、実施例２のおける表面処理後の焼付電極層、およびサンドブラストを実施した後の焼付電極層において、角部における剥がれの発生を確認した結果を示す図である。 表面処理前の焼付電極層、参考例２として湿式バレル研磨後の焼付電極層、実施例２における表面処理後の焼付電極層において、残留応力を測定した結果を示す図である。 実施の形態の効果を検証するために実施した検証実験２の条件および結果を示す図である。
以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態は、電子部品として、積層セラミックコンデンサを例示し、電子部品の製造方法として、積層セラミックコンデンサの製造方法を例示するものである。また、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
（実施の形態１）
（積層セラミックコンデンサ）
まず、本発明の実施の形態に係る積層セラミックコンデンサの製造方法を説明するに先立って、当該製造方法に従って製造された積層セラミックコンデンサについて説明する。
図１は、実施の形態１に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの斜視図である。図２は、図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線に沿った断面図である。図３は、図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。
図１から図３に示すように、積層セラミックコンデンサ１０は、積層体（セラミック素体）１２と第１外部電極１５と第２外部電極１６とを有している。
積層体１２は、略直方体状の外形を有している。積層体１２は、積層された複数の誘電体層１３と複数の内部電極層１４とを含む。積層体１２は、幅方向Ｗにおいて相対する第１側面１２ｃおよび第２側面１２ｄと、幅方向Ｗに直交する高さ方向Ｔにおいて相対する第１主面１２ａおよび第２主面１２ｂと、幅方向Ｗおよび高さ方向Ｔの両方に直交する長さ方向Ｌにおいて相対する第１端面１２ｅおよび第２端面１２ｆとを含む。
積層体１２は、略直方体状の外形を有しているが、角部および稜線部に丸みがつけられていることが好ましい。角部は、積層体１２の３面が交わる部分であり、稜線部は、積層体１２の２面が交わる部分である。第１主面１２ａ、第２主面１２ｂ、第１側面１２ｃ、第２側面１２ｄ、第１端面１２ｅおよび第２端面１２ｆの少なくともいずれか１つの面に、凹凸が形成されていてもよい。
積層体１２の外形寸法は、たとえば、長さ方向Ｌの寸法が、０．２ｍｍ以上５．７ｍｍ以下であり、幅方向Ｗの寸法が、０．１ｍｍ以上５．０ｍｍ以下であり、幅方向Ｗの寸法が、０．１ｍｍ以上５．０ｍｍ以下である。積層セラミックコンデンサ１０の外形寸法は、マイクロメータにより測定することができる。
積層体１２は、幅方向Ｗにおいて、一対の外層部と内層部とに区分けされる。一対の外層部のうちの一方は、積層体１２の第１主面１２ａを含む部分であり、第１主面１２ａと第１主面１２ａに最も近い後述する第１内部電極層１４１との間に位置する誘電体層１３で構成されている。一対の外層部のうちの他方は、積層体１２の第２主面１２ｂを含む部分であり、第２主面１２ｂと第２主面１２ｂに最も近い後述する第２内部電極層１４２との間に位置する誘電体層１３で構成されている。
内層部は、一対の外層部に挟まれた領域である。すなわち、内層部は、外層部を構成しない複数の誘電体層１３と、全ての内部電極層１４とから構成されている。
複数の誘電体層１３の積層枚数は、２０枚以上１０００枚以下であることが好ましい。一対の外層部の各々の厚さは、３０μｍ以上８５０μｍ以下であることが好ましい。内層部に含まれる複数の誘電体層１３の各々の厚さは、０．３μｍ以上３０μｍ以下であることが好ましい。
誘電体層１３は、ＢａまたはＴｉを含むペロブスカイト型化合物で構成されている。誘電体層１３を構成する材料としては、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、Ａｌ化合物、Ｖ化合物または希土類化合物などが添加された材料を用いてもよい。
複数の内部電極層１４は、第１外部電極１５に接続された複数の第１内部電極層１４１と、第２外部電極１６の各々に接続された複数の第２内部電極層１４２とを含む。
複数の内部電極層１４の積層枚数は、１０枚以上１０００枚以下であることが好ましい。複数の内部電極層１４の各々の厚さは、０．３μｍ以上１．０μｍ以下であることが好ましい。
内部電極層１４を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、ＰｄおよびＡｕからなる群より選ばれる１種の金属を用いることができる。内部電極層１４は、誘電体層１３に含まれる誘電体セラミックスと同一組成系の誘電体の粒子を含んでいてもよい。
第１内部電極層１４１と第２内部電極層１４２とは、積層体１２の幅方向Ｗに等間隔に交互に配置されている。また、第１内部電極層１４１と第２内部電極層１４２とは、誘電体層１３を間に挟んで互いに対向するように配置されている。
第１内部電極層１４１は、第２内部電極層１４２に対向している第１対向電極部と、当該第１対向電極部から積層体１２の第１端面１２ｅ側に引き出されている第１引出電極部とから構成されている。
第２内部電極層１４２は、第１内部電極層１４１に対向している第２対向電極部と、当該第２対向電極部から積層体１２の第２端面１２ｆ側に引き出されている第２引出電極部とから構成されている。
第１内部電極層１４１の対向電極部と第２内部電極層１４２の対向電極部との間に誘電体層１３が位置することにより、静電容量が形成されている。これにより、コンデンサの機能が生ずる。
積層体１２においては、積層体１２の高さ方向Ｔから見て、対向電極部と第１側面１２ｃとの間の位置が第１サイドマージン、対向電極部と第２側面１２ｄとの間の位置が第２サイドマージンである。また、積層体１２の高さ方向Ｔから見て、対向電極部と第１端面１２ｅとの間の位置が第１エンドマージン、対向電極部と第２端面１２ｆとの間の位置が第２エンドマージンである。
第１エンドマージンは、第１内部電極層１４１の第１引出電極部、および、これに隣接している複数の誘電体層１３によって構成されている。第２エンドマージンは、第２内部電極層１４２の第２引出電極部、およびこれに隣接している複数の誘電体層１３によって構成されている。
第１外部電極１５は、第１端面１２ｅに形成されている。より詳細には、第１外部電極１５は、第１端面１２ｅから、第１主面１２ａおよび第２主面１２ｂならびに第１側面１２ｃおよび第２側面１２ｄに至るように形成されている。
第２外部電極１６は、第２端面１２ｆに形成されている。より詳細には、第２外部電極１６は、第２端面１２ｆから、第１主面１２ａおよび第２主面１２ｂならびに第１側面１２ｃおよび第２側面１２ｄに至るように形成されている。
第１外部電極１５は、下地電極層としての第１焼付電極層１５ａと、当該第１焼付電極層１５ａ上に設けられた第１めっき層とを含む。第１めっき層は、めっき層１５ｂと、当該めっき層１５ｂ上に積層されためっき層１５ｃとを含む。
第２外部電極１６は、下地電極層としての第２焼付電極層１６ａと、当該第２焼付電極層１６ａ上に設けられた第２めっき層とを含む。第２めっき層は、めっき層１６ｂと、当該めっき層１６ｂ上に積層されためっき層１６ｃとを含む。
第１焼付電極層１５ａおよび第２焼付電極層１６ａは、空隙およびガラスと、金属とを含む。第１焼付電極層１５ａおよび第２焼付電極層１６ａに含まれる金属としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕ、Ａｇ−Ｐｄ合金などの適宜の金属等が挙げられる。これらの金属を用いることにより、後述する第２領域の形成時において、上記金属を延ばし、緻密な層を好適に形成することができる。上記金属としては、展性の高いＣｕ、Ａｇが好適に用いられる。なお、第１焼付電極層１５ａおよび第２焼付電極層１６ａに含まれる金属は、積層セラミックコンデンサ１０を研磨後、波長分散型Ｘ線分析装置（ＷＤＸ）を用いて確認することができる。なお、研磨の際には、たとえば、積層セラミックコンデンサ１０を幅方向Ｗの中央の位置まで研磨し、幅方向Ｗに直交する断面を露出させる。
第１焼付電極層１５ａおよび第２焼付電極層１６ａは、積層された複数の層で構成されていてもよい。第１焼付電極層１５ａおよび第２焼付電極層１６ａは、積層体１２にガラスおよび金属を含む導電性ペーストが塗布されて焼き付けられた層である。第１焼付電極層１５ａおよび第２焼付電極層１６ａは、内部電極層１４と同時に焼成されることにより形成されてもよく、内部電極層１４を焼成した後に焼き付けることにより形成されてもよい。
第１焼付電極層１５ａおよび第２焼付電極層１６ａの最大厚さは、１０μｍ以上２００μｍ以下であることが好ましい。第１焼付電極層１５ａおよび第２焼付電極層１６ａの厚さは、積層体１２の角部において薄くなる。
なお、第１焼付電極層１５ａおよび第２焼付電極層１６ａの詳細については、図４を用いて後述する。
めっき層１５ｂ、めっき層１５ｃ、めっき層１６ｂ、およびめっき層１６ｃを構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕ、Ｓｎからなる群より選ばれる１種の金属、または、この金属を含む合金で構成されている。
たとえば、めっき層１５ｂおよびめっき層１６ｂは、Ｎｉめっき層であり、めっき層１５ｃ、１６ｃは、たとえばＳｎめっき層である。Ｎｉめっき層は、下地電極層が積層セラミックコンデンサを実装する際の半田によって浸食されることを防止する機能を有する。Ｓｎめっき層は、積層セラミックコンデンサを実装する際の半田との濡れ性を向上させ、積層セラミックコンデンサの実装を容易にする機能を有する。めっき層の１層当たりの厚さは、１．５μｍ以上１５．０μｍ以下であることが好ましい。なお、めっき層は単層にて構成されていてもよく、Ｃｕめっき層やＡｕめっき層であってもよい。
図４は、実施の形態１に係る積層セラミックコンデンサの焼付電極層の詳細を示す部分断面図である。図４に示す、第１焼付電極層１５ａに含まれる円形のものは、空隙もしくはガラスを表している。図４を参照して、第１焼付電極層１５ａの詳細について説明する。なお、第２焼付電極層１６ａの構成は、第１焼付電極層１５ａと同様であるため、その説明は省略する。
図４に示すように第１焼付電極層１５ａは、積層体１２側からその第１焼付電極層１５ａの表層側に向けて第１領域１５ａ１および第２領域１５ａ２を有する。
第１領域１５ａ１は、相当程度の空隙およびガラスを含んでいる。第１領域１５ａ１は、第１焼付電極層１５ａのうち大部分を占める。第１領域１５ａ１が空隙を含むことにより、第１焼付電極層１５ａがクッション性を有する。これにより、積層セラミックコンデンサ１０に負荷される外部からの衝撃を吸収することができる。
第２領域１５ａ２は、表層から厚み方向に金属の緻密性が高くなっている。第２領域１５ａ２は、第１領域１５ａ１よりも少ない量の、ガラスおよび空隙を含んでいる。なお、第２領域１５ａ２には、ガラスおよび空隙がほとんど含まれていないことが好ましい。
第２領域１５ａ２の第１領域１５ａ１と接する側とは反対側の面のガラスおよび空隙の量は、第１領域１５ａ１の積層体と接する側の面のガラスおよび空隙の量よりも少ない。ガラスおよび空隙の量は、第１外部電極１５の端面中央付近を、ＳＥＭを用いて観察した画像の面積から算出することができる。
第２領域１５ａ２の表面は、滑らかに構成されている。第２領域１５ａ２の厚さは、０．１μｍ以上１０μｍ以下である。より好ましくは、第２領域１５ａ２の厚さは、０．１μｍ以上９．８μｍ以下である。第２領域の１５ａ２の厚さを０．１μｍ以上とし、第１焼付電極層および第２焼付電極層の表面に金属緻密膜を形成することにより、めっき付き性を向上させたり、めっきの浸入を抑制したりすることができ、積層セラミックコンデンサ１０の信頼性を向上させることができる。なお、第２領域１５ａ２は、後述するように、表面処理装置１００（図６参照）を用いて焼付電極の表層にメディア２０（図１１参照）を擦り付けることで形成される。このため、第２領域１５ａ２の厚さを１０μｍ以下とすることにより、積層体１２へのダメージを抑制することができ、積層体１２の欠け割れを抑制することができる。
また、第２領域の厚みを０．１μｍ以上１０μｍ以下とすることにより、実装後の撓み変形により積層セラミックコンデンサに入力される応力（衝撃）に対する耐性を向上できる。これにより、積層セラミックコンデンサの実装後に、基板の撓み変形により積層体１２に発生するクラックを抑制させることができる。この結果、積層セラミックコンデンサの信頼性を向上させることができる。
なお、第２領域１５ａ２の厚さは、積層セラミックコンデンサ１０を研磨後、ＳＥＭ観察することで確認することができる。具体的には、たとえば、積層セラミックコンデンサ１０を幅方向Ｗの寸法の約１／２の位置まで研磨することにより、長さ方向Ｌおよび高さ方向Ｔに沿う断面を露出させ、第１端面１２ｅと第１主面１２ａとを接続する角部から当該角部上に位置する第２領域１５ａ２の頂点部までの厚みを測定する。１０個の積層セラミックコンデンサ１０から得られる第２領域１５ａ２の厚さの平均値を第２領域１５ａ２の厚さとすることが好ましい。
第２領域１５ａ２は、第１領域１５ａ１を覆う。金属の緻密性が高い第２領域１５ａ２が、表層側に設けられることにより、積層体１２の耐湿性を向上させることができる。また、第２領域１５ａ２の表面が滑らかに構成されることにより、めっき層１５ｂおよびめっき層１５ｃを形成する際に、めっき層１５ｂおよびめっき層１５ｃに欠陥が形成されることを抑制することができる。また、めっき層１５ｂおよびめっき層１５ｃの連続性を向上させることができる。
なお、第２領域１５ａ２は、後述する焼付電極層の表面処理工程において、第１焼付電極層１５ａおよび第２焼付電極層１６ａに表面処理を施すことにより、形成される。
（積層セラミックコンデンサの製造方法）
図５は、実施の形態１に係る積層セラミックコンデンサの製造方法を示すフロー図である。図５を参照して、実施の形態１に係る積層セラミックコンデンサの製造方法について説明する。
図５に示すように、積層セラミックコンデンサ１０を製造するに際して、まず、工程Ｓ１にて、セラミック誘電体スラリーが調製される。具体的には、セラミック誘電体粉末、添加粉末、バインダ樹脂および溶解液などが分散混合され、これによりセラミック誘電体スラリーが調製される。セラミック誘電体スラリーは、溶剤系または水系のいずれでもよい。セラミック誘電体スラリーを水系塗料とする場合、水溶性のバインダおよび分散剤などと、水に溶解させた誘電体原料とを、混合することによりセラミック誘電体スラリーを調製する。
次に、工程Ｓ２にて、セラミック誘電体シートが形成される。具体的には、セラミック誘電体スラリーがキャリアフィルム上においてダイコータ、グラビアコータまたはマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより、セラミック誘電体シートが形成される。セラミック誘電体シートの厚さは、積層セラミックコンデンサ１０の小型化および高容量化の観点から、３μｍ以下であることが好ましい。
次に、工程Ｓ３にて、マザーシートが形成される。具体的には、セラミック誘電体シートに導電性ペーストが所定のパターンを有するように塗布されることにより、セラミック誘電体シート上に所定の内部電極パターンが設けられたマザーシートが形成される。導電性ペーストの塗布方法としては、スクリーン印刷法、インクジェット法またはグラビア印刷法などを用いることができる。内部電極パターンの厚さは、積層セラミックコンデンサ１０の小型化および高容量化の観点から、１．５μｍ以下であることが好ましい。なお、マザーシートとしては、内部電極パターンを有するマザーシートの他に、上記工程Ｓ３を経ていないセラミック誘電体シートも準備される。
次に、工程Ｓ４にて、複数のマザーシートが積層される。具体的には、内部電極パターンが形成されておらず、セラミック誘電体シートのみからなるマザーシートが、所定枚数積層される。その上に、内部電極パターンが設けられたマザーシートが、所定枚数積層される。さらにその上に、内部電極パターンが形成されておらず、セラミック誘電体シートのみからなるマザーシートが、所定枚数積層される。これにより、マザーシート群が構成される。
次に、工程Ｓ５にて、マザーシート群が圧着されることで積層ブロックが形成される。具体的には、静水圧プレスまたは剛体プレスによってマザーシート群が積層方向に加圧されて圧着されることにより、積層ブロックが形成される。
次に、工程Ｓ６にて、積層ブロックが分断されて積層チップが形成される。具体的には、押し切り、ダイシングまたはレーザカットによって積層ブロックがマトリックス状に分断され、複数の積層チップに個片化される。
次に、工程Ｓ７にて、積層チップのバレル研磨が行なわれる。具体的には、積層チップが、バレルと呼ばれる小箱内に誘電体材料より硬度の高いメディアボールとともに封入され、当該バレルを回転させることにより、積層チップの研磨が行なわれる。これにより、積層チップの角部および稜線部に丸みがつけられる。
次に、工程Ｓ８にて、積層チップの焼成が行なわれる。具体的には、積層チップが加熱され、これにより積層チップに含まれる誘電体材料および導電性材料が焼成され、積層体１２が形成される。焼成温度は、誘電体材料および導電性材料に応じて適宜設定され、９００℃以上１３００℃以下であることが好ましい。
次に、工程Ｓ９にて、浸漬法等によって、積層体１２の第１端面１２ｅおよび第２端面１２ｆに、導電性ペーストを塗布する。導電性ペーストは、導電性微粒子等に加えて、ガラスおよび樹脂等の消失剤を含む。
次に、工程Ｓ１０にて、積層体１２に塗布した導電性ペーストを乾燥させる。具体的には、導電性ペーストを、たとえば、６０℃以上１８０℃以下の温度にて、略１０分間熱風乾燥させる。
次に、工程Ｓ１１にて、乾燥した導電性ペーストを焼き付ける。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。この焼き付け工程にて、消失剤が消失することにより、焼付電極層内に複数の空隙が形成される。工程Ｓ１１）の後状態においては、焼付電極層は、積層体１２側から表層側にかけて上述の第１領域１５ａ１の状態となっている。すなわち、焼付電極層の表層側においても、空隙が形成されているとともに、ガラスが含まれている。
次に、工程Ｓ１２にて、焼付電極層の表面処理を行なう。後述する撹拌槽１５０内にて、焼付電極層が設けられた積層体と後述のメディア２０（図１１参照）とを撹拌させることで、焼付電極層の表層にメディア２０を擦り付けながら、焼付電極層の表層を研磨する。これにより、焼付電極の表層に含まれるガラスを減少させるとともに、焼付電極層の表層を平坦にする。この結果、焼付電極層の表層の状態を改質し、金属の緻密性が高く滑らかな表面を有する上述の第２領域１５ａ２が形成される。表面処理の詳細については、図６から図１０を用いて説明する。
図６は、図５に示す焼付電極層の表面処理を実施するための表面処理装置を示す図である。図７は、図６に示す撹拌槽の平面図である。図８は、図６に示す撹拌槽の断面図である。図９は、図６に示す撹拌槽と、弾性部材の位置関係を示す平面図である。図６から図９を参照して、工程Ｓ１２にて使用する表面処理装置１００について説明する。
図６に示すように、表面処理装置１００は、第１ベース部１１０、第２ベース部１２０、第３ベース部１３０、振動受板１４０、容器としての撹拌槽１５０、駆動モータ１６０、偏心荷重１７０、複数の弾性部材１８０、駆動モータ支持部１９０、および撹拌槽１５０の振動状態を検知する検知部２００、および駆動モータ制御部２１０を備える。
第１ベース部１１０は、板状形状を有する。第１ベース部１１０は、表面処理装置１００の下部を構成する。第１ベース部１１０は、床面に設置され、表面処理装置１００の水平度を保つ。
第２ベース部１２０は、略直方体形状を有する。第２ベース部１２０は、振動受板１４０、撹拌槽１５０、ならびに振動受板１４０に支持される駆動モータ１６０および偏心荷重１７０の荷重を支えるための台座として機能する。第２ベース部１２０は、駆動モータ１６０を貫通可能に構成されている。
第３ベース部１３０は、板状形状を有する。第３ベース部１３０は、第２ベース部１２０上に載置されている。第３ベース部１３０は、駆動モータ１６０を貫通可能に構成されている。
第１ベース部１１０、第２ベース部１２０、および第３ベース部１３０は、独立した別部材によって構成されていてもよいし、一体に構成されていてもよい。
振動受板１４０は、略板状形状を有する。振動受板１４０は、複数の弾性部材１８０によって支持されている。振動受板１４０の下面側には、駆動モータ支持部１９０が設けられている。駆動モータ支持部１９０は、偏心荷重１７０が回転可能に取付けられた駆動モータ１６０を支持する。これにより、駆動モータ１６０および偏心荷重１７０による荷重が、駆動モータ支持部１９０を介して、振動受板１４０に加えられる。
また、振動受板１４０の上面側には、撹拌槽載置部１４５が設けられている。撹拌槽載置部１４５には、撹拌槽１５０が載置される。
図６から図８に示すように、撹拌槽１５０は、有底筒形状を有する。なお、撹拌槽１５０は、底部１５１、周壁部１５２、軸部１５５、およびフランジ部１５６を有する。
底部１５１は、略円板形状を有する。底部１５１は、平坦に構成されている。なお、底部１５１は平坦でなくてもよい。周壁部１５２は、底部１５１の周縁に接続されている。周壁部１５２は、底部１５１の周縁から上方に向けて立ち上がる。周壁部１５２は、底部１５１に接続される湾曲部１５３と、上下方向に沿って直線状に延在する筒状部１５４とを含む。筒状部１５４の上端には、径方向に突出するフランジ部１５６が設けられている。
軸部１５５は、底部１５１の中心部に設けられている。軸部１５５は、上下方向に沿って延在する。なお、軸部１５５は、設けられていなくてもよい。
また、撹拌槽１５０の形状は、有底筒形状に限定されず、半球形状、お椀形状であってもよい。撹拌槽１５０が、半球形状である場合には、底部１５１が半球形状の下方側を構成し、周壁部１５２が半球形状の上方側を構成する。また、撹拌槽１５０がお椀形状となる場合には、底部１５１が下方側に向けて膨出する湾曲形状を有する。
なお、撹拌槽１５０には後述するように、焼付電極層が形成された複数の積層体と複数のメディア２０とが投入される。
撹拌槽１５０の内表面は、ウレタン等の柔軟性を有するコーティング層が設けられていることが好ましい。特に、長さ寸法が２．０ｍｍよりも大きく、幅寸法が１．２ｍｍよりも大きく、厚み寸法が１．２ｍｍよりも大きい大型の積層体を扱う場合には、当該積層体の欠け割れが懸念されるため、コーティング層としては、ゴム等の弾性を有する部材を用いることが好ましい。
一方、長さ寸法が２．０ｍｍ以下であり、幅寸法が１．２ｍｍ以下であり、厚み寸法が１．２ｍｍ以下である小型の積層体を扱う場合には、割れ欠けの懸念が少ないため、コーティング層を省略してもよい。
撹拌槽１５０は、取外し可能に、撹拌槽載置部１４５に載置されることが好ましい。上述のような小型の積層体を扱う場合、撹拌槽１５０を取り外すことにより、撹拌槽１５０内を洗浄することができる。これにより、チップの混入を防止することができる。
なお、上記撹拌槽１５０、撹拌槽載置部１４５、および振動受板１４０は、別体に形成されていてもよいし、一体に形成されていてもよい。
図６および図９に示すように、複数の弾性部材１８０は、軸部１５５の延在方向から見た場合に、軸部１５５を中心とする周方向に、所定のピッチで配置されている。複数の弾性部材１８０は、第３ベース部１３０上に固定されている。
図６に示すように、駆動モータ１６０は、上下方向に延在する回転軸１６１を有する。駆動モータ１６０は、回転軸１６１を回転させることにより、回転軸１６１に取り付けられた偏心荷重１７０を回転軸まわりに回転させる。
偏心荷重１７０を回転させることにより、振動受板１４０の重心位置が変動することで、複数の弾性部材１８０の伸縮に偏りが生じる。このような、複数の弾性部材１８０の伸縮の偏りを利用して、撹拌槽１５０を上述のように振動させることができる。
検知部２００は、撹拌槽１５０の振動状態を検知する。検知部２００によって検知された検知結果は、駆動モータ制御部２１０に入力される。検知部２００としては、たとえば加速度センサまたはレーザ変位計を用いる。
検知部２００として、加速度センサを用いる場合には、振動時のメディア２０の加速度を直接測定することにより、撹拌槽１５０の振動状態を検知することができる。加速度センサとしては、たとえば、センサヘッドとしてＧＨ３１３ＡまたはＧＨ６１３（いずれもキーエンス社製）を採用でき、アンプユニットとしてＧＡ−２４５（キーエンス社製）を採用できる。
メディア２０の加速度としては、２．５Ｇ以上２０．０Ｇ以下が好ましい。メディア２０の加速度が２．５Ｇを下回る場合には、焼付電極層に含まれる金属を延ばすための十分なエネルギーを得ることができなくなる。一方、メディア２０の加速度が１０．０Ｇより大きくなる場合には、積層体へのダメージが大きくなる。
検知部２００として、レーザ変位計を用いる場合には、撹拌槽１５０にレーザを照射して、撹拌槽１５０の移動量を測定することにより、撹拌槽１５０の振動状態を検知することができる。
このように、メディア２０の加速度または撹拌槽１５０の移動量を計測することにより、撹拌槽１５０の振動状態、より特定的には撹拌槽１５０の振動数を検知することができる。
駆動モータ制御部２１０は、検知部２００によって検知された検知結果に基づいて、駆動モータ１６０の動作を制御する。
図１０は、図６に示す焼付電極層の表面処理を実施する工程の詳細を示すフロー図である。図１０を参照して、焼付電極層の表面処理を実施する工程Ｓ１２の詳細について説明する。
図１０に示すように、焼付電極層の表面処理を実施する工程Ｓ１２においては、まず、工程Ｓ１２１にて、相対して位置する第１端面１２ｅおよび第２端面１２ｆ、相対して位置する第１側面１２ｃおよび第２側面１２ｄ、ならびに、相対して位置する第１主面１２ａおよび第２主面１２ｂを含み、第１端面１２ｅに第１焼付電極層１５ａが設けられ、第２端面１２ｆに第２焼付電極層１６ａが設けられた複数の積層体１２と、複数のメディア（図１０において不図示）とを撹拌槽１５０に投入する。
メディア２０は、球形状を有する。メディア２０の直径は、第１端面１２ｅおよび第２端面１２ｆの対角線よりも小さいことが好ましい。このような直径とすることにより、網目状のふるいを用いてメディア２０と積層体とを容易に分離することができる。
具体的には、メディア２０の直径は、０．２ｍｍ以上２．０ｍｍ以下であることが好ましく、０．４ｍｍ以上１．０ｍｍ以下であることが好ましい。
メディア２０の材料としては、たとえば、タングステン（コバルト、クロムを含む超鋼でもよい）、ジルコニウムを用いることができる。メディア２０の表面はなめらかであることが好ましく、メディア２０の表面粗さＳａは、２００ｎｍ以下であることが好ましい。
メディア２０の比重は、５以上１８以下であることが好ましい。比重が小さすぎると、メディア２０の運動エネルギーが小さくなり、焼付電極層の表層に露出する金属を十分に延ばすことができなくなる。一方で、比重が大きすぎると、積層体にダメージを与えてしまう。
メディア２０の硬度は、ビッカース硬度で１０００ＨＶ以上２５００ＨＶ以下であることが好ましい。硬度が小さすぎると、メディア２０が割れてしまう。硬度が大きすぎると、積層体にダメージを与えてしまう。
また、撹拌槽１５０内に投入される複数の積層体１２の体積の合計が、撹拌槽１５０に投入される複数のメディア２０の体積の合計の１／２以下であることが好ましく、１／３以下であることがさらに好ましい。複数のメディア２０に対する複数の積層体１２の量が増えすぎると、メディア２０による加工性が悪くなり、積層体１２の角部に亀裂が生じたり、積層体１２が欠けたり割れたりする。
次に、工程Ｓ１２２にて、撹拌槽１５０を振動させることにより、複数の積層体１２および複数のメディア２０に振動エネルギーを付与する。具体的には、上記の表面処理装置１００を用いて、撹拌槽１５０を振動させる。
図１１は、図１０に示す撹拌槽に振動を付与する工程において、複数の積層体および複数のメディア２０に振動エネルギーを付与する工程を示す図である。図１１に示すように、表面処理装置１００において、偏心荷重１７０を回転させることにより、駆動モータ１６０と振動受板１４０との重心位置がずれる。これにより、振動受板１４０が傾斜し、複数の弾性部材１８０の各々の伸縮に偏りが生じる。また、振動受板１４０が傾斜することにより、撹拌槽１５０の底部１５１の中心軸Ｃも傾斜する。
回転に伴って偏心荷重１７０の位置が連続的に変化することにより、偏心荷重１７０の位置に応じて、振動受板１４０の傾斜が変化する。この結果、弾性部材１８０の伸縮の偏りが大きくなる位置も周方向に移動していく。このように複数の弾性部材１８０が伸縮することにより、底部１５１の中心軸Ｃの傾斜方向が連続的に変化するように、複数の弾性部材１８０から撹拌槽１５０に振動が伝播される。
底部１５１の中心軸Ｃの傾斜方向も連続的に変化することにより、撹拌槽１５０を振動させる前の状態における底部１５１の中心軸Ｃを周方向に取り囲む環状の仮想軸ＶＬを仮想した場合に、積層体１２およびメディア２０が仮想軸ＶＬの軸方向に沿って、仮想軸ＶＬを螺旋状に取り囲む螺旋状の軌跡を描くように、積層体１２およびメディア２０に振動が付与される。
撹拌槽１５０の振動が、撹拌槽１５０内に投入された複数の積層体および複数のメディア２０に伝達されることで、複数の積層体と複数のメディア２０とが螺旋状に回転しながら撹拌される。これにより、メディア２０が、焼付電極層に衝突しつつ焼付電極層の表層を伸ばすことにより、焼付電極層の表層に含まれるガラスを減少させる。この結果、焼付電極層の表層の状態を改質し、金属の緻密性が高く滑らかな表面を有する上述の第２領域１５ａ２が形成される。
また、撹拌槽１５０の傾斜方向が周方向に変化していくものの、撹拌槽１５０自体は、中心軸Ｃ周りに回転することがないため、積層体が撹拌槽１５０に接触した場合であっても、撹拌槽１５０から過度な力が積層体に与えられない。これにより、積層体の割れ欠けを抑制することができる。
撹拌槽１５０内においては、軸部１５５から径方向に離れるほど、撹拌槽１５０内に投入された積層体をおよびメディアに、当該振動が大きく伝わる。また、底部１５１が傾斜して軸部１５５も傾斜するため、軸部１５５が複数の弾性部材１８０のいずれかに近接するほど、近接した弾性部材１８０から振動を受けやすくなる。
このため、撹拌槽１５０内において、軸部１５５から径方向に離れた位置に複数の積層体および複数のメディアを滞留させる構造を設けることにより、複数の積層体および複数のメディアに、効果的に振動を伝えることができる。これにより、焼付電極層の表面処理をより効率的に行なうことができる。
また、撹拌槽１５０の振動数が、撹拌槽１５０が有する固有振動数と共振するように、撹拌槽１５０を振動させることが好ましい。固有振動数は、振動強度が高くなる、すなわち、加工エネルギーが高くなる振動数である。撹拌槽１５０の振動数が、固有振動数となるように、撹拌槽１５０を振動させることにより、焼付電極層の表面処理を効率よく行なうことができる。
撹拌槽１５０の振動数は、たとえば、駆動モータ１６０によって偏心荷重１７０を回転させるスピードを変更することにより調整することができる。このような調整を行なうため、上記の検知部２００によって、撹拌槽１５０の振動状態を検知する。
検知部２００によって、撹拌槽１５０の振動数が、固有振動数からずれていると検知された場合には、駆動モータ制御部２１０は、撹拌槽１５０の振動数が、撹拌槽１５０の固有振動数に近づくように、駆動モータ１６０の動作を制御する。
次に、再び図５に示すように、工程Ｓ１３にて、第２領域１５ａ２が形成された焼付電極層を有する積層体１２にめっき処理を施す。上記焼付電極層上にＮｉめっきおよびＳｎめっきがこの順に施されて、めっき層１５ｂおよびめっき層１６ｂならびにめっき層１５ｃおよびめっき層１６ｃが形成される。これにより、積層体１２の外表面上に、第１外部電極１５、および第２外部電極１６が形成される。
上述した一連の工程を経ることにより、積層セラミックコンデンサ１０を製造することができる。
以上のように、実施の形態１に係る積層セラミックコンデンサの製造方法は、相対して位置する第１端面１２ｅおよび第２端面１２ｆ、相対して位置する第１側面１２ｃおよび第２側面１２ｄ、ならびに、相対して位置する第１主面１２ａおよび第２主面１２ｂを含み、第１端面１２ｅに第１焼付電極層１５ａが設けられ、第２端面１２ｆに第２焼付電極層１６ａが設けられた複数の積層体１２と、複数のメディア２０とを容器に投入する工程と、撹拌槽１５０を振動させることにより、複数の積層体１２および複数のメディア２０に振動エネルギーを付与する工程と、を備える。
複数の積層体１２および複数のメディア２０に振動を付与する工程においては、撹拌槽１５０を振動させることにより、積層体１２およびメディア２０が上述の仮想軸ＶＬの軸方向に沿って、仮想軸ＶＬを螺旋状に取り囲む螺旋状の軌跡を描くように、積層体１２およびメディア２０に振動を付与する。このように本実施の形態においては、研磨粉を積層体に吹き付けつつ、カゴを軸周りに回転させるサンドブラスト法と比較して、撹拌槽１５０を底部の中心軸Ｃ周りに回転することがない。このため、複数の積層体１２が撹拌槽１５０に接触した場合であっても、撹拌槽１５０から過度な力が積層体に加えられることを抑制できる。この結果、積層体の割れ欠けを抑制することができる。
また、複数の積層体１２および複数のメディア２０に振動エネルギーを付与することにより、第１焼付電極層１５ａおよび第２焼付電極層１６ａが設けられた積層体とメディア２０とを撹拌し、第１焼付電極層１５ａおよび第２焼付電極層１６ａの表層にメディア２０を擦り付けながら、焼付電極層の表層を研磨する。
これにより、第１焼付電極層１５ａおよび第２焼付電極層１６ａの表層に含まれるガラスが減少し、第１焼付電極層１５ａおよび第２焼付電極層１６ａに含まれる金属を延ばすとともに第１焼付電極層１５ａおよび第２焼付電極層１６ａの表層を平坦にする。この結果、第１焼付電極層１５ａおよび第２焼付電極層１６ａの表面がなめらかとなり、かつ、第１焼付電極層１５ａおよび第２焼付電極層１６ａ表層側において金属の緻密性を高くすることができる。これにより、本実施の形態における積層セラミックコンデンサにあっては、第１焼付電極層１５ａおよび第２焼付電極層１６ａの表面が改質された状態となる。
また、第１焼付電極層１５ａおよび第２焼付電極層１６ａのいずれもが、積層体１２側に相当程度の空隙およびガラスを含む第１領域を有している。これにより、第１焼付電極層１５ａおよび第２焼付電極層１６ａがクッション性を有することとなる。この結果、積層セラミックコンデンサ１０の外部から衝撃が負荷された場合であっても、第１焼付電極層１５ａおよび第２焼付電極層１６ａによって衝撃を吸収することができ、積層セラミックコンデンサ１０の耐衝撃性が向上する。
（実施の形態２）
（積層セラミックコンデンサ）
図１２は、実施の形態２に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの焼付電極層の詳細を示す部分断面図である。図１２を参照して、実施の形態２に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサ１０Ａについて説明する。
図１２に示すように、実施の形態２に係る積層セラミックコンデンサ１０Ａは、実施の形態１に係る積層セラミックコンデンサ１０と比較した場合に、第１焼付電極層１５ａＡおよび第２焼付電極層（不図示）の構成が相違する。その他の構成については、ほぼ同様である。なお、第２焼付電極層の構成は、第１焼付電極層１５ａＡと同様であるため、その説明は省略する。
第１焼付電極層１５ａＡにおいては、積層体１２の角部に第２領域１５ａ２が接触する構成となっている。その一例として、積層体１２の第１主面１２ａと、積層体１２の第１端面１２ｅとを接続する角部Ｃ１上には、第１焼付電極層１５ａＡの第２領域１５ａ２のみが設けられている。ここで、角部Ｃ１とは、幅方向Ｗから見た場合に、第１主面１２ａおよび第１側面１２ｃが交差する稜線部を通過する第１仮想線ＶＬ１と、第１端面１２ｅおよび第１側面１２ｃが交差する稜線部を通過する第２仮想線ＶＬ２との内側に位置する湾曲部である。
一方で、積層体１２の第１主面１２ａ上の第１端面１２ｅ側においては、積層体１２側から第１焼付電極層１５ａＡの第１領域１５ａ１および第２領域１５ａ２が順に設けられている。図１２には、図示されていないが、同様に、積層体１２の第２主面１２ｂ上の第１端面１２ｅ側においては、積層体１２側から第１焼付電極層１５ａＡの第１領域１５ａ１および第２領域１５ａ２が順に設けられている。また、積層体１２の第１端面１２ｅ上には、積層体１２側から第１焼付電極層１５ａＡの第１領域１５ａ１および第２領域１５ａ２が設けられている。
第１焼付電極層１５ａＡは、ガラスおよび金属を含む導電性ペーストと浸漬法等により、第１端面１２ｅに塗布して、乾燥後に焼き付けることにより形成される。導電性ペーストを第１端面１２ｅに塗布する際に、角部において薄くなりやすい。
このため、第１端面１２ｅに塗布された導電性ペーストを焼き付けた際に形成される焼付電極層も角部において薄くなる。角部に形成された焼付電極層が相当程度薄い場合には、焼付電極層の表面処理を行なう際に、メディア２０に延ばされることによって、金属の緻密性が高く、表面がなめらかな第２領域１５ａ２のみが形成される。その厚みは０．１μｍ〜１０μｍ程度である。
一方で、角部以外の部分に形成された焼付電極層は、角部に形成された焼付電極層よりも厚い。このため、焼付電極層の表面処理を行なう際には、表層側のみに、金属の緻密性が高く、表面がなめらかな第２領域１５ａ２が形成され、積層体１２側に、空隙とガラスが残存した第１領域１５ａ１が形成される。
特に、長さ寸法が１．６ｍｍ以下であり、幅寸法が０．８ｍｍ以下であり、厚み寸法が０．８ｍｍ以下である小型の積層体を扱う場合にはおいて、上述のように、表面処理を行なう際に角部の焼付電極層の金属が延びやすく、実施の形態２のような積層セラミックコンデンサ１０Ａの構成となる傾向にある。
以上のように構成される場合であっても、金属の緻密性が高い第２領域１５ａ２が、第１焼付電極層および第２焼付電極層の表層側に設けられることにより、積層体１２の耐湿性を向上させることができる。
また、第２領域１５ａ２の表面が滑らかに構成されることにより、めっき層１５ｂ、およびめっき層１５ｃを形成する際に、めっき層１５ｂ、およびめっき層１５ｃに欠陥が形成されることを抑制することができる。また、めっき層１５ｂ、およびめっき層１５ｃの連続性を向上させることができる。
また、第１領域１５ａ１が空隙およびガラスを含むことにより、角部以外の部分において第１焼付電極層１５ａがクッション性を有することとなり、積層セラミックコンデンサ１０Ａに負荷される外部からの衝撃を吸収することができる。
（積層セラミックコンデンサの製造方法）
実施の形態２に係る積層セラミックコンデンサ１０Ａの製造方法は、実施の形態１に係る積層セラミックコンデンサ１０の製造方法に基本的に準じたものである。
実施の形態２に係る積層セラミックコンデンサ１０Ａの製造方法に従って、積層セラミックコンデンサ１０Ａを製造するに際して、実施の形態１に係る工程Ｓ１から工程Ｓ８とほぼ同様の処理を実施する。
次に、実施の形態１に係る工程Ｓ９に準じた工程において、積層体１２の角部上の導電性ペーストの膜厚が、第１主面１２ａおよび第２主面１２ｂの一部、第１側面１２ｃおよび第２側面１２ｄの一部、ならびに第１端面１２ｅおよび第２端面１２ｆに塗布された導電性ペーストの膜厚よりも薄くなるように、導電性ペーストを第１端面１２ｅ側および第２端面１２ｆ側に塗布する。
次に、実施の形態１に係る工程Ｓ１０および工程Ｓ１１とほぼ同様の処理を実施し、積層体１２の角部に対応する部分の厚みが他の部分の厚みよりも薄くなるように構成された第１焼付電極層および第２焼付電極層が設けられた複数の積層体を形成する（準備する）。
次に、実施の形態１に係る工程Ｓ１２に準拠した工程において、上記複数の積層体と複数のメディア２０とを撹拌槽１５０に投入する。そして、撹拌槽１５０を振動させることにより、複数の積層体１２および複数のメディア２０に振動エネルギーを付与する。この複数の積層体１２および複数のメディア２０に振動エネルギーを付与する工程にて、焼付電極層に、金属の緻密性が高く、なめらかな表面を有する第２領域１５ａ２と、ガラスおよび空隙を含む第１領域１５ａ１とを形成する。この際、焼付電極層のうち積層体１２の角部に対応する部分においては、第２領域１５ａ２が積層体１２の角部に接触するように形成され、それ以外の部分においては、積層体１２側に第１領域１５ａ１が形成され、第１領域１５ａ１を覆うように第２領域１５ａ２が形成される。
次に、実施の形態１に係る工程Ｓ１３とほぼ同様の処理を実施する。以上のような工程を経ることにより、実施の形態２に係る積層セラミックコンデンサ１０Ａが製造される。
以上のように、実施の形態２に係る積層セラミックコンデンサ１０Ａにあっても、焼付電極層の表層には金属の緻密性が高く、表面が滑らかな第２領域１５ａ２が形成されており、焼付電極層のうち積層体１２の角部に対応する部分以外においては、クッション性を有する第１領域１５ａ１が形成されている。これにより、実施の形態２に係る積層セラミックコンデンサ１０Ａにあっても、実施の形態１に係る積層セラミックコンデンサ１０とほぼ同様の効果が得られる。
（実施の形態３）
（積層セラミックコンデンサ）
図１３は、実施の形態３に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの断面図である。図１３を参照して、実施の形態３に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサ１０Ｂについて説明する。
図１３に示すように、実施の形態３に係る積層セラミックコンデンサ１０Ｂは、実施の形態１に係る積層セラミックコンデンサ１０と比較して、第１外部電極１５Ａおよび第２外部電極１６Ｂの構成が相違する。その他の構成については、ほぼ同様である。
第１外部電極１５Ｂは、積層体１２側から順に、第１焼付電極層１５ａと、樹脂層１５ｄと、めっき層１５ｂおよびめっき層１５ｃとを含む。第１焼付電極層１５ａおよび樹脂層１５ｄは、下地電極として機能する。樹脂層１５ｄは、第１焼付電極層１５ａとめっき層１５ｂとの間に設けられている。
第２外部電極１６Ｂは、積層体１２側から順に、第２焼付電極層１６ａと、樹脂層１６ｄと、めっき層１６ｂおよびめっき層１６ｃとを含む。第２焼付電極層１６ａおよび樹脂層１６ｄは、下地電極として機能する。樹脂層１６ｄは、第２焼付電極層１６ａとめっき層１６ｂとの間に設けられている。
樹脂層１５ｄ、および樹脂層１６ｄは、導電性粒子と熱硬化性樹脂とを含む。導電性粒子としては、ＣｕまたはＡｇ等の金属粒子を用いることができる。熱硬化性樹脂としては、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂などを用いることができる。
樹脂層１５ｄ、および樹脂層１６ｄは、積層された複数の層で構成されていてもよい。樹脂層１５ｄ、および樹脂層１６ｄの厚さは、１０μｍ以上９０μｍ以下であることが好ましい。
樹脂層１５ｄ、および樹脂層１６ｄは、積層体１２の角部上において、８０％以上９０％以下の連続性を有する。この連続性については、積層セラミックコンデンサ１０Ｂを研磨後、ＳＥＭ観察することで確認することができる。なお、研磨の際には、たとえば、積層セラミックコンデンサ１０を幅方向Ｗの中央の位置まで研磨し、幅方向Ｗに直交する断面を露出させる。
以上のように構成される場合であっても、金属の緻密性が高い第２領域１５ａ２が、第１焼付電極層および第２焼付電極層の表層側に設けられることにより、積層体１２の耐湿性を向上させることができる。
また、第１領域１５ａ１が空隙を含むことにより、角部以外の部分において第１焼付電極層１５ａがクッション性を有することとなり、積層セラミックコンデンサ１０Ｂに負荷される外部からの衝撃を吸収することができる。
また、第２領域１５ａ２の表面が滑らかに構成されることにより、第１外部電極１５Ｂ、および第２外部電極１６Ｂの折り返し部の端部側にて、第１焼付電極層１５ａと樹脂層１５ｄとの境界部、第２焼付電極層１６ａと樹脂層１６ｄとの境界部において、層間剥離が起こりやすくなる。
積層セラミックコンデンサ１０が実装基板に実装される際に、実装基板に撓みが生じることにより、積層セラミックコンデンサ１０Ｂに外力が負荷された場合がある。このような外力は、第１外部電極１５Ｂおよび第２外部電極１６Ｂの折り返し部の端部側に集中しやすい。上記の外力が上記折り返し部の端部に集中した場合には、第１焼付電極層１５ａと樹脂層１５ｄとの境界部、第２焼付電極層１６ａと樹脂層１６ｄとの境界部において、層間剥離が起こることにより、積層体１２に作用する応力を緩和させることができる。この結果、積層体１２が割れたりすることを防止できる。
（積層セラミックコンデンサの製造方法）
図１４は、実施の形態３に係る積層セラミックコンデンサの製造方法を示すフロー図である。図１４を参照して、実施の形態３に係る積層セラミックコンデンサの製造方法について説明する。
図１４に示すように、実施の形態３に係る積層セラミックコンデンサ１０Ｂの製造方法に従って、積層セラミックコンデンサ１０Ｂを製造するに際して、工程Ｓ１から工程Ｓ１２にて、実施の形態１とほぼ同様の処理を実施する。
次に、工程Ｓ１３Ａにて、導電性粒子を含む熱硬化性樹脂を第１焼付電極層１５ａおよび第２焼付電極層１６ａ上に塗布して、これを加熱して硬化させる。これにより、導電性を有する樹脂層１５ｄ、１６ｄが形成される。
次に、工程Ｓ１３Ｂにて、実施の形態１に係る工程Ｓ１３とほぼ同様の処理を実施し、樹脂層１５ｄ上に、めっき層１５ｂ、およびめっき層１５ｃを形成し、樹脂層１６ｄ上にめっき層１６ｂ、およびめっき層１６ｃを形成する。
以上のような工程を経ることにより、実施の形態３に係る積層セラミックコンデンサ１０Ｂを製造することができる。
以上のように、実施の形態３に係る積層セラミックコンデンサ１０Ｂにあっても、焼付電極層の表層には金属の緻密性が高く、表面が滑らかな第２領域１５ａ２が形成されており、焼付電極層のうち積層体１２側にはクッション性を有する第１領域１５ａ１が形成されている。これにより、実施の形態３に係る積層セラミックコンデンサ１０Ｂにあっても、実施の形態１に係る積層セラミックコンデンサ１０とほぼ同様の効果が得られる。
（検証実験１）
図１５は、実施の形態の効果を検証するために実施した検証実験１の条件および結果を示す図である。図１５を参照して、実施の形態の効果を検証するために実施した検証実験１について説明する。
図１５に示すように、検証実験１をするにあたり、第１端面１２ｅ側に第１焼付電極層１５ａが設けられ、積層体１２の第２端面１２ｆ側に第２焼付電極層１６ａが設けられた実施例１、２および比較例１から７に係る複数の積層体１２を準備した。なお、準備された状態においては、第１焼付電極層１５ａおよび第２焼付電極層１６ａに対して表面処理は実施されていない。
各積層体１２の大きさは、長さ寸法が１．０ｍｍであり、幅寸法が０．５ｍｍであり、高さ寸法が０．５ｍｍとした。
準備された実施例１、２および比較例１から７に係る積層体に対して、上述の表面処理装置１００を用いて焼付電極層の表面処理を実施し、亀裂の有無および、焼付電極層の表面が改質されているか否かを確認した。
比較例１においては、撹拌槽１５０に投入される複数の積層体の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計の１／２とした。また、加工時間を７時間とし、撹拌槽１５０の振動数を、当該撹拌槽１５０の固有振動数よりも小さい１５Ｈｚとした。
この場合においては、表面処理後においては、積層体に亀裂は生じなかったものの、表面状態は、改善されていなかった。すなわち、第２領域１５ａ２を十分に形成することができなかった。
比較例２においては、撹拌槽１５０に投入される複数の積層体の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計の１／２とした。また、加工時間を７時間とし、撹拌槽１５０の振動数を、当該撹拌槽１５０の固有振動数よりも大きい３５Ｈｚとした。
この場合においては、表面処理後においては、積層体に亀裂は生じなかったものの、表面状態は、改善されていなかった。すなわち、第２領域１５ａ２を十分に形成することができなかった。
比較例３においては、撹拌槽１５０に投入される複数の積層体の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計の６／１０とした。また、加工時間を３時間とし、撹拌槽１５０の振動数を、当該撹拌槽１５０の固有振動数と同じである２３Ｈｚとした。
この場合においては、表面処理後においては、１００個の積層体のうち４個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第２領域１５ａ２を十分に形成することができなかった。
比較例４においては、撹拌槽１５０に投入される複数の積層体の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計の６／１０とした。また、加工時間を５時間とし、撹拌槽１５０の振動数を、当該撹拌槽１５０の固有振動数と同じである２３Ｈｚとした。
この場合においては、表面処理後においては、１００個の積層体のうち６個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第２領域１５ａ２を十分に形成することができなかった。
比較例５においては、撹拌槽１５０に投入される複数の積層体の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計の８／１０とした。また、加工時間を５時間とし、撹拌槽１５０の振動数を、当該撹拌槽１５０の固有振動数と同じである２３Ｈｚとした。
この場合においては、表面処理後においては、１００個の積層体のうち３５個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第２領域１５ａ２を十分に形成することができなかった。
比較例６においては、撹拌槽１５０に投入される複数の積層体の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計と同じにした。また、加工時間を５時間とし、撹拌槽１５０の振動数を、当該撹拌槽１５０の固有振動数と同じである２３Ｈｚとした。
この場合においては、表面処理後においては、１００個の積層体のうち４１個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第２領域１５ａ２を十分に形成することができなかった。
比較例７においては、撹拌槽１５０に投入される複数の積層体の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計と同じにした。また、加工時間を７時間とし、撹拌槽１５０の振動数を、当該撹拌槽１５０の固有振動数と同じである２３Ｈｚとした。
この場合においては、表面処理後においては、１００個の積層体のうち５８個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第２領域１５ａ２を十分に形成することができなかった。
実施例２においては、撹拌槽１５０に投入される複数の積層体の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計の１／３以下（３／１０）とした。また、加工時間を５時間とし、撹拌槽１５０の振動数を、当該撹拌槽１５０の固有振動数と同じである２３Ｈｚとした。
この場合においては、表面処理後においては、積層体に亀裂は生じておらず、表面状態は、改善されていた。焼付電極層の表層に第２領域１５ａ２を十分に形成することができた。
実施例１においては、撹拌槽１５０に投入される複数の積層体の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計の１／２とした。また、加工時間を５時間とし、撹拌槽１５０の振動数を、当該撹拌槽１５０の固有振動数と同じである２３Ｈｚとした。
この場合においては、表面処理後においては、積層体に亀裂は生じておらず、表面状態は、改善されていた。焼付電極層の表層に第２領域１５ａ２を十分に形成することができた。
以上のように、実施例１、実施例２の結果に示すように、本実施の形態に係る積層セラミックコンデンサの製造方法を用いることにより、積層体の割れ欠けを抑制しつつ、積層体に設けられた焼付電極層の表面を改質できると言える。積層体の割れ欠けを抑制しつつ、積層体に設けられた焼付電極層の表面を改質できる。
表面処理を実施するに当たり、撹拌槽１５０内に投入される複数の積層体１２の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計の１／２以下とすることにより、メディア２０による加工性を良好にすることができ、積層体１２の角部に亀裂が生じたり、積層体１２が欠けたり割れたりすることを防止できることが確認された。さらに、撹拌槽１５０内に投入される複数の積層体１２の体積の合計を、撹拌槽１５０に投入される複数のメディア２０の体積の合計の１／３以下とすることにより、良好な表面状態を得られることが確認された。
実施例１、２と比較例１、２とを比較して、撹拌槽１５０の振動数を、撹拌槽１５０の固有の振動数とすることにより、加工時間を短縮しても、積層体１２の角部に亀裂が生じたり、積層体１２が欠けたり割れたりすることを防止でき、かつ、焼付電極層の表面を改質できた。このことから、撹拌槽１５０の振動数を、撹拌槽１５０の固有の振動数とすることにより、複数の積層体および複数のメディア２０に効果的に振動を伝えることができ、効率よく表面処理を実施することができると言える。
さらに、検証実験１として、走査型電子顕微鏡を用いて、実施例２における表面処理後の焼付電極層上にめっき層を形成することにより構成される外部電極の端部側の断面、および、参考例としてサンドブラストを実施した後の焼付電極層上にめっき層を形成することにより構成される外部電極の端部側の断面を観察した。第２端面側に位置する外部電極の端部近傍であって、積層体の側面に平行な断面を観察した。
図１６は、図１５に示す実施例２における表面処理後の焼付電極層上にめっき層を形成することにより構成される外部電極の端部側の断面を示す図である。図１７は、図１６に示すＸＶＩＩ線によって囲まれる領域の拡大図である。図１８は、図１６に示すＸＶＩＩＩ線によって囲まれる領域の拡大図である。図１６から図１８を参照して、実施例２における表面処理後の焼付電極層上にめっき層を形成することにより構成される第２外部電極１６について説明する。
図１６から図１８に示すように、実施例２における外部電極にあっては、第２焼付電極層１６ａの表面は、平坦かつ滑らかになっていた。第２焼付電極層１６ａ上に形成されためっき層１６ｂ、当該めっき層１６ｂ上に形成されためっき層１６ｃの各々においても、その表面は、平坦かつ滑らかとなっていた。また、めっき層１６ｂおよびめっき層１６ｃの各々は、略均質に形成されていた。
図１９は、参考例としてサンドブラストを実施した後の焼付電極層上にめっき層を形成することにより構成される外部電極の端部側の断面を示す図である。図２０は、図１９に示すＸＸ線によって囲まれる領域の拡大図である。図２１は、図１９に示すＸＸＩ線によって囲まれる領域の拡大図である。図１９から図２１を参照して、参考例としてサンドブラストを実施した後の焼付電極層上にめっき層を形成することにより構成される外部電極について説明する。
図１９から図２１に示すように、参考例における外部電極にあっては、第２焼付電極層１６ａの表面は、凹凸かつ粗くなっていた。第２焼付電極層１６ａ上に形成されためっき層１６ｂ、当該めっき層１６ｂ上に形成されためっき層１６ｃの各々においても、その表面は、凹凸かつ粗くなっていた。また、めっき層１６ｂにおいては、第２焼付電極層１６ａの表面状態が悪い部分において、粒径の異なる部分が形成されており、めっき層１６ｂは、不均質に形成されていた。
以上、図１６から図２１に示す観察結果から、実施の形態に基づいて焼付電極層を表面処理することにより、焼付電極層の表面が改質されるとともに、めっき層の連続性が向上し、めっきの付きが良好となることが確認された。また、実施の形態に基づいて焼付電極層を表面処理することにより、めっき層が略均質に形成されることが確認された。
さらに、検証実験１として、走査型電子顕微鏡を用いて、表面処理前の焼付電極層、実施例２における表面処理後の焼付電極層、およびサンドブラストを実施した後の焼付電極層において、角部における剥がれの発生頻度を確認した。具体的には、表面処理前の状態における積層体、実施例２における表面処理後の積層体、および焼付電極層にサンドブラストを実施した積層体を、それぞれ１００個準備し、角部において焼付電極層が剥がれていた個数をカウントした。
図２２は、表面処理前の焼付電極層、実施例２における表面処理後の焼付電極層、およびサンドブラストを実施した後の焼付電極層において、角部における剥がれの発生を確認した結果を示す図である。
図２２に示すように、表面処理前の焼付電極層、実施例２における表面処理後の焼付電極層においては、角部における剥がれは全く観察されなかった。一方で、サンドブラストを実施した後の焼付電極層においては、全てにおいて角部における剥がれが観察された。
上記結果から、サンドブラストを実施した場合には、焼付電極層が脆くなり、剥がれやすくなるが、実施の形態における表面処理においては、焼付電極層の表面が改質されることにより、焼付電極層の剥がれを抑制できることが確認された。
さらに、検証実験１として、μ−ＸＲＤを用いて、表面処理前の焼付電極層、参考例２として湿式バレル研磨後の焼付電極層、実施例２における表面処理後の焼付電極層において、残留応力を測定した。なお、湿式バレル研磨においては、バレルに、水、焼付電極層が形成された積層体および研磨剤を投入し、バレルを中心軸周りに回転させることにより、焼付電極層を研磨した。
図２３は、表面処理前の焼付電極層、参考例２として湿式バレル研磨後の焼付電極層、実施例２における表面処理後の焼付電極層において、残留応力を測定した結果を示す図である。
図２３に示すように、表面処理前の焼付電極層においては、残留応力として、７０ＭＰａ程度の引張応力が測定された。湿式バレル研磨後の焼付電極層においては、残留応力は、測定されなかった。実施例２における表面処理後の焼付電極層においては、残留応力として、９０ＭＰａ程度の圧縮応力が測定された。
上記の測定結果から、実施の形態における表面処理を行なうことにより、焼付電極層に圧縮応力が残留することとなり、焼付電極層の強度が向上することが確認された。
（検証実験２）
図２４は、実施の形態の効果を検証するために実施した検証実験２の条件および結果を示す図である。図２４を参照して、実施の形態の効果を検証するために実施した検証実験２の条件および結果について説明する。
検証実験２を実施するにあたり、第１端面１２ｅ側に第１焼付電極層１５ａが設けられ、積層体１２の第２端面１２ｆ側に第２焼付電極層１６ａが設けられた複数の積層体１２を準備した。なお、準備された状態においては、第１焼付電極層１５ａおよび第２焼付電極層１６ａに対して表面処理は実施されていない。
積層体１２の大きさは、長さ寸法が１．０ｍｍであり、幅寸法が０．５ｍｍであり、高さ寸法が０．５ｍｍとした。
準備された複数の積層体に対して、上述の表面処理装置を用いて、焼付電極層の表面処理を実施し、第２領域１５ａ２の厚さの異なる複数の積層体１２を作製した。これら厚さの異なる複数の積層体１２を、実施例３から７、および比較例９に係る積層体１２とした。
実施例３においては、第２領域１５ａ２の厚みを０．１μｍとした。実施例４においては、第２領域１５ａ２の厚みを０．９μｍとした。実施例５においては、第２領域１５ａ２の厚みを１．３μｍとした。実施例６においては、第２領域１５ａ２の厚みを３．２μｍとした。実施例７においては、第２領域１５ａ２の厚みを７．５μｍとした。実施例８においては、第２領域１５ａ２の厚みを９．８μｍとした。比較例９においては、第２領域１５ａ２の厚みを１２．６μｍとした。
また、表面処理を実施せずに、第２領域１５ａ２を有さない積層体１２も準備し、これを比較例８に係る積層体１２とした。比較例８においては、第２領域１５ａ２が形成されていないため、第２領域１５ａ２の厚さは０μｍとした。
なお、上記第２領域１５ａ２の厚みは、ＳＥＭを用いて観察した画像から算出した。具体的には、積層セラミックコンデンサ１０を幅方向Ｗの中央の位置まで研磨し、幅方向Ｗに直交する断面を露出させ、当該断面をＳＥＭにて観察した。
これら比較例８，９および実施例３から８に係る積層体１２にめっき層を設けて作製された積層セラミックコンデンサに対して、基板の撓みにより積層体に発生するクラックの有無を確認した。
具体的には、クラックの有無を確認するにあたり、積層セラミックコンデンサを基板に実装した。積層セラミックコンデンサが実装された基板を第１曲げ量で５秒間曲げた後、積層セラミックコンデンサを基板から取り外した。基板から取り外された積層セラミックコンデンサを幅方向Ｗの中央の位置まで研磨し、幅方向Ｗに直交する断面を露出させ、当該断面をＳＥＭにて観察した。
さらに、積層セラミックコンデンサが実装された基板を第１曲げ量よりも大きい第２曲げ量で５秒間曲げた場合についても、同様に、基板の撓みにより積層体に発生するクラックの有無を確認した。
上記第１曲げ量によるクラックの有無、第２曲げ量によるクラックの有無を確認するにあたり、比較例８，９および実施例３から８のそれぞれにおいて２４個の積層セラミックコンデンサを準備した。この２４個の積層セラミックコンデンサのうちクラックが発生した積層セラミックコンデンサの個数を確認し、これにより、基板に撓みに対する積層セラミックコンデンサの耐性を評価した。
第１曲げ量によるクラックの発生数は、比較例９においては、２４個中１個であったが、他の比較例８および実施例３から８においては、２４個中０個であった。第２曲げ量によるクラックの発生数は、比較例８、９においては、２４個中１４個以上であったが、実施例３から８においては、２４個中１２個以下であった。また、第２曲げ量によるクラックの発生数は、第２領域１５ａ２の厚みが所定の厚さにとなるまでは、減少し、所定の厚さよりも大きくなると増加した。
上記の結果から第２領域１５ａ２の厚さが０μｍよりも大きく、１０μｍ以下とすることにより、実装後の基板の撓みにより積層体に発生するクラックの発生も抑制することができたと言える。より特定的には、第２領域の厚みを０．１μｍ以上９．８μｍ以下とすることにより、実装後の撓み変形により積層セラミックコンデンサに入力される応力（衝撃）に対する耐性を向上できることが確認されたと言える。
上述した実施の形態１から３においては、積層セラミックコンデンサの内部構造が、実施の形態１から３に開示した構造に限定されず、適宜変更することができる。
上述した実施の形態１から３においては、電子部品が積層セラミックコンデンである場合を例示して説明したが、これに限定されず、電子部品として圧電部品、サーミスタ、インダクタ等の外部電極を備える各種の電子部品を採用することができる。
以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
１０，１０Ａ，１０Ｂ 積層セラミックコンデンサ、１２ 積層体、１２ａ 第１主面、１２ｂ 第２主面、１２ｃ 第１側面、１２ｄ 第２側面、１２ｅ 第１端面、１２ｆ 第２端面、１３ 誘電体層、１４ 内部電極層、１５，１５Ａ，１５Ｂ 第１外部電極、１５ａ，１５ａＡ 第１焼付電極層、１５ａ１ 第１領域、１５ａ２ 第２領域、１５ｂ，１５ｃ めっき層、１５ｄ，１６ｄ 樹脂層、１６，１６Ｂ 第２外部電極、１６ａ 第２焼付電極層、１６ｂ，１６ｃ めっき層、１６ｄ 樹脂層、２０ メディア、１００ 表面処理装置、１１０ 第１ベース部、１２０ 第２ベース部、１３０ 第３ベース部、１４０ 振動受板、１４１ 第１内部電極層、１４２ 第２内部電極層、１４５ 載置部、１５０ 撹拌槽、１５１ 底部、１５２ 周壁部、１５３ 湾曲部、１５４ 筒状部、１５５ 軸部、１５６ フランジ部、１６０ 駆動モータ、１６１ 回転軸、１７０ 偏心荷重、１８０ 弾性部材、１９０ 駆動モータ支持部、２００ 検知部、２１０ 駆動モータ制御部。

Claims (5)

  1. 長さ方向に相対して位置する第１端面および第２端面、前記長さ方向に直交する幅方向に相対して位置する第１側面および第２側面、ならびに、前記長さ方向および前記幅方向に直交する高さ方向に相対して位置する第１主面および第２主面を含む積層体と、
    前記第１端面に設けられた第１外部電極と、
    前記第２端面に設けられた第２外部電極と、を備え、
    前記第１外部電極は、第１焼付電極層を含み、
    前記第２外部電極は、第２焼付電極層を含み、
    前記第１焼付電極層および前記第２焼付電極層の各々は、前記積層体上に設けられた第１領域と、前記第１領域を覆う第２領域とを含み、
    前記第１領域は、空隙およびガラスを有し、
    前記第２領域の前記第１領域と接する側とは反対側の面は、前記第１領域の前記積層体と接する側の面よりも少ない量の、空隙およびガラスを有する、電子部品。
  2. 前記第２領域の厚みは、０．１μｍ以上９．８μｍ以下である、請求項１に記載の電子部品。
  3. 前記積層体は、丸みを帯びた角部を有し、
    前記角部上において、前記積層体上に前記第２領域が設けられている、請求項１または２に記載の電子部品。
  4. 前記第１焼付電極層および前記第２焼付電極層は、Ｃｕ、Ａｇ、Ｎｉ、Ｐｄ、Ａｇ−Ｐｄ合金、およびＡｕのいずれかの金属を含む、請求項１から３のいずれか１項に記載の電子部品。
  5. 前記第１外部電極は、前記第１焼付電極層上に設けられた第１めっき層を含み、
    前記第２外部電極は、前記第２焼付電極層上に設けられた第２めっき層を含み、
    前記第１めっき層および前記第２めっき層の各々は、Ｎｉめっき層と、前記Ｎｉめっき層上に積層されたＳｎめっき層を有する、請求項１から４のいずれか１項に記載の電子部品。
JP2017188629A 2016-09-28 2017-09-28 電子部品 Active JP6747411B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016189411 2016-09-28
JP2016189411 2016-09-28
JP2017059153 2017-03-24
JP2017059153 2017-03-24

Publications (2)

Publication Number Publication Date
JP2018157183A true JP2018157183A (ja) 2018-10-04
JP6747411B2 JP6747411B2 (ja) 2020-08-26

Family

ID=61686613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017188629A Active JP6747411B2 (ja) 2016-09-28 2017-09-28 電子部品

Country Status (4)

Country Link
US (1) US10497516B2 (ja)
JP (1) JP6747411B2 (ja)
KR (1) KR102066884B1 (ja)
CN (1) CN107871606B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149410A (ja) * 2018-02-26 2019-09-05 京セラ株式会社 電子部品
JP2021019010A (ja) * 2019-07-17 2021-02-15 Tdk株式会社 積層電子部品およびその実装構造
WO2022202038A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 電子部品およびその製造方法
WO2023100538A1 (ja) * 2021-12-03 2023-06-08 株式会社村田製作所 チップ型電子部品

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102029597B1 (ko) 2018-09-05 2019-10-08 삼성전기주식회사 적층 세라믹 전자부품
KR102048155B1 (ko) 2018-09-05 2019-11-22 삼성전기주식회사 적층 세라믹 전자부품
KR102442833B1 (ko) * 2018-10-10 2022-09-14 삼성전기주식회사 적층 세라믹 전자부품
JP7226161B2 (ja) * 2019-07-17 2023-02-21 株式会社村田製作所 電子部品
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
JP2022123936A (ja) * 2021-02-15 2022-08-25 株式会社村田製作所 積層セラミックコンデンサ
JP7400758B2 (ja) * 2021-03-16 2023-12-19 株式会社村田製作所 積層セラミックコンデンサ

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236412A (ja) * 1991-01-21 1992-08-25 Toshiba Corp セラミック電子部品
JPH053132A (ja) * 1991-06-25 1993-01-08 Mitsubishi Materials Corp チツプ型積層セラミツクスコンデンサ
JPH08162359A (ja) * 1994-12-08 1996-06-21 Murata Mfg Co Ltd チップ型セラミック電子部品
JP2000049034A (ja) * 1998-07-28 2000-02-18 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP2002208535A (ja) * 2001-01-11 2002-07-26 Tdk Corp 電子部品およびその製造方法
WO2005083727A1 (ja) * 2004-02-27 2005-09-09 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品及びその製造方法
JP2008028064A (ja) * 2006-07-20 2008-02-07 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2011139021A (ja) * 2009-12-30 2011-07-14 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2012109488A (ja) * 2010-11-19 2012-06-07 Murata Mfg Co Ltd 積層セラミック電子部品
US20130120898A1 (en) * 2011-11-11 2013-05-16 Myung Jun Park Multilayer ceramic electronic component
JP2014220517A (ja) * 2008-06-11 2014-11-20 株式会社村田製作所 積層電子部品およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
JP3548883B2 (ja) 1998-03-06 2004-07-28 株式会社村田製作所 セラミック電子部品の製造方法
JP2006186316A (ja) * 2004-11-30 2006-07-13 Kyocera Corp セラミック電子部品及び積層セラミックコンデンサ
JP2007281400A (ja) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
JP2009239204A (ja) 2008-03-28 2009-10-15 Tdk Corp 電子部品の製造方法
KR101525643B1 (ko) * 2011-05-20 2015-06-03 삼성전기주식회사 적층형 세라믹 전자부품
KR101983129B1 (ko) * 2012-01-18 2019-05-28 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP5796568B2 (ja) * 2012-02-03 2015-10-21 株式会社村田製作所 セラミック電子部品

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236412A (ja) * 1991-01-21 1992-08-25 Toshiba Corp セラミック電子部品
JPH053132A (ja) * 1991-06-25 1993-01-08 Mitsubishi Materials Corp チツプ型積層セラミツクスコンデンサ
JPH08162359A (ja) * 1994-12-08 1996-06-21 Murata Mfg Co Ltd チップ型セラミック電子部品
JP2000049034A (ja) * 1998-07-28 2000-02-18 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP2002208535A (ja) * 2001-01-11 2002-07-26 Tdk Corp 電子部品およびその製造方法
WO2005083727A1 (ja) * 2004-02-27 2005-09-09 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品及びその製造方法
JP2008028064A (ja) * 2006-07-20 2008-02-07 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2014220517A (ja) * 2008-06-11 2014-11-20 株式会社村田製作所 積層電子部品およびその製造方法
JP2011139021A (ja) * 2009-12-30 2011-07-14 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2012109488A (ja) * 2010-11-19 2012-06-07 Murata Mfg Co Ltd 積層セラミック電子部品
US20130120898A1 (en) * 2011-11-11 2013-05-16 Myung Jun Park Multilayer ceramic electronic component
JP2013106035A (ja) * 2011-11-11 2013-05-30 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149410A (ja) * 2018-02-26 2019-09-05 京セラ株式会社 電子部品
JP2021019010A (ja) * 2019-07-17 2021-02-15 Tdk株式会社 積層電子部品およびその実装構造
WO2022202038A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 電子部品およびその製造方法
WO2023100538A1 (ja) * 2021-12-03 2023-06-08 株式会社村田製作所 チップ型電子部品

Also Published As

Publication number Publication date
US10497516B2 (en) 2019-12-03
CN107871606B (zh) 2020-03-20
US20180090274A1 (en) 2018-03-29
KR20180035170A (ko) 2018-04-05
CN107871606A (zh) 2018-04-03
JP6747411B2 (ja) 2020-08-26
KR102066884B1 (ko) 2020-01-16

Similar Documents

Publication Publication Date Title
JP6747411B2 (ja) 電子部品
US10957489B2 (en) Medium and method of manufacturing electronic component
US10395827B2 (en) Electronic component
JP7103381B2 (ja) 表面処理装置
JP6673273B2 (ja) 電子部品
JP2018049883A (ja) 積層セラミック電子部品
JP2017034010A (ja) 積層セラミックコンデンサおよびその製造方法
JP2017191837A (ja) 積層セラミックコンデンサ
JP2017098542A (ja) キャパシタ及びその製造方法
JP2014241453A (ja) 積層セラミックコンデンサ
US8756775B2 (en) Method for smoothing a surface of an electrode
JP6885010B2 (ja) 電子部品の製造方法
JP2018137387A (ja) 積層セラミック電子部品の製造方法
JP2008227314A (ja) 積層型セラミック電子部品の製造方法
JP7392616B2 (ja) セラミック電子部品の製造方法
JP3654785B2 (ja) 積層セラミックコンデンサの製造方法
JP7444006B2 (ja) セラミック電子部品
KR102079497B1 (ko) 미디어 및 전자부품의 제조 방법
JP3784293B2 (ja) セラミック積層体の製法
JP5045579B2 (ja) チップ部品の製造方法
JP4475365B2 (ja) セラミック基板の製造方法およびセラミック基板
JP6848459B2 (ja) 積層セラミックコンデンサの製造方法
JP2996060B2 (ja) セラミック部品の製造方法
JP2023057418A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6747411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150