以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態は、電子部品として、積層セラミックコンデンサを例示し、電子部品の製造方法として、積層セラミックコンデンサの製造方法を例示するものである。また、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
(実施の形態1)
(積層セラミックコンデンサ)
まず、本発明の実施の形態に係る積層セラミックコンデンサの製造方法を説明するに先立って、当該製造方法に従って製造された積層セラミックコンデンサについて説明する。
図1は、実施の形態1に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの斜視図である。図2は、図1に示す積層セラミックコンデンサのII-II線に沿った断面図である。図3は、図1に示す積層セラミックコンデンサのIII-III線に沿った断面図である。
図1から図3に示すように、積層セラミックコンデンサ10は、電子部品素体としての積層体12と第1外部電極15と第2外部電極16とを有している。
積層体12は、略直方体状の外形を有している。積層体12は、積層された複数の誘電体層13と複数の内部電極層14とを含む。積層体12は、幅方向Wにおいて相対する第1側面12cおよび第2側面12dと、幅方向Wに直交する高さ方向Tにおいて相対する第1主面12aおよび第2主面12bと、幅方向Wおよび高さ方向Tの両方に直交する長さ方向Lにおいて相対する第1端面12eおよび第2端面12fとを含む。
積層体12は、略直方体状の外形を有しているが、角部および稜線部に丸みがつけられていることが好ましい。角部は、積層体12の3面が交わる部分であり、稜線部は、積層体12の2面が交わる部分である。第1主面12a、第2主面12b、第1側面12c、第2側面12d、第1端面12eおよび第2端面12fの少なくともいずれか1つの面に、凹凸が形成されていてもよい。
積層体12の外形寸法は、たとえば、長さ方向Lの寸法が、0.2mm以上5.7mm以下であり、幅方向Wの寸法が、0.1mm以上5.0mm以下であり、幅方向Wの寸法が、0.1mm以上5.0mm以下である。積層セラミックコンデンサ10の外形寸法は、マイクロメータにより測定することができる。
積層体12は、幅方向Wにおいて、一対の外層部と内層部とに区分けされる。一対の外層部のうちの一方は、積層体12の第1主面12aを含む部分であり、第1主面12aと第1主面12aに最も近い後述する第1内部電極層141との間に位置する誘電体層13で構成されている。一対の外層部のうちの他方は、積層体12の第2主面12bを含む部分であり、第2主面12bと第2主面12bに最も近い後述する第2内部電極層142との間に位置する誘電体層13で構成されている。
内層部は、一対の外層部に挟まれた領域である。すなわち、内層部は、外層部を構成しない複数の誘電体層13と、全ての内部電極層14とから構成されている。
複数の誘電体層13の積層枚数は、20枚以上1000枚以下であることが好ましい。一対の外層部の各々の厚さは、30μm以上850μm以下であることが好ましい。内層部に含まれる複数の誘電体層13の各々の厚さは、0.3μm以上30μm以下であることが好ましい。
誘電体層13は、BaまたはTiを含むペロブスカイト型化合物で構成されている。誘電体層13を構成する材料としては、BaTiO3、CaTiO3、SrTiO3またはCaZrO3などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Mn化合物、Mg化合物、Si化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物、Al化合物、V化合物または希土類化合物などが添加された材料を用いてもよい。
複数の内部電極層14は、第1外部電極15に接続された複数の第1内部電極層141と、第2外部電極16の各々に接続された複数の第2内部電極層142とを含む。
複数の内部電極層14の積層枚数は、10枚以上1000枚以下であることが好ましい。複数の内部電極層14の各々の厚さは、0.3μm以上1.0μm以下であることが好ましい。
内部電極層14を構成する材料としては、Ni、Cu、Ag、PdおよびAuからなる群より選ばれる1種の金属を用いることができる。内部電極層14は、誘電体層13に含まれる誘電体セラミックスと同一組成系の誘電体の粒子を含んでいてもよい。
第1内部電極層141と第2内部電極層142とは、積層体12の幅方向Wに等間隔に交互に配置されている。また、第1内部電極層141と第2内部電極層142とは、誘電体層13を間に挟んで互いに対向するように配置されている。
第1内部電極層141は、第2内部電極層142に対向している第1対向電極部と、当該第1対向電極部から積層体12の第1端面12e側に引き出されている第1引出電極部とから構成されている。
第2内部電極層142は、第1内部電極層141に対向している第2対向電極部と、当該第2対向電極部から積層体12の第2端面12f側に引き出されている第2引出電極部とから構成されている。
第1内部電極層141の対向電極部と第2内部電極層142の対向電極部との間に誘電体層13が位置することにより、静電容量が形成されている。これにより、コンデンサの機能が生ずる。
積層体12においては、積層体12の高さ方向Tから見て、対向電極部と第1側面12cとの間の位置が第1サイドマージン、対向電極部と第2側面12dとの間の位置が第2サイドマージンである。また、積層体12の高さ方向Tから見て、対向電極部と第1端面12eとの間の位置が第1エンドマージン、対向電極部と第2端面12fとの間の位置が第2エンドマージンである。
第1エンドマージンは、第1内部電極層141の第1引出電極部、および、これに隣接している複数の誘電体層13によって構成されている。第2エンドマージンは、第2内部電極層142の第2引出電極部、およびこれに隣接している複数の誘電体層13によって構成されている。
第1外部電極15は、第1端面12eに形成されている。より詳細には、第1外部電極15は、第1端面12eから、第1主面12aおよび第2主面12bならびに第1側面12cおよび第2側面12dに至るように形成されている。
第2外部電極16は、第2端面12fに形成されている。より詳細には、第2外部電極16は、第2端面12fから、第1主面12aおよび第2主面12bならびに第1側面12cおよび第2側面12dに至るように形成されている。
第1外部電極15は、下地電極層としての第1焼付電極層15aと、当該第1焼付電極層15a上に設けられためっき層15bおよびめっき層15cとを含む。
第2外部電極16は、下地電極層としての第2焼付電極層16aと、当該第2焼付電極層16a上に設けられためっき層16bおよびめっき層16cとを含む。
第1焼付電極層15aおよび第2焼付電極層16aは、ガラスと金属とを含む。第1焼付電極層15aおよび第2焼付電極層16aに含まれる金属としては、例えば、Ni、Cu、Ag、Pd、Au、Ag-Pd合金などの適宜の金属等が挙げられる。上記金属としては、展性の高いCu、Agが好適に用いられる。なお、第1焼付電極層15aおよび第2焼付電極層16aに含まれる金属は、積層セラミックコンデンサ10を研磨後、波長分散型X線分析装置(WDX)を用いて確認することができる。なお、研磨の際には、たとえば、積層セラミックコンデンサ10を幅方向Wの中央の位置まで研磨し、幅方向Wに直交する断面を露出させる。
第1焼付電極層15aおよび第2焼付電極層16aは、積層された複数の層で構成されていてもよい。第1焼付電極層15aおよび第2焼付電極層16aは、積層体12にガラスおよび金属を含む導電性ペーストが塗布されて焼き付けられた層である。第1焼付電極層15aおよび第2焼付電極層16aは、内部電極層14と同時に焼成されることにより形成されてもよく、内部電極層14を焼成した後に焼き付けることにより形成されてもよい。
第1焼付電極層15aおよび第2焼付電極層16aの最大厚さは、10μm以上200μm以下であることが好ましい。第1焼付電極層15aおよび第2焼付電極層16aの厚さは、積層体12の角部において薄くなる。
なお、第1焼付電極層15aおよび第2焼付電極層16aの詳細については、図4を用いて後述する。
めっき層15b、めっき層15c、めっき層16b、およびめっき層16cを構成する材料としては、Ni、Cu、Ag、Pd、Au、Snからなる群より選ばれる1種の金属、または、この金属を含む合金で構成されている。
たとえば、めっき層15bおよびめっき層16bは、Niめっき層であり、めっき層15c、16cは、たとえばSnめっき層である。Niめっき層は、下地電極層が積層セラミックコンデンサを実装する際の半田によって浸食されることを防止する機能を有する。Snめっき層は、積層セラミックコンデンサを実装する際の半田との濡れ性を向上させ、積層セラミックコンデンサの実装を容易にする機能を有する。めっき層の1層当たりの厚さは、1.5μm以上15.0μm以下であることが好ましい。なお、めっき層は単層にて構成されていてもよく、Cuめっき層やAuめっき層であってもよい。
図4は、実施の形態1に係る積層セラミックコンデンサの焼付電極層の詳細を示す部分断面図である。図4に示す、第1焼付電極層15aに含まれる円形のものは、空隙もしくはガラスを表している。図4を参照して、第1焼付電極層15aの詳細について説明する。なお、第2焼付電極層16aの構成は、第1焼付電極層15aと同様であるため、その説明は省略する。
図4に示すように第1焼付電極層15aは、積層体12側からその第1焼付電極層15aの表層側に向けて第1領域15a1および第2領域15a2を有する。
第1領域15a1は、相当程度の空隙およびガラスを含んでいる。第1領域15a1は、第1焼付電極層15aのうち大部分を占める。第1領域15a1が空隙を含むことにより、第1焼付電極層15aがクッション性を有する。これにより、積層セラミックコンデンサ10に負荷される外部からの衝撃を吸収することができる。
第2領域15a2は、表層から厚み方向に金属の緻密性が高くなっている。第2領域15a2には、ガラスおよび空隙がほぼ含まれていない。第2領域15a2の表面は、滑らかに構成されている。第2領域15a2の厚さは、少なくとも0.1μm以上10μm以下である。第2領域の15a2の厚さを0.1μm以上とし、第1焼付電極層および第2焼付電極層の表面に金属緻密膜を形成することにより、めっき付き性を向上させたり、めっきの浸入を抑制したりすることができ、積層セラミックコンデンサ10の信頼性を向上させることができる。なお、第2領域15a2は、後述するように、表面処理装置100(図6参照)を用いて焼付電極の表層にメディア20(図11参照)を擦り付けることで形成される。このため、第2領域15a2の厚さを10μm以下とすることにより、積層体12へのダメージを抑制することができ、積層体12の欠け割れを抑制することができる。
なお、第2領域15a2の厚さは、積層セラミックコンデンサ10を研磨後、SEM観察することで確認することができる。具体的には、たとえば、積層セラミックコンデンサ10を幅方向Wの寸法の約1/2の位置まで研磨することにより、長さ方向Lおよび高さ方向Tに沿う断面を露出させ、第1端面12eと第1主面12aとを接続する角部から当該角部上に位置する第2領域15a2の頂点部までの厚みを測定する。10個の積層セラミックコンデンサ10から得られる第2領域15a2の厚さの平均値を第2領域15a2の厚さとすることが好ましい。
第2領域15a2は、第1領域15a1を覆う。金属の緻密性が高い第2領域15a2が、表層側に設けられることにより、積層体12の耐湿性を向上させることができる。また、第2領域15a2の表面が滑らかに構成されることにより、めっき層15bおよびめっき層15cを形成する際に、めっき層15bおよびめっき層15cに欠陥が形成されることを抑制することができる。また、めっき層15bおよびめっき層15cの連続性を向上させることができる。
なお、第2領域15a2は、後述する焼付電極層の表面処理工程において、第1焼付電極層15aおよび第2焼付電極層16aに表面処理を施すことにより、形成される。
(積層セラミックコンデンサの製造方法)
図5は、実施の形態1に係る積層セラミックコンデンサの製造方法を示すフロー図である。図5を参照して、実施の形態1に係る積層セラミックコンデンサの製造方法について説明する。
図5に示すように、積層セラミックコンデンサ10を製造するに際して、まず、工程S1にて、セラミック誘電体スラリーが調製される。具体的には、セラミック誘電体粉末、添加粉末、バインダ樹脂および溶解液などが分散混合され、これによりセラミック誘電体スラリーが調製される。セラミック誘電体スラリーは、溶剤系または水系のいずれでもよい。セラミック誘電体スラリーを水系塗料とする場合、水溶性のバインダおよび分散剤などと、水に溶解させた誘電体原料とを、混合することによりセラミック誘電体スラリーを調製する。
次に、工程S2にて、セラミック誘電体シートが形成される。具体的には、セラミック誘電体スラリーがキャリアフィルム上においてダイコータ、グラビアコータまたはマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより、セラミック誘電体シートが形成される。セラミック誘電体シートの厚さは、積層セラミックコンデンサ10の小型化および高容量化の観点から、3μm以下であることが好ましい。
次に、工程S3にて、マザーシートが形成される。具体的には、セラミック誘電体シートに導電性ペーストが所定のパターンを有するように塗布されることにより、セラミック誘電体シート上に所定の内部電極パターンが設けられたマザーシートが形成される。導電性ペーストの塗布方法としては、スクリーン印刷法、インクジェット法またはグラビア印刷法などを用いることができる。内部電極パターンの厚さは、積層セラミックコンデンサ10の小型化および高容量化の観点から、1.5μm以下であることが好ましい。なお、マザーシートとしては、内部電極パターンを有するマザーシートの他に、上記工程S3を経ていないセラミック誘電体シートも準備される。
次に、工程S4にて、複数のマザーシートが積層される。具体的には、内部電極パターンが形成されておらず、セラミック誘電体シートのみからなるマザーシートが、所定枚数積層される。その上に、内部電極パターンが設けられたマザーシートが、所定枚数積層される。さらにその上に、内部電極パターンが形成されておらず、セラミック誘電体シートのみからなるマザーシートが、所定枚数積層される。これにより、マザーシート群が構成される。
次に、工程S5にて、マザーシート群が圧着されることで積層ブロックが形成される。具体的には、静水圧プレスまたは剛体プレスによってマザーシート群が積層方向に加圧されて圧着されることにより、積層ブロックが形成される。
次に、工程S6にて、積層ブロックが分断されて積層チップが形成される。具体的には、押し切り、ダイシングまたはレーザカットによって積層ブロックがマトリックス状に分断され、複数の積層チップに個片化される。
次に、工程S7にて、積層チップのバレル研磨が行なわれる。具体的には、積層チップが、バレルと呼ばれる小箱内に誘電体材料より硬度の高いメディアボールとともに封入され、当該バレルを回転させることにより、積層チップの研磨が行なわれる。これにより、積層チップの角部および稜線部に丸みがつけられる。
次に、工程S8にて、積層チップの焼成が行なわれる。具体的には、積層チップが加熱され、これにより積層チップに含まれる誘電体材料および導電性材料が焼成され、積層体12が形成される。焼成温度は、誘電体材料および導電性材料に応じて適宜設定され、900℃以上1300℃以下であることが好ましい。
次に、工程S9にて、浸漬法等によって、積層体12の第1端面12eおよび第2端面12fに、導電性ペーストを塗布する。導電性ペーストは、導電性微粒子等に加えて、ガラスおよび樹脂等の消失剤を含む。
次に、工程S10にて、積層体12に塗布した導電性ペーストを乾燥させる。具体的には、導電性ペーストを、たとえば、60℃以上180℃以下の温度にて、略10分間熱風乾燥させる。
次に、工程S11にて、乾燥した導電性ペーストを焼き付ける。焼き付け温度は、700℃以上900℃以下であることが好ましい。この焼き付け工程にて、消失剤が消失することにより、焼付電極層内に複数の空隙が形成される。工程S11)の後状態においては、焼付電極層は、積層体12側から表層側にかけて上述の第1領域15a1の状態となっている。すなわち、焼付電極層の表層側においても、空隙が形成されているとともに、ガラスが含まれている。
次に、工程S12にて、焼付電極層の表面処理を行なう。後述する撹拌槽150内にて、焼付電極層が設けられた積層体と後述のメディア20(図11参照)とを撹拌させることで、焼付電極層の表層にメディア20を擦り付けながら、焼付電極層の表層を研磨する。これにより、焼付電極の表層に含まれるガラスを減少させるとともに、焼付電極層の表層を平坦にする。この結果、焼付電極層の表層の状態を改質し、金属の緻密性が高く滑らかな表面を有する上述の第2領域15a2が形成される。表面処理の詳細については、図6から図10を用いて説明する。
図6は、図5に示す焼付電極層の表面処理を実施するための表面処理装置を示す図である。図7は、図6に示す撹拌槽の平面図である。図8は、図6に示す撹拌槽の断面図である。図9は、図6に示す撹拌槽と、弾性部材の位置関係を示す平面図である。図6から図9を参照して、工程S12にて使用する表面処理装置100について説明する。
図6に示すように、表面処理装置100は、第1ベース部110、第2ベース部120、第3ベース部130、振動受板140、容器としての撹拌槽150、駆動モータ160、偏心荷重170、複数の弾性部材180、駆動モータ支持部190、および撹拌槽150の振動状態を検知する検知部200、および駆動モータ制御部210を備える。
第1ベース部110は、板状形状を有する。第1ベース部110は、表面処理装置100の下部を構成する。第1ベース部110は、床面に設置され、表面処理装置100の水平度を保つ。
第2ベース部120は、略直方体形状を有する。第2ベース部120は、振動受板140、撹拌槽150、ならびに振動受板140に支持される駆動モータ160および偏心荷重170の荷重を支えるための台座として機能する。第2ベース部120は、駆動モータ160を貫通可能に構成されている。
第3ベース部130は、板状形状を有する。第3ベース部130は、第2ベース部120上に載置されている。第3ベース部130は、駆動モータ160を貫通可能に構成されている。
第1ベース部110、第2ベース部120、および第3ベース部130は、独立した別部材によって構成されていてもよいし、一体に構成されていてもよい。
振動受板140は、略板状形状を有する。振動受板140は、複数の弾性部材180によって支持されている。振動受板140の下面側には、駆動モータ支持部190が設けられている。駆動モータ支持部190は、偏心荷重170が回転可能に取付けられた駆動モータ160を支持する。これにより、駆動モータ160および偏心荷重170による荷重が、駆動モータ支持部190を介して、振動受板140に加えられる。
また、振動受板140の上面側には、撹拌槽載置部145が設けられている。撹拌槽載置部145には、撹拌槽150が載置される。
図6から図8に示すように、撹拌槽150は、有底筒形状を有する。なお、撹拌槽150は、底部151、周壁部152、軸部155、およびフランジ部156を有する。
底部151は、略円板形状を有する。底部151は、平坦に構成されている。なお、底部151は平坦でなくてもよい。周壁部152は、底部151の周縁に接続されている。周壁部152は、底部151の周縁から上方に向けて立ち上がる。周壁部152は、底部151に接続される湾曲部153と、上下方向に沿って直線状に延在する筒状部154とを含む。筒状部154の上端には、径方向に突出するフランジ部156が設けられている。
軸部155は、底部151の中心部に設けられている。軸部155は、上下方向に沿って延在する。なお、軸部155は、設けられていなくてもよい。
また、撹拌槽150の形状は、有底筒形状に限定されず、半球形状、お椀形状であってもよい。撹拌槽150が、半球形状である場合には、底部151が半球形状の下方側を構成し、周壁部152が半球形状の上方側を構成する。また、撹拌槽150がお椀形状となる場合には、底部151が下方側に向けて膨出する湾曲形状を有する。
なお、撹拌槽150には後述するように、焼付電極層が形成された複数の積層体と複数のメディア20とが投入される。
撹拌槽150の内表面は、ウレタン等の柔軟性を有するコーティング層が設けられていることが好ましい。特に、長さ寸法が2.0mmよりも大きく、幅寸法が1.2mmよりも大きく、厚み寸法が1.2mmよりも大きい大型の積層体を扱う場合には、当該積層体の欠け割れが懸念されるため、コーティング層としては、ゴム等の弾性を有する部材を用いることが好ましい。
一方、長さ寸法が2.0mm以下であり、幅寸法が1.2mm以下であり、厚み寸法が1.2mm以下である小型の積層体を扱う場合には、割れ欠けの懸念が少ないため、コーティング層を省略してもよい。
撹拌槽150は、取外し可能に、撹拌槽載置部145に載置されることが好ましい。上述のような小型の積層体を扱う場合、撹拌槽150を取り外すことにより、撹拌槽150内を洗浄することができる。これにより、チップの混入を防止することができる。
なお、上記撹拌槽150、撹拌槽載置部145、および振動受板140は、別体に形成されていてもよいし、一体に形成されていてもよい。
図6および図9に示すように、複数の弾性部材180は、軸部155の延在方向から見た場合に、軸部155を中心とする周方向に、所定のピッチで配置されている。複数の弾性部材180は、ベース部130上に固定されている。
図6に示すように、駆動モータ160は、上下方向に延在する回転軸161を有する。駆動モータ160は、回転軸161を回転させることにより、回転軸161に取り付けられた偏心荷重170を回転軸まわりに回転させる。
偏心荷重170を回転させることにより、振動受板140の重心位置が変動することで、複数の弾性部材180の伸縮に偏りが生じる。このような、複数の弾性部材180の伸縮の偏りを利用して、撹拌槽150を上述のように振動させることができる。
検知部200は、撹拌槽150の振動状態を検知する。検知部200によって検知された検知結果は、駆動モータ制御部210に入力される。検知部200としては、たとえば加速度センサまたはレーザ変位計を用いる。
検知部200として、加速度センサを用いる場合には、振動時のメディア20の加速度を直接測定することにより、撹拌槽150の振動状態を検知することができる。加速度センサとしては、たとえば、センサヘッドとしてGH313AまたはGH613(いずれもキーエンス社製)を採用でき、アンプユニットとしてGA-245(キーエンス社製)を採用できる。
メディア20の加速度としては、2.5G以上20.0G以下が好ましい。メディア20の加速度が2.5Gを下回る場合には、焼付電極層に含まれる金属を延ばすための十分なエネルギーを得ることができなくなる。一方、メディア20の加速度が10.0Gより大きくなる場合には、積層体へのダメージが大きくなる。
検知部200として、レーザ変位計を用いる場合には、撹拌槽150にレーザを照射して、撹拌槽150の移動量を測定することにより、撹拌槽150の振動状態を検知することができる。
このように、メディア20の加速度または撹拌槽150の移動量を計測することにより、撹拌槽150の振動状態、より特定的には撹拌槽150の振動数を検知することができる。
駆動モータ制御部210は、検知部200によって検知された検知結果に基づいて、駆動モータ160の動作を制御する。
図10は、図5に示す焼付電極層の表面処理を実施する工程の詳細を示すフロー図である。図10を参照して、焼付電極層の表面処理を実施する工程S12の詳細について説明する。
図10に示すように、焼付電極層の表面処理を実施する工程S12においては、まず、工程S121にて、相対して位置する第1端面12eおよび第2端面12f、相対して位置する第1側面12cおよび第2側面12d、ならびに、相対して位置する第1主面12aおよび第2主面12bを含み、第1端面12eに第1焼付電極層15aが設けられ、第2端面12fに第2焼付電極層16aが設けられた複数の積層体12と、複数のメディア(図10において不図示)とを撹拌槽150に投入する。
メディア20は、球形状を有する。メディア20の直径は、第1端面12eおよび第2端面12fの対角線よりも小さいことが好ましい。このような直径とする場合には、網目状のふるいを用いてメディア20と積層体とを容易に分離することができる。
メディア20の材料としては、たとえば、タングステン、またはジルコニウムを用いることができる。すなわち、メディア20は、タングステンまたはジルコニウムを含んでいてもよい。なお、メディア20の材料としては、コバルトおよび/またはクロムと、タングステンとを含む超鋼であってもよい。すなわち、メディア20は、タングステンに加えて、コバルトおよび/またはクロムをさらに含んでいてもよい。
ここで、積層体12に設けられた第1焼付電極層15aおよび第2焼付電極層16aに後述のようにメディア20を衝突させることにより第1焼付電極層15aおよび第2焼付電極層を改質させる改質エネルギーは、衝突エネルギーと衝突頻度との積によって表すことができる。
後述するように積層体12およびメディア20に振動を付与する時間(加工時間)を長くすれば、より多くの改質エネルギーを得られることになるが、衝突エネルギー(運動エネルギー)は、メディア20の質量に比例するために、メディア20の質量を大きくすることにより、加工時間を削減することができる。
タングステンは、ジルコニウムよりも比重が高いため、メディア20として、タングステンを用いることにより、同じ直径を有するものであってもジルコニウムよりも質量を大きくすることができる。これにより、加工時間を短縮することができる。
メディア20の直径は、0.2mm以上2.0mm以下であることが好ましく、0.4mm以上1.0mm以下であることが好ましい。
メディア20の直径が小さすぎると、メディア20の運動エネルギーが小さくなり、焼付電極層の表層に露出する金属を十分に延ばすことができなくなる。一方で、直径が大きすぎると、メディア20の運動エネルギーが大きくなり、積層体12にダメージを与えてしまう。
メディア20の表面はなめらかであることが好ましく、メディア20の表面粗さSaは、200nm以下であることが好ましく、190nm以下であることがより好ましい。
メディア20の比重は、5以上18以下であることが好ましい。比重が小さすぎると、メディア20の運動エネルギーが小さくなり、焼付電極層の表層に露出する金属を十分に延ばすことができなくなる。一方で、比重が大きすぎると、積層体にダメージを与えてしまう。
メディア20の硬度は、ビッカース硬度で1000HV以上2500HV以下であることが好ましい。硬度が小さすぎると、メディア20が割れてしまう。硬度が大きすぎると、積層体にダメージを与えてしまう。
また、撹拌槽150内に投入される複数の積層体12の体積の合計が、撹拌槽150に投入される複数のメディア20の体積の合計の1/2以下であることが好ましく、1/3以下であることがさらに好ましい。複数のメディア20に対する複数の積層体12の量が増えすぎると、メディア20による加工性が悪くなり、積層体12の角部に亀裂が生じたり、積層体12が欠けたり割れたりする。
次に、工程S122にて、撹拌槽150を振動させることにより、複数の積層体12および複数のメディア20に振動エネルギーを付与する。具体的には、上記の表面処理装置100を用いて、撹拌槽150を振動させる。
図11は、図10に示す撹拌槽に振動を付与する工程において、複数の積層体および複数のメディア20に振動エネルギーを付与する工程を示す図である。図11に示すように、表面処理装置100において、偏心荷重170を回転させることにより、駆動モータ160と振動受板140との重心位置がずれる。これにより、振動受板140が傾斜し、複数の弾性部材180の各々の伸縮に偏りが生じる。また、振動受板140が傾斜することにより、撹拌槽150の底部151の中心軸Cも傾斜する。
回転に伴って偏心荷重170の位置が連続的に変化することにより、偏心荷重170の位置に応じて、振動受板140の傾斜が変化する。この結果、弾性部材180の伸縮の偏りが大きくなる位置も周方向に移動していく。このように複数の弾性部材180が伸縮することにより、底部151の中心軸Cの傾斜方向が連続的に変化するように、複数の弾性部材180から撹拌槽150に振動が伝播される。
底部151の中心軸Cの傾斜方向も連続的に変化することにより、撹拌槽150を振動させる前の状態における底部151の中心軸Cを周方向に取り囲む環状の仮想軸VLを仮想した場合に、積層体12およびメディア20が仮想軸VLの軸方向に沿って、仮想軸VLを螺旋状に取り囲む螺旋状の軌跡を描くように、積層体12およびメディア20に振動が付与される。
撹拌槽150の振動が、撹拌槽150内に投入された複数の積層体および複数のメディア20に伝達されることで、複数の積層体と複数のメディア20とが螺旋状に回転しながら撹拌される。これにより、メディア20が、焼付電極層に衝突しつつ焼付電極層の表層を伸ばすことにより、焼付電極層の表層に含まれるガラスを減少させる。この結果、焼付電極層の表層の状態を改質し、金属の緻密性が高く滑らかな表面を有する上述の第2領域15a2が形成される。
また、撹拌槽150の傾斜方向が周方向に変化していくものの、撹拌槽150自体は、中心軸C周りに回転することがないため、積層体が撹拌槽150に接触した場合であっても、撹拌槽150から過度な力が積層体に与えられない。これにより、積層体の割れ欠けを抑制することができる。
撹拌槽150内においては、軸部155から径方向に離れるほど、撹拌槽150内に投入された積層体をおよびメディア20に、当該振動が大きく伝わる。また、底部151が傾斜して軸部155も傾斜するため、軸部155が複数の弾性部材180のいずれかに近接するほど、近接した弾性部材180から振動を受けやすくなる。
このため、撹拌槽150内において、軸部155から径方向に離れた位置に複数の積層体および複数のメディア20を滞留させる構造を設けることにより、複数の積層体および複数のメディア20に、効果的に振動を伝えることができる。これにより、焼付電極層の表面処理をより効率的に行なうことができる。
また、撹拌槽150の振動数が、撹拌槽150が有する固有振動数と共振するように、撹拌槽150を振動させることが好ましい。固有振動数は、振動強度が高くなる、すなわち、加工エネルギーが高くなる振動数である。撹拌槽150の振動数が、固有振動数となるように、撹拌槽150を振動させることにより、焼付電極層の表面処理を効率よく行なうことができる。
撹拌槽150の振動数は、たとえば、駆動モータ160によって偏心荷重170を回転させるスピードを変更することにより調整することができる。このような調整を行なうため、上記の検知部200によって、撹拌槽150の振動状態を検知する。
検知部200によって、撹拌槽150の振動数が、固有振動数からずれていると検知された場合には、駆動モータ制御部210は、撹拌槽150の振動数が、撹拌槽150の固有振動数に近づくように、駆動モータ160の動作を制御する。
次に、再び図5に示すように、工程S13にて、第2領域15a2が形成された焼付電極層を有する積層体12にめっき処理を施す。上記焼付電極層上にNiめっきおよびSnめっきがこの順に施されて、めっき層15bおよびめっき層16bならびにめっき層15cおよびめっき層16cが形成される。これにより、積層体12の外表面上に、第1外部電極15、および第2外部電極16が形成される。
上述した一連の工程を経ることにより、積層セラミックコンデンサ10を製造することができる。
以上のように、実施の形態1に係る積層セラミックコンデンサの製造方法は、相対して位置する第1端面12eおよび第2端面12f、相対して位置する第1側面12cおよび第2側面12d、ならびに、相対して位置する第1主面12aおよび第2主面12bを含み、第1端面12eに第1焼付電極層15aが設けられ、第2端面12fに第2焼付電極層16aが設けられた複数の積層体12と、複数のメディア20とを容器に投入する工程と、撹拌槽150を振動させることにより、複数の積層体12および複数のメディア20に振動エネルギーを付与する工程と、を備える。
複数の積層体12および複数のメディア20に振動を付与する工程においては、撹拌槽150を振動させることにより、積層体12およびメディア20が上述の仮想軸VLの軸方向に沿って、仮想軸VLを螺旋状に取り囲む螺旋状の軌跡を描くように、積層体12およびメディア20に振動を付与する。このように本実施の形態においては、研磨粉を積層体に吹き付けつつ、カゴを軸周りに回転させるサンドブラスト法と比較して、撹拌槽150を底部の中心軸C周りに回転することがない。このため、複数の積層体12が撹拌槽150に接触した場合であっても、撹拌槽150から過度な力が積層体に加えられることを抑制できる。この結果、積層体の割れ欠けを抑制することができる。
また、複数の積層体12および複数のメディア20に振動エネルギーを付与することにより、第1焼付電極層15aおよび第2焼付電極層16aが設けられた積層体とメディア20とを撹拌し、第1焼付電極層15aおよび第2焼付電極層16aの表層にメディア20を擦り付けながら、焼付電極層の表層を研磨する。
これにより、第1焼付電極層15aおよび第2焼付電極層16aの表層に含まれるガラスが減少し、第1焼付電極層15aおよび第2焼付電極層16aに含まれる金属を延ばすとともに第1焼付電極層15aおよび第2焼付電極層16aの表層を平坦にする。この結果、第1焼付電極層15aおよび第2焼付電極層16aの表面がなめらかとなり、かつ、第1焼付電極層15aおよび第2焼付電極層16a表層側において金属の緻密性を高くすることができ、第1焼付電極層15aおよび第2焼付電極層16aの表面を改質することができる。
この際、メディア20として、形状が球形であり、ジルコニウムよりも比重の大きいタングステンを用いることにより、上述のように、メディア20の質量、ひいては運動エネルギーを大きくすることができる。これにより、第1焼付電極層15aおよび第2焼付電極層16aの表面処理にかかる時間(加工時間)を短縮することができる。
さらに、メディア20の直径を0.2mm以上2.0mm以下とすることにより、好適な運動エネルギーでメディア20が積層体に衝突することができ、積層体12にダメージを与えることなく、第1焼付電極層15aの表層aおよび第2焼付電極層16aの表層に露出する金属を十分に延ばすことができる。この結果、電子部品素体(積層体)に設けられた焼付電極層の表面を改質することができる。
(実施の形態2)
(積層セラミックコンデンサ)
図12は、実施の形態2に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの焼付電極層の詳細を示す部分断面図である。図12を参照して、実施の形態2に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサ10Aについて説明する。
図12に示すように、実施の形態2に係る積層セラミックコンデンサ10Aは、実施の形態1に係る積層セラミックコンデンサ10と比較した場合に、第1焼付電極層15aAおよび第2焼付電極層(不図示)の構成が相違する。その他の構成については、ほぼ同様である。なお、第2焼付電極層の構成は、第1焼付電極層15aAと同様であるため、その説明は省略する。
第1焼付電極層15aAにおいては、積層体12の角部に第2領域15a2が接触する構成となっている。その一例として、積層体12の第1主面12aと、積層体12の第1端面12eとを接続する角部C1上には、第1焼付電極層15aAの第2領域15a2のみが設けられている。ここで、角部C1とは、幅方向Wから見た場合に、第1主面12aおよび第1側面12cが交差する稜線部を通過する第1仮想線VL1と、第1端面12eおよび第1側面12cが交差する稜線部を通過する第2仮想線VL2との内側に位置する湾曲部である。
一方で、積層体12の第1主面12a上の第1端面12e側においては、積層体12側から第1焼付電極層15aAの第1領域15a1および第2領域15a2が順に設けられている。図12には、図示されていないが、同様に、積層体12の第2主面12b上の第1端面12e側においては、積層体12側から第1焼付電極層15aAの第1領域15a1および第2領域15a2が順に設けられている。また、積層体12の第1端面12e上には、積層体12側から第1焼付電極層15aAの第1領域15a1および第2領域15a2が設けられている。
第1焼付電極層15aAは、ガラスおよび金属を含む導電性ペーストと浸漬法等により、第1端面12eに塗布して、乾燥後に焼き付けることにより形成される。導電性ペーストを第1端面12eに塗布する際に、角部において薄くなりやすい。
このため、第1端面12eに塗布された導電性ペーストを焼き付けた際に形成される焼付電極層も角部において薄くなる。角部に形成された焼付電極層が相当程度薄い場合には、焼付電極層の表面処理を行なう際に、メディア20に延ばされることによって、金属の緻密性が高く、表面がなめらかな第2領域15a2のみが形成される。
一方で、角部以外の部分に形成された焼付電極層は、角部に形成された焼付電極層よりも厚い。このため、焼付電極層の表面処理を行なう際には、表層側のみに、金属の緻密性が高く、表面がなめらかな第2領域15a2が形成され、積層体12側に、空隙とガラスが残存した第1領域15a1が形成される。
特に、長さ寸法が1.6mm以下であり、幅寸法が0.8mm以下であり、厚み寸法が0.8mm以下である小型の積層体を扱う場合にはおいて、上述のように、表面処理を行なう際に角部の焼付電極層の金属が延びやすく、実施の形態2のような積層セラミックコンデンサ10Aの構成となる傾向にある。
以上のように構成される場合であっても、金属の緻密性が高い第2領域15a2が、第1焼付電極層および第2焼付電極層の表層側に設けられることにより、積層体12の耐湿性を向上させることができる。
また、第2領域15a2の表面が滑らかに構成されることにより、めっき層15b、およびめっき層15cを形成する際に、めっき層15b、およびめっき層15cに欠陥が形成されることを抑制することができる。また、めっき層15b、およびめっき層15cの連続性を向上させることができる。
また、第1領域15a1が空隙を含むことにより、角部以外の部分において第1焼付電極層15aがクッション性を有することとなり、積層セラミックコンデンサ10Aに負荷される外部からの衝撃を吸収することができる。
(積層セラミックコンデンサの製造方法)
実施の形態2に係る積層セラミックコンデンサ10Aの製造方法は、実施の形態1に係る積層セラミックコンデンサ10の製造方法に基本的に準じたものである。
実施の形態2に係る積層セラミックコンデンサ10Aの製造方法に従って、積層セラミックコンデンサ10Aを製造するに際して、実施の形態1に係る工程S1から工程S8とほぼ同様の処理を実施する。
次に、実施の形態1に係る工程S9に準じた工程において、積層体12の角部上の導電性ペーストの膜厚が、第1主面12aおよび第2主面12bの一部、第1側面12cおよび第2側面12dの一部、ならびに第1端面12eおよび第2端面12fに塗布された導電性ペーストの膜厚よりも薄くなるように、導電性ペーストを第1端面12e側および第2端面12f側に塗布する。
次に、実施の形態1に係る工程S10および工程S11とほぼ同様の処理を実施し、積層体12の角部に対応する部分の厚みが他の部分の厚みよりも薄くなるように構成された第1焼付電極層および第2焼付電極層が設けられた複数の積層体を形成する(準備する)。
次に、実施の形態1に係る工程S12に準拠した工程において、上記複数の積層体と複数のメディア20とを撹拌槽150に投入する。そして、撹拌槽150を振動させることにより、複数の積層体12および複数のメディア20に振動エネルギーを付与する。この複数の積層体12および複数のメディア20に振動エネルギーを付与する工程にて、焼付電極層に、金属の緻密性が高く、なめらかな表面を有する第2領域15a2と、ガラスおよび空隙を含む第1領域15a1とを形成する。この際、焼付電極層のうち積層体12の角部に対応する部分においては、第2領域15a2が積層体12の角部に接触するように形成され、それ以外の部分においては、積層体12側に第1領域15a1が形成され、第1領域15a1を覆うように第2領域15a2が形成される。
次に、実施の形態1に係る工程S13とほぼ同様の処理を実施する。以上のような工程を経ることにより、実施の形態2に係る積層セラミックコンデンサ10Aが製造される。
以上のように、実施の形態2に係る積層セラミックコンデンサ10Aの製造方法にあっても、実施の形態1に係る積層セラミックコンデンサ10の製造方法とほぼ同様の効果が得られる。
(実施の形態3)
(積層セラミックコンデンサ)
図13は、実施の形態3に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの断面図である。図13を参照して、実施の形態3に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサ10Bについて説明する。
図13に示すように、実施の形態3に係る積層セラミックコンデンサ10Bは、実施の形態1に係る積層セラミックコンデンサ10と比較して、第1外部電極15Aおよび第2外部電極16Bの構成が相違する。その他の構成については、ほぼ同様である。
第1外部電極15Bは、積層体12側から順に、第1焼付電極層15aと、樹脂層15dと、めっき層15bおよびめっき層15cとを含む。第1焼付電極層15aおよび樹脂層15dは、下地電極として機能する。樹脂層15dは、第1焼付電極層15aとめっき層15bとの間に設けられている。
第2外部電極16Bは、積層体12側から順に、第2焼付電極層16aと、樹脂層16dと、めっき層16bおよびめっき層16cとを含む。第2焼付電極層16aおよび樹脂層16dは、下地電極として機能する。樹脂層16dは、第2焼付電極層16aとめっき層16bとの間に設けられている。
樹脂層15d、および樹脂層16dは、導電性粒子と熱硬化性樹脂とを含む。導電性粒子としては、CuまたはAg等の金属粒子を用いることができる。熱硬化性樹脂としては、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂などを用いることができる。
樹脂層15d、および樹脂層16dは、積層された複数の層で構成されていてもよい。樹脂層15d、および樹脂層16dの厚さは、10μm以上90μm以下であることが好ましい。
樹脂層15d、および樹脂層16dは、積層体12の角部上において、80%以上90%以下の連続性を有する。この連続性については、積層セラミックコンデンサ10Bを研磨後、SEM観察することで確認することができる。なお、研磨の際には、たとえば、積層セラミックコンデンサ10を幅方向Wの中央の位置まで研磨し、幅方向Wに直交する断面を露出させる。
以上のように構成される場合であっても、金属の緻密性が高い第2領域15a2が、第1焼付電極層および第2焼付電極層の表層側に設けられることにより、積層体12の耐湿性を向上させることができる。
また、第1領域15a1が空隙を含むことにより、角部以外の部分において第1焼付電極層15aがクッション性を有することとなり、積層セラミックコンデンサ10Bに負荷される外部からの衝撃を吸収することができる。
また、第2領域15a2の表面が滑らかに構成されることにより、第1外部電極15B、および第2外部電極16Bの折り返し部の端部側にて、第1焼付電極層15aと樹脂層15dとの境界部、第2焼付電極層16aと樹脂層16dとの境界部において、層間剥離が起こりやすくなる。
積層セラミックコンデンサ10が実装基板に実装される際に、実装基板に撓みが生じることにより、積層セラミックコンデンサ10Bに外力が負荷された場合がある。このような外力は、第1外部電極15Bおよび第2外部電極16Bの折り返し部の端部側に集中しやすい。上記の外力が上記折り返し部の端部に集中した場合には、第1焼付電極層15aと樹脂層15dとの境界部、第2焼付電極層16aと樹脂層16dとの境界部において、層間剥離が起こることにより、積層体12に作用する応力を緩和させることができる。この結果、積層体12が割れたりすることを防止できる。
(積層セラミックコンデンサの製造方法)
図14は、実施の形態3に係る積層セラミックコンデンサの製造方法を示すフロー図である。図14を参照して、実施の形態3に係る積層セラミックコンデンサの製造方法について説明する。
図14に示すように、実施の形態3に係る積層セラミックコンデンサ10Bの製造方法に従って、積層セラミックコンデンサ10Bを製造するに際して、工程S1から工程S12にて、実施の形態1とほぼ同様の処理を実施する。
次に、工程S13Aにて、導電性粒子を含む熱硬化性樹脂を第1焼付電極層15aおよび第2焼付電極層16a上に塗布して、これを加熱して硬化させる。これにより、導電性を有する樹脂層15d、16dが形成される。
次に、工程S13Bにて、実施の形態1に係る工程S13とほぼ同様の処理を実施し、樹脂層15d上に、めっき層15b、およびめっき層15cを形成し、樹脂層16d上にめっき層16b、およびめっき層16cを形成する。
以上のような工程を経ることにより、実施の形態3に係る積層セラミックコンデンサ10Bを製造することができる。
以上のように、実施の形態3に係る積層セラミックコンデンサ10Bの製造方法にあっても、実施の形態1に係る積層セラミックコンデンサ10の製造方法とほぼ同様の効果が得られる。
(検証実験1)
図15は、実施の形態の効果を検証するために実施した検証実験1の条件および結果を示す図である。図15を参照して、実施の形態の効果を検証するために実施した検証実験1について説明する。
図15に示すように、検証実験1をするにあたり、第1端面12e側に第1焼付電極層15aが設けられ、積層体12の第2端面12f側に第2焼付電極層16aが設けられた実施例1、2および比較例1から7に係る複数の積層体12を準備した。なお、準備された状態においては、第1焼付電極層15aおよび第2焼付電極層16aに対して表面処理は実施されていない。
各積層体12の大きさは、長さ寸法が1.0mmであり、幅寸法が0.5mmであり、高さ寸法が0.5mmとした。
実施例1,2および比較例1から7において、表面処理で使用するメディア20としては、球形であり、タングステンで構成されたものを用いた。メディア20の直径は、0.5mmとした。
準備された実施例1、2および比較例1から7に係る積層体に対して、上述の表面処理装置100を用いて焼付電極層の表面処理を実施し、亀裂の有無および、焼付電極層の表面が改質されているか否かを確認した。
比較例1においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計の1/2とした。また、加工時間を7時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数よりも小さい15Hzとした。
この場合においては、表面処理後においては、積層体に亀裂は生じなかったものの、表面状態は、改善されていなかった。すなわち、第2領域15a2を十分に形成することができなかった。
比較例2においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計の1/2とした。また、加工時間を7時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数よりも大きい35Hzとした。
この場合においては、表面処理後においては、積層体に亀裂は生じなかったものの、表面状態は、改善されていなかった。すなわち、第2領域15a2を十分に形成することができなかった。
比較例3においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計の6/10とした。また、加工時間を3時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。
この場合においては、表面処理後においては、100個の積層体のうち4個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第2領域15a2を十分に形成することができなかった。
比較例4においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計の6/10とした。また、加工時間を5時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。
この場合においては、表面処理後においては、100個の積層体のうち6個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第2領域15a2を十分に形成することができなかった。
比較例5においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計の8/10とした。また、加工時間を5時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。
この場合においては、表面処理後においては、100個の積層体のうち35個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第2領域15a2を十分に形成することができなかった。
比較例6においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計と同じにした。また、加工時間を5時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。
この場合においては、表面処理後においては、100個の積層体のうち41個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第2領域15a2を十分に形成することができなかった。
比較例7においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計と同じにした。また、加工時間を7時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。
この場合においては、表面処理後においては、100個の積層体のうち58個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第2領域15a2を十分に形成することができなかった。
実施例2においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計の1/3以下(3/10)とした。また、加工時間を5時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。
この場合においては、表面処理後においては、積層体に亀裂は生じておらず、表面状態は、改善されていた。焼付電極層の表層に第2領域15a2を十分に形成することができた。
実施例1においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計の1/2とした。また、加工時間を5時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。
この場合においては、表面処理後においては、積層体に亀裂は生じておらず、表面状態は、改善されていた。焼付電極層の表層に第2領域15a2を十分に形成することができた。
以上のように、実施例1、実施例2の結果に示すように、本実施の形態に係る積層セラミックコンデンサの製造方法を用いることにより、積層体の割れ欠けを抑制しつつ、積層体に設けられた焼付電極層の表面を改質できると言える。積層体の割れ欠けを抑制しつつ、積層体に設けられた焼付電極層の表面を改質できる。
表面処理を実施するに当たり、撹拌槽150内に投入される複数の積層体12の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計の1/2以下とすることにより、メディア20による加工性を良好にすることができ、積層体12の角部に亀裂が生じたり、積層体12が欠けたり割れたりすることを防止できることが確認された。さらに、撹拌槽150内に投入される複数の積層体12の体積の合計を、撹拌槽150に投入される複数のメディア20の体積の合計の1/3以下とすることにより、良好な表面状態を得られることが確認された。
実施例1、2と比較例1、2とを比較して、撹拌槽150の振動数を、撹拌槽150の固有の振動数とすることにより、加工時間を短縮しても、積層体12の角部に亀裂が生じたり、積層体12が欠けたり割れたりすることを防止でき、かつ、焼付電極層の表面を改質できた。このことから、撹拌槽150の振動数を、撹拌槽150の固有の振動数とすることにより、複数の積層体および複数のメディア20に効果的に振動を伝えることができ、効率よく表面処理を実施することができると言える。
さらに、検証実験1として、実施例2において、走査型電子顕微鏡を用いて、表面処理を行なう前の状態および表面処理を行なった後の焼付電極層の状態を観察した。なお、以下に示す図16から図22のいずれにおいては、第1端面側、すなわち第1焼付電極層側を観察した結果を示している。
図16は、図15に示す実施例2において、表面処理を行なう前における焼付電極層の表面状態を示す図である。図17は、図15に示す実施例2において、表面処理を行なった後における焼付電極層の表面状態を示す図である。なお、図17においては、表面処理の途中段階のものであり、加工時間として1時間経過後の状態を示している。図16および図17を参照して、表面処理を行なう前および表面処理を行なった後における焼付電極層の表面状態について説明する。
図17に示すように、表面処理を行なう前における焼付電極層の表面にあっては、相当程度の空隙が形成されていた。表面処理前の焼付電極層の表面における空隙率は、約2.5%であった。
図17に示すように、表面処理を行なった後における焼付電極層の表面にあっては、ほとんど空隙が形成されていなかった。表面処理後の焼付電極層の表面における空隙率は、約0.3%であった。このように、表面処理途中段階においても表面処理を行なうことにより、焼付電極層において金属の緻密性が高くなるとともに、焼付電極層の表面が滑らかになっていた。すなわち、表面処理によって、焼付電極層の表面状態が改質されていた。
図18は、参考例として、メディア20としてジルコニウムで構成されるものを用いて、表面処理を行なった後における焼付電極層の表面状態を示す図である。なお、参考例においては、メディア20以外の条件は、実施例2と同様である。図18においても、表面処理の途中段階のものであり、加工時間として1時間経過後の状態を示している。図18を参照して、メディア20としてジルコニウムで構成されるものを用いて表面処理を行なった後における焼付電極層の表面状態について説明する。
図18に示すように、参考例においては、わずかではあるが、空隙が残った状態であった。表面処理後の焼付電極層の表面における空隙率は、約1.0%であった。このように、表面処理途中段階においても表面処理を行なうことにより、焼付電極層において金属の緻密性が高くなるとともに、焼付電極層の表面が滑らかになっていた。参考例においても、表面処理によって、焼付電極層の表面状態が改質されていた。
メディア20としてタングステンで構成されるものを用いた図17と、メディア20としてジルコニウムで構成されるものを用いた図18とを比較して、メディア20としてタングステンで構成されるものを用いることにより、同じ加工時間であっても表面状態が改質される速度が速くなっていることがわかる。すなわち、メディア20の質量を大きくすることにより、加工時間を短縮できることが確認された。
図19は、図15に示す実施例2において、表面処理を行なう前における角部近傍の焼付電極層の状態を示す断面図である。図20は、図15に示す実施例2において、表面処理を行なった後における角部近傍の焼付電極層の状態を示す断面図である。図19および図20を参照して、表面処理を行なう前および表面処理を行なった後における角部近傍の焼付電極層の状態について説明する。
図19に示すように、表面処理を行なう前における角部近傍の焼付電極層においては、積層体12側から焼付電極層の表層側にかけて、相当程度の空隙が形成されているとともに、相当程度のガラスが含まれていた。すなわち、焼付電極層は、厚さ方向のすべてにおいて上述の第1領域15a1の状態となっていた。このため、焼付電極層の表面は粗い状態であった。
図20に示すように、表面処理を行なった後における角部近傍の焼付電極層においては、焼付電極層の表層側から深さ方向に10~15μm程度の範囲にかけて金属の緻密性が高くなっているとともに、焼付電極層の表面が滑らかになっていた。具体的には、表面処理後においては、角部上においては、積層体12上に金属の緻密性が高く滑らかな表面を有する上述の第2領域15a2が形成されていた。角部から離れた部分においては、積層体12上に第1領域15a1が形成されており、第1領域15a1の上に第2領域15a2が形成されていた。
図21は、図15に示す実施例2において、表面処理を行なう前における端面中央部の焼付電極層の状態を示す断面図である。図22は、図15に示す実施例2において、表面処理を行なった後における端面中央部の焼付電極層の状態を示す断面図である。図21および図22を参照して、表面処理を行なう前および表面処理を行なった後における端面中央部の焼付電極層の状態について説明する。
図21に示すように、表面処理を行なう前における端面中央部の焼付電極層においては、積層体12側から焼付電極層の表層側にかけて、相当程度の空隙が形成されているとともに、相当程度のガラスが含まれていた。すなわち、焼付電極層は、厚さ方向のすべてにおいて上述の第1領域15a1の状態となっていた。このため、焼付電極層の表面は、粗い状態であった。
図22に示すように、表面処理を行なった後における端面中央部の焼付電極層においては、焼付電極層の表層側から深さ方向に10~15μm程度の範囲にかけて金属の緻密性が高くなっているとともに、焼付電極層の表面が滑らかになっていた。具体的には、表面処理後においては、端面中央部においては、積層体12上に第1領域15a1が形成されており、第1領域15a1の上に第2領域15a2が形成されていた。
図19から図22により、表面処理を行なうことによって、焼付電極層の表面のみならず、深さ方向においても、状態が改質されていることが確認された。また、角部近傍において焼付電極層が改質された部分の深さと、端面中央部において焼付電極層が改質された部分の深さとがほぼ同じであることから、上記表面処理によって、焼付電極層が均一に改質されていることが確認された。
さらに、検証実験1として、比較例8に係る積層セラミックコンデンサおよび実施例2に係る積層セラミックコンデンサを各々24個準備して、これらに対して耐湿負荷試験を実施した。比較例8に係る積層セラミックコンデンサとしては、焼付電極層に表面処理を実施することなく、焼付電極層にめっき層を形成したものを準備した。実施例2に係る積層セラミックコンデンサとしては、上述の実施例2に係る条件にて焼付電極層に表面処理を実施した後に、焼付電極層にめっき層を形成したものを準備した。
比較例8に係る積層セラミックコンデンサおよび実施例2に係る積層セラミックコンデンサを125℃、湿度95%の環境下に40時間曝し、抵抗の変化を測定した。
比較例8においては、24個の積層セラミックコンデンサのうち6個の積層セラミックコンデンサが劣化した。
一方、実施例2においては、24個の積層セラミックコンデンサのうち1個の積層セラミックコンデンサだけが劣化しており、比較例8と比較して、耐湿性が改善されていた。
以上より、焼付電極層に表面処理を施し、緻密性の高い金属層(第2領域)を形成することにより、水蒸気の浸入を抑制でき、これにより、積層セラミックコンデンサの信頼性を向上できることが確認された。
(検証実験2)
図23は、実施の形態の効果を検証するために実施した検証実験2の条件および結果を示す図である。図23を参照して、実施の形態の効果を検証するために実施した検証実験2について説明する。図23は、メディアの直径および比重を図の通りとした場合に、焼付電極層を表面処理した後の焼付電極層の表面粗さSa(nm)を示している。
検証実験2を実施するにあたり、第1端面12e側に第1焼付電極層15aが設けられ、積層体12の第2端面12f側に第2焼付電極層16aが設けられた複数の積層体12を準備した。なお、準備された状態においては、第1焼付電極層15aおよび第2焼付電極層16aに対して表面処理は実施されていない。
積層体12の大きさは、長さ寸法が1.0mmであり、幅寸法が0.5mmであり、高さ寸法が0.5mmとした。
図23に示すように、これら複数の積層体の表面処理で使用するメディア20として、比重および直径の異なる複数のメディアを準備した。具体的には、比重を5または18とするメディアにおいて、直径を0.1mm、0.2mm、0.4mm、1.0mm、2.0mmまたは2.5mmとするものを各種準備した。なお、各種のメディアは、球形であり、タングステンで構成されたものを用いた。
準備された複数の積層体に対して、各種のメディアおよび上述の表面処理装置を用いて、焼付電極層の表面処理を実施し、焼付電極層の表面粗さSaを測定した。なお、表面粗さSaは、端面の中央部を測定し、測定範囲は、直径0.2mmの円内とした。
メディアの直径を0.1mmとした場合には、比重が5および18のいずれの場合であっても、表面処理後の焼付電極層の表面粗さSaは、500nm以上であった。また、メディアの直径を2.5mmとした場合には、比重が5および18のいずれの場合であっても、180nm以上であった。
これに対して、メディアの直径を0.2mm以上2.0mm以下とした場合には、比重が5および18のいずれの場合であっても、表面処理後の焼付電極層の表面粗さSaは、180nmより小さくなった。特に、メディアの直径を0.4mm以上1.0mm以下とすることにより、表面処理後の焼付電極層の表面粗さSaは、90nm以下となった。
以上の結果から、メディアが、球形であり、直径が0.2mm以上2.0mm以下であり、かつ、タングステンを含む場合には、焼付電極層の表面を改質できることが実験的にも確認されたと言える。
また、上記の条件において、メディアの比重を5以上18以下とすることにより、焼付電極層の表面を改質できたと言える。加えて、メディアの直径を0.4mm以上1.0mm以下とすることにより、さらに焼付電極層の表面を改質できたと言える。
図24は、検証実験2で使用されたメディアの表面粗さの一例を示す図である。検証実験2で使用されたメディアの表面粗さは、図24の通りである。測定個数を5とした場合の平均の表面粗さSaは、40nmであり、標準偏差σ1は、25nmであった。
これらにおいて、測定バラツキを考慮し、補正後の平均表面粗さSaを46nmとして、再度標準偏差を算出した場合には、標準偏差σ2は、略29nmとなった。補正後の平均表面粗さSaに標準偏差σ2の5倍の値を加算した値をメディアの表面粗さSaの上限として設定した。この場合には、メディアの表面粗さSaの上限は、略191nmとなる。メディアの表面粗さSaを190nm以下とすることにより、上記のように、焼付電極層の表面を改質できる。
なお、上記の上限は指標となる値であり、必ずしもこれを超える値を排除するものではなく、たとえば、メディアの表面粗さSaは、200nm以下であってもよいものとする。
上述した実施の形態1から3においては、積層セラミックコンデンサの内部構造が、実施の形態1から3に開示した構造に限定されず、適宜変更することができる。
上述した実施の形態3においては、焼付電極層に表面処理を実施した後に、樹脂層を形成する場合を例示して説明したが、これに限定されず、焼付電極層に表面処理を行なわない状態で焼付電極層上に樹脂層を形成し、この樹脂層に表面処理を実施してもよい。すなわち、下地電極層の表面が樹脂層によって構成される場合には、上記メディアを用いて樹脂層を表面処理してもよい。この場合においても、焼付電極層は、相当程度の空隙およびガラスを含み、クッション性を有する第1領域を含むこととなり、積層セラミックコンデンサ10に負荷される外部からの衝撃を吸収することができる。これにより、耐衝撃性が向上する。
また、樹脂層に表面処理をすることにより、樹脂層の表面が改質されて滑らかとなる。これにより、樹脂層にめっきを良好に付着させることができ、角部においてめっきの付きが悪化することが防止することができる。この結果、実装基板に積層セラミックコンデンサ10を実装する際に生じる実装不良を低減させることができる。
なお、焼付電極層に表明処理を実施し、さらに樹脂層に表面処理を実施してもよい。この場合においても、上述同様の効果が得られる。
上述した実施の形態1から3においては、電子部品が積層セラミックコンデンである場合を例示して説明したが、これに限定されず、電子部品として圧電部品、サーミスタ、インダクタ等の外部電極を備える各種の電子部品を採用することができる。
以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。