CN108695071A - 贯通电容器 - Google Patents

贯通电容器 Download PDF

Info

Publication number
CN108695071A
CN108695071A CN201810250781.8A CN201810250781A CN108695071A CN 108695071 A CN108695071 A CN 108695071A CN 201810250781 A CN201810250781 A CN 201810250781A CN 108695071 A CN108695071 A CN 108695071A
Authority
CN
China
Prior art keywords
electrode layer
sintered
electrode
ferritic
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810250781.8A
Other languages
English (en)
Other versions
CN108695071B (zh
Inventor
尾上通
姬田大资
平林辉
佐藤文昭
服部祐磨
冈本拓人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN108695071A publication Critical patent/CN108695071A/zh
Application granted granted Critical
Publication of CN108695071B publication Critical patent/CN108695071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种贯通电容器，其中，第一外部电极配置于素体的端面上。第二外部电极配置于素体的侧面上。第一外部电极包括第一烧结电极层、配置于第一烧结电极层上的第二烧结电极层和配置于第二烧结电极层上的镀层。第二外部电极包括第三烧结电极层和配置于第三烧结电极层上的镀层。第一、第二和第三烧结电极层包含空隙。第一和第三烧结电极层的空隙率比第二烧结电极层的空隙率大。

Description

贯通电容器
技术领域
本发明涉及一种贯通电容器。
背景技术
已知有具备素体、一对第一外部电极、第二外部电极、第一内部电极和第二内部电极的贯通电容器(例如，参照日本特开2002-237429号公报)。素体具有彼此相对的一对端面、和位于一对端面之间的至少一个侧面。各第一外部电极配置于对应的端面。第二外部电极与一对第一外部电极间隔开，并且配置于侧面上。第一内部电极配置于素体内，并且具有露出于对应的端面的一对第一部分。第二内部电极以与第一内部电极相对的方式配置于素体内，并且具有露出于侧面的第二部分。各第一外部电极覆盖对应的第一部分，并且与对应的第一部分连接。第二外部电极覆盖第二部分，并且与第二部分连接。例如，第一外部电极作为信号用外部电极发挥作用，第一内部电极作为信号用内部电极发挥作用。例如，第二外部电极作为接地用外部电极发挥作用，第二内部电极作为接地用内部电极发挥作用。
发明内容
本发明的一个实施方式的目的在于提供一种不会增加电阻，在素体难以产生裂缝，并且外部电极难以从素体剥离的贯通电容器。
本发明者们进行调查研究，结果新发现如下的事实。
一般而言，贯通电容器的各外部电极具有烧结电极层和镀层。镀层配置于烧结电极层上。烧结电极层通过对导电性膏进行加热而形成。导电性膏包含金属颗粒和有机载体。当对导电性膏进行加热时，有机载体中包含的有机粘合剂发生分解，有机粘合剂气化。产生的气体通过金属颗粒之间，向外部排出。一部分气体不向外部排出，在烧结电极层内形成空隙。
导电性膏中的金属颗粒的分布越稀疏，则金属颗粒彼此越难以结合。因此，在烧结电极层内容易形成空隙。导电性膏中的金属颗粒的分布越稀疏，则烧结电极层中形成的空隙的比例(以下，称为空隙率)越大。导电性膏中的金属颗粒的分布越密，则金属颗粒彼此越容易结合。因此，烧结电极层的空隙率小。
镀层通过对烧结电极层实施镀层处理而形成。在镀层处理中，镀层液有可能浸入素体内。当镀层液存在于素体内时，例如，在对贯通电容器施加电压的使用状态下，有可能在素体上产生裂缝。内部电极具有露出于素体的表面的端部。镀层液通过形成于烧结电极层的空隙，到达内部电极的端部。到达内部电极的端部的镀层液通过内部电极与素体之间，浸入素体内。烧结电极层的空隙率越小，则越难以形成镀层液到达内部电极的端部的路径。当降低烧结电极层的空隙率时，能够抑制在素体上产生裂缝。在该情况下，贯通电容器的可靠性提高。
在加热过程中，热量从导电性膏的表面向导电性膏内传递。因此，金属颗粒结合从位于导电性膏的表面和表面附近的金属颗粒开始。在金属颗粒的分布较密的导电性膏中，金属颗粒彼此容易结合。因此，在产生的气体从导电性膏放出之前，位于导电性膏的表面和表面附近的金属颗粒彼此可能会结合。从抑制镀层液的浸入的观点看来，为了降低烧结电极层的空隙率，使用了金属颗粒的分布较密的导电性膏时，产生的气体可能会在导电性膏与素体之间积蓄。即，产生的气体容易滞留在烧结电极层与素体之间。当气体滞留在烧结电极层与素体之间时，外部电极与素体的接合面积减少。在该情况下，外部电极容易从素体剥离，因此，制品的成品率降低。
如果内部电极的端部的宽度减少，则镀层液浸入的路径变窄。在该情况下，能够抑制镀层液向素体内的浸入。但是，如果第一内部电极的第一部分的宽度减少，则能够减少第一内部电极与第一外部电极的连接面积。在该情况下，贯通电容器的电阻增加。
接着，本发明者们对不会增加电阻，在素体上难以产生裂缝，并且外部电极难以从素体剥离的结构进行了专门研究。
研究的结果，本发明者们发现了具有以下结构的贯通电容器。
第一外部电极包括覆盖第一内部电极的第一部分的第一烧结电极层、和配置于第一烧结电极层上的第二烧结电极层。第二外部电极包括覆盖第二内部电极的第二部分的第三烧结电极层。第一和第三烧结电极层的空隙率比第二烧结电极层的空隙率大。
在具有上述结构的贯通电容器中，第一和第三烧结电极层的各空隙率比第二烧结电极层的空隙率大。在该情况下，在第一和第三烧结电极层的形成中，能够使用与在第二烧结电极层的形成中使用的导电性膏相比，金属颗粒的分布较稀疏的导电性膏。金属颗粒的分布越稀疏，则在对导电性膏进行加热时产生的气体越容易通过金属颗粒之间。在该情况下，气体难以滞留在第一和第三烧结电极层与素体之间。因此，能够确保第一外部电极和第二外部电极与素体的接合面积。第一外部电极和第二外部电极难以从素体剥离。当第一外部电极和第二外部电极难以从素体剥离时，贯通电容器的成品率提高。在第一外部电极中，具有比第一烧结电极层的空隙率小的空隙率的第二烧结电极层配置于第一烧结电极层上。因此，不增加贯通电容器的电阻，而能够抑制镀层液向素体内的浸入。根据以上所述，具有上述结构的贯通电容器不会增加电阻，在素体上难以产生裂缝，并且外部电极难以从素体剥离。
本发明的一个实施方式的贯通电容器具备素体、一对第一外部电极、第二外部电极、第一内部电极和第二内部电极。素体具有彼此相对的一对端面、和位于一对端面之间的至少一个侧面。一对第一外部电极配置于一对端面上。第二外部电极配置于侧面上，并且与一对第一外部电极间隔开。第一内部电极配置于素体内，并且具有露出于一对端面的一对第一部分。第二内部电极以与第一内部电极相对的方式配置于素体内，并且具有露出于侧面的第二部分。各第一外部电极包括第一烧结电极层、第二烧结电极层和镀层。第一烧结电极层覆盖对应的第一部分，并与对应的第一部分连接。第二烧结电极层配置于第一烧结电极层上。镀层配置于第二烧结电极层上。第二外部电极包括第三烧结电极层和配置于第三烧结电极层上的镀层。第三烧结电极层覆盖第二部分，并与第二部分连接。第一、第二和第三烧结电极层包含空隙。第一和第三烧结电极层的空隙率比第二烧结电极层的空隙率大。
在上述的一个实施方式中，各第一外部电极包括第一烧结电极层和第二烧结电极层，第二外部电极包括第三烧结电极层。第一和第三烧结电极层的空隙率比第二烧结电极层的空隙率大。因此，上述的一个实施方式提供一种不会增加电阻，在素体上难以产生裂缝，并且外部电极难以从素体剥离的贯通电容器。
在上述的一个实施方式中，第一和第三烧结电极层的空隙率可以为0.2～1.0％。第二烧结电极层的空隙率可以为0.02～0.18％。在该情况下，本构成提供一种更进一步难以在素体上产生裂缝，并且外部电极更进一步难以从素体剥离的贯通电容器。
在上述的一个实施方式中，第二部分的宽度可以小于各第一部分的宽度。一般而言，内部电极的从素体露出的部分的宽度越小，则镀层液浸入的路径越窄，因此，能够抑制镀层液向素体内的浸入。在第二部分的宽度小于第一部分的宽度的情况下，与第二部分的宽度为第一部分的宽度以上的情况相比，能够抑制镀层液向素体内的浸入。在第一部分的宽度大于第二部分的宽度的情况下，与第一部分的宽度为第二部分的宽度以下的情况相比，能够确保第一外部电极与第一内部电极的连接面积。因此，本构成抑制电阻的增加，并且进一步抑制裂缝的产生。
在上述的一个实施方式中，各第一外部电极可以具有位于对应的端面上的第一导体部。第二外部电极可以具有位于侧面上的第二导体部。第二导体部的表面积可以小于第一导体部的表面积。第二导体部的表面粗糙度可以大于第一导体部的表面粗糙度。当贯通电容器被焊接安装于电子器件(例如，电路基板或者电子部件)时，力有时作用于电子器件与第一外部电极的接合部分和电子器件与第二外部电极的接合部分。在第二导体部的表面积小于第一导体部的表面积的情况下，与第二导体部的表面积为第一导体部的表面积以上的情况相比，作用于电子器件与第二外部电极的接合部分的每单位面积的力容易变得大于作用于电子器件与第一外部电极的接合部分的每单位面积的力。在第二导体部的表面粗糙度大于第一导体部的表面粗糙度的情况下，与第二导体部的表面粗糙度为第一导体部的表面粗糙度以下的情况相比，第二外部电极与焊料的接合强度大于第一外部电极与焊料的接合强度。因此，即使在作用于电子器件与第二外部电极的接合部分的每单位面积的力大于作用于电子器件与第一外部电极的接合部分的每单位面积的力的情况下，贯通电容器也难以从电子器件剥离。在第二导体部的表面粗糙度大于第一导体部的表面粗糙度的情况下，与第二导体部的表面粗糙度为第一导体部的表面粗糙度以下的情况相比，熔融的焊料难以攀附到第二外部电极。在熔融的焊料难以攀附到第二外部电极的情况下，与熔融的焊料容易攀附到第二外部电极的情况相比，在第二外部电极上形成的焊接圆角(Solder Fillet)的尺寸较小。因此，本构成降低在侧面交叉的方向上的贯通电容器的安装密度。
根据仅作为例示的后述的详细说明和附图，能够更全面地理解本发明，因此，不应认为是对本发明进行限定。
根据下文给出的详细说明，能够明确本发明的进一步适用范围。然而，应当理解表示本发明的优选实施方式的详细的说明和具体实施例仅作为例示，这是由于根据该详细的说明，在本发明的主旨和范围之内的各种变更和修改对本领域技术人员是显而易见的。
附图说明
图1是表示一个实施方式的贯通电容器的立体图。
图2是表示贯通电容器的截面结构的图。
图3是表示贯通电容器的截面结构的图。
图4是表示贯通电容器的截面结构的图。
图5是表示贯通电容器的截面结构的图。
图6是表示安装了贯通电容器的结构的图。
图7是表示安装了贯通电容器的结构的图。
图8是贯通电容器的概略放大图。
图9是贯通电容器的概略放大图。
具体实施方式
以下，参照附图，对本发明的实施方式进行详细地说明。在下面的说明中，对相同的要素或者具有相同功能的要素标注相同的附图标记，并省略重复的说明。
首先，参照图1～图5，对本实施方式的贯通电容器1的结构进行说明。图1是表示本实施方式的贯通电容器的立体图。图2～图5是表示贯通电容器的截面结构的图。如图1～图5所示，贯通电容器1具备素体2、一对外部电极3、一对外部电极5、多个内部电极7和多个内部电极9。一对外部电极3配置于素体2的表面。一对外部电极5配置于素体2的表面，并且位于一对外部电极3之间。多个内部电极7配置于素体2的内部。多个内部电极9配置于素体2的内部，并且与内部电极7相对。
素体2呈长方体形状。素体2具有彼此相对的一对主面2a、彼此相对的一对端面2b和彼此相对的一对侧面2c。一对主面2a在第一方向D1上彼此相对。一对端面2b在第二方向D2上彼此相对。一对侧面2c在第三方向D3上彼此相对。素体2在第二方向D2上的长度和素体2在第三方向D3上的长度大于素体2在第一方向D1上的长度。素体2在第二方向D2上的长度大于素体2在第三方向D3上的长度。各主面2a的面积大于各端面2b的面积和各侧面2c的面积。各侧面2c的面积大于各端面2b的面积。第一方向D1是素体2的高度方向。第二方向D2是素体2的长边方向。第三方向D3是素体2的宽度方向。
长方体形状包含角部和棱线部被倒角的长方体的形状、和角部和棱线部被弄圆的长方体的形状。素体2在第一方向D1上的长度例如为600μm。素体2在第二方向D2上的长度例如为1600μm。素体2在第三方向D3上的长度例如为800μm。
素体2在第一方向D1上层叠多个电介质层而构成。素体2具有层叠的多个电介质层。在素体2中，多个电介质层的层叠方向与第一方向D1一致。各电介质层例如由包含电介质材料的陶瓷生片的烧结体构成。电介质材料使用例如BaTiO3系、Ba(Ti,Zr)O3系或者(Ba,Ca)TiO3系的电介质陶瓷。在实际的素体2中，各电介质层被一体化至无法辨认各电介质层之间的边界的程度。
如图1所示，一对外部电极3配置于各端面2b上。一对外部电极3在第二方向D2上彼此分开。一对外部电极3在第二方向D2上彼此相对。各外部电极3具有一对导体部3a、导体部3b和一对导体部3c。一个导体部3a配置于一个主面2a上，另一个导体部3a配置于另一个主面2a上。导体部3b配置于端面2b上。一个导体部3c配置于一个侧面2c上，另一个导体部3c配置于另一个侧面2c上。导体部3a、3b、3c互相连结。一对外部电极3例如作为信号用端子电极发挥作用。
各导体部3b覆盖对应的端面2b的整体。在本实施方式中，如图1和图2所示，导体部3a和导体部3c在素体2的两端，覆盖从各端面2b至从各端面2b开始在第二方向D2上的长度为0.25mm的位置的区域整体。
如图1所示，一对外部电极5与一对外部电极3间隔开并且配置于一对外部电极3之间。一对外部电极5配置于素体2的第二方向D2上的中央部分。一对外部电极5彼此隔开并且在第三方向D3上相对。各外部电极5具有一对导体部5a和导体部5b。一个导体部5a配置于一个主面2a上，另一个导体部5a配置于另一个主面2a上。导体部5b配置于侧面2c上。导体部5a、5b互相连结。一对外部电极5例如作为接地用端子电极发挥作用。
如图1所示，导体部5b位于侧面2c的第二方向D2上的中央部分。导体部5b在第二方向D2上具有规定的长度(规定的宽度)，并且覆盖由一对主面2a的各端部在第一方向D1上被夹着的区域的整体。各导体部5a从侧面2c的端部在第三方向D3上延伸。导体部5b的表面积小于导体部3b的表面积。导体部5b在第二方向D2上的长度例如为0.48mm。导体部5a在第三方向D3上的长度例如为0.2mm。
外部电极5的表面粗糙度大于外部电极3的表面粗糙度。在本实施方式中，导体部5b的表面粗糙度大于导体部3b的表面粗糙度。表面粗糙度例如由算术平均粗糙度(Ra)表示。算术平均粗糙度(Ra)被JIS B 0601:2013(ISO 4287:1997)定义。外部电极5(导体部5b)的表面粗糙度例如为1500～4000nm。外部电极3(导体部3b)的表面粗糙度例如为400～2000nm。
图2是沿与一对侧面2c平行并且位于与一对侧面2c相等距离的位置的平面切断贯通电容器1得到的截面图。图3是沿与一对端面2b平行并且位于与一对端面2b相等距离的位置的平面切断贯通电容器1得到的截面图。如图2和图3所示，内部电极7和内部电极9配置于素体2的第一方向D1上不同的位置(层)。内部电极7和内部电极9以在第一方向D1上具有间隔而相对的方式交替地配置在素体2内。内部电极7例如作为信号用内部电极发挥作用。内部电极9例如作为接地用内部电极发挥作用。
图4是沿与一对主面2a平行并且一个内部电极7露出的平面切断贯通电容器1得到的截面图。如图4所示，各内部电极7包含呈矩形形状的主电极部7a和一对连接部7b。主电极部7a的长边方向为第二方向D2。主电极部7a的短边方向为第三方向D3。各连接部7b从主电极部7a的短边开始在第二方向D2上延伸，并且在端面2b露出。各内部电极7(各连接部7b)具有露出于对应的端面2b的一对第一部分。主电极部7a与一对连接部7b一体地形成。
各内部电极7在一对端面2b露出，不在一对主面2a和一对侧面2c露出。各内部电极7在端面2b与对应的外部电极3连接。内部电极7在第三方向D3的最小长度(最小宽度)例如为200μm以上。在本实施方式中，连接部7b的第一部分在第三方向D3上的长度是内部电极7在第三方向D3的最小长度。
图5是沿与一对主面2a平行并且一个内部电极9露出的平面切断贯通电容器1得到的截面图。各内部电极9以素体2的一部分(电介质层)介于内部电极9与内部电极7之间的方式，在第一方向D1上与内部电极7相对。如图5所示，各内部电极9包括呈矩形形状的主电极部9a和一对连接部9b。主电极部9a的长边方向为第二方向D2。主电极部9a的短边方向为第三方向D3。各连接部9b从主电极部9a的长边开始在第三方向D3上延伸，并且在侧面2c露出。各内部电极9(各连接部9b)具有在对应的侧面2c露出的一对第二部分。主电极部9a与一对连接部9b一体地形成。
各内部电极9在一对侧面2c露出，不在一对主面2a和一对端面2b露出。各内部电极9在侧面2c与对应的外部电极5连接。内部电极9在第二方向D2上的最小长度(最小宽度)小于内部电极7在第三方向D3上的最小长度。内部电极9在第二方向D2上的最小长度例如为50μm以上。在本实施方式中，连接部9b的第二部分在第二方向D2上的长度是内部电极9在第二方向D2上的最小长度。内部电极9(连接部9b)的第二部分的宽度(在第二方向D2上的长度)小于内部电极7(连接部7b)的第一部分的宽度(在第二方向D2上的长度)。外部电极3与内部电极7的连接面积大于外部电极5与内部电极9的连接面积。
内部电极7和内部电极9作为层叠型电子部件的内部电极，由通常采用的导电性材料(例如，Ni或者Cu)构成。内部电极7和内部电极9作为包含上述导电性材料的导电性膏的烧结体而构成。在本实施方式中，内部电极7的厚度与内部电极9的厚度大致相等。
如图6和图7所示，贯通电容器1焊接安装于电子器件(例如，电路基板或者电子部件)20上。图6是沿与一对侧面2c平行并且位于与一对侧面2c相等距离的位置的平面切断安装于电子器件20的贯通电容器1得到的截面图。图7是沿与一对端面2b平行并且位于与一对端面2b相等距离的位置的平面切断安装于电子器件20的贯通电容器1得到的截面图。
一个主面2a是与电子器件20相对的安装面。在各外部电极3与电子器件20的焊盘电极(未图示)之间形成有焊接圆角22。在各外部电极5与电子器件20的焊盘电极(未图示)之间形成有焊接圆角23。焊接圆角23在第一方向D1上的长度小于焊接圆角22在第一方向D1上的长度。焊接圆角23在第三方向D3上的长度小于焊接圆角22在第二方向D2上的长度。焊接圆角23的尺寸小于焊接圆角22的尺寸。
接着，参照图8和图9，对外部电极3和外部电极5的结构进行说明。图8是表示图2所示的外部电极3的结构的图。图9是表示图3所示的外部电极5的结构的图。
如图8所示，各外部电极3包括第一烧结电极层31、第二烧结电极层32、第一镀层33和第二镀层34。第一烧结电极层31覆盖内部电极7(连接部7b)的第一部分。第一烧结电极层31与内部电极7(连接部7b)电连接且物理连接。第二烧结电极层32配置于第一烧结电极层31上。第一烧结电极层31与端面2b整体相接。第二烧结电极层32与第一烧结电极层31的位于端面2b上的部分相接。第二烧结电极层32仅与第一烧结电极层31的一部分相接。第二烧结电极层32以第一烧结电极层31介于第二烧结电极层32与端面2b之间的状态，位于端面2b上。第二烧结电极层32间接地覆盖端面2b的整体。在本实施方式中，第一烧结电极层31的与端面2b相接的区域的边缘与内部电极7(连接部7b)的第一部分相距30μm以上。在端面2b上的第一烧结电极层31的平均厚度例如为15～35μm。在端面2b上的第二烧结电极层32的平均厚度例如为5～20μm。
第一镀层33通过镀层处理(例如，电镀处理)，形成于由第一烧结电极层31和第二烧结电极层32构成的烧结电极层上。由第一烧结电极层31和第二烧结电极层32构成的烧结电极层的表面整体被第一镀层33覆盖。第二镀层34通过镀层处理(例如，电镀处理)，形成于第一镀层33上。第一镀层33的表面整体被第二镀层34覆盖。各导体部3a、3b、3c包括第一烧结电极层31、第二烧结电极层32、第一镀层33和第二镀层34。
如图9所示，各外部电极5包括第三烧结电极层51、第三镀层52和第四镀层53。第三烧结电极层51覆盖内部电极9(连接部9b)的第二部分。第三烧结电极层51与内部电极9(连接部9b)电连接且物理连接。第三烧结电极层51与端面2b相接，并且与各主面2a相接。在本实施方式中，第三烧结电极层51的与侧面2c相接的区域的边缘与内部电极9(连接部9b)的第二部分相距30μm以上。在侧面2c上的第三烧结电极层51的平均厚度例如为5～20μm。第一烧结电极层31与内部电极7的接触面积大于第三烧结电极层51与内部电极9的接触面积。
第三镀层52通过镀层处理(例如，电镀处理)，形成于第三烧结电极层51上。第三烧结电极层51的表面整体被第三镀层52覆盖。第四镀层53通过镀层处理(例如，电镀处理)，形成于第三镀层52上。第三镀层52的表面整体被第四镀层53覆盖。各导体部5a、5b包括第三烧结电极层51、第三镀层52和第四镀层53。
第一烧结电极层31、第二烧结电极层32和第三烧结电极层51通过对施加在素体2的表面的导电性膏进行烧接而形成。第一烧结电极层31、第二烧结电极层32和第三烧结电极层51通过对导电性膏进行加热而形成。各烧结电极层31、32、51是通过对导电性膏中包含的金属成分(金属粉末)进行烧结而形成的层。在本实施方式中，各烧结电极层31、32、51是由Cu构成的烧结金属层。各烧结电极层31、32、51可以是由Ni构成的烧结金属层。导电性膏含有由金属(例如，Cu或者Ni)构成的粉末、玻璃成分、有机粘合剂和有机溶剂。
在本实施方式中，第一和第三镀层33、52是通过Ni镀层处理而形成的Ni镀层。第一和第三镀层33、52也可以是Sn镀层、Cu镀层或者Au镀层。第二和第四镀层34、53是通过Sn镀层处理而形成的Sn镀层。第二和第四镀层34、53也可以是Cu镀层或者Au镀层。
如图8和图9所示，外部电极3的第一烧结电极层31和第二烧结电极层32以及外部电极5的第三烧结电极层51包含空隙30。空隙30内例如含有导电性膏中包含的有机粘合剂气化后的成分。在本实施方式中，最大直径为10μm以下的空间被定义为空隙30。在图8和图9中，示意性地以椭圆表示空隙30的断面形状。实际的空隙30的形状不限于椭圆体。
第一烧结电极层31和第三烧结电极层51各自的空隙率大于第二烧结电极层32的空隙率。在本实施方式中，第一烧结电极层31的空隙率与第三烧结电极层51的空隙率大致相等。在本实施方式中，第一烧结电极层31和第三烧结电极层51各自的空隙率为0.2～1.0％，第二烧结电极层32的空隙率为0.02～0.18％。第一烧结电极层31的空隙率也可以与第三烧结电极层51的空隙率不同。
第一烧结电极层31、第二烧结电极层32和第三烧结电极层51各自的空隙率例如能够按以下方式来求得。
获取包含第一烧结电极层31、第二烧结电极层32和第三烧结电极层51的截面照片。上述的截面照片例如能够按如下方式获得。贯通电容器1以与一对主面2a平行并且位于与一对主面2a相等距离的位置的平面被切断。利用扫描型电子显微镜，对包含第一烧结电极层31、第二烧结电极层32和第三烧结电极层51的切断面进行摄影。基于获取的截面照片，计算出第一烧结电极层31、第二烧结电极层32和第三烧结电极层51各自设定的样本区域中的空隙30的面积。
第一烧结电极层31、第二烧结电极层32和第三烧结电极层51的各样本区域例如呈长方形形状。各样本区域的长边的长度例如为250μm，各样本区域的短边的长度为5μm。在此情况下，各样本区域的面积为1250μm2。第一烧结电极层31中的样本区域例如设定在以下的位置。样本区域的一个长边与截面照片上的端面2b的位置一致，并且样本区域的长边的二等分线与截面照片上的端面2b的中心线一致。第二烧结电极层32的样本区域例如设定在以下的位置。样本区域的一个长边与截面照片上的第二烧结电极层32的表面的位置一致，并且样本区域的长边的二等分线与截面照片上的端面2b的中心线一致。第三烧结电极层51的样本区域例如设定在以下的位置。样本区域的一个长边与截面照片上的侧面2c的位置一致，并且样本区域的长边的二等分线与截面照片上的侧面2c的中心线一致。
将第一烧结电极层31的样本区域内包含的空隙30的面积除以第一烧结电极层31的样本区域的面积而得到的商以百分率表示的值，是第一烧结电极层31的空隙率。将第二烧结电极层32的样本区域内包含的空隙30的面积除以第二烧结电极层32的样本区域的面积而得到的商以百分率表示的值，是第二烧结电极层32的空隙率。将第三烧结电极层51的样本区域内包含空隙30的面积除以第三烧结电极层51的样本区域的面积而得到的商以百分率表示的值，是第三烧结电极层51的空隙率。
在贯通电容器1中，第一烧结电极层31和第三烧结电极层51各自的空隙率大于第二烧结电极层32的空隙率。在第一和第三烧结电极层31、51的形成中，能够使用与在第二烧结电极层32的形成中使用的导电性膏相比，金属颗粒的分布较稀疏的导电性膏。金属颗粒的分布越稀疏，则在加热导电性膏时产生的气体越容易通过金属颗粒之间。在此情况下，气体难以在第一烧结电极层31与素体2之间和第三烧结电极层51与素体2之间滞留。因此，能够确保外部电极3与素体2的接合面积和外部电极5与素体2的接合面积。各外部电极3、5难以从素体2剥离。当各外部电极3、5难以从素体2剥离时，贯通电容器1的成品率提高。
在外部电极3中，具有比第一烧结电极层31的空隙率小的空隙率的第二烧结电极层32配置于第一烧结电极层31上。因此，贯通电容器1的电阻不会增加，并且能够抑制镀层液向素体2内的浸入。根据以上，在贯通电容器1中，电阻不会增加，在素体2上难以产生裂缝，并且各外部电极3、5难以从素体2剥离。
在贯通电容器1中，第一和第三烧结电极层31、51各自的空隙率为0.2～1.0％，第二烧结电极层32的空隙率为0.02～0.18％。因此，在贯通电容器1中，在素体2上更难以产生裂缝，并且各外部电极3、5更难以从素体2剥离。
各内部电极9的第二部分的宽度小于各内部电极7的第一部分的宽度。一般而言，内部电极的在素体2露出的部分的宽度越小，则镀层液浸入的路径越狭窄，因此，能够抑制镀层液向素体2内的浸入。在内部电极9的第二部分小于内部电极7的第一部分的宽度的情况下，与内部电极9的第二部分为内部电极7的第一部分的宽度以上的情况相比，能够抑制镀层液向素体2内的浸入。在内部电极7的第一部分的宽度大于内部电极9的第二部分的宽度的情况下，与内部电极7的第一部分的宽度为内部电极9的第二部分的宽度以下的情况相比，能够确保外部电极3与内部电极7的连接面积。因此，在贯通电容器1中，能够抑制电阻的增加，并且进一步抑制裂缝的产生。
当贯通电容器1被焊接安装于电子器件20时，有时力作用于电子器件20与外部电极3的接合部分和电子器件20与外部电极5的接合部分。在导体部5b的表面积小于导体部3b的表面积的情况下，与导体部5b的表面积为导体部3b的表面积以上的情况相比，作用于电子器件20与外部电极5的接合部分的每单位面积的力容易变得比作用于电子器件20与外部电极3的接合部分的每单位面积的力大。在导体部5b的表面粗糙度大于导体部3b的表面粗糙度的情况下，与导体部5b的表面粗糙度为导体部3b的表面粗糙度以下的情况相比，外部电极5与焊料的接合强度大于外部电极3与焊料的接合强度。因此，即使在作用于电子器件20与外部电极5的接合部分的每单位面积的力大于作用于电子器件20与外部电极3的接合部分的每单位面积的力的情况下，贯通电容器1也难以从电子器件20剥离。
在导体部5b的表面粗糙度大于导体部3b的表面粗糙度的情况下，与导体部5b的表面粗糙度为导体部3b的表面粗糙度以下的情况相比，熔融的焊料难以攀附到外部电极5。在熔融的焊料难以攀附到外部电极5的情况下，与熔融的焊料容易攀附到外部电极5的情况相比，在外部电极5形成的焊接圆角23的尺寸较小。因此，在贯通电容器1中，能够降低在第三方向D3上的安装密度。
各外部电极3例如也可以仅具有导体部3b。各外部电极5例如也可以仅具有导体部5b。
外部电极5的数量不限于“2”，也可以是“1”或者“3”。外部电极5只要配置在一对侧面2c中的至少一个侧面2c上即可。当外部电极5仅配置在一个侧面2c上时，外部电极5的数量为“1”。在此情况下，内部电极9具有在一个侧面2c露出的一个第二部分。
素体2的形状只要具有彼此相对的一对端面2b和位于一对端面2b之间的至少一个侧面2c即可，不限于长方体形状。
虽然上面已对本发明的实施方式及变更进行了说明，但是本发明不必限于所述实施方式及变更，在不偏离本发明的范围的条件下，能够对实施方式进行各种改变。

Claims (4)

1.一种贯通电容器，其特征在于，
具备：
素体，其具有彼此相对的一对端面和位于所述一对端面之间的至少一个侧面；
配置于所述一对端面上的一对第一外部电极；
与所述一对第一外部电极间隔开并且配置于所述侧面上的第二外部电极；
第一内部电极，其配置于所述素体内，并且具有露出于所述一对端面的一对第一部分；和
第二内部电极，其以与所述第一内部电极相对的方式配置于所述素体内，并且具有露出于所述侧面的第二部分，
各所述第一外部电极包括：
覆盖对应的所述第一部分并且与对应的所述第一部分连接的第一烧结电极层；
配置于所述第一烧结电极层上的第二烧结电极层；和
配置于所述第二烧结电极层上的镀层，
所述第二外部电极包括：
覆盖所述第二部分并且与所述第二部分连接的第三烧结电极层；和
配置于所述第三烧结电极层上的镀层，
所述第一、第二和第三烧结电极层包含空隙，
所述第一和第三烧结电极层的空隙率比所述第二烧结电极层的空隙率大。
2.如权利要求1所述的贯通电容器，其特征在于，
所述第一和第三烧结电极层的空隙率为0.2～1.0％，
所述第二烧结电极层的空隙率为0.02～0.18％。
3.如权利要求1或2所述的贯通电容器，其特征在于，
所述第二部分的宽度比各所述第一部分的宽度小。
4.如权利要求1～3中任一项所述的贯通电容器，其特征在于，
各所述第一外部电极具有位于对应的所述端面上的第一导体部，
所述第二外部电极具有位于所述侧面上的第二导体部，
所述第二导体部的表面积比所述第一导体部的表面积小，
所述第二导体部的表面粗糙度比所述第一导体部的表面粗糙度大。
CN201810250781.8A 2017-03-29 2018-03-26 贯通电容器 Active CN108695071B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017065398A JP6841121B2 (ja) 2017-03-29 2017-03-29 貫通コンデンサ
JP2017-065398 2017-03-29

Publications (2)

Publication Number Publication Date
CN108695071A true CN108695071A (zh) 2018-10-23
CN108695071B CN108695071B (zh) 2020-03-31

Family

ID=63671718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810250781.8A Active CN108695071B (zh) 2017-03-29 2018-03-26 贯通电容器

Country Status (3)

Country Link
US (1) US10475587B2 (zh)
JP (1) JP6841121B2 (zh)
CN (1) CN108695071B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383841A (zh) * 2018-12-27 2020-07-07 Tdk株式会社 电子部件
CN112420384A (zh) * 2019-08-23 2021-02-26 三星电机株式会社 多层电子组件
US20220189696A1 (en) * 2020-12-14 2022-06-16 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
CN114823143A (zh) * 2021-01-27 2022-07-29 Tdk株式会社 层叠电容器
US12033802B2 (en) 2021-01-27 2024-07-09 Tdk Corporation Multilayer capacitor having sintered electrode layer with wraparound portion

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7053095B2 (ja) 2018-11-29 2022-04-12 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
JP6939762B2 (ja) * 2018-12-25 2021-09-22 株式会社村田製作所 積層セラミック電子部品およびその実装構造
JP7196732B2 (ja) * 2019-03-28 2022-12-27 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR20190116134A (ko) * 2019-07-17 2019-10-14 삼성전기주식회사 적층 세라믹 전자 부품
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
WO2021033387A1 (ja) * 2019-08-22 2021-02-25 株式会社村田製作所 電子部品
CN114946000A (zh) * 2020-01-09 2022-08-26 株式会社村田制作所 电解电容器以及电解电容器的制造方法
KR20220096544A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 전자 부품
JP2022129066A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
JP7468498B2 (ja) 2021-12-13 2024-04-16 株式会社村田製作所 積層セラミックコンデンサ
JP2023133879A (ja) * 2022-03-14 2023-09-27 Tdk株式会社 積層コンデンサ
WO2023233837A1 (ja) * 2022-06-02 2023-12-07 株式会社村田製作所 積層セラミックコンデンサ
WO2024018718A1 (ja) * 2022-07-22 2024-01-25 株式会社村田製作所 積層セラミック電子部品および積層セラミック電子部品の実装構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162359A (ja) * 1994-12-08 1996-06-21 Murata Mfg Co Ltd チップ型セラミック電子部品
JP2000049034A (ja) * 1998-07-28 2000-02-18 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
CN101359533A (zh) * 2007-08-02 2009-02-04 Tdk株式会社 贯通电容器及贯通电容器的制造方法
US20110157767A1 (en) * 2009-12-30 2011-06-30 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
CN103854852A (zh) * 2012-12-04 2014-06-11 三星电机株式会社 嵌入式多层陶瓷电子元件及其制造方法，以及具有嵌入式多层陶瓷电子元件的印刷电路板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213224A (ja) * 1986-03-14 1987-09-19 松下電器産業株式会社 電子部品
JP2001155962A (ja) * 1999-11-29 2001-06-08 Kyocera Corp 貫通型コンデンサ
JP2002237429A (ja) 2000-12-08 2002-08-23 Murata Mfg Co Ltd 積層型貫通コンデンサおよび積層型貫通コンデンサアレイ
KR101444615B1 (ko) * 2013-08-09 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2016127262A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ
JP6540069B2 (ja) * 2015-02-12 2019-07-10 Tdk株式会社 積層貫通コンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162359A (ja) * 1994-12-08 1996-06-21 Murata Mfg Co Ltd チップ型セラミック電子部品
JP2000049034A (ja) * 1998-07-28 2000-02-18 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
CN101359533A (zh) * 2007-08-02 2009-02-04 Tdk株式会社 贯通电容器及贯通电容器的制造方法
US20110157767A1 (en) * 2009-12-30 2011-06-30 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
CN103854852A (zh) * 2012-12-04 2014-06-11 三星电机株式会社 嵌入式多层陶瓷电子元件及其制造方法，以及具有嵌入式多层陶瓷电子元件的印刷电路板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383841A (zh) * 2018-12-27 2020-07-07 Tdk株式会社 电子部件
CN111383841B (zh) * 2018-12-27 2022-08-09 Tdk株式会社 电子部件
CN112420384A (zh) * 2019-08-23 2021-02-26 三星电机株式会社 多层电子组件
US11289270B2 (en) 2019-08-23 2022-03-29 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
CN112420384B (zh) * 2019-08-23 2022-05-10 三星电机株式会社 多层电子组件
US11721480B2 (en) 2019-08-23 2023-08-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US20220189696A1 (en) * 2020-12-14 2022-06-16 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11574773B2 (en) * 2020-12-14 2023-02-07 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
CN114823143A (zh) * 2021-01-27 2022-07-29 Tdk株式会社 层叠电容器
CN114823143B (zh) * 2021-01-27 2024-01-09 Tdk株式会社 层叠电容器
US12033802B2 (en) 2021-01-27 2024-07-09 Tdk Corporation Multilayer capacitor having sintered electrode layer with wraparound portion

Also Published As

Publication number Publication date
JP6841121B2 (ja) 2021-03-10
US10475587B2 (en) 2019-11-12
CN108695071B (zh) 2020-03-31
JP2018170355A (ja) 2018-11-01
US20180286583A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
CN108695071A (zh) 贯通电容器
CN106571229B (zh) 电子部件
CN107039180B (zh) 电子部件
US10186367B2 (en) Electronic component and board having the same
CN103390498B (zh) 电子部件、电子部件内置基板以及电子部件的制造方法
JP2010165910A (ja) セラミック電子部品
JP2007036003A (ja) 積層コンデンサ
CN105895369B (zh) 层叠电容器
JP6937176B2 (ja) 電子部品、電子装置、及び電子部品の製造方法
CN112735821B (zh) 陶瓷电子部件
CN112735822B (zh) 陶瓷电子部件
KR20110072398A (ko) 적층 세라믹 커패시터 및 그 제조방법
CN107180699A (zh) 电子部件及其制造方法
CN105895372B (zh) 层叠电容器
CN109727768A (zh) 电子部件
CN108364785A (zh) 层叠电容器及电子部件装置
CN106024384B (zh) 层叠电容器
CN109727769A (zh) 电子部件
CN106887332A (zh) 电子部件
KR101532149B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
CN105826072B (zh) 层叠电容器
CN111048307B (zh) 电子部件
CN218525462U (zh) 一种多层陶瓷电容器
TWI226149B (en) Filter structure and manufacturing method
CN106653363A (zh) 电容器及制造该电容器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant