CN105895369B - 层叠电容器 - Google Patents

层叠电容器 Download PDF

Info

Publication number
CN105895369B
CN105895369B CN201610082825.1A CN201610082825A CN105895369B CN 105895369 B CN105895369 B CN 105895369B CN 201610082825 A CN201610082825 A CN 201610082825A CN 105895369 B CN105895369 B CN 105895369B
Authority
CN
China
Prior art keywords
electrode
cascade capacitor
thickness
section
electrode section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610082825.1A
Other languages
English (en)
Other versions
CN105895369A (zh
Inventor
尾上通
森田健
山下健太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN105895369A publication Critical patent/CN105895369A/zh
Application granted granted Critical
Publication of CN105895369B publication Critical patent/CN105895369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

一种层叠电容器。素体具有：在第一方向上相互相对的一对主面、在与第一方向正交的第二方向上相互相对的一对第一侧面、在与第一及第二方向正交的第三方向上相互相对的一对第二侧面。素体的第一方向的长度比素体的上述第二方向的长度小，且比素体的第三方向的长度小。第一端子电极和第二端子电极分别具有形成于素体的烧结导体层、形成于烧结导体层的第一镀层、形成于第一镀层的第二镀层。配置于主面的第一电极部分和配置于主面的第三电极部分中，烧结导体层的最大厚度比第一镀层的厚度大，且为第二镀层的厚度以下。

Description

层叠电容器
技术领域
本发明涉及层叠电容器。
背景技术
作为内置于电子部件内置基板的层叠电容器，已知有日本特开2010-129737号公报所记载的层叠电容器。该层叠电容器具备：呈现长方体形状的素体、多个第一内部电极、多个第二内部电极、第一端子电极、第二端子电极。多个第一及第二内部电极以相互相对的方式，交替地配置于素体内。第一端子电极配置于素体上，且与多个第一内部电极连接。第二端子电极配置于素体上，且与多个第二内部电极连接。
在电子部件内置基板的制造过程中，在将层叠电容器内置于基板后，在基板上形成到达第一端子电极及第二端子电极的通路孔。通路孔通过激光加工而形成。在该情况下，对第一端子电极及第二端子电极照射激光，第一端子电极及第二端子电极可能受到损伤。
发明内容
本发明的一个方式提供层叠电容器，其可以实现薄型化，同时抑制激光的照射所引起的第一及第二端子电极的损伤的影响。
本发明的一个方式所涉及的层叠电容器，具备：呈现长方体形状的素体、多个第一内部电极、多个第二内部电极、第一端子电极、第二端子电极。素体具有：在第一方向上相互相对的一对主面、在与第一方向正交的第二方向上相互相对的一对第一侧面、在与第一及第二方向正交的第三方向上相互相对的一对第二侧面。多个第一内部电极和多个第二内部电极以在第一方向上相互相对的方式，交替地配置于素体内。第一端子电极具有配置于主面的第一电极部分和配置于一个第一侧面的第二电极部分。第二电极部分与多个第一内部电极连接。第二端子电极具有配置于主面的第三电极部分和配置于另一个第一侧面的第四电极部分。第三电极部分在主面上在第二方向上与第一电极部分分开。第四电极部分与多个第二内部电极连接。素体具有多个第一内部电极和多个第二内部电极所位于的内层部和以在第一方向上夹持内层部的方式定位的一对外层部。素体的第一方向的长度比素体的第二方向的长度小，且比素体的第三方向的长度小。第一端子电极和第二端子电极分别具有：形成于素体的烧结导体层、形成于烧结导体层的第一镀层、形成于第一镀层的第二镀层。第一电极部分和第三电极部分中，烧结导体层的最大厚度比第一镀层的厚度大，且为第二镀层的厚度以下。
上述一个方式所涉及的层叠电容器中，素体的第一方向的长度比素体的第二方向的长度小，且比素体的第三方向的长度小。因此，可实现层叠电容器的薄型化，可以实现适于内置于基板的层叠电容器。第一端子电极具有配置于素体的主面的第一电极部分，第二端子电极具有配置于素体的主面的第三电极部分。上述一个方式所涉及的层叠电容器在素体的主面侧可以与形成于基板的配线电连接。因此，上述一个方式所涉及的层叠电容器可容易地内置于基板。
第一电极部分和第三电极部分中，烧结导体层的最大厚度比第一镀层的厚度大。因此，上述一个方式所涉及的层叠电容器中，例如与在第一电极部分和第三电极部分中，第一镀层的厚度为烧结导体层的最大厚度以上的层叠电容器相比，第一镀层较薄。因此，上述一个方式所涉及的层叠电容器中，可以降低在烧结导体层上形成第一镀层时产生的应力。上述一个方式所涉及的层叠电容器中，例如与在第一电极部分和第三电极部分中，第二镀层的厚度比烧结导体层的最大厚度小的层叠电容器相比，第二镀层较厚。因此，即使在对第一及第三电极部分照射激光的情况下，也可以较低地抑制激光的照射所引起的损伤的影响。
烧结导体层也可以含有Cu或Ni。在该情况下，第一内部电极与第一端子电极的烧结导体层连接，因此，第一内部电极和第一端子电极可靠地接触。第二内部电极与第二端子电极的烧结导体层连接，因此，第二内部电极和第二端子电极可靠地接触。
第一镀层也可以含有Ni或Sn。在该情况下，第一镀层在形成第二镀层的过程中抑制烧结导体层受到损伤。因此，本示例的层叠电容器中，可以抑制层叠电容器的绝缘电阻劣化。
第二镀层也可以含有Cu或Au。在该情况下，可以确保形成于基板的配线与第一及第二端子电极的连接性。
第一电极部分的最大厚度和最小厚度的差也可以比第二电极部分的最大厚度和最小厚度的差小，第三电极部分的最大厚度和最小厚度的差也可以比第四电极部分的最大厚度和最小厚度的差小。在该情况下，第一电极部分的平坦度比第二电极部分的平坦度高。第三电极部分的平坦度比第四电极部分的平坦度高。这些结构提高形成于基板的配线与第一及第二端子电极的连接可靠性。
各外层部的厚度也可以比第一电极部分的最大厚度小，且比第三电极部分的最大厚度小。在该情况下，可以实现层叠电容器的更薄型化，同时更低地抑制激光的照射所引起的损伤的影响。
素体的第一方向的长度也可以比第一电极部分的第二方向的长度小，且比第三电极部分的第二方向的长度小。在该情况下，可以实现层叠电容器的更薄型化。本示例的层叠电容器中，例如，与第一电极部分的第二方向的长度及第三电极部分的第二方向的长度比素体的第一方向的长度小的层叠电容器相比，第一及第三电极部分的面积较大，与形成于基板的配线连接的电极面积较大。因此，可以容易地进行形成于基板的配线与第一及第二端子电极的连接。
素体的第一方向的长度也可以比第二方向上的第一电极部分和第三电极部分的间隔小。即使在该情况下，也可以实现层叠电容器的更薄型化。
第二方向上的第一电极部分和第三电极部分的间隔也可以为第一电极部分的第二方向的长度以下，且为第三电极部分的第二方向的长度以下。本示例的层叠电容器中，例如，与第二方向上的第一电极部分和第三电极部分的间隔比第一电极部分的第二方向的长度大，且比第三电极部分的第二方向的长度大的层叠电容器相比，第一及第三电极部分的面积较大，与形成于基板的配线连接的电极面积较大。因此，可以容易地进行形成于基板的配线与第一及第二端子电极的连接。
各外层部的厚度也可以比第二镀层的厚度小。在该情况下，可以实现层叠电容器的更薄型化，同时更低地抑制激光的照射所引起的损伤的影响。
第二镀层也可以为镀Cu层，且在镀Cu层的表面形成由Cu构成的突起。层叠电容器配置于基板的收纳部后，向收纳部填充树脂，由此，内置于基板。在第二镀层上形成突起时，通过突起，在第二镀层的表面上形成凹凸。在第二镀层上形成突起的结构中，与未形成突起的结构相比，第二镀层的表面积较大，且通过所述凹凸第二镀层和树脂的咬合良好。因此，在将层叠电容器内置于基板时，可以提高第二镀层和树脂的紧贴性。
为了更全面地理解本发明的方式，基于给出的附图进行详细的说明，但本发明不限定于此。
根据给出的详细叙述，本发明的应用范围将变得更明确。然而，应理解为，详细描述的具体例子，虽然指示本发明的优选实施方式，以说明的方式给出，但由于在本发明的权利要求的范围内的各种变化和修正将变得明显，对于本领域技术人员来说，当然可以进行各种变更。
附图说明
图1是表示一个实施方式所涉及的层叠电容器的立体图。
图2是表示本实施方式所涉及的层叠电容器的平面图；
图3是表示本实施方式所涉及的层叠电容器的侧面图。
图4是用于说明沿着图2中的IV-IV线的截面结构的图。
图5是用于说明沿着图2中的V-V线的截面结构的图。
图6是用于说明沿着图2中的VI-VI线的截面结构的图。
图7A是表示第一内部电极的平面图，图7B是表示第二内部电极的平面图。
图8是表示本实施方式的变形例所涉及的层叠电容器的立体图。
图9是表示第三电极层的立体图。
图10是用于说明第一端子电极的截面结构的图。
图11是用于说明第二端子电极的截面结构的图。
图12是用于说明本实施方式所涉及的层叠电容器的安装结构的图。
图13是表示本实施方式的变形例所涉及的层叠电容器的立体图。
图14是用于说明本实施方式的变形例所涉及的层叠电容器的截面结构的图。
图15是用于说明本实施方式的变形例所涉及的层叠电容器的截面结构的图。
图16是用于说明本实施方式的变形例所涉及的层叠电容器的截面结构的图。
具体实施方式
以下，参照附图，对本发明的实施方式进行详细的说明。此外，说明中，对同一要素或具有同一功能的要素使用同一符号，并省略重复的说明。
参照图1～图6，说明本实施方式所涉及的层叠电容器C1的结构。图1是表示本实施方式所涉及的层叠电容器的立体图。图2是表示本实施方式所涉及的层叠电容器的平面图。图3是表示本实施方式所涉及的层叠电容器的侧面图。图4是用于说明沿着图2中的IV-IV线的截面结构的图。图5是用于说明沿着图2中的V-V线的截面结构的图。图6是用于说明沿着图2中的VI-VI线的截面结构的图。
如图1～图6所示，层叠电容器C1具备呈现长方体形状的素体2、配置于素体2的外表面的第一端子电极5及第二端子电极7。第一端子电极5和第二端子电极7分开。长方体形状包含将角部及棱线部进行倒角的长方体的形状及将角部及棱线部弄圆的长方体的形状。
素体2具有作为其外表面的、相互相对的大致长方形状的一对主面2a、2b、相互相对的一对第一侧面2c、2d和相互相对的一对第二侧面2e、2f。一对主面2a、2b相对的方向为第一方向D1，一对第一侧面2c、2d相对的方向为第二方向D2，一对第二侧面2e、2f相对的方向为第三方向D3。本实施方式中，第一方向D1为素体2的高度方向。第二方向D2为素体2的宽度方向，与第一方向D1正交。第三方向D3为素体2的长度方向，与第一方向D1和第二方向D2正交。
素体2的第一方向D1的长度比素体2的第三方向D3的长度小，且比素体2的第二方向D2的长度小。素体2的第二方向D2的长度比素体2的第三方向D3的长度大。素体2的第三方向D3的长度例如为0.2～0.8mm。素体2的第二方向D2的长度例如为0.4～1.6mm。素体2的第一方向D1的长度例如为0.1～0.35mm。层叠电容器C1为超薄型的层叠电容器。素体2的第二方向D2的长度也可以与素体2的第三方向D3的长度相同等。素体2的第三方向D3的长度也可以比素体2的第二方向D2的长度大。
相同等未必是指值一致。即使在预先设定的范围中的微差或制造误差等包含于值的情况下，值也可以设为相同等。例如，在多个值包含于该多个值的平均值的±5％的范围内的情况下，该多个值也可以规定为相同等。
一对第一侧面2c、2d以连结一对主面2a、2b之间的方式沿第一方向D1延伸。一对第一侧面2c、2d也沿第三方向D3(一对主面2a、2b的长边方向)延伸。一对第二侧面2e、2f以连结一对主面2a、2b之间的方式沿第一方向D1延伸。一对第二侧面2e、2f也沿第二方向D2(一对主面2a、2b的短边方向)延伸。
素体2通过在一对主面2a、2b相对的方向(第一方向D1)上将多个电介质层层叠而构成。素体2中，层叠有多个电介质层的方向与第一方向D1一致。各电介质层由例如包含电介质材料(BaTiO3系，Ba(Ti，Zr)O3系，或(Ba，Ca)TiO3系等的电介质陶瓷)的陶瓷生片的烧结体构成。实际的素体2中，各电介质层一体化成不能辨认各电介质层之间的边界的程度。
如图4～图6所示，层叠电容器C1具备多个第一内部电极11和多个第二内部电极13。第一及第二内部电极11、13含有通常用作层叠型电气元件的内部电极的导电性材料(例如，Ni或Cu等)。第一及第二内部电极11、13作为含有上述导电性材料的导电性膏体的烧结体而构成。
第一内部电极11和第二内部电极13配置于第一方向D1上不同的位置(层)。第一内部电极11和第二内部电极13以在第一方向D1上具有间隔地相对的方式交替配置于素体2内。第一内部电极11和第二内部电极13的极性相互不同。
如图7A所示，各第一内部电极11包含主电极部11a和连接部11b。连接部11b从主电极部11a的一边(一方的短边)延伸，且在第一侧面2c上露出。第一内部电极11在第一侧面2c上露出，不在一对主面2a、2b、第一侧面2d及一对第二侧面2e、2f上露出。主电极部11a和连接部11b一体地形成。
主电极部11a呈现第二方向D2为长边方向并且第三方向D3为短边方向的矩形。各第一内部电极11的主电极部11a中，第二方向D2的长度比第三方向D3的长度大。连接部11b从主电极部11a的第一侧面2c侧的端部延伸到第一侧面2c。连接部11b的第二方向D2的长度比主电极部11a的第二方向D2的长度小。连接部11b的第三方向D3的长度与主电极部11a的第三方向D3的长度相同等。连接部11b在露出于第一侧面2c的端部与第一端子电极5连接。连接部11b的第三方向D3的长度也可以比主电极部11a的第三方向D3的长度小。
如图7B所示，各第二内部电极13包含主电极部13a和连接部13b。主电极部13a在第一方向D1上经由素体2的一部分(电介质层)与主电极部11a相对。连接部13b从主电极部13a的一边(一方的短边)延伸，且在第一侧面2d上露出。第二内部电极13在第一侧面2d上露出，不在一对主面2a、2b、第一侧面2c及一对第二侧面2e、2f上露出。主电极部13a和连接部13b一体地形成。
主电极部13a呈现第二方向D2为长边方向并且第三方向D3为短边方向的矩形。各第二内部电极13的主电极部13a中，第二方向D2的长度比第三方向D3的长度大。连接部13b从主电极部13a的第一侧面2d侧的端部延伸到第一侧面2d。连接部13b的第二方向D2的长度也可以比主电极部13a的第二方向D2的长度小。连接部13b的第三方向D3的长度与主电极部13a的第三方向D3的长度相同等。连接部13b在露出于第一侧面2d的端部与第二端子电极7连接。连接部13b的第三方向D3的长度也可以比主电极部13a的第三方向D3的长度小。
如图4～图6所示，素体2具有内层部3A和一对外层部3B、3C。多个第一内部电极11和多个第二内部电极13位于内层部3A。一对外层部3B、3C以在第一方向D1上夹持内层部3A的方式定位。第一内部电极11和第二内部电极13不位于一对外层部3B、3C。
外层部3B的第一方向D1的厚度T3B由主面2a和距主面2a最近的内部电极(本实施方式中，第一内部电极11)的第一方向D1上的间隔规定。外层部3C的第一方向D1的厚度T3C由主面2b和距主面2b最近的内部电极(本实施方式中，第二内部电极13)的第一方向D1上的间隔规定。内层部3A的第一方向D1的厚度T3A由距主面2a最近的内部电极和距主面2b最近的内部电极的第一方向D1上的间隔规定。内层部3A的厚度T3A、外层部3B的厚度T3B和外层部3C的厚度T3C的合计值相当于素体2的第一方向D1的长度。各外层部3B、3C的厚度T3B、T3C比内层部3A的厚度T3A小。
沿第二方向D2观察，第一端子电极5位于素体2中的第一侧面2c侧的端部。第一端子电极5具有：配置于主面2a的电极部分5a、配置于主面2b的电极部分5b、配置于第一侧面2c的电极部分5c及配置于一对第二侧面2e、2f的电极部分5d。第一端子电极5形成于五个面2a、2b、2c、2e、2f。相互相邻的电极部分5a、5b、5c、5d彼此在素体2的棱线部上被连接，从而被相互电连接。
电极部分5a和电极部分5c在主面2a和第一侧面2c之间的棱线部上被连接。电极部分5a和电极部分5d在主面2a和各第二侧面2e、2f之间的棱线部上被连接。电极部分5b和电极部分5c在主面2b和第一侧面2c之间的棱线部上被连接。电极部分5b和电极部分5d在主面2b和各第二侧面2e、2f之间的棱线部上被连接。电极部分5c和电极部分5d在第一侧面2c和各第二侧面2e、2f之间的棱线部上被连接。
电极部分5c以全部覆盖各连接部11b的露出于第一侧面2c的部分的方式配置。连接部11b与第一端子电极5直接连接。连接部11b连接主电极部11a和电极部分5c。各第一内部电极11与第一端子电极5电连接。
沿第二方向D2观察，第二端子电极7位于素体2中的第一侧面2d侧的端部。第二端子电极7具有：配置于主面2a的电极部分7a、配置于主面2b的电极部分7b、配置于第一侧面2d的电极部分7c及配置于一对第二侧面2e、2f的电极部分7d。第二端子电极7形成于五个面2a、2b、2d、2e、2f。相互相邻的电极部分7a、7b、7c、7d彼此在素体2的棱线部上被连接，从而被相互电连接。
电极部分7a和电极部分7c在主面2a和第一侧面2d之间的棱线部上被连接。电极部分7a和电极部分7d在主面2a和各第二侧面2e、2f之间的棱线部上被连接。电极部分7b和电极部分7c在主面2b和第一侧面2d之间的棱线部上被连接。电极部分7b和电极部分7d在主面2b和各第二侧面2e、2f之间的棱线部上被连接。电极部分7c和电极部分7d在第一侧面2d和各第二侧面2e、2f之间的棱线部上被连接。
电极部分7c以全部覆盖各连接部13b的露出于第一侧面2d的部分的方式配置。连接部13b与第二端子电极7直接连接。连接部13b将主电极部13a和电极部分7c连接。各第二内部电极13与第二端子电极7电连接。
第一端子电极5和第二端子电极7在第二方向D2上分开。配置于主面2a的电极部分5a和电极部分7a在主面2a上在第二方向D2上分开。配置于主面2b的电极部分5b和电极部分7b在主面2b上在第二方向D2上分开。配置于第二侧面2e的电极部分5d和电极部分7d在第二侧面2e上在第二方向D2上分开。配置于第二侧面2f的电极部分5d和电极部分7d在第二侧面2f上在第二方向D2上分开。
电极部分5a、5b的第二方向D2的长度L51和电极部分7a、7b的第二方向D2的长度L71相同等。电极部分5a、5b和电极部分7a、7b的第二方向D2上的间隔G1为长度L51以下，且为长度L71以下。本实施方式中，间隔G1比各长度L51、L71小。
第一及第二端子电极5、7分别具有第一电极层21、第二电极层23及第三电极层25。电极部分5a、5b、5c、5d和电极部分7a、7b、7c、7d分别包含第一电极层21、第二电极层23及第三电极层25。第三电极层25构成第一及第二端子电极5、7的最外层。
第一电极层21通过将导电性膏体赋予至素体2的表面并进行烧结而形成。第一电极层21为烧结导体层(烧结金属层)。本实施方式中，第一电极层21为由Cu构成的烧结导体层。第一电极层21也可以为由Ni构成的烧结导体层。第一电极层21含有Cu或Ni。导电性膏体中混合有例如由Cu或Ni构成的粉末、玻璃成分、有机粘合剂及有机溶剂。就第一电极层21的厚度而言，例如最大为20μm，最小为5μm。
第二电极层23通过镀敷法形成于第一电极层21上。本实施方式中，第二电极层23是通过镀Ni而形成于第一电极层21上的镀Ni层。第二电极层23也可以是镀Sn层。第二电极层23含有Ni或Sn。第二电极层23的厚度例如为1～5μm。
第三电极层25通过镀敷法形成于第二电极层23上。本实施方式中，第三电极层25是通过镀Cu而形成于第二电极层23上的镀Cu层。第三电极层25也可以为镀Au层。第三电极层25含有Cu或Au。第三电极层25的厚度例如为1～15μm。
如图8及图9所示，也可以在作为镀Cu层的第三电极层25的表面上形成多个突起25a。在该情况下，各突起25a由Cu构成。各突起25a的直径为10～30μm，各突起25a的高度为1～10μm。
接着，参照图10及图11，对第一及第二端子电极5、7的各电极部分5a、5b、5c，7a、7b、7c的厚度进行说明。
如图10所示，关于各电极部分5a、5b的第一电极层21的厚度，从第一方向D1观察中央部分的厚度最大，位于主面2a、2b和第一侧面2c之间的棱线部的部分的厚度最小。关于电极部分5c的第一电极层21的厚度，从第二方向D2观察中央部分的厚度最大，位于主面2a、2b和第一侧面2c之间的棱线部的部分的厚度最小。电极部分5a、5b和电极部分5c在主面2a、2b和第一侧面2c之间的棱线部上被连接。因此，电极部分5a、5b的第一电极层21中的位于上述棱线部的部分的厚度与电极部分5c的第一电极层21中的位于上述棱线部的部分的厚度相同等。
各电极部分5a、5b的第一电极层21具有最大厚度T5S1和最小厚度T5Smin。电极部分5c的第一电极层21具有最大厚度T5S2和最小厚度T5Smin。第二电极层23的厚度T5P1遍及电极部分5a、5b、5c的整体相同等。第三电极层25的厚度T5P2也遍及电极部分5a、5b、5c的整体相同等。
各电极部分5a、5b、5c的厚度由构成对应的电极部分5a、5b、5c的第一电极层21、第二电极层23及第三电极层25的各厚度的合计值规定。因此，从第一方向D1观察，各电极部分5a、5b在中央部分具有最大厚度(T5S1+T5P1+T5P2)。各电极部分5a、5b在位于主面2a、2b和第一侧面2c之间的棱线部的部分具有最小厚度(T5Smin+T5P1+T5P2)。从第二方向D2观察，电极部分5c在中央部分具有最大厚度(T5S2+T5P1+T5P2)。电极部分5c在位于主面2a、2b和第一侧面2c之间的棱线部的部分具有最小厚度(T5Smin+T5P1+T5P2)。
如图11所示，关于各电极部分7a、7b的第一电极层21的厚度，从第一方向D1观察中央部分的厚度最大，位于主面2a、2b和第一侧面2d之间的棱线部的部分的厚度最小。关于电极部分7c的第一电极层21的厚度，从第一方向D2观察中央部分的厚度最大，位于主面2a、2b和第一侧面2d之间的棱线部的部分的厚度最小。电极部分7a、7b和电极部分7c在主面2a、2b和第一侧面2d之间的棱线部上被连接。因此，电极部分7a、7b的第一电极层21中的位于上述棱线部的部分的厚度与电极部分7c的第一电极层21中的位于上述棱线部的部分的厚度相同等。
各电极部分7a、7b的第一电极层21具有最大厚度T7S1和最小厚度T7Smin。电极部分7c的第一电极层21具有最大厚度T7S2和最小厚度T7Smin。第二电极层23的厚度T7P1遍及电极部分7a、7b、7c的整体相同等。第三电极层25的厚度T7P2也遍及电极部分7a、7b、7c的整体相同等。
各电极部分7a、7b、7c的厚度由构成对应的电极部分7a、7b、7c的第一电极层21、第二电极层23及第三电极层25的各厚度的合计值规定。因此，从第一方向D1观察，各电极部分7a、7b在中央部分具有最大厚度(T7S1+T7P1+T7P2)。各电极部分7a、7b在位于主面2a、2b和第一侧面2d之间的棱线部的部分具有最小厚度(T7Smin+T7P1+T7P2)。从第二方向D2观察，电极部分7c在中央部分具有最大厚度(T7S2+T7P1+T7P2)。电极部分7c在位于主面2a、2b和第一侧面2d之间的棱线部的部分具有最小厚度(T7Smin+T7P1+T7P2)。
电极部分5a、5b的第一电极层21的最大厚度T5S1和最小厚度T5Smin的差比电极部分5c的第一电极层21的最大厚度T5S2和最小厚度T5Smin的差小。电极部分5a、5b的最大厚度(T5S1+T5P1+T5P2)和最小厚度(T5Smin+T5P1+T5P2)的差比电极部分5c的最大厚度(T5S2+T5P1+T5P2)和最小厚度(T5Smin+T5P1+T5P2)的差小。
电极部分7a、7b的第一电极层21的最大厚度T7S1和最小厚度T7Smin的差比电极部分7c的第一电极层21的最大厚度T7S2和最小厚度T7Smin的差小。电极部分7a、7b的最大厚度(T7S1+T7P1+T7P2)和最小厚度(T7Smin+T7P1+T7P2)的差比电极部分7c的最大厚度(T7S2+T7P1+T7P2)和最小厚度(T7Smin+T7P1+T7P2)的差小。
电极部分5a、5b中，第一电极层21的最大厚度T5S1比第二电极层23的厚度T5P1大，且为第三电极层25的厚度T5P2以下。电极部分7a、7b中，第一电极层21的最大厚度T7S1比第二电极层23的厚度T7P1大，且为第三电极层25的厚度T7P2以下。
本实施方式中，最大厚度T5S1和最大厚度T7S1相同等。各最大厚度T5S1、T7S1例如为8μm。最大厚度T5S2和最大厚度T7S2相同等。各最大厚度T5S2、T7S2例如为12μm。最小厚度T5Smin和最小厚度T7Smin相同等。各最小厚度T5Smin、T7Smin例如为1μm。厚度T5P1和厚度T7Pl相同等。各厚度T5P1、T7P1例如为3μm。厚度T5P2和厚度T7P2相同等。各厚度T5P2、T7P2为例如10μm。
电极部分5a、5b的最大厚度(T5S1+T5P1+T5P2)及电极部分7a、7b的最大厚度(T7S1+T7P1+T7P2)比各外层部3B、3C的厚度T3B、T3C大。各厚度T3B、T3C例如为15μm。
如以上所述，本实施方式中，素体2的第一方向D1的长度比素体2的第二方向D2的长度小，且比素体2的第三方向D3的长度小。因此，可实现层叠电容器C1的薄型化，并可以实现适于内置于基板的层叠电容器。第一端子电极5具有配置于主面2a、2b的电极部分5a、5b，第二端子电极7具有配置于主面2a、2b的电极部分7a、7b。层叠电容器C1在素体2的主面2a侧、素体2的主面2b侧或素体2的两主面2a、2b侧可以与形成于基板的配线电连接。因此，层叠电容器C1可容易地内置于基板。
电极部分5a、5b、7a、7b中，第一电极层21的最大厚度T5S1、T7S1比第二电极层23的厚度T5Pl、T7Pl大。因此，层叠电容器C1中，例如与第二电极层23的厚度T5Pl、T7Pl为第一电极层21的最大厚度T5S1、T7S1以上的层叠电容器相比，第二电极层23较薄，可以降低在第一电极层21上形成第二电极层23时产生的应力。
将层叠电容器C1内置于基板后，在基板上形成到达第一及第二端子电极5、7(电极部分5a、5b、7a、7b)的通路孔。通路孔通过激光加工形成。在该情况下，对电极部分5a、5b、7a、7b照射激光，电极部分5a、5b、7a、7b可能受到损伤。
电极部分5a、5b、7a、7b中，第一电极层21的最大厚度T5S1、T7S1为第三电极层25的厚度T5P2、T7P2以下。因此，层叠电容器C1中，例如与第三电极层25的厚度T5P2、T7P2比第一电极层21的最大厚度T5S1、T7S1小的层叠电容器相比，第三电极层25较厚，可以较低地抑制激光的照射所引起的损伤的影响。
第一电极层21是含有Cu的烧结导体层。第一内部电极11与第一端子电极5的第一电极层21连接，因此，第一内部电极11和第一端子电极5(第一电极层21)可靠地接触。第二内部电极13与第二端子电极7的第一电极层21连接，因此，第二内部电极13和第二端子电极7(第一电极层21)可靠地接触。第一电极层21也可以是含有Ni的烧结导体层。
第二电极层23为镀Ni层。因此，第二电极层23在形成第三电极层25的过程中，抑制第一电极层21受到损伤。因此，可以抑制层叠电容器C1的绝缘电阻劣化。第二电极层23也可以是镀Sn层。
第三电极层25为镀Cu层。因此，可以确保形成于基板的配线与第一及第二端子电极5、7的连接性。第三电极层25也可以是镀Au层。
电极部分5a、5b的最大厚度(T5S1+T5P1+T5P2)和最小厚度(T5Smin+T5P1+T5P2)的差比电极部分5c的最大厚度(T5S2+T5P1+T5P2)和最小厚度(T5Smin+T5P1+T5P2)的差小，因此，电极部分5a、5b的平坦度比电极部分5c的平坦度高。因此，形成于基板的配线和第一端子电极5的连接可靠性提高。电极部分7a、7b的最大厚度(T7S1+T7P1+T7P2)和最小厚度(T7Smin+T7P1+T7P2)的差比电极部分7c的最大厚度(T7S2+T7P1+T7P2)和最小厚度(T7Smin+T7P1+T7P2)的差小，因此，电极部分7a、7b的平坦度比电极部分7c的平坦度高。因此，形成于基板的配线和第二端子电极7的连接可靠性提高。
通过激光加工形成的通路孔形成为从基板的表面侧向第一及第二端子电极5、7(电极部分5a、5b、7a、7b)侧缩径的锥形状。距基板的表面的距离越远，通路孔的内径越小。即，距基板的表面的距离越远，配置于通路孔内的通路导体的面积越小。在通路导体的面积较小的情况下，第一及第二端子电极5、7和通路导体的连接面积也较小。
在电极部分5a、5b的平坦度比电极部分5c的平坦度高的情况下，从基板的表面到第一端子电极5的电极部分5a、5b的距离大致一定。因此，例如，在多个通路导体与第一端子电极5连接的情况下，各通路导体和第一端子电极5的连接面积相同等。在电极部分7a、7b的平坦度比电极部分7c的平坦度高的情况下，从基板的表面到第二端子电极7的电极部分7a、7b的距离大致一定。因此，例如，在多个通路导体与第二端子电极7连接的情况下，各通路导体和第二端子电极7的连接面积相同等。这些结构提高通路导体与第一及第二端子电极5、7的连接可靠性。
各外层部3B、3C的厚度T3B、T3C比电极部分5a、5b的最大厚度(T5S1+T5P1+T5P2)小，且比电极部分7a、7b的最大厚度(T7S1+T7P1+T7P2)小。因此，层叠电容器C1中，例如与厚度T3B、T3C为电极部分5a、5b、7a、7b的最大厚度(T5S1+T5P1+T5P2、T7S1+T7P1+T7P2)以上的层叠电容器相比，可以实现更薄型化。
电极部分5a、5b、7a、7b的最大厚度(T5S1+T5P1+T5P2、T7S1+T7P1+T7P2)比厚度T3B、T3C大。因此，层叠电容器C1中，例如与电极部分5a、5b、7a、7b的最大厚度(T5S1+T5P1+T5P2、T7S1+T7P1+T7P2)为厚度T3B、T3C以下的层叠电容器相比，各电极部分5a、5b、7a、7b较厚。因此，即使在对电极部分5a、5b、7a、7b照射激光的情况下，也可以较低地抑制激光的照射所引起的损伤的影响。
素体2的第一方向D1的长度比长度L51、L71小。因此，可以实现层叠电容器C1的更薄型化。层叠电容器C1中，例如与长度L51、L71比素体2的第一方向D1的长度小的层叠电容器相比，电极部分5a、5b、7a、7b的面积较大，与形成于基板的配线连接的电极面积较大。因此，可以容易地进行形成于基板的配线和第一及第二端子电极5、7的连接。
素体2的第一方向D1的长度比间隔G1小。该结构也可实现层叠电容器C1的更薄型化。
间隔G1为长度L51、L71以下。在该情况下，层叠电容器C1中，例如与间隔G1比长度L51、L71大的层叠电容器相比，电极部分5a、5b、7a、7b的面积较大，与形成于基板的配线连接的电极面积较大。因此，可以容易地进行形成于基板的配线和第一及第二端子电极5、7的连接。
如下所述，层叠电容器C1配置于基板的收纳部后，向收纳部填充树脂，由此，内置于基板。在作为镀Cu层的第三电极层25的表面上形成突起25a的情况下，由于突起25a，在第三电极层25的表面上形成凹凸。在第三电极层25形成有突起25a的情况下，与未形成突起25a的结构相比，第三电极层25的表面积较大，且通过上述凹凸第三电极层25和树脂的咬合良好。因此，在将层叠电容器C1内置于基板时，可以提高第三电极层25和树脂的紧贴性。
如图12所示，层叠电容器C1埋入并安装于基板31。层叠电容器C1内置于基板31。图12是用于说明本实施方式的层叠电容器的安装结构的图。
基板31通过将多个绝缘层33层叠而构成。绝缘层33由陶瓷或树脂等的绝缘性材料构成，通过粘接等而相互一体化。
层叠电容器C1配置于在基板31上形成的收纳部31a。层叠电容器C1利用向收纳部31a填充的树脂34而固定于基板31。层叠电容器C1埋入基板31内。层叠电容器C1通过配置于基板31的表面的电极35、37和通路导体45、47而电连接。第一端子电极5(电极部分5a)通过通路导体45而与电极35电连接。第二端子电极7(电极部分7a)通过通路导体47而与电极37电连接。
通路导体45、47通过在形成于基板31的通路孔内使导电性金属(例如，Cu或Au等)成长而形成。导电性金属的成长通过例如非电解镀敷而实现。通路孔以从基板31的表面侧到达层叠电容器C1的第一及第二端子电极5、7的电极部分5a、7a的方式形成。通路孔通过例如激光加工而形成。
第一及第二端子电极5、7在电极部分5a、7a的平坦的区域中，确保与通路导体45、47的连接区域。因此，可以可靠地连接第一及第二端子电极5、7(电极部分5a、7a)和通路导体45、47。
层叠电容器C1中，电极部分5a、7a具有作为镀层的第三电极层25。因此，可以可靠地连接形成于通路孔的通路导体45、47和电极部分5a、7a。在通过镀敷形成通路导体45、47的情况下，通路导体45、47和电极部分5a、7a可更进一步可靠地连接。
接着，参照图13～图16，说明本实施方式的变形例所涉及的层叠电容器C2的结构。图13是表示本变形例的层叠电容器的立体图。图14～图16是用于说明本变形例的层叠电容器的截面结构的图。
层叠电容器C2具备：素体2、第一端子电极5及第二端子电极7、多个第一内部电极11、多个第二内部电极13。
层叠电容器C2中，素体2的第一方向D1的长度即素体2的高度方向的长度比层叠电容器C1小。本变形例中，各外层部3B、3C的厚度T3B、T3C比第三电极层25的厚度T5P2、T7P2小。由此，本变形例中，可以实现层叠电容器C2的更薄型化。
层叠电容器C2中，也与层叠电容器C1相同，电极部分5a、5b、7a、7b中，第一电极层21的最大厚度T5S1、T7S1比第二电极层23的厚度T5P1、T7P1大。因此，可以降低在第一电极层21上形成第二电极层23时产生的应力。层叠电容器C2中，在电极部分5a、5b、7a、7b中，第一电极层21的最大厚度T5S1、T7S1为第三电极层25的厚度T5P2、T7P2以下。因此，第三电极层25的厚度T5P2、T7P2比第一电极层21的最大厚度T5S1、T7S1大，可以较低地抑制激光的照射所引起的损伤的影响。
以上，对本发明的实施方式进行了说明，但本发明未必限定于上述的实施方式，可以在不脱离其宗旨的范围内进行各种变更。
第一端子电极5不需要具有电极部分5a和电极部分5b。第一端子电极5只要具有电极部分5a和电极部分5b的至少一方的电极部分作为与形成于基板的配线连接的电极部分即可。第二端子电极7不需要具有电极部分7a和电极部分7b。第二端子电极7只要具有电极部分7a和电极部分7b的至少一方的电极部分作为与形成于基板的配线连接的电极部分即可。
第一端子电极5不需要具有电极部分5d。第一端子电极5也可以形成于三个面2a、2b、2c。第二端子电极7不需要具有电极部分7d。第二端子电极7也可以形成于三个面2a、2b、2d。
图12中，将层叠电容器C1埋入并安装于基板31，但也可以将层叠电容器C2埋入并安装于基板31。

Claims (17)

1.一种层叠电容器，其特征在于，
是内置于电子部件内置基板的层叠电容器，
具备：
素体，其呈现长方体形状，且具有：在第一方向上相互相对的一对主面、在与所述第一方向正交的第二方向上相互相对的一对第一侧面、在与所述第一及第二方向正交的第三方向上相互相对的一对第二侧面；
多个第一及第二内部电极，其以在所述第一方向上相互相对的方式分别交替地配置于所述素体内；
第一端子电极，其具有配置于所述主面、且被照射激光并且连接有通孔导体的第一电极部分、配置于—个所述第一侧面并且与所述多个第一内部电极连接的第二电极部分；
第二端子电极，其具有配置于所述主面并且在所述主面上在所述第二方向上与所述第一电极部分分开、且被照射激光并且连接有通孔导体的第三电极部分、配置于另一个所述第一侧面并且与所述多个第二内部电极连接的第四电极部分，
所述素体具有所述多个第一内部电极和所述多个第二内部电极所位于的内层部、以在所述第一方向上夹持所述内层部的方式定位的一对外层部，
所述素体的所述第一方向的长度比所述素体的所述第二方向的长度小，且比所述素体的所述第三方向的长度小，
所述第一端子电极和所述第二端子电极分别具有形成于所述素体的烧结导体层、形成于所述烧结导体层的第一镀层、形成于所述第一镀层的第二镀层，
在所述第一电极部分和所述第三电极部分中，所述烧结导体层的最大厚度比所述第一镀层的厚度大，且为所述第二镀层的厚度以下。
2.如权利要求1所述的层叠电容器，其特征在于，
所述烧结导体层含有Cu或Ni。
3.如权利要求1所述的层叠电容器，其特征在于，
所述第一镀层含有Ni或Sn。
4.如权利要求2所述的层叠电容器，其特征在于，
所述第一镀层含有Ni或Sn。
5.如权利要求1～4中任一项所述的层叠电容器，其特征在于，
所述第二镀层含有Cu或Au。
6.如权利要求1所述的层叠电容器，其特征在于，
所述第一电极部分的最大厚度和最小厚度的差比所述第二电极部分的最大厚度和最小厚度的差小，
所述第三电极部分的最大厚度和最小厚度的差比所述第四电极部分的最大厚度和最小厚度的差小。
7.如权利要求1所述的层叠电容器，其特征在于，
各所述外层部的厚度比所述第一电极部分的最大厚度小，且比所述第三电极部分的最大厚度小。
8.如权利要求6所述的层叠电容器，其特征在于，
各所述外层部的厚度比所述第一电极部分的最大厚度小，且比所述第三电极部分的最大厚度小。
9.如权利要求1、6～8中任一项所述的层叠电容器，其特征在于，
所述素体的所述第一方向的长度比所述第一电极部分的所述第二方向的长度小，且比所述第三电极部分的所述第二方向的长度小。
10.如权利要求1、6～8中任一项所述的层叠电容器，其特征在于，
所述素体的所述第一方向的长度比所述第二方向上的所述第一电极部分和所述第三电极部分的间隔小。
11.如权利要求9所述的层叠电容器，其特征在于，
所述素体的所述第一方向的长度比所述第二方向上的所述第一电极部分和所述第三电极部分的间隔小。
12.如权利要求1、6～8中任一项所述的层叠电容器，其特征在于，
所述第二方向上的所述第一电极部分和所述第三电极部分的间隔为所述第一电极部分的所述第二方向的长度以下，且为所述第三电极部分的所述第二方向的长度以下。
13.如权利要求9所述的层叠电容器，其特征在于，
所述第二方向上的所述第一电极部分和所述第三电极部分的间隔为所述第一电极部分的所述第二方向的长度以下，且为所述第三电极部分的所述第二方向的长度以下。
14.如权利要求10所述的层叠电容器，其特征在于，
所述第二方向上的所述第一电极部分和所述第三电极部分的间隔为所述第一电极部分的所述第二方向的长度以下，且为所述第三电极部分的所述第二方向的长度以下。
15.如权利要求11所述的层叠电容器，其特征在于，
所述第二方向上的所述第一电极部分和所述第三电极部分的间隔为所述第一电极部分的所述第二方向的长度以下，且为所述第三电极部分的所述第二方向的长度以下。
16.如权利要求1所述的层叠电容器，其特征在于，
各所述外层部的厚度比所述第二镀层的厚度小。
17.如权利要求1所述的层叠电容器，其特征在于，
所述第二镀层为镀Cu层，
在所述镀Cu层的表面上形成有由Cu构成的突起。
CN201610082825.1A 2015-02-13 2016-02-05 层叠电容器 Active CN105895369B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015026263A JP2016149484A (ja) 2015-02-13 2015-02-13 積層コンデンサ
JP2015-026263 2015-02-13

Publications (2)

Publication Number Publication Date
CN105895369A CN105895369A (zh) 2016-08-24
CN105895369B true CN105895369B (zh) 2019-03-29

Family

ID=56622263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610082825.1A Active CN105895369B (zh) 2015-02-13 2016-02-05 层叠电容器

Country Status (3)

Country Link
US (1) US10026554B2 (zh)
JP (1) JP2016149484A (zh)
CN (1) CN105895369B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6867745B2 (ja) * 2015-02-13 2021-05-12 Tdk株式会社 積層コンデンサ及び積層コンデンサの実装構造
CN114899007B (zh) * 2016-09-23 2023-09-01 Tdk株式会社 电子部件和电子部件装置
KR102198047B1 (ko) 2017-11-01 2021-01-04 삼성에스디아이 주식회사 이차 전지
KR102145311B1 (ko) * 2018-10-05 2020-08-18 삼성전기주식회사 세라믹 전자 부품
JP2020149996A (ja) * 2019-03-11 2020-09-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2022032641A (ja) * 2020-08-13 2022-02-25 株式会社村田製作所 部品内蔵基板
JP2022114628A (ja) * 2021-01-27 2022-08-08 Tdk株式会社 積層コンデンサ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376971B2 (ja) * 1999-09-09 2003-02-17 株式会社村田製作所 セラミック電子部品
JP3885938B2 (ja) 2002-03-07 2007-02-28 Ｔｄｋ株式会社 セラミック電子部品、ペースト塗布方法及びペースト塗布装置
JP2005026403A (ja) * 2003-07-01 2005-01-27 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP2005123407A (ja) * 2003-10-16 2005-05-12 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP4339816B2 (ja) * 2005-05-02 2009-10-07 Ｔｄｋ株式会社 電子部品
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
JP5007746B2 (ja) * 2007-06-15 2012-08-22 株式会社村田製作所 部品内蔵基板
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP4752901B2 (ja) 2008-11-27 2011-08-17 株式会社村田製作所 電子部品及び電子部品内蔵基板
JP5718594B2 (ja) * 2010-07-22 2015-05-13 日本特殊陶業株式会社 積層コンデンサ、及び配線基板
JP5929279B2 (ja) * 2012-02-10 2016-06-01 Tdk株式会社 積層コンデンサ
KR101420517B1 (ko) 2012-10-31 2014-07-16 삼성전기주식회사 적층 세라믹 캐패시터 및 이를 포함하는 인쇄회로기판
JP6244621B2 (ja) * 2012-12-11 2017-12-13 Tdk株式会社 積層コンデンサ
KR20140085097A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101452079B1 (ko) * 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6070287B2 (ja) * 2013-03-05 2017-02-01 Tdk株式会社 セラミック積層電子部品
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
JP6112027B2 (ja) * 2013-03-26 2017-04-12 株式会社村田製作所 セラミック電子部品及びセラミック電子部品内蔵配線基板
JP2014207254A (ja) * 2013-04-10 2014-10-30 株式会社村田製作所 セラミック電子部品
KR101862422B1 (ko) * 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101823174B1 (ko) * 2013-06-14 2018-01-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101434107B1 (ko) * 2013-07-17 2014-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 커패시터, 그 제조 방법 및 임베디드 기판의 제조 방법
JP6201474B2 (ja) * 2013-07-18 2017-09-27 Tdk株式会社 積層コンデンサ
KR101499721B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101444616B1 (ko) * 2013-08-14 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터, 그 제조 방법 및 적층 세라믹 커패시터용 압착 플레이트
KR20140038912A (ko) 2013-10-01 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9460855B2 (en) * 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR101630043B1 (ko) * 2014-06-26 2016-06-13 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6867745B2 (ja) * 2015-02-13 2021-05-12 Tdk株式会社 積層コンデンサ及び積層コンデンサの実装構造

Also Published As

Publication number Publication date
CN105895369A (zh) 2016-08-24
US20160240315A1 (en) 2016-08-18
JP2016149484A (ja) 2016-08-18
US10026554B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
CN105895369B (zh) 层叠电容器
CN105895372B (zh) 层叠电容器
CN107039180B (zh) 电子部件
CN103971930B (zh) 多层陶瓷电容器及其制造方法
CN105895371B (zh) 层叠贯通电容器
JP6107080B2 (ja) 積層コンデンサ
WO2008044376A1 (fr) Dispositif électrique
CN108364785B (zh) 层叠电容器及电子部件装置
CN109727768A (zh) 电子部件
CN106024384B (zh) 层叠电容器
CN109427476A (zh) 电子部件
CN107919220A (zh) 层叠线圈部件的制造方法
CN105826072B (zh) 层叠电容器
JP6136507B2 (ja) 積層コンデンサアレイ
JP6142650B2 (ja) 積層貫通コンデンサ
JP2007123505A (ja) 積層コンデンサ
JP6115276B2 (ja) 積層コンデンサ
JP2016149425A (ja) 積層貫通コンデンサ
JP2016157904A (ja) 積層コンデンサ
JP6503758B2 (ja) 積層コンデンサ
JP6142651B2 (ja) 積層コンデンサ
JP6476954B2 (ja) 積層貫通コンデンサ
JP2012191006A (ja) 積層コンデンサ
TW498373B (en) Multilayer ceramic capacitor for three-dimensional mounting
JP2017212431A (ja) キャパシタ及びこれを含む回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant