JP2022032641A - 部品内蔵基板 - Google Patents

Abstract

【課題】電子部品の外部電極と基板の配線パターンとの間の電気的接続状態の悪化を抑制することが可能な部品内蔵基板を提供すること。【解決手段】積層セラミック電子部品１と、積層セラミック電子部品１を埋設する基板１００と、を備える、部品内蔵基板３００であって、積層セラミック電子部品１は、第１の外部電極４０Ａから突出して設けられた第１の接続部８０Ａと、第２の外部電極４０Ｂから突出して設けられた第２の接続部８０Ｂと、を有し、基板１００はコア材を有し、第１の接続部８０Ａおよび第２の接続部８０Ｂを含む積層セラミック電子部品１の表面は、コア材に覆われて、基板１００に埋設されており、第１の接続部８０Ａは、基板１００の表面側に向かって突出し、かつ基板１００の表面には露出しておらず、第２の接続部８０Ｂは、基板１００の表面側に向かって突出し、かつ基板１００の表面には露出していない。【選択図】図１

Description

本発明は、部品内蔵基板に関する。

近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化に伴い、電子機器に搭載される配線基板の小型化が進んでいる。これに伴い、基板に実装されるセラミック電子部品の小型化や薄型化も進んでいる。そのような中、例えば、特許文献１ないし特許文献３には、基板の中にコンデンサ、抵抗、インダクタなどのセラミック電子部品を内蔵した部品内蔵基板が開示されている。

特開２００２－２０３７３５号公報 特開２０１４－１８３１０４号公報 特開２０１４－１３８１７２号公報

特許文献１ないし特許文献３に開示されているようなセラミック電子部品は、基板内に埋設される際に外部電極の表面に金属酸化物が存在していた場合、その後の工程で形成されるビアホール導体と外部電極との間の接続抵抗が悪化する。これを防ぐためには、外部電極の表面の金属酸化物の生成を抑制する必要がある。しかしながら、出荷などを通じて、大気中の酸素や溶存酸素を含む水分と接触し得る環境下にセラミック電子部品が長時間置かれる場合には、金属酸化物の生成を抑制することは困難であった。したがって、電子部品の外部電極と、ビアホール導体を通じての基板の配線パターンとの間の電気的接続状態の悪化を抑制することが困難となる場合があった。

本発明は、電子部品の外部電極と基板の配線パターンとの間の電気的接続状態の悪化を抑制することが可能な部品内蔵基板を提供することを目的とする。

本発明に係る部品内蔵基板は、積層された複数のセラミック層と積層された複数の内部導体層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、前記積層体の前記第１の端面側に配置され、前記内部導体層に接続された第１の外部電極と、前記積層体の前記第２の端面側に配置され、前記内部導体層に接続された第２の外部電極と、を有する積層セラミック電子部品と、前記積層セラミック電子部品を埋設する基板と、を備える、部品内蔵基板であって、前記積層セラミック電子部品は、前記第１の外部電極から突出して設けられた第１の接続部と、前記第２の外部電極から突出して設けられた第２の接続部と、を有し、前記基板はコア材を有し、前記第１の接続部および前記第２の接続部を含む前記積層セラミック電子部品の表面は、前記コア材に覆われて、前記基板に埋設されており、前記第１の接続部は、前記基板の表面側に向かって突出し、かつ前記基板の表面には露出しておらず、前記第２の接続部は、前記基板の表面側に向かって突出し、かつ前記基板の表面には露出していない。

また、本発明に係る部品内蔵基板は、積層された複数のセラミック層と積層された複数の内部導体層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、前記積層体の前記第１の端面側に配置され、前記内部導体層に接続された第１の外部電極と、前記積層体の前記第２の端面側に配置され、前記内部導体層に接続された第２の外部電極と、を有する積層セラミック電子部品と、前記積層セラミック電子部品を埋設する基板と、を備える、部品内蔵基板であって、前記積層セラミック電子部品は、前記第１の外部電極から突出して設けられた第１の接続部と、前記第２の外部電極から突出して設けられた第２の接続部と、を有し、前記基板は、コア材と、前記コア材の表面に形成され、前記第１の外部電極と電気的に接続される第１の配線パターンと、前記コア材の表面に形成され、前記第２の外部電極と電気的に接続される第２の配線パターンと、を有し、前記第１の接続部および前記第２の接続部を含む前記積層セラミック電子部品の表面は、前記コア材に覆われて、前記基板に埋設されており、前記第１の接続部は、前記基板の表面側に向かって突出し、かつ前記基板の表面から露出する第１の露出面を有し、前記第２の接続部は、前記基板の表面側に向かって突出し、かつ前記基板の表面から露出する第２の露出面を有し、前記第１の配線パターンは、前記第１の露出面に配置され、前記第２の配線パターンは、前記第２の露出面に配置され、前記第１の露出面および前記第２の露出面の粗さ曲線のスキューネスＲｓｋは、前記第１の露出面と連なる前記コア材の表面および前記第２の露出面と連なる前記コア材の表面の粗さ曲線のスキューネスＲｓｋよりも大きい。

本発明によれば、電子部品の外部電極と基板の配線パターンとの間の電気的接続状態の悪化を抑制することが可能な部品内蔵基板を提供することができる。

第１実施形態の部品内蔵基板の断面図である。 図１の部品内蔵基板を矢印ＩＩの方向から見たときの矢視図である。 上記実施形態の部品内蔵基板に内蔵される積層セラミックコンデンサの外観斜視図である。 図３に示す積層セラミックコンデンサのＩＶ－ＩＶ線に沿った断面図である。 図４に示す積層セラミックコンデンサのＶ－Ｖ線に沿った断面図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の第１変形例を示す断面図である。 上記実施形態の部品内蔵基板の第２変形例を示す断面図である。 第２実施形態の部品内蔵基板の断面図である。 図９の部品内蔵基板を矢印Ｘの方向から見たときの矢視図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の製造方法を説明するための図である。 上記実施形態の部品内蔵基板の第１変形例を示す断面図である。 上記実施形態の部品内蔵基板の第２変形例を示す断面図である。 ２連構造の積層セラミックコンデンサを示す図である。 ３連構造の積層セラミックコンデンサを示す図である。 ４連構造の積層セラミックコンデンサを示す図である。

＜第１実施形態＞
以下、本発明の第１実施形態に係る部品内蔵基板３００について説明する。図１および図２は、本実施形態の部品内蔵基板３００を説明するための図である。

部品内蔵基板３００は、積層セラミック電子部品としての積層セラミックコンデンサ１と、積層セラミックコンデンサ１を内蔵する基板１００と、を有する。

図１は、部品内蔵基板３００の断面図である。ただし、基板１００に埋設されている積層セラミックコンデンサ１については断面図ではなく、外観図で示されている。図２は、図１の部品内蔵基板３００を矢印ＩＩの方向から見たときの矢視図である。

図１および図２に示すように、積層セラミックコンデンサ１は、基板１００に埋設されている。

図３～図５を用いて、基板１００に内蔵されている積層セラミックコンデンサ１について説明する。
図３は、基板１００に埋設される前の、積層セラミックコンデンサ１の外観を示す外観斜視図である。図４は、図３の積層セラミックコンデンサ１のＩＶ－ＩＶ線に沿った断面図である。図５は、図４の積層セラミックコンデンサ１のＶ－Ｖ線に沿った断面図である。

積層セラミックコンデンサ１は、積層体１０と、外部電極４０と、外部電極４０から突出して設けられた接続部８０と、を有する。

図３～図５には、ＸＹＺ直交座標系が示されている。積層セラミックコンデンサ１および積層体１０の長さ方向Ｌは、Ｘ方向と対応している。積層セラミックコンデンサ１および積層体１０の幅方向Ｗは、Ｙ方向と対応している。積層セラミックコンデンサ１および積層体１０の高さ方向Ｔは、Ｚ方向と対応している。ここで、図４に示す断面はＬＴ断面とも称される。図５に示す断面はＷＴ断面とも称される。

図３～図５に示すように、積層体１０は、高さ方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向Ｔに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む。

図３に示すように、積層体１０は、略直方体形状を有している。なお、積層体１０の長さ方向Ｌの寸法は、幅方向Ｗの寸法よりも必ずしも長いとは限らない。積層体１０の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。なお、積層体１０を構成する表面の一部または全部に凹凸などが形成されていてもよい。

積層体１０の寸法は、特に限定されないが、積層体１０の長さ方向Ｌの寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層体１０の高さ方向Ｔの寸法をＴ寸法とすると、Ｔ寸法は、０．１ｍｍ以上５ｍｍ以下であることが好ましい。また、積層体１０の幅方向Ｗの寸法をＷ寸法とすると、Ｗ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。

図４および図５に示すように、積層体１０は、内層部１１と、高さ方向Ｔにおいて内層部１１を挟み込むように配置された第１の主面側外層部１２および第２の主面側外層部１３と、を有する。

内層部１１は、複数のセラミック層としての誘電体層２０と、複数の内部導体層としての内部電極層３０と、を含む。内層部１１は、高さ方向Ｔにおいて、最も第１の主面ＴＳ１側に位置する内部電極層３０から最も第２の主面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。

複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、またはＣａＺｒＯ_３などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。

誘電体層２０の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、１５枚以上７００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層の枚数と第１の主面側外層部１２および第２の主面側外層部１３の誘電体層の枚数との総数である。

複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を有する。複数の第１の内部電極層３１は、複数の誘電体層２０上に配置されている。複数の第２の内部電極層３２は、複数の誘電体層２０上に配置されている。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の高さ方向Ｔに交互に配置されるように埋設されている。

第１の内部電極層３１は、第２の内部電極層３２に対向する第１の対向部３１Ａと、第１の対向部３１Ａから第１の端面ＬＳ１に引き出される第１の引き出し部３１Ｂとを有している。第１の引き出し部３１Ｂは、第１の端面ＬＳ１に露出している。

第２の内部電極層３２は、第１の内部電極層３１に対向する第２の対向部３２Ａと、第２の対向部３２Ａから第２の端面ＬＳ２に引き出される第２の引き出し部３２Ｂとを有している。第２の引き出し部３２Ｂは、第２の端面ＬＳ２に露出している。

本実施形態では、第１の対向部３１Ａと第２の対向部３２Ａが誘電体層２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。

第１の対向部３１Ａおよび第２の対向部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第１の引出き出し部３１Ｂおよび第２の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。

第１の対向部３１Ａの幅方向Ｗの寸法と第１の引き出し部３１Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が小さく形成されていてもよい。第２の対向部３２Ａの幅方向Ｗの寸法と第２の引き出し部３２Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が狭く形成されていてもよい。

第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ－Ｐｄ合金等により構成されてもよい。

第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下程度であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて１５枚以上２００枚以下であることが好ましい。

第１の主面側外層部１２は、積層体１０の第１の主面ＴＳ１側に位置する。第１の主面側外層部１２は、第１の主面ＴＳ１と最も第１の主面ＴＳ１に近い内部電極層３０との間に位置する複数のセラミック層としての誘電体層２０の集合体である。第１の主面側外層部１２で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。

第２の主面側外層部１３は、積層体１０の第２の主面ＴＳ２側に位置する。第２の主面側外層部１３は、第２の主面ＴＳ２と最も第２の主面ＴＳ２に近い内部電極層３０との間に位置する複数のセラミック層としての誘電体層２０の集合体である。第２の主面側外層部１３で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。

なお、積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。図４には、対向電極部１１Ｅの長さ方向Ｌの範囲が示されている。図５には、対向電極部１１Ｅの幅方向Ｗの範囲が示されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。

なお、積層体１０は、側面側外層部ＷＧを有する。側面側外層部ＷＧは、第１の側面側外層部ＷＧ１と、第２の側面側外層部ＷＧ２を有する。第１の側面側外層部ＷＧ１は、対向電極部１１Ｅと第１の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。第２の側面側外層部ＷＧ２は、対向電極部１１Ｅと第２の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。図５には、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２の幅方向Ｗの範囲が示されている。なお、側面側外層部ＷＧは、Ｗギャップまたはサイドギャップともいう。

なお、積層体１０は、端面側外層部ＬＧを有する。端面側外層部ＬＧは、第１の端面側外層部ＬＧ１と、第２の端面側外層部ＬＧ２を有する。第１の端面側外層部ＬＧ１は、対向電極部１１Ｅと第１の端面ＬＳ１との間に位置する誘電体層２０を含む部分である。第２の端面側外層部ＬＧ２は、対向電極部１１Ｅと第２の端面ＬＳ２との間に位置する誘電体層２０を含む部分である。図４には、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２の長さ方向Ｌの範囲が示されている。なお、端面側外層部ＬＧは、Ｌギャップまたはエンドギャップともいう。

外部電極４０は、第１の外部電極４０Ａと、第２の外部電極４０Ｂと、を有する。

第１の外部電極４０Ａは、第１の端面ＬＳ１側に配置されている。第１の外部電極４０Ａは、第１の内部電極層３１に接続されている。第１の外部電極４０Ａは、第１の端面ＬＳ１上に配置されているが、第１の端面ＬＳ１上に加えて、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち少なくともいずれか１つの面に配置されていてもよい。本実施形態においては、第１の外部電極４０Ａは、第１の端面ＬＳ１上に加えて、第１の主面ＴＳ１の一部、第２の主面ＴＳ２の一部、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に配置されている。これにより、後述の第１の接続部８０Ａを、第１の外部電極４０Ａが配置されている各面から突出形成させることができる。また、ビアホール導体（不図示）を用いて、基板１００の上下の表面から第１の外部電極４０Ａに配線パターン（不図示）を接続することも可能となる。また、インピーダンス低減効果が得られる。なお、第１の外部電極４０Ａは、例えば、第１の端面ＬＳ１から第１の主面ＴＳ１もしくは第２の主面ＴＳ２のいずれか一方に配置されていてもよい。言い換えれば、第１の外部電極４０Ａの断面形状がＬ字状（不図示）であってもよい。

なお、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち少なくともいずれか１つの面にも第１の外部電極４０Ａを設ける場合には、この部分に設けられた第１の外部電極４０Ａの長さ方向Ｌの長さＬ１は、積層体のＬ寸法の２０％以上４０％以下（例えば、２００μｍ以上４００μｍ以下）であることが好ましい。

また、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも一方の面に第１の外部電極４０Ａを設ける場合には、この部分に設けられた第１の外部電極４０Ａの幅方向Ｗの長さＷ１は、積層体１０のＷ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。また、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも一方の面に第１の外部電極４０Ａを設ける場合には、この部分に設けられた第１の外部電極４０Ａの高さ方向Ｔの長さＴ１は、積層体１０のＴ寸法と略等しい寸法（例えば、０．１ｍｍ以上５ｍｍ以下）であることが好ましい。

第２の外部電極４０Ｂは、第２の端面ＬＳ２側に配置されている。第２の外部電極４０Ｂは、第２の内部電極層３２に接続されている。第２の外部電極４０Ｂは、第２の端面ＬＳ２上に配置されているが、第２の端面ＬＳ２上に加えて、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち少なくともいずれか１つの面に配置されていてもよい。本実施形態においては、第２の外部電極４０Ｂは、第２の端面ＬＳ２上に加えて、第１の主面ＴＳ１の一部、第２の主面ＴＳ２の一部、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に配置されている。これにより、後述の第２の接続部８０Ｂを、第２の外部電極４０Ｂが配置されている各面から突出形成させることができる。また、ビアホール導体（不図示）を用いて、基板１００の上下の表面から第２の外部電極４０Ｂに配線パターン（不図示）を接続することも可能となる。また、インピーダンス低減効果が得られる。なお、第２の外部電極４０Ｂは、例えば、第２の端面ＬＳ２から第１の主面ＴＳ１もしくは第２の主面ＴＳ２のいずれか一方に配置されていてもよい。言い換えれば、第２の外部電極４０Ｂの断面形状がＬ字状（不図示）であってもよい。

なお、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち少なくともいずれか１つの面にも第２の外部電極４０Ｂを設ける場合には、この部分に設けられた第２の外部電極４０Ｂの長さ方向Ｌの長さＬ１は、積層体のＬ寸法の２０％以上４０％以下（例えば、２００μｍ以上４００μｍ以下）であることが好ましい。

また、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも一方の面に第２の外部電極４０Ｂを設ける場合には、この部分に設けられた第２の外部電極４０Ｂの幅方向Ｗの長さＷ２は、積層体１０のＷ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。また、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも一方の面に第２の外部電極４０Ｂを設ける場合には、この部分に設けられた第２の外部電極４０Ｂの高さ方向Ｔの長さＴ２は、積層体１０のＴ寸法と略等しい寸法（例えば、０．１ｍｍ以上５ｍｍ以下）であることが好ましい。

前述のとおり、積層体１０内においては、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａとが誘電体層２０を介して対向することにより容量が形成されている。そのため、第１の内部電極層３１が接続された第１の外部電極４０Ａと第２の内部電極層３２が接続された第２の外部電極４０Ｂとの間でコンデンサの特性が発現する。

第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層７０Ａと、を有する。

第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層７０Ｂと、を有する。

第１の下地電極層５０Ａは、第１の端面ＬＳ１上に配置されている。第１の下地電極層５０Ａは、第１の内部電極層３１に接続されている。本実施形態においては、第１の下地電極層５０Ａは、第１の端面ＬＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。

第２の下地電極層５０Ｂは、第２の端面ＬＳ２上に配置されている。第２の下地電極層５０Ｂは、第２の内部電極層３２に接続されている。本実施形態においては、第２の下地電極層５０Ｂは、第２の端面ＬＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。

第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、本実施形態においては、焼き付け層である。焼付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。セラミック成分は、誘電体層２０と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、（Ｂａ，Ｃａ）ＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３等から選ばれる少なくとも１つを含む。

焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものである。焼き付け層は、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層および誘電体層を有する積層チップを焼成して積層体を得た後に積層体に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。

第１の端面ＬＳ１に位置する第１の下地電極層５０Ａの長さ方向の厚みは、第１の下地電極層５０Ａの高さ方向Ｔおよび幅方向Ｗの中央部において、例えば、１５μｍ以上１６０μｍ以下程度であることが好ましい。

第２の端面ＬＳ２に位置する第２の下地電極層５０Ｂの長さ方向の厚みは、第２の下地電極層５０Ｂの高さ方向Ｔおよび幅方向Ｗの中央部において、例えば、１５μｍ以上１６０μｍ以下程度であることが好ましい。

第１の主面ＴＳ１または第２の主面ＴＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられた第１の下地電極層５０Ａの高さ方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

第１の側面ＷＳ１または第２の側面ＷＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられた第１の下地電極層５０Ａの幅方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび高さ方向Ｔの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

第１の主面ＴＳ１または第２の主面ＴＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられた第２の下地電極層５０Ｂの高さ方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

第１の側面ＷＳ１または第２の側面ＷＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられた第２の下地電極層５０Ｂの幅方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび高さ方向Ｔの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを設けずに、積層体１０上に後述の第１のめっき層７０Ａおよび第２のめっき層７０Ｂが直接配置される構成であってもよい。

なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層に限らず、薄膜層であってもよい。薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成された、金属粒子が堆積された層である。薄膜層は、例えば、Ｍｇ、Ａｌ、Ｔｉ、Ｗ、Ｃｒ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｏ、ＭｏおよびＶからなる群より選ばれる少なくとも１種の金属を含むことが好ましい。これにより、積層体１０に対する外部電極４０の固着力を高めることができる。薄膜層は、単層であってもよいし、複数層によって形成されていてもよい。例えば、ＮｉＣｒの層と、ＮｉＣｕの層の２層構造によって形成されていてもよい。

下地電極としての薄膜層を、スパッタリング法によるスパッタ電極により形成する場合、このスパッタ電極は、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に形成されることが好ましい。スパッタ電極は、例えば、Ｎｉ、Ｃｒ、Ｃｕ等から選ばれる少なくとも１種の金属を含むことが好ましい。スパッタ電極の厚みは５０ｎｍ以上４００ｎｍ以下であることが好ましく、５０ｎｍ以上１３０ｎｍ以下であることがさらに好ましい。

下地電極層として、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にスパッタ電極を形成し、その一方、第１の端面ＬＳ１上および第２の端面ＬＳ２上には焼き付け層を形成してもよい。あるいは、第１の端面ＬＳ１上および第２の端面ＬＳ２上には下地電極層を形成せずに、後述するめっき層を積層体１０に直接形成してもよい。なお、第１の端面ＬＳ１上および第２の端面ＬＳ２上に焼き付け層を形成する場合、焼き付け層は、第１の端面ＬＳ１および第２の端面ＬＳ２だけでなく、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にも延びて配置されていてもよい。この場合、スパッタ電極は、焼き付け層上にオーバーラップするように配置されてもよい。

第１のめっき層７０Ａは、第１の下地電極層５０Ａを覆うように配置されている。

第２のめっき層７０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。

第１のめっき層７０Ａおよび第２のめっき層７０Ｂは、好ましくは、Ｃｕめっき層を有する。

Ｃｕめっき層は、第１の外部電極４０Ａおよび第２の外部電極４０Ｂの最表面を形成していることが好ましい。これにより、例えばビアホール導体（不図示）をＣｕによって形成し、基板１００の上下の表面から第１の外部電極４０Ａおよび第２の外部電極４０Ｂにビアホール導体を接続する場合において、第１の外部電極４０Ａおよび第２の外部電極４０Ｂの最表面とビアホール導体とが同種金属となる。よって、両者の接続部の接続抵抗を低減することができる。

なお、Ｃｕめっき層は、複数層によって形成されていてもよい。Ｃｕめっき層一層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。

なお、Ｃｕめっき層は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを介さずに積層体１０上に直接形成されてもよい。この場合は、前処理として積層体１０の表面に触媒を配設した後で、Ｃｕめっき層が形成されてもよい。ＣｕはＮｉとの接合性がよいため、内部電極層３０を形成する金属がＮｉの場合、Ｃｕめっきの採用は、接合性の面においても好適である。

なお、めっき層を積層体１０上に直接形成する場合は、下地電極層の厚みを削減することができる。よって、下地電極層の厚みを削減した分、積層セラミックコンデンサ１の高さ方向Ｔの寸法を低減させて、積層セラミックコンデンサ１の低背化を図ることができる。あるいは、下地電極層の厚みを削減した分、第１の内部電極層３１および第２の内部電極層３２の間に挟まれる誘電体層２０の厚みを厚くし、素体厚みの向上を図ることができる。このように、めっき層を積層体１０上に直接形成することで、積層セラミックコンデンサの設計自由度を向上させることができる。

接続部８０は、第１の接続部８０Ａと、第２の接続部８０Ｂと、を有する。

第１の接続部８０Ａは、第１の外部電極４０Ａに接続され、第１の外部電極４０Ａから突出して設けられている。第１の接続部８０Ａは、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２、第１の端面ＬＳ１のうち、第１の外部電極４０Ａが存在する少なくともいずれか１つの面に配置されている。本実施形態においては、第１の接続部８０Ａは、第１の外部電極４０Ａを介して、第１の主面ＴＳ１に配置されている。

第１の接続部８０Ａは、第１の外部電極４０Ａから、積層体１０から離れる方向に向かって柱状に突出している柱状部である。第１の接続部８０Ａは、第２の主面ＴＳ２から第１の主面ＴＳ１側に向かう高さ方向に、第１の外部電極４０Ａから突出している。

本実施形態の第１の接続部８０Ａは、高さ方向Ｔに直交する断面、すなわちＬＷ断面の形状が矩形形状である。このように、第１の接続部８０Ａの断面形状を矩形形状とすることにより、第１の接続部８０Ａが配置されている面に存在している略矩形形状の第１の外部電極４０Ａの存在領域を有効利用して、断面積の大きな柱状の第１の接続部８０Ａを形成することが可能となる。これにより、第１の接続部８０Ａと、後に接続される基板１００の配線パターン（図１、２において不図示。第２実施形態の図９、１０の配線パターン１３０を参照。）との接触面積を増やすことが可能となり、電気的な接続状態を良好にすることができる。なお、ここでいう矩形形状には、矩形形状のコーナー部が丸められているものや、矩形形状のコーナー部が斜めに形成されている略矩形形状も含まれる。なお、第１の接続部８０Ａの断面形状は矩形形状に限らず、他の多角形形状であってもよい。これによっても、第１の接続部８０Ａが配置されている面に存在している略矩形形状の第１の外部電極４０Ａの存在領域を有効利用して、断面積の大きな柱状の第１の接続部８０Ａを形成することが可能となる。なお、第１の接続部８０Ａの断面形状は多角形形状に限らず、例えば円形形状等であってもよい。また、第１の接続部８０Ａは、ＬＷ断面の断面積が常に略一定の柱状部に限らず、例えば切頭錐体等の柱状部であってもよい。

第２の接続部８０Ｂは、第２の外部電極４０Ｂに接続され、第２の外部電極４０Ｂから突出して設けられている。第２の接続部８０Ｂは、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２、第１の端面ＬＳ１のうち、第２の外部電極４０Ｂが存在する少なくともいずれか１つの面に配置されている。本実施形態においては、第２の接続部８０Ｂは、第２の外部電極４０Ｂを介して、第１の主面ＴＳ１に配置されている。

第２の接続部８０Ｂは、第２の外部電極４０Ｂから、積層体１０から離れる方向に向かって柱状に突出している柱状部である。第２の接続部８０Ｂは、第２の主面ＴＳ２から第１の主面ＴＳ１側に向かう高さ方向に、第２の外部電極４０Ｂから突出している。

本実施形態の第２の接続部８０Ｂは、高さ方向Ｔに直交する断面、すなわちＬＷ断面の形状が矩形形状である。このように、第２の接続部８０Ｂの断面形状を矩形形状とすることにより、第２の接続部８０Ｂが配置されている面に存在している略矩形形状の第２の外部電極４０Ｂの存在領域を有効利用して、断面積の大きな柱状の第２の接続部８０Ｂを形成することが可能となる。これにより、第２の接続部８０Ｂと、後に接続される基板１００の配線パターン（図１、２において不図示。第２実施形態の図９、１０の配線パターン１３０を参照。）との接触面積を増やすことが可能となり、電気的な接続状態を良好にすることができる。なお、ここでいう矩形形状には、矩形形状のコーナー部が丸められているものや、矩形形状のコーナー部が斜めに形成されている略矩形形状も含まれる。なお、第２の接続部８０Ｂの断面形状は矩形形状に限らず、他の多角形形状であってもよい。これによっても、第２の接続部８０Ｂが配置されている面に存在している略矩形形状の第２の外部電極４０Ｂの存在領域を有効利用して、断面積の大きな柱状の第２の接続部８０Ｂを形成することが可能となる。なお、第２の接続部８０Ｂの断面形状は多角形形状に限らず、例えば円形形状等であってもよい。また、第２の接続部８０Ｂは、ＬＷ断面の断面積が常に略一定の柱状部に限らず、例えば切頭錐体等の柱状部であってもよい。

なお、第１の接続部８０Ａおよび第２の接続部８０Ｂの、突出方向に直交する方向で切断したときの断面の断面積の大きさ、すなわち本実施形態におけるＬＷ断面の大きさは、特に限定されない。ただし、第１の接続部８０Ａおよび第２の接続部８０Ｂの断面積は、所定の範囲内に含まれることが好ましい。

具体的には、第１の接続部８０Ａが、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも１つの面に配置される場合においては、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの長さ方向の長さをＬ１、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの幅方向の長さをＷ１としたとき、第１の接続部８０Ａの断面積Ａ１は下記式（１）を満たすことが好ましい。また、第２の接続部８０Ｂが、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも１つの面に配置される場合においては、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの長さ方向の長さをＬ２、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの幅方向の長さをＷ２としたとき、第２の接続部８０Ｂの断面積Ｂ１は下記式（２）を満たすことが好ましい。これにより、第１の接続部８０Ａおよび第２の接続部８０Ｂと、後に接続される基板１００の配線パターン（図９、１０参照）との接触面積を確保し、密着力の向上および接続安定性の向上を図ることができる。
（Ｌ１×０．０３）×（Ｗ１×０．０３）≦Ａ１≦Ｌ１×Ｗ１ ・・・（１）
（Ｌ２×０．０３）×（Ｗ２×０．０３）≦Ｂ１≦Ｌ２×Ｗ２ ・・・（２）

なお、上記式（１）および式（２）を、下記のように式（１Ｂ）および式（２Ｂ）で表した場合は、αの値は０．０３であればよい。ただし、αの値は、好ましくは０．２であり、より好ましくは０．５である。これにより、密着力および接続安定性をより向上させることができる。さらにαの値を０．７とすれば、接続部８０が配置されている面の外部電極４０の面積の約半分または半分以上の面積を有効利用できる。よって、密着力および接続安定性をさらに向上させることができる。
（Ｌ１×α）×（Ｗ１×α）≦Ａ１≦Ｌ１×Ｗ１ ・・・（１Ｂ）
（Ｌ２×α）×（Ｗ２×α）≦Ｂ１≦Ｌ２×Ｗ２ ・・・（２Ｂ）

なお、第１の接続部８０Ａが、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも１つの面に配置される場合においては、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの長さ方向の長さをＬ１、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの高さ方向の長さをＴ１としたとき、第１の接続部８０Ａの断面積Ａ１は下記式（３）を満たすことが好ましい。また、第２の接続部８０Ｂが、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも１つの面に配置される場合においては、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの長さ方向の長さをＬ２、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの高さ方向の長さをＴ２としたとき、第２の接続部８０Ｂの上述の断面積Ｂ１は下記式（４）を満たすことが好ましい。これにより、第１の接続部８０Ａおよび第２の接続部８０Ｂと、後に接続される基板１００の配線パターン（図９、１０参照）との接触面積を確保し、密着力の向上および接続安定性の向上を図ることができる。
（Ｌ１×０．０３）×（Ｔ１×０．０３）≦Ａ１≦Ｌ１×Ｔ１ ・・・（３）
（Ｌ２×０．０３）×（Ｔ２×０．０３）≦Ｂ１≦Ｌ２×Ｔ２ ・・・（４）

なお、上記式（３）および式（４）を、下記のように式（３Ｂ）および式（４Ｂ）で表した場合は、αの値は０．０３であればよい。ただし、αの値は、好ましくは０．２であり、より好ましくは０．５である。これにより、密着力および接続安定性をより向上させることができる。さらにαの値を０．７とすれば、接続部８０が配置されている面の外部電極４０の面積の約半分または半分以上の面積を有効利用できる。よって、密着力および接続安定性をさらに向上させることができる。
（Ｌ１×α）×（Ｔ１×α）≦Ａ１≦Ｌ１×Ｔ１ ・・・（３Ｂ）
（Ｌ２×α）×（Ｔ２×α）≦Ｂ１≦Ｌ２×Ｔ２ ・・・（４Ｂ）

なお、第１の接続部８０Ａの断面積Ａ１がその突出方向において変化する場合は、第１の接続部８０Ａの突出方向全長における平均断面積を、断面積Ａ１とする。また、第２の接続部８０Ｂの断面積Ｂ１がその突出方向において変化する場合は、第２の接続部８０Ｂの突出方向全長における平均断面積を、断面積Ｂ１とする。

第１の接続部８０Ａおよび第２の接続部８０Ｂの突出方向の長さＴ３は、特に限定されない。ただし、第１の接続部８０Ａおよび第２の接続部８０Ｂの突出方向の長さＴ３は、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向Ｔの長さ、すなわち積層体１０のＴ寸法よりも短いことが好ましい。これにより、外部の力の影響により第１の接続部８０Ａおよび第２の接続部８０Ｂが破損することを抑制することができる。第１の接続部８０Ａおよび第２の接続部８０Ｂの突出方向の長さＴ３は、例えば、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向Ｔの長さの６０％以下、好ましくは４０％以下であることが好ましく、例えば、３００μｍ以下、好ましくは２００μｍ以下であることが好ましい。

また、第１の接続部８０Ａの突出方向の長さＴ３は、第１の接続部８０Ａが配置されている第１の外部電極４０Ａの厚みの寸法よりも長いことが好ましい。第２の接続部８０Ｂの突出方向の長さＴ３は、第２の接続部８０Ｂが配置されている第２の外部電極４０Ｂの厚みの寸法よりも長いことが好ましい。これにより、第１の接続部８０Ａおよび第２の接続部８０Ｂと基板１００の配線パターン（図９、１０参照）との接続作業が容易となる。また、基板１００に対する積層セラミックコンデンサ１の埋設位置の自由度を高めることができる。第１の接続部８０Ａおよび第２の接続部８０Ｂの突出方向の長さＴ３は、例えば、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向Ｔの長さの２０％以上、好ましくは３０％以上であることが好ましく、例えば、１００μｍ以上、好ましくは１５０μｍ以上であることが好ましい。

第１の接続部８０Ａおよび第２の接続部８０Ｂの個数は、単数であってもよいし、複数であってもよい。本実施形態においては、単数の第１の接続部８０Ａおよび単数の第２の接続部８０Ｂが設けられている。第１の接続部８０Ａおよび第２の接続部８０Ｂを単数とすることにより、積層セラミックコンデンサ１を単純な構成とすることができる。なお、第１の接続部８０Ａおよび第２の接続部８０Ｂを複数設ける場合は、積層体１０の１つの面に複数の第１の接続部８０Ａおよび第２の接続部８０Ｂを設けてもよい。これにより、第１の接続部８０Ａおよび第２の接続部８０Ｂと、基板１００の配線パターンとの電気的な接続ポイントの数を増やすことが可能となり、接続不良の発生を抑制することができる。また、積層体１０の異なる面それぞれに単数または複数の第１の接続部８０Ａおよび第２の接続部８０Ｂを設けてもよい。これにより、例えば基板１００の上下の表面を利用しての配線が可能となり、基板１００の配線パターンの配置の自由度を高めることができる。

第１の接続部８０Ａおよび第２の接続部８０Ｂを構成する金属は、低抵抗、高伝導率の金属であることが好ましい。例えば、内部電極層３０を構成する金属よりも抵抗率の低い金属を用いてもよい。具体的には、内部電極層３０を構成する金属がＮｉの場合は、第１の接続部８０Ａおよび第２の接続部８０Ｂを構成する金属としてＣｕを用いてもよい。なお、第１の接続部８０Ａおよび第２の接続部８０Ｂの少なくとも最表面の材質は、Ｃｕであることが好ましい。

本実施形態においては、第１の接続部８０Ａおよび第２の接続部８０Ｂを構成する金属としてＣｕを用いている。これにより、例えば配線パターン（図９、１０参照）をＣｕによって形成する場合においては、第１の接続部８０Ａおよび第２の接続部８０Ｂと、配線パターンとが同種金属となる。よって、両者の接続部の接続抵抗が低減し、基板特性の悪化を抑制することができる。また、例えば第１の外部電極４０Ａおよび第２の外部電極４０Ｂの最表面をＣｕによって形成している場合においては、第１の接続部８０Ａおよび第２の接続部８０Ｂと、第１の外部電極４０Ａおよび第２の外部電極４０Ｂの最表面とが同種金属となる。よって、両者の接続部の接続抵抗が低減し、基板特性の悪化を抑制することができる。また、Ｃｕは比較的低コストであり、量産性にも優れているため、これらの点においても好ましい。ただし、第１の接続部８０Ａおよび第２の接続部８０Ｂを構成する金属は、Ｃｕに限らず、例えばＡｕ、Ｐｔなどの金属であってもよい。

基板１００は、図１および図２に示すように、積層セラミックコンデンサ１を埋設している。基板１００は、図１に示すように、第１の表面１００Ｓ１および、その裏面である第２の表面１００Ｓ２を有する。なお、図２においては、積層セラミックコンデンサ１は基板１００によって覆われているため、積層セラミックコンデンサ１は破線で示されている。

基板１００は、樹脂を主成分とするコア材を有する。基板１００を構成するコア材は、第１のコア材１１０と、第２のコア材１２０と、を含む。

第１のコア材１１０は、キャビティ１１１を有する。積層セラミックコンデンサ１は、第１のコア材１１０のキャビティ１１１内に配置されている。

第２のコア材１２０は、第１の接続部８０Ａおよび第２の接続部８０Ｂを含む積層セラミックコンデンサ１の表面を覆うように配置されている。また、第２のコア材１２０は、第１のコア材１１０を挟むように配置されている。

積層セラミックコンデンサ１の第１の接続部８０Ａおよび第２の接続部８０Ｂは、基板１００の第１の表面１００Ｓ１側に向かって突出しているが、その突出部も含めて第２のコア材１２０によって完全に覆われている。よって、積層セラミックコンデンサ１の第１の接続部８０Ａおよび第２の接続部８０Ｂは、基板１００の表面には露出していない。

基板１００を構成するコア材は、少なくとも第１の接続部８０Ａおよび第２の接続部８０Ｂを含む積層セラミックコンデンサ１を完全に覆うことが可能な厚みを有する。基板１００を構成するコア材の厚みは、例えば０．１ｍｍ以上１．６ｍｍ以下であることが好ましい。

基板１００は、複数のコア材が積層されて構成されていることが好ましい。複数のコア材としての第１のコア材１１０および第２のコア材１２０は、同じ材質であってもよい。第１のコア材１１０および第２のコア材１２０は、後述の製造工程において、異なるタイミングで投入される。

第１のコア材１１０および第２のコア材１２０は、ガラスエポキシ樹脂、ポリイミド樹脂、またはフッ素樹脂を配合した材料であることが好ましい。フッ素樹脂を配合した材料としては、誘電正接が０．００１よりも小さい低伝送損失材料であることが好ましく、例えば液晶ポリマーなどを用いることができる。本実施形態においては、第１のコア材１１０および第２のコア材１２０の材料として、ガラスエポキシ樹脂を用いている。

次に、本実施形態の部品内蔵基板３００の製造方法について説明する。まず、基板１００に埋設される積層セラミックコンデンサ１の製造方法について説明する。

誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。

誘電体シート上に、内部電極層３０用の導電性ペーストが、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層３１のパターンが形成された誘電体シートおよび、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。

内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第１の主面ＴＳ１側の第１の主面側外層部１２となる部分が形成される。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートが順次積層されることにより、内層部１１となる部分が形成される。この内層部１１となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第２の主面ＴＳ２側の第２の主面側外層部１３となる部分が形成される。これにより、積層シートが作製される。

積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。

積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。

積層チップが焼成されることにより、積層体１０が作製される。焼成温度は、誘電体層２０や内部電極層３０の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。

積層体１０の両端面に第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとなる導電性ペーストが塗布される。本実施形態においては、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層である。ガラス成分と金属とを含む導電性ペーストが、例えばディッピングなどの方法により、積層体１０に塗布される。その後、焼き付け処理が行われ、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが形成される。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。

なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体１０を形成する。

なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとして薄膜層を形成する場合は、積層体１０の第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部に、薄膜層を形成してもよい。薄膜層は、例えば、スパッタリング法によりスパッタ電極であってもよい。第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとして、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にスパッタ電極を形成する場合は、第１の端面ＬＳ１上および第２の端面ＬＳ２上には焼き付け層を形成してもよい。あるいは、第１の端面ＬＳ１上および第２の端面ＬＳ２上には下地電極層を形成せずに、後述するめっき層を積層体１０に直接形成してもよい。

次に、第１のめっき層７０Ａおよび第２のめっき層７０Ｂが形成される。なお、第１のめっき層７０Ａおよび第２のめっき層７０Ｂは、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの表面に形成されてもよく、積層体１０上に直接形成されてもよい。本実施形態においては、第１のめっき層７０Ａおよび第２のめっき層７０Ｂとして、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの表面に、Ｃｕめっき層が形成される。Ｃｕめっき層は、単層であっても複数層であってもよい。

次に、Ｃｕめっき層上に、第１の接続部８０Ａおよび第２の接続部８０Ｂが形成される。例えば、Ｃｕめっき層上に任意の形状のマスキングを行い、めっき工法によりＣｕを堆積させる。これにより、Ｃｕめっき層上に柱状の第１の接続部８０Ａおよび第２の接続部８０Ｂが形成される。第１の接続部８０Ａおよび第２の接続部８０Ｂの長さＴ３は、めっきの時間、電流密度などにより制御して調整する。なお、第１の接続部８０Ａおよび第２の接続部８０Ｂの形成方法は、めっき工程に限らない。例えば、スパッタリング工法や微小な端子ピンなども用いて形成してもよい。

このような製造工程により、第１の接続部８０Ａおよび第２の接続部８０Ｂを有する積層セラミックコンデンサ１が製造される。

次に、図６Ａ～図６Ｇを用いて、積層セラミックコンデンサ１を基板１００に埋設して、部品内蔵基板３００を製造する製造方法について説明する。

図６Ａに示すように、第１のコア材１１０を準備し、第１のコア材１１０にキャビティ１１１を形成する。第１のコア材１１０は、キャビティ１１１を形成した後に硬化させてもよいし、この時点では半硬化の状態とし、後述の第２のコア材１２０と共に硬化させてもよい。

次に、図６Ｂに示すように、第１のコア材１１０の裏面側である第２の表面１１０Ｓ２側に、保持用のテープ１５０を貼り付ける。

次に、図６Ｃに示すように、第１のコア材１１０のキャビティ１１１内に、第１の接続部８０Ａおよび第２の接続部８０Ｂを有する積層セラミックコンデンサ１を配置する。このとき、積層セラミックコンデンサ１は、テープ１５０上に配置される。図６Ｃに示すように、積層セラミックコンデンサ１の第１の主面ＴＳ１側、すなわち第１の接続部８０Ａおよび第２の接続部８０Ｂが配置されている側が、テープ１５０の反対側に位置するように、積層セラミックコンデンサ１が配置される。

次に、図６Ｄに示すように、第２のコア材１２０となる樹脂１２０Ａを、第１の接続部８０Ａおよび第２の接続部８０Ｂを含む積層セラミックコンデンサ１の表面を覆うように配置する。具体的には、第１のコア材１１０の第１の表面１１０Ｓ１側に、樹脂シートを貼り付け、ホットプレスを行う。これにより、図６Ｄに示すように、第１のコア材１１０のキャビティ１１１内に樹脂１２０Ａが入り込み、かつ積層セラミックコンデンサ１の第１の主面ＴＳ１側および第１のコア材１１０の第１の表面１１０Ｓ１側に樹脂１２０Ａの層が配置される。そして、これらの樹脂１２０Ａが、後述の樹脂１２０Ｂと合わさって、第２のコア材１２０を形成する。なお、ホットプレスを行う上で、樹脂シートの貼り付け面の反対側の表面に予めトップテープ（不図示）を貼り付けておき、ホットプレス後、樹脂１２０Ａの表面からトップテープを剥離してもよい。

次に、第２のコア材１２０を形成する樹脂１２０Ａの半硬化処理を行う。例えば、図６Ｄの状態の基板を、１０分以上３０分以下の時間、８０℃以上１２０℃以下の雰囲気に置くことで、樹脂１２０Ａの半硬化処理を行う。半硬化状態の樹脂１２０Ａは、適度な機械的強度を有し、かつ、易加工性を有する。

次に、図６Ｅに示すように、テープ１５０を、第１のコア材１１０の第２の表面１１０Ｓ２から剥離する。

次に、図６Ｆに示すように、第１のコア材１１０の第２の表面１１０Ｓ２側に、樹脂シートを貼り付け、ホットプレスを行う。これにより、積層セラミックコンデンサ１の第２の主面ＴＳ２側および第１のコア材１１０の第２の表面１１０Ｓ２側に樹脂１２０Ｂの層が配置される。なお、ホットプレスを行う上で、樹脂シートの貼り付け面の反対側の表面に予めトップテープ（不図示）を貼り付けておき、ホットプレス後、樹脂１２０Ｂの表面からトップテープを剥離してもよい。

次に、第２のコア材１２０を形成する樹脂１２０Ｂの半硬化処理を行う。例えば、図６Ｆの状態の基板を、１０分以上３０分以下の時間、８０℃以上１２０℃以下の雰囲気に置くことで、樹脂１２０Ｂの半硬化処理を行う。半硬化状態の樹脂１２０Ｂは、適度な機械的強度を有し、かつ、易加工性を有する。そして、図６Ｇに示すように、半硬化状態となった樹脂１２０Ａと半硬化状態となった樹脂１２０Ｂが合わさって、半硬化状態の第２のコア材１２０を形成する。

以上の製造方法により、本実施形態の部品内蔵基板３００が製造される。なお、以上の製造方法により製造された本実施形態の部品内蔵基板３００における、積層セラミックコンデンサ１の第１の接続部８０Ａおよび第２の接続部８０Ｂは、第２のコア材１２０によって完全に覆われた状態となっている。すなわち、積層セラミックコンデンサ１の第１の接続部８０Ａおよび第２の接続部８０Ｂは、基板１００の表面には露出していない。

なお、本実施形態の部品内蔵基板３００は、図６Ｇの状態で、コア材の硬化処理を行い、コア材の少なくとも積層セラミック電子部品の表面を覆う部分を、硬化状態としてもよい。より具体的には、図６Ｇの状態の基板を、３０分以上５０分以下の時間、１７０℃以上１９０℃以下の雰囲気に置くことで、第２のコア材１２０を含むコア材全体を硬化状態にしてもよい。この場合は、コア材が高い機械的強度を有する状態となる。よって、その後の出荷、運搬等の部品内蔵基板３００のハンドリング時において、部品内蔵基板３００が破損する可能性を抑制することができる。

なお、本実施形態の部品内蔵基板３００のコア材の全部または少なくとも一部は、半硬化状態のままであってもよい。例えば、前記コア材のうち、少なくとも前記積層セラミック電子部品の表面を覆う部分は、半硬化状態のままであってもよい。具体的には、少なくとも第２のコア材１２０は、半硬化状態のままであってもよい。この場合は、適度な機械的強度を有し、かつ、易加工性を有した状態で、部品内蔵基板３００の出荷、運搬等のハンドリングを行うことができる。

なお、一般に、エポキシ樹脂等の熱可塑性樹脂の硬化状態は、Ａステージ、ＢステージおよびＣステージの３段階に分けられる。Ａステージは未硬化状態で、Ｂステージは半硬化状態で、Ｃステージは硬化状態である。Ｃステージになった後は、加熱しても軟化することはない。上述のとおり、本実施形態の部品内蔵基板３００を構成するコア材は、ＢステージまたはＣステージの状態である。

以上のように、本実施形態の部品内蔵基板３００の製造方法は、第１の外部電極４０Ａから突出して設けられた第１の接続部８０Ａと、第２の外部電極４０Ｂから突出して設けられた第２の接続部８０Ｂと、を有する積層セラミックコンデンサ１を準備する工程と、基板１００を構成するコア材を準備する工程と、第１の接続部８０Ａおよび第２の接続部８０Ｂを含む積層セラミックコンデンサ１の表面をコア材によって完全に覆い、積層セラミックコンデンサ１をコア材に埋設する工程と、コア材を半硬化または硬化する工程と、を含む。さらに、この部品内蔵基板３００は、第１の接続部８０Ａおよび第２の接続部８０Ｂが基板１００の表面側に突出し、かつ基板１００の表面には露出していない状態で、出荷される工程を含んでいてもよい。

以上の製造方法により製造された本実施形態の部品内蔵基板３００は、その後、第１の接続部８０Ａが突出する方向および第２の接続部８０Ｂが突出する方向の部品内蔵基板３００の表面、本実施形態においては第１の表面１００Ｓ１が削り取られることで、コア材に覆われた第１の接続部８０Ａの表面および第２の接続部８０Ｂの表面が露出する。そして、この露出した第１の接続部８０Ａの表面および第２の接続部８０Ｂの表面に配線パターン（図９、１０参照）が形成される。これにより、外部電極４０および接続部８０の表面の金属酸化物の生成を抑制し、外部電極４０と、後に接続される基板１００の配線パターンとの間の電気的接続状態の悪化を抑制するという効果が得られる。

以上のように、本実施形態の部品内蔵基板３００は、例えば電子機器に実装するときに、部品内蔵基板３００の表面を削り取ることにより外部電極４０に接続された接続部８０を露出させて、露出した接続部８０に配線パターンを形成することができる。すなわち、電子機器に実装する直前まで、外部電極４０に接続されている接続部８０が部品内蔵基板３００の表面に露出することがない。そのため、積層セラミックコンデンサ１の外部電極４０や外部電極４０に接続された接続部８０が、大気中の酸素や、溶存酸素を含む水分と接触することを防ぐことができる。よって、積層セラミックコンデンサ１の外部電極４０や外部電極４０に接続された接続部８０の酸化を抑制することができる。このため、積層セラミックコンデンサ１の外部電極４０や外部電極４０に接続された接続部８０に金属酸化物が生成されることによって生じる接続抵抗の悪化を防止し、基板の電気特性を安定化することができる。

なお、本実施形態の第１の接続部８０Ａおよび第２の接続部８０Ｂは、積層体１０の同じ面に配置されており、基板１００の一方の表面の方向に向かって突出している。具体的には第１の接続部８０Ａおよび第２の接続部８０Ｂは、共に第１の主面ＴＳ１に配置されており、基板１００の第１の表面１００Ｓ１側に向かって突出している。よって、本実施形態の部品内蔵基板３００は、基板１００の第１の表面１００Ｓ１のみを削り取ることによって、第１の外部電極４０Ａと接続された１の接続部８０Ａの表面および第２の外部電極４０Ｂと接続された第２の接続部８０Ｂの表面を露出させることができる。

図７は、本実施形態の部品内蔵基板３００の第１変形例を示す断面図である。ただし、図１と同様、基板１００に埋設されている積層セラミックコンデンサ１については断面図ではなく、外観図で示されている。

上記実施形態においては、第２の接続部８０Ｂは、第２の外部電極４０Ｂを介して、第１の主面ＴＳ１に配置されていた。しかしながら、本変形例においては、第２の接続部８０Ｂは、第２の外部電極４０Ｂを介して、第２の主面ＴＳ２に配置されている。

図７に示すように、本変形例においては、積層セラミックコンデンサ１の第２の接続部８０Ｂは、第１の接続部８０Ａと反対側、すなわち基板１００の第２の表面１００Ｓ２側に向かって突出している。

ここで、積層セラミックコンデンサ１の外部電極４０および接続部８０は、上記実施形態と同様、第２のコア材１２０に完全に覆われている。よって、本変形例の部品内蔵基板３００の構成によっても、上記実施形態と同様、外部電極４０および接続部８０の表面の金属酸化物の生成を抑制し、外部電極４０と、後に接続される基板１００の配線パターンとの間の電気的接続状態の悪化を抑制するという効果が得られる。

そして、本変形例のように、第１の接続部８０Ａと、第２の接続部８０Ｂとを、積層体１０の異なる面に配置することにより、例えば基板１００の上下の表面を利用しての配線が容易となる。よって、基板１００に対する配線パターンの配置の自由度を高めることができる。なお、本変形例においては、配線パターンを配置する際に、第２の表面１００Ｓ２も削り取って、第２の接続部８０Ｂの表面を露出させる。

なお、第１の接続部８０Ａまたは第２の接続部８０Ｂの少なくとも一方を、第１の端面ＬＳ１、第１の側面ＷＳ１、または第２の側面ＷＳ２に設けてもよい。この場合は、接続部８０を構成する柱状部の先端が、基板１００の第１の表面１００Ｓ１側または第２の表面１００Ｓ２側に向かって突出するように、柱状部の途中部分を屈曲させてもよい。

図８は、本実施形態の部品内蔵基板３００の第２変形例を示す断面図である。ただし、基板１００に埋設されている積層セラミックコンデンサ１および他の電子部品２００については断面図ではなく、外観図で示されている。

上記実施形態においては、基板１００には、積層セラミックコンデンサ１のみが埋設されていた。しかしながら、本変形例においては、基板１００に、積層セラミックコンデンサ１に加えて、他の電子部品２００も埋設されている。

図８に示すように、本変形例においては、第１のコア材１１０は、キャビティ１１１に加えて、第２キャビティ１１２および第３キャビティ１１３を有する。そして、第２キャビティ１１２および第３キャビティ１１３には、電子部品２００が配置されている。第２のコア材１２０は、積層セラミックコンデンサ１に加えて、電子部品２００の表面を覆うように配置されている。

なお、電子部品２００は、その後、ビアホール導体（不図示）などが形成されることにより、基板１００の配線パターン（不図示）と接続される。

このように、部品内蔵基板３００は、積層セラミックコンデンサ１に加えて、他の電子部品２００を内蔵していてもよい。なお、基板１００内に埋設される積層セラミックコンデンサ１の数についても特に制限はなく、単数または複数の積層セラミックコンデンサ１が基板１００内に埋設されていてもよい。

本実施形態の部品内蔵基板３００によれば、以下の効果を奏する。

（１）本実施形態の部品内蔵基板３００は、積層された複数のセラミック層２０と積層された複数の内部導体層３０とを含み、高さ方向に相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向に直交する幅方向に相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面ＬＳ１および第２の端面ＬＳ２とを有する積層体１０と、積層体１０の第１の端面ＬＳ１側に配置され、内部導体層３０に接続された第１の外部電極４０Ａと、積層体１０の第２の端面ＬＳ２側に配置され、内部導体層３０に接続された第２の外部電極４０Ｂと、を有する積層セラミック電子部品１と、積層セラミック電子部品１を埋設する基板１００と、を備える、部品内蔵基板３００であって、積層セラミック電子部品１は、第１の外部電極４０Ａから突出して設けられた第１の接続部８０Ａと、第２の外部電極４０Ｂから突出して設けられた第２の接続部８０Ｂと、を有し、基板１００はコア材１１０、１２０を有し、第１の接続部８０Ａおよび第２の接続部８０Ｂを含む積層セラミック電子部品１の表面は、コア材１１０、１２０に覆われて、基板１００に埋設されており、第１の接続部８０Ａは、基板１００の表面側に向かって突出し、かつ基板１００の表面には露出しておらず、第２の接続部８０Ｂは、基板１００の表面側に向かって突出し、かつ基板１００の表面には露出していない。これにより、外部電極４０と基板１００の配線パターンとの間の電気的接続状態の悪化を抑制することが可能な部品内蔵基板３００を提供することができる。

（２）本実施形態の第１の外部電極４０Ａの最表面は、Ｃｕめっきにより形成されており、第２の外部電極４０Ｂの最表面は、Ｃｕめっきにより形成されている。これにより、抵抗成分を低減することができる。

（３）本実施形態の第１の外部電極４０Ａは、第１の端面ＬＳ１上に加えて、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち少なくともいずれか１つの面に配置されており、第２の外部電極４０Ｂは、第２の端面ＬＳ２上に加えて、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち少なくともいずれか１つの面に配置されている。これにより、例えば、第１の接続部８０Ａおよび第２の接続部８０Ｂを、第１の外部電極４０Ａおよび第２の外部電極４０Ｂが配置されている面から突出形成させることもできる。

（４）本実施形態の第１の外部電極４０Ａは、第１の端面ＬＳ１上に加えて、第１の主面ＴＳ１の一部、第２の主面ＴＳ２の一部、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に配置されており、第２の外部電極４０Ｂは、第２の端面ＬＳ２上に加えて、第１の主面ＴＳ１の一部、第２の主面ＴＳ２の一部、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に配置されている。これにより、例えば、第１の接続部８０Ａおよび第２の接続部８０Ｂを、第１の外部電極４０Ａおよび第２の外部電極４０Ｂが配置されている面から突出形成させることもできる。

（５）本実施形態の第１の接続部８０Ａは、第１の端面ＬＳ１、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち、第１の外部電極が存在する少なくともいずれか１つの面に配置されており、第２の接続部８０Ｂは、第２の端面ＬＳ２、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２のうち、第２の外部電極４０Ｂが存在する少なくともいずれか１つの面に配置されている。このように、第１の接続部８０Ａおよび第２の接続部８０Ｂを、第１の外部電極４０Ａおよび第２の外部電極４０Ｂが配置されている面から突出形成させることにより、その後、第１の接続部８０Ａおよび第２の接続部８０Ｂと、基板１００の配線パターンとを接合することができる。

（６）本実施形態の第１の接続部８０Ａは、単数または複数設けられており、第２の接続部８０Ｂは、単数または複数設けられている。第１の接続部８０Ａおよび第２の接続部８０Ｂの数を単数にすることにより、積層セラミックコンデンサ１を単純な構成とすることができる。また、第１の接続部８０Ａおよび第２の接続部８０Ｂを複数設けることにより、例えば、第１の接続部８０Ａおよび第２の接続部８０Ｂと、基板１００の配線パターンとの電気的な接続ポイントの数を増やすことなどが可能となる。

（７）本実施形態の第１の接続部８０Ａおよび第２の接続部８０Ｂを構成する金属は、少なくとも内部導体層３０を構成する金属よりも抵抗率の低い金属を含む。これにより、抵抗成分を低減することができる。

（８）本実施形態の第１の接続部８０Ａおよび第２の接続部８０Ｂの突出方向の長さＴ３は、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向の長さよりも短い。これにより、外部の力の影響により第１の接続部８０Ａおよび第２の接続部８０Ｂが破損することを抑制することができる。

（９）本実施形態の第１の接続部８０Ａの突出方向の長さＴ３は、第１の接続部８０Ａが配置されている第１の外部電極４０Ａの厚みの寸法よりも長く、第２の接続部８０Ｂの突出方向の長さＴ３は、第２の接続部８０Ｂが配置されている第２の外部電極４０Ｂの厚みの寸法よりも長い。これにより、第１の接続部８０Ａおよび第２の接続部８０Ｂに対して、基板１００の配線パターン１３０を接続する作業が容易となる。

（１０）本実施形態の第１の接続部８０Ａは、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも１つの面に配置され、第２の接続部８０Ｂは、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも１つの面に配置され、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの長さ方向の長さをＬ１、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの幅方向の長さをＷ１、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの長さ方向の長さをＬ２、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの幅方向の長さをＷ２としたとき、第１の接続部８０Ａの突出方向に直交する方向で切断したときの第１の接続部８０Ａの断面積Ａ１は下記式（１）を満たし、第２の接続部８０Ｂの突出方向に直交する方向で切断したときの第２の接続部８０Ｂの断面積Ｂ１は下記式（２）を満たす。これにより、第１の接続部８０Ａおよび第２の接続部８０Ｂと、後に接続される基板１００の配線パターンとの接触面積を確保し、密着力の向上および接続安定性の向上を図ることができる。
（Ｌ１×０．０３）×（Ｗ１×０．０３）≦Ａ１≦Ｌ１×Ｗ１ ・・・（１）
（Ｌ２×０．０３）×（Ｗ２×０．０３）≦Ｂ１≦Ｌ２×Ｗ２ ・・・（２）

（１１）本実施形態の第１の接続部８０Ａは、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも１つの面に配置され、第２の接続部８０Ｂは、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも１つの面に配置され、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの長さ方向の長さをＬ１、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの高さ方向の長さをＴ１、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの長さ方向の長さをＬ２、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの高さ方向の長さをＴ２としたとき、第１の接続部８０Ａの突出方向に直交する方向で切断したときの第１の接続部８０Ａの断面積Ａ１は下記式（３）を満たし、第２の接続部８０Ｂの突出方向に直交する方向で切断したときの第２の接続部８０Ｂの断面積Ｂ１は下記式（４）を満たす。これにより、第１の接続部８０Ａおよび第２の接続部８０Ｂと、後に接続される基板１００の配線パターンとの接触面積を確保し、密着力の向上および接続安定性の向上を図ることができる。
（Ｌ１×０．０３）×（Ｔ１×０．０３）≦Ａ１≦Ｌ１×Ｔ１ ・・・（３）
（Ｌ２×０．０３）×（Ｔ２×０．０３）≦Ｂ１≦Ｌ２×Ｔ２ ・・・（４）

（１２）本実施形態のコア材は、ガラスエポキシ樹脂、ポリイミド樹脂、またはフッ素樹脂を配合した材料である。コア材として、これらの材料を用いることにより、積層セラミック電子部品が所望の電気特性を得ることができる。

（１３）本実施形態の部品内蔵基板３００は、第１の接続部８０Ａが突出する方向および第２の接続部８０Ｂが突出する方向の部品内蔵基板３００の表面を削り取ることで、コア材に覆われた第１の接続部８０Ａの表面および第２の接続部８０Ｂの表面を露出させて、露出した第１の接続部８０Ａの表面および第２の接続部８０Ｂの表面に配線パターンを形成可能とする。したがって、本実施形態の部品内蔵基板３００は、外部電極４０および接続部８０の表面の金属酸化物の生成を抑制し、外部電極４０と、後に接続される基板１００の配線パターンとの間の電気的接続状態の悪化を抑制するという効果が得られる。

＜第２実施形態＞
以下、本発明の第２実施形態に係る部品内蔵基板３１０について説明する。なお、以下の説明において、第１実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図９および図１０は、本実施形態の部品内蔵基板３１０を説明するための図である。

第１実施形態においては、第１の接続部８０Ａおよび第２の接続部８０Ｂを含む積層セラミックコンデンサ１は、第２のコア材１２０によって完全に覆われた状態となっていた。本実施形態においても、基本的には、積層セラミックコンデンサ１は第２のコア材１２０によって覆われ、基板１００に埋設されている。しかしながら、本実施形態においては、第１の接続部８０Ａおよび第２の接続部８０Ｂの端部のみ、第２のコア材１２０の表面から露出している。そして、この端部の露出面には、配線パターン１３０が配置されている。

図９は、部品内蔵基板３１０の断面図である。ただし、基板１００に埋設されている積層セラミックコンデンサ１については断面図ではなく、外観図で示されている。図１０は、図９の部品内蔵基板３１０を矢印Ｘの方向から見たときの矢視図である。図９および図１０に示すように、積層セラミックコンデンサ１は、基板１００に埋設されている。

部品内蔵基板３１０は、積層セラミック電子部品としての積層セラミックコンデンサ１と、積層セラミックコンデンサ１を内蔵する基板１００と、を有する。

本実施形態の積層セラミックコンデンサ１の第１の接続部８０Ａは、第１の実施形態と同様、基板１００の第１の表面１００Ｓ１側に向かって突出している。ただし、本実施形態の第１の接続部８０Ａは、基板１００の表面から露出する第１の露出面８０ＡＳを有する。

本実施形態の積層セラミックコンデンサ１の第２の接続部８０Ｂは、第１の実施形態と同様、基板１００の第１の表面１００Ｓ１側に向かって突出している。ただし、本実施形態の第２の接続部８０Ｂは、基板１００の表面から露出する第２の露出面８０ＢＳを有する。

本実施形態の基板１００は、第３の表面１００Ｓ３と、第３の表面１００Ｓ３上に配設された配線パターン１３０を有する。

基板１００の第３の表面１００Ｓ３と、第１の接続部８０Ａの第１の露出面８０ＡＳおよび第２の接続部８０Ｂの第２の露出面８０ＢＳは、例えば図６Ｇに示される、第１実施形態において製造方法を説明した部品内蔵基板３００の第１の表面１００Ｓ１の表層付近を削り取り、さらに必要に応じて表面処理が施されることにより形成される。本実施形態においては、基板１００の第３の表面１００Ｓ３は、第１の露出面８０ＡＳと連なるコア材の表面であって、かつ第２の露出面８０ＢＳと連なるコア材の表面である。

配線パターン１３０は、第１の配線パターン１３０Ａと、第２の配線パターン１３０Ｂと、を備える。

第１の配線パターン１３０Ａは、第１の接続部８０Ａの第１の露出面８０ＡＳ上および基板１００の第３の表面１００Ｓ３上に配置されている。第１の配線パターン１３０Ａは、第１の露出面８０ＡＳを覆っている。第１の配線パターン１３０Ａは、第１の接続部８０Ａを介して第１の外部電極４０Ａと電気的に接続されている。第１の配線パターン１３０Ａの厚みは、特に限定されないが、例えば、２０μｍ以上２００μｍ以下であってもよい。

第２の配線パターン１３０Ｂは、第２の接続部８０Ｂの第２の露出面８０ＢＳ上および基板１００の第３の表面１００Ｓ３上に配置されている。第２の配線パターン１３０Ｂは、第２の露出面８０ＢＳを覆っている。第２の配線パターン１３０Ｂは、第２の接続部８０Ｂを介して第２の外部電極４０Ｂと電気的に接続されている。第２の配線パターン１３０Ｂの厚みは、特に限定されないが、例えば、２０μｍ以上２００μｍ以下であってもよい。

第１の配線パターン１３０Ａおよび第２の配線パターン１３０Ｂの材質は特に限定されないが、例えば、Ｃｕ、Ａｕ、Ｐｄ、Ｐｔなどの金属を用いることができる。

なお、第１の接続部８０Ａおよび第２の接続部８０Ｂを構成する金属と、第１の配線パターン１３０Ａおよび第２の配線パターン１３０Ｂを構成する金属とが、共にＣｕであってもよい。この場合は、両者の接続部の接続抵抗が低減し、基板特性の悪化を抑制することができる。

なお、本実施形態においても、基本的には、積層セラミックコンデンサ１は第２のコア材１２０によって覆われ、基板１００に埋設されている。そして、第２のコア材１２０の表面から露出している第１の露出面８０ＡＳおよび第２の露出面８０ＢＳには、配線パターン１３０が配置されている状態となっている。よって、本実施形態の部品内蔵基板３１０の構成によっても、外部電極４０および接続部８０の表面の金属酸化物の生成を抑制し、外部電極４０と基板１００の配線パターン１３０との間の電気的接続状態の悪化を抑制するという効果が得られる。

ここで、積層セラミックコンデンサ１の第１の接続部８０Ａの第１の露出面８０ＡＳおよび第２の接続部８０Ｂの第２の露出面８０ＢＳの粗さ曲線のスキューネスＲｓｋは、第１の露出面８０ＡＳと連なるコア材の表面および第２の露出面８０ＢＳと連なるコア材の表面である第３の表面１００Ｓ３の粗さ曲線のスキューネスＲｓｋよりも大きい。

そして、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳの粗さ曲線のスキューネスＲｓｋの値である第１スキューネスＲｓｋ１と、第１の露出面８０ＡＳと連なるコア材の表面および第２の露出面８０ＢＳと連なるコア材の表面である第３の表面１００Ｓ３の粗さ曲線のスキューネスＲｓｋの値である第２スキューネスＲｓｋ２は、下記式（５）を満たすことが好ましい。
－３＜Ｒｓｋ２＜Ｒｓｋ１＜１．５ ・・・（５）

ここで、スキューネスＲｓｋとは、ＪＩＳ Ｂ ０６０１：２０１３に規定されているパラメータであり、粗さ曲線の確率密度関数の非対称性の度合いを示すパラメータである。すなわち、粗さ曲線における平均高さを中心線とした際における山部と谷部との非対称性の度合いを示す指標である。スキューネスＲｓｋがゼロよりも小さい表面は、谷部よりも山部となる領域の方が広い表面であり、典型的には、幅広い山部と狭い谷部を有する表面である。一方、スキューネスＲｓｋがゼロよりも大きい表面は、山部よりも谷部となる領域の方が広い表面であり、典型的には、幅広い谷部と狭い山部を有する表面である。

本実施形態においては、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳの粗さ曲線のスキューネスＲｓｋ（Ｒｓｋ１）が、コア材の表面である第３の表面１００Ｓ３の粗さ曲線のスキューネスＲｓｋ（Ｒｓｋ２）よりも大きくなるように、表面が形成されている。このように、配線パターン１３０との間でより高いアンカー効果が発揮されることが望ましい第１の露出面８０ＡＳおよび第２の露出面８０ＢＳを、コア材の表面である第３の表面１００Ｓ３よりも、高いスキューネスＲｓｋの表面とすることにより、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳと、配線パターン１３０との間の密着力が向上し、この部分での剥離の発生を抑制することができる。よって、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳと、配線パターン１３０との間の電気的接合状態を良好に確保することができる。その結果、外部電極４０と基板１００の配線パターンとの間の電気的接続状態の悪化を抑制することが可能な部品内蔵基板３００を提供することができる。

なお、スキューネスＲｓｋが－３以下になると、配線パターン１３０が入り込む谷部が狭くなるため、アンカー効果が発揮されにくい。よって、第１スキューネスＲｓｋ１と、第２スキューネスＲｓｋ２は共に、－３よりも大きいことが好ましい。これにより、配線パターン１３０と、第３の表面１００Ｓ３、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳとの界面において、アンカー効果を得ることができる。一方、スキューネスＲｓｋが１．５以上になると、表面のぬれ性が低下し、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳと、配線パターン１３０との接合状態が悪化する。よって、第１スキューネスＲｓｋ１は、１．５よりも小さいことが好ましい。よって、上記式（５）を満たすことにより、配線パターン１３０と、第３の表面１００Ｓ３、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳとの間の界面において、密着力の向上および接続安定性の向上を図ることができる。その結果、積層セラミックコンデンサ１の外部電極４０と基板１００の配線パターン１３０との間の電気的接続状態の悪化を抑制することができる。

スキューネスＲｓｋは、以下の方法により測定される。まず、部品内蔵基板３１０が試料作製用の樹脂に埋め込まれる。次に、樹脂に埋め込まれた部品内蔵基板３１０が、図９に示されるような断面で切断され、その切断面に対して、集束イオンビーム（ＦＩＢ）加工による表面精密研磨加工が施される。次に、研磨された断面における、第１の露出面８０ＡＳと第１の配線パターン１３０Ａとの界面、第２の露出面８０ＢＳと第２の配線パターン１３０Ｂとの界面、基板１００の第３の表面１００Ｓ３と配線パターン１３０との界面が、走査型電子顕微鏡（ＳＥＭ）により観察される。そして、ＳＥＭにより観察されるこれらの界面をそれぞれ、第１の露出面８０ＡＳの断面曲線、第２の露出面８０ＢＳの断面曲線、第３の表面１００Ｓ３の断面曲線とみなし、この断面曲線に対して、ＪＩＳ Ｂ ０６０１：２０１３の３．１．６に規定されるような高域フィルタを適用して、第１の露出面８０ＡＳの粗さ曲線、第２の露出面８０ＢＳの粗さ曲線、基板１００の第３の表面１００Ｓ３の粗さ曲線を得る。そして、これらの粗さ曲線から、ＪＩＳ Ｂ ０６０１：２０１３の４．２．３に規定されている式に基づいて、スキューネスＲｓｋを算出する。なお、パラメータを算出する際の粗さ曲線の基準長さとしては、ＪＩＳ Ｂ ０６３３の７．２．１に規定される基準長さを用いる。但し、接続部８０の寸法上、この基準長さを確保できない場合は、設定可能なできる限り長い距離を、基準長さとして用いる。なお、それぞれの界面について、スキューネスＲｓｋを５か所で測定し、その平均値を、本実施形態のスキューネスＲｓｋの値とする。

なお、第１の接続部８０Ａの第１の露出面８０ＡＳおよび第２の接続部８０Ｂの第２の露出面８０ＢＳの表面積の大きさは、特に限定されない。ただし、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳの表面積は、所定の範囲内に含まれることが好ましい。

具体的には、第１の接続部８０Ａが、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも１つの面に配置される場合においては、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの長さ方向の長さをＬ１、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの幅方向の長さをＷ１としたとき、第１の露出面８０ＡＳの表面積Ａ２は下記式（６）を満たすことが好ましい。また、第２の接続部８０Ｂが、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも１つの面に配置される場合においては、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの長さ方向の長さをＬ２、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの幅方向の長さをＷ２としたとき、第２の露出面８０ＢＳの表面積Ｂ２は下記式（７）を満たすことが好ましい。これにより、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳと、基板１００の配線パターン１３０との接触面積を確保し、密着力の向上および接続安定性の向上を図ることができる。
（Ｌ１×０．０３）×（Ｗ１×０．０３）≦Ａ２≦Ｌ１×Ｗ１ ・・・（６）
（Ｌ２×０．０３）×（Ｗ２×０．０３）≦Ｂ２≦Ｌ２×Ｗ２ ・・・（７）

なお、上記式（６）および式（７）を、下記のように式（６Ｂ）および式（７Ｂ）で表した場合は、αの値は０．０３であればよい。ただし、αの値は、好ましくは０．２であり、より好ましくは０．５である。これにより、密着力および接続安定性をより向上させることができる。さらにαの値を０．７とすれば、接続部８０が配置されている面の外部電極４０の面積の約半分以上の面積を有効利用できる。よって、密着力および接続安定性をさらに向上させることができる。
（Ｌ１×α）×（Ｗ１×α）≦Ａ２≦Ｌ１×Ｗ１ ・・・（６Ｂ）
（Ｌ２×α）×（Ｗ２×α）≦Ｂ２≦Ｌ２×Ｗ２ ・・・（７Ｂ）

なお、第１の接続部８０Ａが、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも１つの面に配置される場合においては、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの長さ方向の長さをＬ１、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの高さ方向の長さをＴ１としたとき、第１の露出面８０ＡＳの表面積Ａ２は下記式（８）を満たすことが好ましい。また、第２の接続部８０Ｂが、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも１つの面に配置される場合においては、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの長さ方向の長さをＬ２、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの高さ方向の長さをＴ２としたとき、第２の露出面８０ＢＳの表面積Ｂ２は下記式（９）を満たすことが好ましい。これにより、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳと、基板１００の配線パターン１３０との接触面積を確保し、密着力の向上および接続安定性の向上を図ることができる。
（Ｌ１×０．０３）×（Ｔ１×０．０３）≦Ａ１≦Ｌ１×Ｔ１ ・・・（８）
（Ｌ２×０．０３）×（Ｔ２×０．０３）≦Ｂ１≦Ｌ２×Ｔ２ ・・・（９）

なお、上記式（８）および式（９）を、下記のように式（８Ｂ）および式（９Ｂ）で表した場合は、αの値は０．０３であればよい。ただし、αの値は、好ましくは０．２であり、より好ましくは０．５である。これにより、密着力および接続安定性をより向上させることができる。さらにαの値を０．７とすれば、接続部８０が配置されている面の外部電極４０の面積の約半分以上の面積を有効利用できる。よって、密着力および接続安定性をさらに向上させることができる。
（Ｌ１×α）×（Ｔ１×α）≦Ａ２≦Ｌ１×Ｔ１ ・・・（８Ｂ）
（Ｌ２×α）×（Ｔ２×α）≦Ｂ２≦Ｌ２×Ｔ２ ・・・（９Ｂ）

第１の接続部８０Ａおよび第２の接続部８０Ｂの突出方向の長さＴ３は、特に限定されない。ただし、第１の接続部８０Ａおよび第２の接続部８０Ｂの突出方向の長さＴ３は、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向Ｔの長さ、すなわち積層体１０のＴ寸法よりも短いことが好ましい。これにより、外部の力の影響により第１の接続部８０Ａおよび第２の接続部８０Ｂが破損することを抑制することができる。第１の接続部８０Ａおよび第２の接続部８０Ｂの突出方向の長さＴ３は、例えば、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向Ｔの長さの６０％以下、好ましくは４０％以下であることが好ましく、例えば、３００μｍ以下、好ましくは２００μｍ以下であることが好ましい。

また、第１の接続部８０Ａの突出方向の長さＴ３は、第１の接続部８０Ａが配置されている第１の外部電極４０Ａの厚みの寸法よりも長いことが好ましい。第２の接続部８０Ｂの突出方向の長さＴ３は、第２の接続部８０Ｂが配置されている第２の外部電極４０Ｂの厚みの寸法よりも長いことが好ましい。これにより、第１の接続部８０Ａおよび第２の接続部８０Ｂに対して、基板１００の配線パターン１３０を接続する作業が容易となる。具体的には、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳを露出させる上で、基板１００の表面の削り取り量の許容範囲が広がる。また、基板１００に対する積層セラミックコンデンサ１の埋設位置の自由度を高めることができる。第１の接続部８０Ａおよび第２の接続部８０Ｂの突出方向の長さＴ３は、例えば、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向Ｔの長さの２０％以上、好ましくは３０％以上であることが好ましく、例えば、１００μｍ以上、好ましくは１５０μｍ以上であることが好ましい。

第１の接続部８０Ａおよび第２の接続部８０Ｂの個数は、単数であってもよいし、複数であってもよい。第１の接続部８０Ａおよび第２の接続部８０Ｂを構成する金属は、低抵抗、高伝導率の金属であることが好ましい。例えば、第１の接続部８０Ａおよび第２の接続部８０Ｂの少なくとも最表面の材質は、Ｃｕであることが好ましい。これらの点については、第１実施形態と同様である。

次に、図１１Ａ～図１１Ｄを用いて、本実施形態の部品内蔵基板３１０の製造方法について説明する。

図１１Ａに示すように、第１の露出面８０ＡＳと第２の露出面８０ＢＳが露出した部品内蔵基板を準備する。これは、例えば第１実施形態で製造方法を説明した図６Ｇに示される部品内蔵基板３００の第１の表面１００Ｓ１を研磨することにより得ることができる。研磨する際の基板１００の第２のコア材１２０は、硬化状態または半硬化状態であるが、加工性を考慮すると、半硬化状態であることが好ましい。

この状態で、研磨によって露出した基板１００の第３の表面１００Ｓ３に対してサンドブラスト加工を実施する。サンドブラスト加工においては、サンドブラストの吐出エアーの圧力および周波数、ブラスト材の材質およびサイズ、ブラスト材の吐出量を調整し、基板１００の第３の表面１００Ｓ３が所望のスキューネスＲｓｋ（Ｒｓｋ２）の表面となるように調整する。このとき、第１の露出面８０ＡＳと第２の露出面８０ＢＳは、マスキングされていてもよいし、マスキングされずに、一緒にサンドブラスト加工が実施されてもよい。

次に、図１１Ｂに示すように、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳ以外の部分がマスキングされるように、基板１００の第３の表面１００Ｓ３にマスキング部材１６０が配置される。

この状態で、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳにエッチング加工を行う。エッチング加工においては、エッチング液の濃度、エッチング液の温度を制御し、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳが所望のスキューネスＲｓｋ（Ｒｓｋ１）の表面となるように調整する。所望のスキューネスＲｓｋの表面を得るために、エッチング液としては、塩化第二鉄、塩化第二銅といった、塩化物系のエッチング液や、過硫酸アンモニウムを主体としたもの、過硫酸アンモニウムをアンモニア錯体化したもの、硫酸および過酸化水素を主体としたもの、硫酸および過酸化水素をアンモニア錯体化したもの、塩素酸塩系を主体としたものといった、過酸化物系のエッチング液の中から、任意の少なくとも１種のエッチング液が選ばれて使用される。

エッチング加工後は、マスキング部材１６０が除去される。その後、図１１Ｃに示すように、配線パターン１３０を形成するためのマスキング部材１７０を設けて、第１の配線パターン１３０Ａおよび第２の配線パターン１３０Ｂを形成する。

次に、図１１Ｄに示すように、マスキング部材１７０を除去する。その後、第２のコア材１２０は硬化されてもよいし、半硬化のままであってもよい。これにより、部品内蔵基板３１０が完成する。

以上のように、本実施形態の部品内蔵基板３１０の製造方法は、第１の外部電極４０Ａから突出して設けられた第１の接続部８０Ａと、第２の外部電極４０Ｂから突出して設けられた第２の接続部８０Ｂと、を有する積層セラミックコンデンサ１を準備する工程と、基板１００を構成するコア材を準備する工程と、第１の接続部８０Ａおよび第２の接続部８０Ｂを含む積層セラミックコンデンサ１の表面をコア材によって完全に覆い、積層セラミックコンデンサ１をコア材に埋設する工程と、コア材を半硬化または硬化する工程と、第１の接続部８０Ａが突出する方向および第２の接続部８０Ｂが突出する方向のコア材を削り取り、コア材に覆われていた第１の接続部８０Ａの表面および第２の接続部８０Ｂの表面を露出させる工程と、この露出した第１の接続部８０Ａの表面および第２の接続部８０Ｂの表面に第１の配線パターン１３０Ａおよび第２の配線パターン１３０Ｂを形成する工程と、を含む。さらに、この部品内蔵基板３１０が、出荷される工程を含んでいてもよい。これにより、外部電極４０および接続部８０の表面の金属酸化物の生成を抑制し、外部電極４０と基板１００の配線パターン１３０との間の電気的接続状態の悪化を抑制することができる。

そして、本実施形態の部品内蔵基板３１０は、配線パターン１３０との間でより高いアンカー効果が発揮されることが望ましい第１の露出面８０ＡＳおよび第２の露出面８０ＢＳの表面を、コア材の表面である第３の表面１００Ｓ３よりも、高いスキューネスＲｓｋの表面とすることにより、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳと、配線パターン１３０との間の密着力および接続安定性の向上を図ることができる。また、第１スキューネスＲｓｋ１および第２スキューネスＲｓｋ２を、－３よりも大きくすることにより、配線パターン１３０と、第３の表面１００Ｓ３、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳとの界面において、アンカー効果を得ることができる。また、第１スキューネスＲｓｋ１を、１．５よりも小さくすることにより、表面のぬれ性を確保し、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳと、配線パターン１３０との間の接合状態を良好に保つことができる。なお、上記実施形態においては、所望の表面状態を得るために、サンドブラスト加工およびエッチング加工を実施したが、加工方法はこれらの方法に限定されない。

なお、一般に、特許文献２、３に示されるような部品内蔵基板の製造プロセスにおいて、ビアホール導体を用いて外部電極と配線パターンとを電気的に接続する場合、ビアホール導体と配線パターンの間の接続状態が悪くなってしまった場合には、この部分で剥離等の接触不良が生じ、外部電極と配線部材の間の電気的接続状態が悪化するおそれがある。しかしながら、本実施形態の構成であれば、配線パターンの剥離の問題を防止し、外部電極と配線パターンとの間の電気的接続状態の悪化を抑制することができる。

図１２は、本実施形態の部品内蔵基板３１０の第１変形例を示す断面図である。ただし、基板１００に埋設されている積層セラミックコンデンサ１については断面図ではなく、外観図で示されている。

上記実施形態においては、第２の接続部８０Ｂは、第２の外部電極４０Ｂを介して、第１の主面ＴＳ１に配置されていた。しかしながら、本変形例においては、第１実施形態の第１変形例と同様、第２の接続部８０Ｂは、第２の外部電極４０Ｂを介して、第２の主面ＴＳ２に配置されている。

図１２に示すように、第２の接続部８０Ｂは、基板１００の表面から露出する第２の露出面８０ＢＳを有する。この第２の露出面８０ＢＳと、基板１００の第４の表面１００Ｓ４は、例えば、第１実施形態において製造方法を説明した部品内蔵基板３００の第２の表面１００Ｓ２の表層付近を削り取り、さらに必要に応じて前述のサンドブラスト加工やエッチング加工等の表面処理が施されることにより形成される。本変形例においては、基板１００の第４の表面１００Ｓ４は、第２の露出面８０ＢＳと連なるコア材の表面となる。

このように、第１の接続部８０Ａと、第２の接続部８０Ｂとを、積層体１０の異なる面に配置することにより、例えば基板１００の上下の表面を利用しての配線が可能となる。よって、基板１００に対する配線パターン１３０の自由度を高めることができる。

図１３は、本実施形態の部品内蔵基板３１０の第２変形例を示す断面図である。ただし、基板１００に埋設されている積層セラミックコンデンサ１および他の電子部品２００については断面図ではなく、外観図で示されている。

上記実施形態においては、基板１００には、積層セラミックコンデンサ１のみが埋設されていた。しかしながら、本変形例においては、基板１００に、積層セラミックコンデンサ１に加えて、他の電子部品２００も埋設されている。

図１３に示すように、本変形例における電子部品２００の電極２１０と、基板１００の配線パターン１４２は、ビアホール導体１４１を介して電気的に接続されている。

このように、部品内蔵基板３１０は、積層セラミックコンデンサ１に加えて、他の電子部品２００を内蔵していてもよい。なお、基板１００内に埋設される積層セラミックコンデンサ１の数についても制限はなく、単数または複数の積層セラミックコンデンサ１が基板１００内に埋設されていてもよい。

本実施形態の部品内蔵基板３１０によれば、第１実施形態の（２）～（９）、（１２）に加えて、以下の効果を奏する。

（１４）本実施形態の部品内蔵基板３１０は、積層された複数のセラミック層２０と積層された複数の内部導体層３０とを含み、高さ方向に相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向に直交する幅方向に相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面ＬＳ１および第２の端面ＬＳ２とを有する積層体１０と、積層体１０の第１の端面ＬＳ１側に配置され、内部導体層３０に接続された第１の外部電極４０Ａと、積層体１０の第２の端面ＬＳ２側に配置され、内部導体層３０に接続された第２の外部電極４０Ｂと、を有する積層セラミック電子部品１と、積層セラミック電子部品１を埋設する基板１００と、を備える、部品内蔵基板３１０であって、積層セラミック電子部品１は、第１の外部電極４０Ａから突出して設けられた第１の接続部８０Ａと、第２の外部電極４０Ｂから突出して設けられた第２の接続部８０Ｂと、を有し、基板１００は、コア材と、コア材の表面に形成され、第１の外部電極４０Ａと電気的に接続される第１の配線パターン１３０Ａと、コア材の表面に形成され、第２の外部電極４０Ｂと電気的に接続される第２の配線パターン１３０Ｂと、を有し、第１の接続部８０Ａおよび第２の接続部８０Ｂを含む積層セラミック電子部品１の表面は、コア材に覆われて、基板１００に埋設されており、第１の接続部８０Ａは、基板１００の表面側に向かって突出し、かつ基板１００の表面から露出する第１の露出面８０ＡＳを有し、第２の接続部８０Ｂは、基板１００の表面側に向かって突出し、かつ基板１００の表面から露出する第２の露出面８０ＢＳを有し、第１の配線パターン１３０Ａは、第１の露出面８０ＡＳに配置され、第２の配線パターン１３０Ｂは、第２の露出面８０ＢＳに配置され、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳの粗さ曲線のスキューネスＲｓｋは、第１の露出面８０ＡＳと連なるコア材の表面および第２の露出面８０ＢＳと連なるコア材の表面の粗さ曲線のスキューネスＲｓｋよりも大きい。これにより、外部電極４０と基板１００の配線パターンとの間の電気的接続状態の悪化を抑制することが可能な部品内蔵基板３００を提供することができる。

（１５）本実施形態の第１の露出面８０ＡＳおよび第２の露出面８０ＢＳの粗さ曲線のスキューネスＲｓｋの値である第１スキューネスＲｓｋ１と、第１の露出面８０ＡＳと連なるコア材の表面および第２の露出面８０ＢＳと連なるコア材の表面の粗さ曲線のスキューネスＲｓｋの値である第２スキューネスＲｓｋ２は、下記式（５）を満たす。これにより、配線パターン１３０と、第３の表面１００Ｓ３、第１の露出面８０ＡＳおよび第２の露出面８０ＢＳとの間の界面において、密着力の向上および接続安定性の向上を図ることができる。その結果、積層セラミックコンデンサ１の外部電極４０と基板１００の配線パターン１３０との間の電気的接続状態の悪化を抑制することができる。
－３＜Ｒｓｋ２＜Ｒｓｋ１＜１．５ ・・・（５）

（１６）本実施形態の第１の接続部８０Ａは、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも１つの面に配置され、第２の接続部８０Ｂは、第１の主面ＴＳ１または第２の主面ＴＳ２の少なくとも１つの面に配置され、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの長さ方向の長さをＬ１、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの幅方向の長さをＷ１、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの長さ方向の長さをＬ２、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの幅方向の長さをＷ２としたとき、第１の露出面８０ＡＳの表面積Ａ２は下記式（６）を満たし、第２の露出面８０ＢＳの表面積Ｂ２は下記式（７）を満たす。これにより、第１の接続部８０Ａおよび第２の接続部８０Ｂと、基板１００の配線パターンとの接触面積を確保し、密着力の向上および接続安定性の向上を図ることができる。
（Ｌ１×０．０３）×（Ｗ１×０．０３）≦Ａ２≦Ｌ１×Ｗ１ ・・・（６）
（Ｌ２×０．０３）×（Ｗ２×０．０３）≦Ｂ２≦Ｌ２×Ｗ２ ・・・（７）

（１７）本実施形態の第１の接続部８０Ａは、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも１つの面に配置され、第２の接続部８０Ｂは、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも１つの面に配置され、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの長さ方向の長さをＬ１、第１の接続部８０Ａが配置されている面の第１の外部電極４０Ａの高さ方向の長さをＴ１、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの長さ方向の長さをＬ２、第２の接続部８０Ｂが配置されている面の第２の外部電極４０Ｂの高さ方向の長さをＴ２としたとき、第１の露出面８０ＡＳの表面積Ａ２は下記式（８）を満たし、第２の露出面８０ＢＳの表面積Ｂ２は下記式（９）を満たす。これにより、第１の接続部８０Ａおよび第２の接続部８０Ｂと、基板１００の配線パターンとの接触面積を確保し、密着力の向上および接続安定性の向上を図ることができる。
（Ｌ１×０．０３）×（Ｔ１×０．０３）≦Ａ２≦Ｌ１×Ｔ１ ・・・（８）
（Ｌ２×０．０３）×（Ｔ２×０．０３）≦Ｂ２≦Ｌ２×Ｔ２ ・・・（９）

なお、積層セラミックコンデンサ１の構成は、図３～５に示す構成に限定されない。例えば、積層セラミックコンデンサ１は、図１４Ａ、図１４Ｂ、図１４Ｃに示すような、２連構造、３連構造、４連構造の積層セラミックコンデンサであってもよい。

図１４Ａに示す積層セラミックコンデンサ１は、２連構造の積層セラミックコンデンサ１であり、内部電極層３０として、第１の内部電極層３３および第２の内部電極層３４に加えて、第１の端面ＬＳ１および第２の端面ＬＳ２のどちらにも引き出されない浮き内部電極層３５を備える。図１４Ｂに示す積層セラミックコンデンサ１は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａおよび第２の浮き内部電極層３５Ｂを備えた、３連構造の積層セラミックコンデンサ１である。図１４Ｃに示す積層セラミックコンデンサ１は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａ、第２の浮き内部電極層３５Ｂおよび第３の浮き内部電極層３５Ｃを備えた、４連構造の積層セラミックコンデンサ１である。このように、内部電極層３０として、浮き内部電極層３５を設けることにより、積層セラミックコンデンサ１は、対向電極部が複数に分割された構造となる。これにより、対向する内部電極層３０間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。よって、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１の高耐圧化を図ることができる。なお、本実施形態の積層セラミックコンデンサ１は、４連以上の多連構造であってもよいことはいうまでもない。

なお、積層セラミックコンデンサ１は、２個の外部電極を備える２端子型のものであってもよいし、多数の外部電極を備える多端子型のものであってもよい。

なお、上述した実施形態では、積層セラミック電子部品として、誘電体セラミックを用いた積層セラミックコンデンサを例示したが、本発明の積層セラミック電子部品はこれに限定されず、圧電体セラミックを用いた圧電部品、半導体セラミックを用いたサーミスタ、磁性体セラミックを用いたインダクタ等の種々の積層セラミック電子部品にも適用可能である。圧電体セラミックとしてはＰＺＴ（チタン酸ジルコン酸鉛）系セラミック等が挙げられ、半導体セラミックとしてはスピネル系セラミック等が挙げられ、磁性体セラミックとしてはフェライト等が挙げられる。

本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。

１ 積層セラミックコンデンサ（積層セラミック電子部品）
１０ 積層体
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
２０ 誘電体層（セラミック層）
３０ 内部電極層（内部導体層）
３１ 第１の内部電極層
３２ 第２の内部電極層
４０ 外部電極
４０Ａ 第１の外部電極
４０Ｂ 第２の外部電極
５０ 下地電極層
５０Ａ 第１の下地電極層
５０Ｂ 第２の下地電極層
７０ めっき層
７０Ａ 第１のめっき層
７０Ｂ 第２のめっき層
８０ 接続部
８０Ａ 第１の接続部
８０ＡＳ 第１の露出面
８０Ｂ 第２の接続部
８０ＢＳ 第２の露出面
１００ 基板
１００Ｓ１ 第１の表面
１００Ｓ２ 第２の表面
１００Ｓ３ 第３の表面
１００Ｓ４ 第４の表面
１１０ 第１のコア材
１１１ キャビティ
１２０ 第２のコア材
１３０ 配線パターン
１３０Ａ 第１の配線パターン
１３０Ｂ 第２の配線パターン
３００ 部品内蔵基板
３１０ 部品内蔵基板

Claims (20)

1. 積層された複数のセラミック層と積層された複数の内部導体層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、
   前記積層体の前記第１の端面側に配置され、前記内部導体層に接続された第１の外部電極と、
   前記積層体の前記第２の端面側に配置され、前記内部導体層に接続された第２の外部電極と、を有する積層セラミック電子部品と、
   前記積層セラミック電子部品を埋設する基板と、
   を備える、部品内蔵基板であって、
   前記積層セラミック電子部品は、前記第１の外部電極から突出して設けられた第１の接続部と、前記第２の外部電極から突出して設けられた第２の接続部と、を有し、
   前記基板はコア材を有し、
   前記第１の接続部および前記第２の接続部を含む前記積層セラミック電子部品の表面は、前記コア材に覆われて、前記基板に埋設されており、
   前記第１の接続部は、前記基板の表面側に向かって突出し、かつ前記基板の表面には露出しておらず、
   前記第２の接続部は、前記基板の表面側に向かって突出し、かつ前記基板の表面には露出していない、部品内蔵基板。
2. 前記第１の外部電極の最表面は、Ｃｕめっきにより形成されており、
   前記第２の外部電極の最表面は、Ｃｕめっきにより形成されている、請求項１に記載の部品内蔵基板。
3. 前記第１の外部電極は、前記第１の端面上に加えて、前記第１の主面、前記第２の主面、前記第１の側面、前記第２の側面のうち少なくともいずれか１つの面に配置されており、
   前記第２の外部電極は、前記第２の端面上に加えて、前記第１の主面、前記第２の主面、前記第１の側面、前記第２の側面のうち少なくともいずれか１つの面に配置されている、請求項１または請求項２に記載の部品内蔵基板。
4. 前記第１の外部電極は、前記第１の端面上に加えて、前記第１の主面の一部、前記第２の主面の一部、前記第１の側面の一部および前記第２の側面の一部に配置されており、
   前記第２の外部電極は、前記第２の端面上に加えて、前記第１の主面の一部、前記第２の主面の一部、前記第１の側面の一部および前記第２の側面の一部に配置されている、請求項１または請求項２に記載の部品内蔵基板。
5. 前記第１の接続部は、前記第１の端面、前記第１の主面、前記第２の主面、前記第１の側面、前記第２の側面のうち、前記第１の外部電極が存在する少なくともいずれか１つの面に配置されており、
   前記第２の接続部は、前記第２の端面、前記第１の主面、前記第２の主面、前記第１の側面、前記第２の側面のうち、前記第２の外部電極が存在する少なくともいずれか１つの面に配置されている、請求項１～４のいずれか１項に記載の部品内蔵基板。
6. 前記第１の接続部は、単数または複数設けられており、
   前記第２の接続部は、単数または複数設けられている、請求項１～５のいずれか１項に記載の部品内蔵基板。
7. 前記第１の接続部および前記第２の接続部を構成する金属は、少なくとも前記内部導体層を構成する金属よりも抵抗率の低い金属を含む、請求項１～６のいずれか１項に記載の部品内蔵基板。
8. 前記第１の接続部および前記第２の接続部の突出方向の長さは、前記積層体の前記第１の主面および前記第２の主面を結ぶ高さ方向の長さよりも短い、請求項１～７のいずれか１項に記載の部品内蔵基板。
9. 前記第１の接続部の突出方向の長さは、前記第１の接続部が配置されている前記第１の外部電極の厚みの寸法よりも長く、
   前記第２の接続部の突出方向の長さは、前記第２の接続部が配置されている前記第２の外部電極の厚みの寸法よりも長い、請求項１～７のいずれか１項に記載の部品内蔵基板。
10. 前記第１の接続部は、前記第１の主面または前記第２の主面の少なくとも１つの面に配置され、
    前記第２の接続部は、前記第１の主面または前記第２の主面の少なくとも１つの面に配置され、
    前記第１の接続部が配置されている面の前記第１の外部電極の長さ方向の長さをＬ１、前記第１の接続部が配置されている面の前記第１の外部電極の幅方向の長さをＷ１、前記第２の接続部が配置されている面の前記第２の外部電極の長さ方向の長さをＬ２、前記第２の接続部が配置されている面の前記第２の外部電極の幅方向の長さをＷ２としたとき、
    前記第１の接続部の突出方向に直交する方向で切断したときの前記第１の接続部の断面積Ａ１は下記式（１）を満たし、
    前記第２の接続部の突出方向に直交する方向で切断したときの前記第２の接続部の断面積Ｂ１は下記式（２）を満たす、請求項１～９のいずれか１項に記載の部品内蔵基板。
    （Ｌ１×０．０３）×（Ｗ１×０．０３）≦Ａ１≦Ｌ１×Ｗ１ ・・・（１）
    （Ｌ２×０．０３）×（Ｗ２×０．０３）≦Ｂ１≦Ｌ２×Ｗ２ ・・・（２）
11. 前記第１の接続部は、前記第１の側面または前記第２の側面の少なくとも１つの面に配置され、
    前記第２の接続部は、前記第１の側面または前記第２の側面の少なくとも１つの面に配置され、
    前記第１の接続部が配置されている面の前記第１の外部電極の長さ方向の長さをＬ１、前記第１の接続部が配置されている面の前記第１の外部電極の高さ方向の長さをＴ１、前記第２の接続部が配置されている面の前記第２の外部電極の長さ方向の長さをＬ２、前記第２の接続部が配置されている面の前記第２の外部電極の高さ方向の長さをＴ２としたとき、
    前記第１の接続部の突出方向に直交する方向で切断したときの前記第１の接続部の断面積Ａ１は下記式（３）を満たし、
    前記第２の接続部の突出方向に直交する方向で切断したときの前記第２の接続部の断面積Ｂ１は下記式（４）を満たす、請求項１～９のいずれか１項に記載の部品内蔵基板。
    （Ｌ１×０．０３）×（Ｔ１×０．０３）≦Ａ１≦Ｌ１×Ｔ１ ・・・（３）
    （Ｌ２×０．０３）×（Ｔ２×０．０３）≦Ｂ１≦Ｌ２×Ｔ２ ・・・（４）
12. 前記コア材は、ガラスエポキシ樹脂、ポリイミド樹脂、またはフッ素樹脂を配合した材料である、請求項１～１１のいずれか１項に記載の部品内蔵基板。
13. 前記部品内蔵基板は、前記第１の接続部が突出する方向および前記第２の接続部が突出する方向の前記部品内蔵基板の表面を削り取ることで、前記コア材に覆われた前記第１の接続部の表面および前記第２の接続部の表面を露出させて、露出した前記第１の接続部の表面および前記第２の接続部の表面に配線パターンを形成可能とする、請求項１～１２のいずれか１項に記載の部品内蔵基板。
14. 積層された複数のセラミック層と積層された複数の内部導体層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、
    前記積層体の前記第１の端面側に配置され、前記内部導体層に接続された第１の外部電極と、
    前記積層体の前記第２の端面側に配置され、前記内部導体層に接続された第２の外部電極と、を有する積層セラミック電子部品と、
    前記積層セラミック電子部品を埋設する基板と、
    を備える、部品内蔵基板であって、
    前記積層セラミック電子部品は、前記第１の外部電極から突出して設けられた第１の接続部と、前記第２の外部電極から突出して設けられた第２の接続部と、を有し、
    前記基板は、コア材と、前記コア材の表面に形成され、前記第１の外部電極と電気的に接続される第１の配線パターンと、前記コア材の表面に形成され、前記第２の外部電極と電気的に接続される第２の配線パターンと、を有し、
    前記第１の接続部および前記第２の接続部を含む前記積層セラミック電子部品の表面は、前記コア材に覆われて、前記基板に埋設されており、
    前記第１の接続部は、前記基板の表面側に向かって突出し、かつ前記基板の表面から露出する第１の露出面を有し、
    前記第２の接続部は、前記基板の表面側に向かって突出し、かつ前記基板の表面から露出する第２の露出面を有し、
    前記第１の配線パターンは、前記第１の露出面に配置され、
    前記第２の配線パターンは、前記第２の露出面に配置され、
    前記第１の露出面および前記第２の露出面の粗さ曲線のスキューネスＲｓｋは、前記第１の露出面と連なる前記コア材の表面および前記第２の露出面と連なる前記コア材の表面の粗さ曲線のスキューネスＲｓｋよりも大きい、部品内蔵基板。
15. 前記第１の露出面および前記第２の露出面の粗さ曲線のスキューネスＲｓｋの値である第１スキューネスＲｓｋ１と、前記第１の露出面と連なる前記コア材の表面および前記第２の露出面と連なる前記コア材の表面の粗さ曲線のスキューネスＲｓｋの値である第２スキューネスＲｓｋ２は、下記式（５）を満たす、請求項１４に記載の部品内蔵基板。
    －３＜Ｒｓｋ２＜Ｒｓｋ１＜１．５ ・・・（５）
16. 前記第１の外部電極は、前記第１の端面上に加えて、前記第１の主面、前記第２の主面、前記第１の側面、前記第２の側面のうち少なくともいずれか１つの面に配置されており、
    前記第２の外部電極は、前記第２の端面上に加えて、前記第１の主面、前記第２の主面、前記第１の側面、前記第２の側面のうち少なくともいずれか１つの面に配置されている、請求項１４または請求項１５に記載の部品内蔵基板。
17. 前記第１の接続部は、前記第１の端面、前記第１の主面、前記第２の主面、前記第１の側面、前記第２の側面のうち、前記第１の外部電極が存在する少なくともいずれか１つの面に配置されており、
    前記第２の接続部は、前記第２の端面、前記第１の主面、前記第２の主面、前記第１の側面、前記第２の側面のうち、前記第２の外部電極が存在する少なくともいずれか１つの面に配置されている、請求項１４～１６のいずれか１項に記載の部品内蔵基板。
18. 前記第１の接続部の突出方向の長さは、前記第１の接続部が配置されている前記第１の外部電極の厚みの寸法よりも長く、
    前記第２の接続部の突出方向の長さは、前記第２の接続部が配置されている前記第２の外部電極の厚みの寸法よりも長い、請求項１４～１７のいずれか１項に記載の部品内蔵基板。
19. 前記第１の接続部は、前記第１の主面または前記第２の主面の少なくとも１つの面に配置され、
    前記第２の接続部は、前記第１の主面または前記第２の主面の少なくとも１つの面に配置され、
    前記第１の接続部が配置されている面の前記第１の外部電極の長さ方向の長さをＬ１、前記第１の接続部が配置されている面の前記第１の外部電極の幅方向の長さをＷ１、前記第２の接続部が配置されている面の前記第２の外部電極の長さ方向の長さをＬ２、前記第２の接続部が配置されている面の前記第２の外部電極の幅方向の長さをＷ２としたとき、
    前記第１の露出面の表面積Ａ２は下記式（６）を満たし、
    前記第２の露出面の表面積Ｂ２は下記式（７）を満たす、請求項１４～１８のいずれか１項に記載の部品内蔵基板。
    （Ｌ１×０．０３）×（Ｗ１×０．０３）≦Ａ２≦Ｌ１×Ｗ１ ・・・（６）
    （Ｌ２×０．０３）×（Ｗ２×０．０３）≦Ｂ２≦Ｌ２×Ｗ２ ・・・（７）
20. 前記第１の接続部は、前記第１の側面または前記第２の側面の少なくとも１つの面に配置され、
    前記第２の接続部は、前記第１の側面または前記第２の側面の少なくとも１つの面に配置され、
    前記第１の接続部が配置されている面の前記第１の外部電極の長さ方向の長さをＬ１、前記第１の接続部が配置されている面の前記第１の外部電極の高さ方向の長さをＴ１、前記第２の接続部が配置されている面の前記第２の外部電極の長さ方向の長さをＬ２、前記第２の接続部が配置されている面の前記第２の外部電極の高さ方向の長さをＴ２としたとき、
    前記第１の露出面の表面積Ａ２は下記式（８）を満たし、
    前記第２の露出面の表面積Ｂ２は下記式（９）を満たす、請求項１４～１８のいずれか１項に記載の部品内蔵基板。
    （Ｌ１×０．０３）×（Ｔ１×０．０３）≦Ａ２≦Ｌ１×Ｔ１ ・・・（８）
    （Ｌ２×０．０３）×（Ｔ２×０．０３）≦Ｂ２≦Ｌ２×Ｔ２ ・・・（９）

Images