JP2006237078A - 積層電子部品及び積層セラミックコンデンサ - Google Patents

Abstract

【課題】積層体を研磨する際の誘電体層の欠落を抑制でき、均一なメッキ外部電極を形成できる積層電子部品及び積層セラミックコンデンサを提供する。
【解決手段】誘電体層２及び内部電極層３、４を多数積層して積層体１を成し、積層体１の端面に延出した内部電極層３、４の延出部を覆うようにメッキ外部電極５、６が形成されてなる積層電子部品１０において、隣接する延出部の間隔は、積層体１内側よりも積層体１外側で大きい。
【選択図】図１

Description

本発明は、積層電子部品及び積層セラミックコンデンサに関するものである。

代表的な積層電子部品として、積層セラミックコンデンサを用いて説明する。

図２は、従来の積層セラミックコンデンサを示す縦断面図である。

同図によれば、積層セラミックコンデンサ（積層電子部品）２０は、誘電体層２２及び容量形成電極層２３ａ、２４ａを複数積層してなる容量部２１ａと、容量部２１ａの両主面に形成された誘電体層２及びダミー電極層２３ｂ、２４ｂを複数積層してなる非容量部２１ｂとを有する積層体２１を成し、積層体２１の端面に延出した容量形成電極層２３ａ、２４ａ及びダミー電極層２３ｂ、２４ｂの延出部を覆うようにメッキ外部電極２５、２６が形成されてなる。（特許文献１参照）。

上記積層セラミックコンデンサ２０の製造方法は、まず、焼成後の積層体２１を研磨することにより、容量形成電極層２３ａ、２４ａ及びダミー電極層２３ｂ、２４ｂを積層体２１の一対の端面に延出させるとともに、積層体２１の角部を曲面形状にすることにより、ハンドリングにより積層体２１の角部が破損することを防ぐようにする。そして、一対の端面に露出した容量形成電極層２３ａ、２４ａ及びダミー電極層２３ｂ、２４ｂと夫々接続するように、積層体２１の一対の端面にメッキ外部電極２５、２６を形成することにより、図１に示すような積層セラミックコンデンサが得られる。
特開平１１−６７５５４号公報（４−６頁、図１−９）

しかしながら、上記積層セラミックコンデンサ２０によれば、図３に示すように、積層体２１を研磨する際に、誘電体層２２の端部が欠落Ｂするという問題点があった。特に、積層体２１の積層方向外側は、研磨の際に衝突する回数が多く、研磨によって曲面状にするために、誘電体層２２が除去される量が多いことから、この欠落Ｂが顕著になっていた。そして、誘電体層２２の端部が欠落Ｂした場合、この欠落Ｂした形状と略同一形状でメッキ外部電極２５、２６が形成されるため、メッキ外部電極２５、２６の形状が不均一になることがあった。

本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、積層体を研磨する際の誘電体層の欠落を抑制でき、均一なメッキ外部電極を形成できる積層電子部品及び積層セラミックコンデンサを提供することにある。

本発明は、誘電体層及び内部電極層を多数積層して積層体を成し、該積層体の端面に延出した前記内部電極層の延出部を覆うようにメッキ外部電極が形成されてなる積層電子部品において、隣接する前記延出部の間隔は、前記積層体内側よりも前記積層体外側で大きいことを特徴とするものである。

また、前記内部電極層の厚みは、前記積層体内側よりも前記積層体外側で大きいことを特徴とするものである。

さらに、誘電体層及び容量形成電極層を複数積層してなる容量部と、該容量部の両主面に形成された誘電体層及びダミー電極層を複数積層してなる非容量部とを有する積層体を成し、該積層体の端面に延出した前記容量形成電極層及び前記ダミー電極層の延出部を覆うようにメッキ外部電極が形成されてなる積層セラミックコンデンサにおいて、隣接する前記ダミー電極層延出部の間隔は、前記積層体内側よりも前記積層体外側で大きいことを特徴とするものである。

そして、前記ダミー電極層の厚みは、前記積層体内側よりも前記積層体外側で大きいことを特徴とするものである。

本発明によれば、積層体の端面に延出した内部電極層の延出部の間隔は、積層体内側よりも積層体外側で大きい。すなわち、積層体外側における誘電体層の厚みを大きくできるため、積層体を研磨する際の誘電体層の欠落を抑制でき、均一なメッキ外部電極を形成できる。

また、内部電極層の厚みは、積層体内側よりも積層体外側で大きいことが望ましい。すなわち、内部電極層の厚みが大きいことにより、内部電極層とメッキ外部電極間の金属−金属結合が強くなるため、積層体外側における内部電極層の延出部の間隔を大きくした場合も、内部電極層とメッキ外部電極間の接合強度の低下を抑制できる。

さらに、本発明は、誘電体層及び容量形成電極層を複数積層してなる容量部と、容量部の両主面に形成された誘電体層及びダミー電極層を複数積層してなる非容量部とを有する積層体を成し、積層体の端面に延出した容量形成電極層及びダミー電極層の延出部を覆うようにメッキ外部電極が形成されてなる積層セラミックコンデンサに好適である。すなわち、隣接するダミー電極層延出部の間隔を、積層体内側よりも積層体外側で大きくした場合も、上記積層体を研磨する際の誘電体層の欠落を抑制する効果を得つつ、積層セラミックコンデンサの電気的特性に影響を与えることがない。

そして、ダミー電極層の厚みは、積層体内側よりも積層体外側で大きいことが望ましい。すなわち、上記ダミー電極層とメッキ外部電極間の接合強度の低下を抑制しつつ、積層セラミックコンデンサの電気的特性に影響を与えることがない。

以下、本発明の積層電子部品を図面に基づいて説明する。

代表的な積層電子部品として、積層セラミックコンデンサを用いて説明する。

図１は、本発明の積層セラミックコンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は横断面図である。

同図によれば、積層セラミックコンデンサ（積層電子部品）１０は、誘電体層２及び容量形成電極層３ａ、４ａを複数積層してなる容量部１ａと、容量部１ａの両主面に形成された誘電体層２及びダミー電極層３ｂ、４ｂを複数積層してなる非容量部１ｂとを有する積層体１を成し、積層体１の端面に延出した容量形成電極層３ａ、４ａ及びダミー電極層３ｂ、４ｂの延出部を覆うようにメッキ外部電極５、６が形成されてなる。また図中、容量形成電極層３ａとダミー電極層３ｂを合わせて内部電極層３とし、容量形成電極層４ａとダミー電極層４ｂを合わせて内部電極層４としている。

誘電体層２は、チタン酸バリウム（ＢａＴｉＯ_３）などを主成分とする非還元性誘電体材料からなる。この誘電体層２は、その形状は０．６ｍｍ×０．３ｍｍなどであり、多数積層することによって積層体１が構成される。なお、誘電体層２の形状及び積層数は、所望の容量値によって任意に変更することができる。

容量形成電極層３ａ、４ａ及びダミー電極層３ｂ、４ｂは、例えばＣｕ、Ｎｉを主成分とする材料から構成される。

メッキ外部電極５、６は、例えば厚みが５〜１０μｍのＣｕメッキ層の表面に、厚みが２〜３μｍのＮｉメッキ層、厚みが４〜５μｍのＳｎメッキ層が順次形成される。

本発明の特徴的なことは、隣接するダミー電極層３ｂ、４ｂ延出部の間隔は、積層体１内側よりも積層体１外側で大きい（図中、ｄ１＜ｄ２）ことである。

また、ダミー電極層３ｂ、４ｂ延出部の厚みは、積層体１内側よりも積層体１外側で大きい（図中、ｔ１＜ｔ２）ことである。

具体的には、ｄ１＝２．５〜３μｍの場合、ｄ２＝５〜１０μｍとする。また、ｔ１＝０．５〜１．５μｍの場合、ｔ２＝２〜５μｍとする。

ここで、隣接するダミー電極層３ｂ、４ｂ延出部の間隔はｄ１、ｄ２の２種類の間隔で積層体１内側よりも積層体１外側で大きくなるとともに、ダミー電極層３ｂ、４ｂ延出部の厚みはｔ１、ｔ２の２種類の厚みで積層体１内側よりも積層体１外側で大きくなっているが、夫々３種類以上の間隔や厚みで積層体１内側よりも積層体１外側で大きくなるようにしても良い。このことにより、積層体１を研磨する際の誘電体層２の欠落Ｂを抑制しつつ、ダミー電極層３ｂ、４ｂとメッキ外部電極５、６間の接合強度の低下を抑制できる効果を、より効果的に得ることができる。

また、例えばダミー電極層３ｂ、４ｂ間に積層体１端面に延出しない内部電極層３、４を配置するなど、ダミー電極層３ｂ、４ｂ延出部の間隔ｄ１、ｄ２及び厚みｔ１、ｔ２に影響を与えない範囲で、自由に設計変更が可能である。

さらに、ダミー電極層３ｂ、４ｂ延出部の厚みが積層体１内側よりも積層体１外側で大きくなるようにすれば良く、ダミー電極層３ｂ、４ｂ全体の厚みが積層体１内側よりも積層体１外側で大きくなるようにしなくても良い。

そして、隣接するダミー電極層３ｂ、４ｂ延出部の間隔は、積層体１端面の平坦部よりも曲面部で大きいことが望ましい。すなわち、曲面部は平坦部に比べ、研磨の際に衝突する回数が多いことによる。また同様の理由で、ダミー電極層３ｂ、４ｂ延出部の厚みは、積層体１端面の平坦部よりも曲面部で大きいことが望ましい。

以下、本発明の積層セラミックコンデンサ１０の製造方法について説明する。なお、各符号は焼成の前後で区別しないことにする。

まず、支持台（図示せず）上に誘電体層となるセラミックグリーンシート２を形成する工程と、形成されたセラミックグリーンシート２上に、ダミー電極層となるダミー電極パターン３ｂ、４ｂ、及び容量形成電極層となる容量形成電極層パターン３ａ、４ａを形成する工程を繰り返すことにより、大型積層体（図示せず）を作製する。ここで、支持台上にセラミックグリーンシート２を形成する工程は、支持台上にセラミックスラリを塗布後乾燥する方法や、あらかじめ別ラインで作製されたセラミックグリーンシート２を支持台上に載置する方法などが挙げられる。また、ダミー電極層パターン３ｂ、４ｂ及び容量形成電極層パターン３ａ、４ａを形成する工程は、スクリーン印刷の他、グラビア印刷、インクジェット法、メッキ法などが挙げられる。

このとき、隣接するダミー電極パターン３ｂ、４ｂ間のセラミックグリーンシート２は、大型積層体内側よりも大型積層体外側で大きくなるようにする。具体的には、支持台上にセラミックスラリを塗布後乾燥する方法の場合、セラミックスラリの塗布量・塗布回数に差を付ける方法が挙げられる。一方、あらかじめ別ラインで作製されたセラミックグリーンシート２を支持台上に載置する方法の場合、セラミックグリーンシート２の積層数に差を付ける方法が挙げられる。これらの方法により、製造ラインを大幅に変更させずに済む。

また、ダミー電極パターン３ｂ、４ｂの厚みは、大型積層体内側よりも大型積層体外側で大きくなるようにする。具体的には、スクリーン印刷、グラビア印刷、インクジェット法の場合、印刷回数に差を付ける方法の他に、スクリーン製版の開口部の径に差を付けるなど、１度に印刷される量に差を付ける方法が挙げられる。一方、メッキ法の場合、メッキ時間やメッキ電流量に差を付ける方法が挙げられる。これらの方法により、製造ラインを大幅に変更させずに済む。

このとき、支持台表面に凹凸があった場合も、支持台側のセラミックグリーンシート２の厚みを十分大きくすることができることから、セラミックグリーンシート２により支持台表面の凹凸を吸収することができ、ダミー電極層パターン３ｂ、４ｂの形成精度を良好にすることができるという効果もある。

次に、大型積層体を各素子領域毎に押し切り刃などで切断することにより、未焼成状態の積層体１を得る。

このとき、押し切り刃で切断する場合、大型積層体外側におけるダミー電極パターン３ｂ、４ｂの厚みｔ２が大きいため、切断時の応力が大きくなりやすいが、これらのダミー電極パターン３ｂ、４ｂ間に配置されたセラミックグリーンシート２の厚みｄ２を十分大きくすることができることから、上記応力を吸収でき、大型積層体の積層方向にヒビが入りやすいという問題点を解決できる。

次に、未焼成状態の積層体１を焼成し、得られた積層体１を研磨することにより、容量形成電極層３ａ、４ａ及びダミー電極層３ｂ、４ｂを積層体１の一対の端面に延出させるとともに、積層体１の角部を曲面形状にすることにより、ハンドリングにより積層体１の角部が破損することを防ぐようにする。このとき、積層体１外側における誘電体層２の厚みを大きくできるため、積層体１を研磨する際の誘電体層２の欠落Ｂを抑制できる。

そして、一対の端面に延出した内部電極３ａ、４ａ及びダミー電極層３ｂ、４ｂと夫々接続するように、積層体１の一対の端面にメッキ外部電極５、６を形成する。具体的には、無電解メッキ法により、積層体１端面に内部電極３ａ、４ａ及びダミー電極層３ｂ、４ｂが露出した部分に線状のメッキ層を形成した後、電解メッキ法により、線状のメッキ層に跨るように面状のメッキ層を形成し、連続的なメッキ外部電極５、６が形成される。

このとき、上述の通り、積層体１を研磨する際の誘電体層２の欠落Ｂを抑制できるため、均一なメッキ外部電極５、６を形成できる。

このようにして、図１に示すような積層セラミックコンデンサが得られる。

なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

例えば、上記実施の形態では、本発明の積層電子部品１０を積層セラミックコンデンサに適用した例を用いて説明したが、本発明は、積層圧電部品、チップ抵抗器、回路基板、半導体部品など、さまざまな積層電子部品１０に適用できる。また、多連型コンデンサ、貫通型コンデンサなどにも適用できる。さらに、本発明は、積層体１主面にダミー電極層を配置しない場合にも適用できる。

また、上記実施の形態では、ダミー電極層３ｂ、４ｂ延出部の厚みが積層体１内側よりも積層体１外側で大きくなるようにしているが、容量形成電極３ａ、４ａ延出部の厚みが積層体１内側よりも積層体１外側で大きくなるようにしても良く、さらにダミー電極層３ｂ、４ｂを配置しない場合にも適用できる。特にダミー電極層３ｂ、４ｂを配置しない場合、１種類のスクリーン製版で作製できるという効果がある。

本発明の積層セラミックコンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は横断面図である。 従来の積層セラミックコンデンサを示す横断面図である。 図２の積層セラミックコンデンサの問題点を示す横断面図である。

符号の説明

１０・・・・積層セラミックコンデンサ（積層電子部品）
１・・・・・積層体
１ａ・・・・容量部
１ｂ・・・・非容量部
２・・・・・誘電体層
３、４・・・内部電極層
３ａ、４ａ・容量形成電極層
３ｂ、４ｂ・ダミー電極層
５、６・・・メッキ外部電極

Claims (4)

1. 誘電体層及び内部電極層を多数積層して積層体を成し、該積層体の端面に延出した前記内部電極層の延出部を覆うようにメッキ外部電極が形成されてなる積層電子部品において、
   隣接する前記延出部の間隔は、前記積層体内側よりも前記積層体外側で大きいことを特徴とする積層電子部品。
2. 前記内部電極層延出部の厚みは、前記積層体内側よりも前記積層体外側で大きいことを特徴とする請求項１に記載の積層電子部品。
3. 誘電体層及び容量形成電極層を複数積層してなる容量部と、該容量部の両主面に形成された誘電体層及びダミー電極層を複数積層してなる非容量部とを有する積層体を成し、該積層体の端面に延出した前記容量形成電極層及び前記ダミー電極層の延出部を覆うようにメッキ外部電極が形成されてなる積層セラミックコンデンサにおいて、
   隣接する前記ダミー電極層延出部の間隔は、前記積層体内側よりも前記積層体外側で大きいことを特徴とする積層セラミックコンデンサ。
4. 前記ダミー電極層延出部の厚みは、前記積層体内側よりも前記積層体外側で大きいことを特徴とする請求項３に記載の積層セラミックコンデンサ。

Images