JP2014504029A

JP2014504029A - 電気積層素子

Info

Publication number: JP2014504029A
Application number: JP2013550916A
Authority: JP
Inventors: シュミット，ヨハン
Original assignee: Epcos AG
Current assignee: TDK Electronics AG
Priority date: 2011-03-24
Filing date: 2012-03-13
Publication date: 2014-02-13
Anticipated expiration: 2032-03-13
Also published as: DE102011014965B4; US20140022695A1; DE102011014965A1; TW201250727A; CN103443876A; CN103443876B; US9779859B2; WO2012126774A1; JP5758506B2; TWI533338B

Abstract

【課題】公知積層素子と比較して改善された特性を有する電気積層素子の幾何学形状、特に電気積層素子の内部電極・外部電極配置を明示する。
【解決手段】明示されるのは、機能層（２）から成る積層体（８）と第１、第２外部接点（３，４）とを有する電気積層素子（１）であって、前記外部接点（３，４）が前記積層体（８）の側面（91，92）に配置されている。前記積層素子（１）はさらに、前記第１外部接点（３）に直接導電接続された第１種類（５）の少なくとも２つの内部電極（51，52）と、前記第２外部接点（４）に直接導電接続された第２種類（６）の少なくとも２つの内部電極（61，62）とを有する。前記第１種類（５）の少なくとも１つの内部電極（51）と前記第２種類（６）の少なくとも１つの内部電極（61）は部分的に重なり合い、前記第１種類（５）の少なくとも１つの内部電極（51，52）と前記第２種類（６）の少なくとも１つの内部電極（61，62）は相互に離間して同じ１平面に配置されている。
【選択図】図１Ａ

Description

明示されるのは、機能層から成る積層体とその間に配置される内部電極とを備えた電気積層素子である。

内部電極を電気的に接触させるために、積層体の側面に外部接点を固着しておくことができる。このような電気積層素子は、例えば積層抵抗素子、積層バリスタまたは積層コンデンサとして実施しておくことができる。

特定実施形態の解決すべき課題は、公知積層素子と比較して改善された特性を有する電気積層素子の幾何学形状、特に電気積層素子の内部電極・外部電極配置を明示することである。

この課題は独立請求項の諸対象によって解決される。さらに、諸対象の有利な実施形態と諸構成は、以下の明細書および図面から明らかとなる。

積層素子の電気的特性は、幾つかの別要因の他に特に内部電極の幾何学的配置にも左右される。例えば、積層コンデンサにおける誘電体層の厚さ等の積層素子の機能層の厚さは、普通、生産に起因して一定に保つことがきわめて困難である。しかし、機能層の厚さ変動は、例えば積層コンデンサのキャパシタンスまたは積層抵抗素子の抵抗、つまり例えばＰＴＣ素子またはＮＴＣ素子の抵抗、等の積層素子の電気値に影響を及ぼす。機能層の生産に起因した厚さ変動によって積層素子の電気値が所定の設定値から過度に逸脱するのを防止するために、すなわち、公差域が幅広になるのを適宜に回避するために、例えば、完成素子の機能層を後に形成することになるフィルムが予め選択され、或いは完成素子の追加的選択が行われる。その際、その電気的特性が所定の設定値から過度に逸脱した素子は除かれる。さらに、素子の電気値はいわゆる調整によって、例えば削り落としまたは切り落として積層素子の諸部分を切り取ることによって、追加的に適合させることもできる。機能層の生産に起因した厚さ変動と結び付いた諸欠点を取り除き、または少なくとも緩和する上記可能性を組み合わせることも考えられる。

本発明者達は、例えば積層素子の抵抗および／またはキャパシタンス等の積層素子の電気値をここに述べる内部電極配置によって機能層の厚さ変動に殆ど左右されないようにできることを発見した。

一実施形態によれば、本発明に係る電気積層素子は、機能層から成る積層体と複数の内部電極と第１、第２外部接点とを有する。機能層は、電気積層素子がコンデンサ、バリスタまたはサーミスタとして実施されているか否かに応じて、例えば誘電体層または導電層とすることができる。それらの各特性によって機能層は素子の働きを決定する。機能層は、例えばプラスチック層またはセラミック層とすることができる。

積層素子を製造するために機能層が上下で積層され、これにより積層方向が生じる。隣接する機能層の界面によって積層素子の層平面が決定され、これらの層平面は機能層の積層方向に沿って上下に配置されている。内部電極はこのような層平面に配置されている。

内部電極を接触させるのに役立つ外部接点は、主に積層体の諸側面に配置されている。すなわち、外部接点は主に積層体の異なる側面に、例えば積層体の相反する側面に、または１側面の異なる諸領域に配置されている。

他の一実施形態によれば、電気積層素子は第１外部接点に直接導電接続された第１種類の少なくとも２つの内部電極を有する。電気積層素子はさらに、第２外部接点に直接導電接続された第２種類の少なくとも２つの内部電極を有する。第１種類の少なくとも１つの内部電極と第２種類の少なくとも１つの内部電極は部分的に重なり合う。換言するなら、第１種類の少なくとも１つの内部電極は、積層体の積層方向での想定投影時に第２種類の少なくとも１つの内部電極の少なくとも１つの部分領域と合致させ得るような少なくとも１つの部分領域を有する。「直接導電接続」とはここでは、そして以下でも、内部電極が外部接点に接し、こうして外部接点に直接接続されていることを意味する。外部接点が積層体の１側面に配置されている場合、外部接点に直接導電接続された内部電極はこの側面まで延びている。

さらに、第１種類の少なくとも１つの内部電極と第２種類の少なくとも１つの内部電極は、相互に離間して同じ１平面に配置されている。この平面は、積層体の積層方向に垂直に形成された層平面によって形成されており、以下で層延長平面と称することもできる。第１種類の少なくとも１つの内部電極と第２種類の少なくとも１つの内部電極との間にいわゆるギャップ、つまり空隙が存在している。この空隙は、層平面で第１種類の少なくとも１つの内部電極と第２種類の少なくとも１つの内部電極との間に、内部電極が配置されていない領域を具現する。

本発明に係る素子のここに述べる内部電極配置によって、つまり重なり合う（オーバーラップする）内部電極と同じ層平面でギャップによって相互に分離された内部電極との組合せによって、機能層の製作に起因した層厚変動の否定的影響は減らすことができる。さらに後に図に関連して詳しく説明するように、特に第１、第２種類の内部電極の異なる諸配置をここに述べるように組合せることによって、層厚変動によって引き起こされる相互に相殺し合う諸作用を生じることができる。ここに述べる素子では、公知素子と比較して、素子毎に機能層の厚さが変動する場合でも、これらの素子において実質的に同じ所定の目標抵抗および／または所定のキャパシタンスを達成することができる。

一実施形態によれば、１つの種類の少なくとも１つの内部電極が別種類のすべての内部電極と重なり合う。例えば、第１種類の少なくとも１つの内部電極は第２種類のすべての内部電極と重ね合わせることができる。さらに、第１種類の複数の内部電極を第２種類のすべての内部電極と重ね合わせることもできる。さらに、第２種類の少なくとも１つの内部電極は第１種類のすべての内部電極と重ね合わせることができる。第２種類の複数の内部電極を第１種類のすべての内部電極と重ね合わせることも考えられる。さらに、第１種類のすべての内部電極を第２種類のすべての内部電極と重ね合わせることもできる。

他の一実施形態によれば、１つの種類の少なくとも１つの内部電極は、積層体の積層方向に垂直な、別種類の内部電極のない１平面に配置されている。例えば、第１種類の少なくとも１つの内部電極は第２種類の内部電極のない１平面に配置しておくことができる。他の１実施形態によれば、第１種類の少なくとも１つの内部電極は、第１種類の内部電極のない１平面に配置されている。

他の一実施形態において、第１種類のそれぞれ１つの内部電極と第２種類の１つの内部電極は、積層方向に垂直な同じ１平面に配置されている。すなわち、第１種類の各内部電極に対して同じ平面に第２種類の１つの内部電極が設けられており、他方で第２種類の各内部電極に対して同じ平面に第１種類の１つの内部電極が設けられている。

他の一実施形態によれば、各内部電極は積層方向でそれぞれ近接した内部電極に対して実質同じ距離を有する。換言するなら、直接隣接する内部電極は、それぞれ同じ相互距離を有する異なる層延長平面で積層方向に垂直に配置されている。「実質同じ」とはここでは、そして以下でも、偏差が製造方法の公差範囲内にあり、ここでは例えば機能層の層厚公差範囲内にあることを意味する。

電気積層素子は主に対称に構成されている。積層素子は、例えば単数または複数の空間軸線に対して軸線対称に構成しておくことができる。素子は、点対称性を有することもできる。素子は主に、素子の相反する側面に対してそれぞれ同じ距離を有する素子中心点に関して点対称である。

他の一実施形態によれば、第１種類の内部電極と第２種類の内部電極が矩形形状を有する。

他の一実施形態によれば第１種類の内部電極と第２種類の内部電極が六角形形状を有する。第１種類の内部電極と第２種類の内部電極は、例えばＬ字形状に形成しておくことができる。

他の一実施形態によれば、少なくとも部分的に重なり合う第１種類の少なくとも１つの内部電極と第２種類の少なくとも１つの内部電極は、それぞれ２つの第１領域と２つの第１領域の間にある各１つの第２領域とを有する。第１種類の少なくとも１つの内部電極の2つの第1領域と、第2種類の少なくとも１つの内部電極の２つの第１領域は重なり合う。第１種類の少なくとも１つの内部電極の第２領域は、第２種類の少なくとも１つの内部電極の第２領域と重なり合うことなく配置されている。

少なくとも１つの他の実施形態によれば、電気積層素子は第１外部接点に直接導電接続された第1種類の少なくとも１つの内部電極と第２外部接点に直接導電接続された第2種類の少なくとも１つの内部電極とを有する。積層素子はさらに、第1外部接点にも第２外部接点にも直接導電接続されておらずかつ互いに少なくとも部分的に重なり合う第３種類の少なくとも２つの内部電極を有することができる。第１種類の少なくとも１つの内部電極と第３種類の１つの内部電極は相互に離間して同じ１平面に配置されている。さらに、第２種類の少なくとも１つの内部電極と第３種類の１つの内部電極は相互に離間して同じ１平面に配置されている。

他の一実施形態によれば、電気積層素子は機能層の厚さ変動に対して実質的に不感な抵抗および／またはキャパシタンスを有する。こうして、ここに述べる素子の特別な内部電極配置によって有利なことに機能層の作製に起因した層厚変動の否定的影響は減らすことができる。

他の一実施形態によれば、第１種類の少なくとも１つの内部電極と第２種類の少なくとも１つの内部電極は異なる平面に配置されている。すなわち、第１種類の少なくとも１つの内部電極と第２種類の少なくとも１つの内部電極は積層方向に垂直な異なる層延長平面に配置されている。

他の一実施形態によれば、第１種類の少なくとも１つの内部電極は、第２種類の少なくとも１つの内部電極と重なり合うことなく配置されている。つまり、第１種類の少なくとも１つの内部電極は第２種類の少なくとも１つの内部電極と重なり合っていない。

他の一実施形態によれば、第３種類の少なくとも２つの内部電極は少なくとも部分的に重なり合う。換言するなら、第３種類の少なくとも２つの内部電極は、積層方向での想定摺動または投影によって合致させ得るような部分領域を有する。

他の１実施形態によれば、積層素子がＮＴＣサーミスタ、ＰＴＣサーミスタ、バリスタまたはコンデンサ素子である。

電気積層素子のその他の利点および有利な実施形態は、以下で図１Ａ〜図５に関連して述べる実施形態から明らかとなる。

複数の実施例による積層素子の横断面図である。複数の実施例による積層素子の横断面図である。複数の実施例による積層素子の横断面図である。複数の実施例による積層素子の横断面図である。他の実施例による積層素子の内部電極の略図である。他の実施例による積層素子の横断面図である。他の実施例による積層素子の横断面図である。積層素子の抵抗もしくはキャパシタンスと機能層の厚さとの関係を示すグラフである。

実施例と図において同一の構成部品または同一の働きの構成部品にそれぞれ同じ符号を付けておくことができる。図示した要素とそれらの相互寸法比は、基本的に縮尺どおりと見做すべきでなく、むしろ例えば層、部材、諸領域等の個々の要素は、図示改善のためにおよび／または理解を深めるために厚さまたは大きさを誇張して図示してあることがある。

図１Ａが横断面図で示す一実施例による電気積層素子１は、機能層２から成る積層体８を有し、機能層は積層方向Ｓで上下に配置されている。積層素子１がさらに内部電極51，52，61，62を有し、内部電極は積層素子１の層平面に配置されている。層平面は、相隣接した機能層の界面によって決定されている。図１Ａに示したモノリシック体は、例えば焼結によって形成され、このモノリシック体内で機能層２と内部電極51，52，61，62は互いに接続されている。

機能層２は、例えば誘電体層として実施しておくことができ、こうして積層素子は、コンデンサとして形成されている。その代案として、機能層は特に可変抵抗材料から成る導電層としておくこともでき、こうして電気積層素子は、バリスタまたはサーミスタとして実施しておくことができる。

積層体８の２つの側面91，92に、外部接点３，４が配置されている。側面91，92は、図１Ａに示すように相反する側面である。その代案として、側面は、例えば積層体８の相接する側面とすることもできる。図示実施例において外部接点３，４は、それぞれ積層体８の側面91，92全体を覆っている。その代案として、外部接点３，４は、積層体８の側面の部分領域を覆うこともでき、または縁を重ねて積層体８の複数の側面上に配置されるキャップ状外部接点として実施しておくこともできる。このようなキャップ状外部接点は、例えば素子を導電性ペーストに浸漬することによって製造可能である。

さらに、積層素子１は、第１外部接点３に直接導電接続された第１種類５の２つの内部電極51，52を有する。第１種類５の内部電極51，52は、第１外部接点３から積層体８内に突出している。さらに、積層素子１は、第２外部接点４に直接導電接続されて積層体８内に突出する第２種類６の２つの内部電極61，62を有する。第１種類５の内部電極51は、第２種類６の内部電極61と重なり合う。

さらに、第１種類５の内部電極52と第２種類６の内部電極62が同じ１平面に配置されており、両方の内部電極の間には内部電極のない領域が存在し、この領域がいわゆるギャップを形成する。

主に、第２種類６の内部電極61は、積層方向Ｓで近接した第１種類５の内部電極51に対して距離を有し、この距離は積層方向で近接した第１種類５の内部電極52もしくは第２種類６の内部電極62に対する第１種類の内部電極51の距離に実質一致している。

さらに、図示実施例において、第１種類５、第２種類６の互いに少なくとも部分的に重なり合う内部電極51，61は、それぞれ別種類の電極のない平面に配置されている。

図５に示したグラフは、このような積層素子のコンダクタンス１／ＲもしくはキャパシタンスＣと機能層の層厚ｄとの関係を定性的に示す。曲線Ａは、その内部電極がいわゆる「ギャップ設計」501で配置され、すなわちその内部電極が重なり合うことなく空隙、つまりギャップをもって配置された公知積層素子における代表的コンダクタンス曲線もしくはキャパシタンス曲線に一致している。このような「ギャップ設計」では、電界または電流の流れが内部電極と実質平行に生じ、このような素子のキャパシタンスまたはコンダクタンスは、層厚に概ね比例して上昇する。

曲線Ｂは、その内部電極がいわゆる「オーバーラップ設計」502または「Ｔ形設計」503で配置された公知積層素子の代表的コンダクタンス曲線もしくはキャパシタンス曲線を示す。オーバーラップ設計では、積層方向で交互に配置される内部電極がそれぞれ重なり合う。オーバーラップ設計では、電界または電流の流れが実質的に積層方向で生じ、つまり内部電極に垂直に生じる。Ｔ形設計は、２つのオーバーラップ設計の直列接続を実質的に具現する。このような素子のキャパシタンスまたはコンダクタンスは層厚の増加に伴って概ね間接的に比例して低下する。

つまり公知の素子設計では層厚変化が電気値に直接影響し、これにより、プロセスに起因した層厚変動は異なる電気値を有する素子をもたらす。

ここに述べる積層素子では、図５で曲線Ｚを基に示したように公知素子の前記諸作用の重畳を達成することができる。特別な内部電極配置によって、曲線Ａ、曲線Ｂに関連して述べた機能層の層厚に対する電気値の依存関係が重畳する。十分に認めることができるように、曲線Ｚは破線で示した２つの垂直線98，99によって明示された領域内でほぼ平らな曲線を有する。これは、ここに述べる積層素子の抵抗もしくはキャパシタンスがこの領域内で機能層の生産に起因した厚さ変動に殆ど左右されないことを意味する。

図１Ｂが横断面図で示す他の実施例による積層素子１では、図１Ａに示した積層素子と比較して第１種類５、第２種類６の他の内部電極52，62が設けられており、内部電極は同じ1平面で相互に離間して配置されている。図１Ｂの積層素子１は、第１種類５の多数の内部電極51，52と第２種類６の多数の内部電極61，62とを有し、第１種類５の少なくとも２つの内部電極52は、それぞれ第２種類６の１つの内部電極62と同じ１平面に配置されており、第１種類５の少なくとも１つの内部電極51は、積層方向でこれに直接隣接した第２種類６の１つの内部電極61と重なり合う。

さらに、図示実施例において第１種類５の内部電極51は、第２種類６のすべての内部電極61，62と重なり合う。第２種類６の内部電極61は、第１種類５のすべての内部電極51，52と重なり合う。第１種類５の内部電極51は、第２種類６の内部電極のない平面に配置されている。同様に、第２種類６の内部電極61は、第１種類５の内部電極のない平面に配置されている。

さらに、図示実施例において第１種類５、第２種類６の重なり合う内部電極51，61は、積層方向で、それぞれ同じ１平面に配置される第１種類５、第２種類６の内部電極52，62の間に配置されている。

主に、すべての内部電極51，52，61，62は、それぞれ積層方向Ｓで近接した単数もしくは複数の内部電極に対して実質同じ距離を有する。

図１Ｂに示す積層素子の内部電極配置は、ギャップ設計とオーバーラップ設計との組合せと見做すことができ、ギャップ設計とオーバーラップ設計は垂直に積層され、電流の流れ方向で並列に接続されている。図１Ａに示す実施例と比較して図１Ｂに示す積層素子１では積層方向でも層平面に沿っても比較的小さな距離を選択することができ、これにより比較的高いキャパシタンスもしくは比較的低い抵抗を達成することができる。

その代案として、オーバーラップ設計の割合もしくは作用の比較的大きい方が望ましいとき、重なり合う第１種類の多数の内部電極と第２種類の多数の内部電極とを設けておくこともできる。同じ１平面に配置される内部電極は、積層方向で、第１種類、第２種類の重なり合う内部電極から成る少なくとも２つの対の間に配置しておくこともできる。

図２Ａが示す他の実施例による電気積層素子１は、第１外部接点３に直接導電接触した第１種類５の２つの内部電極51，52と、第２外部接点４に直接導電接続された第２種類６の２つの内部電極61，62とを有する。第１種類５の内部電極51と第２種類６の内部電極61は重なり合う。第１種類５の内部電極51と第２種類６の内部電極62は、相互に離間して同じ１平面に配置されている。同様に、第１種類５の内部電極52と第２種類６の内部電極61は、同じ１平面で相互に離間して配置されている。

さらに、図示実施例において第１種類５の内部電極51，52は、それぞれ第２種類６の内部電極61，62と同じ１平面に配置されている。他方で、第２種類６の内部電極61，62は、それぞれ第１種類５の内部電極51，52と同じ１平面に配置されている。

図２Ａに示す積層素子１の内部電極配置は、やはりギャップ設計とオーバーラップ設計との組合せと見做すことができ、ギャップ設計とオーバーラップ設計は、電流の流れ方向または印加電界の方向で水平に並列接続されている。

図２Ｂに示す他の実施例による積層素子1では、図２Ａの積層素子による内部電極配置が多重に設けられている。図２Ｂの積層素子１は、第１種類５の多数の内部電極51，52と第２種類６の多数の内部電極61，62とを有し、第１種類５の内部電極51，52は、それぞれ第２種類６の１つの内部電極61，62と同じ１平面に配置されており、第２種類６の内部電極61，62は、それぞれ第１種類５の１つの内部電極51，52と同じ１平面に配置されている。

さらに、図示実施例において第２種類６の少なくとも１つの内部電極61と重なり合う第１種類５の各内部電極51は、第２種類６の重なり合う内部電極61に直接隣接して配置されている。他方で、第１種類５の少なくとも１つの内部電極51と重なり合う第２種類６の各内部電極61は、第１種類５の重なり合う内部電極51に直接隣接して配置されている。

特に、図２Ｂの積層素子１は、純例示的に第１種類５の６つの内部電極と第２種類６の６つの内部電極とを有し、そのうちそれぞれ第１種類５の１つの内部電極51，52と第２種類６の１つの内部電極61，62は、相互に離間し、６つの相隣接する同じ平面に配置されており、それぞれ第１種類５の３つの内部電極51と第２種類６の３つの内部電極61は重なり合う。

図１Ａ〜図２Ｂに示す実施例の内部電極は、主に矩形形状を有する。代案として、内部電極は別の幾何学形状を有することもできる。

図３には、他の実施例による積層素子の４つの内部電極が略示してある。第１種類５の内部電極51，52と第２種類６の内部電極61，62は、それぞれＬ字形状を有する。図３に示す積層素子の内部電極配置は、ギャップ設計とオーバーラップ設計との組合せと見做すことができ、ギャップ設計とオーバーラップ設計は、電流の流れ方向または印加電界の方向を横切って並列に接続されている。

第１種類５の内部電極51と第２種類６の内部電極62は、相互に離間して同じ１平面に配置されている。同様に、第１種類５の内部電極52と第２種類６の内部電極61は、相互に離間して同じ１平面に配置されている。第１種類５の内部電極51と第２種類６の内部電極61が、それぞれ２つの第１領域110，111，120，121を有し、第１領域は、それぞれ第２領域112，122によって相互に分離されている。第１種類５の内部電極51の２つの第１領域110，111と第２種類６の内部電極61の２つの第１領域120、121は重なり合う。それぞれ重なり合う領域110，120もしくは111，121が、図３ではそれぞれ矢印96，97で結んで図示されている。第１種類５の内部電極51の第２領域112と第２種類６の内部電極61の第２領域122は、相互に重なり合うことなく配置されている。

図３に示す内部電極配置によって、積層素子の抵抗もしくはキャパシタンスを機能層２の生産に起因した厚さ変動に殆ど左右されないようにし得ることはやはり達成することができる。

図４Ａが横断面図で示す他の実施例による積層素子１は、機能層２から成る積層体８と第１、第２外部接点３，４とを有し、外部接点３，４は積層体８の側面に配置されている。さらに、積層素子１は、第１外部接点３に直接導電接続された第１種類５の内部電極51と第２外部接点４に直接導電接続された第２種類６の内部電極61とを有する。

第３種類７の２つの内部電極71，72が設けられており、この内部電極は、第１外部接点３とも第２外部接点４とも直接導電接続されていない。第１種類５の内部電極51と第３種類７の内部電極71は、相互に離間して同じ１平面に配置されている。同様に、第２種類６の内部電極61と第３種類７の内部電極72は、相互に離間して同じ１平面に配置されている。第１種類５の内部電極51と第２種類６の内部電極61は、異なる平面に配置されている。第３種類の２つの内部電極71，72は重なり合う。それに対して、第１種類５の内部電極51と第２種類６の内部電極61は、重なり合うことなく配置されている。

図４Ａに示す積層素子１の内部電極配置は、水平に直列接続されたギャップ設計とオーバーラップ設計との組合せと見做すことができる。

図４Ｂに示す電気積層素子１では、図４Ａの積層素子の電極構成が反復して実施されている。図４Ｂの積層素子１は、第１種類５の多数の内部電極51と第２種類６の多数の内部電極61と第３種類７の多数の内部電極71，72とを有する。第３種類７の内部電極71，72は、積層方向Ｓで互いに直接隣接して上下に配置され、かつそれぞれ交互に第１種類５の１の内部電極51および第２種類６の１つの内部電極61と同じ１平面に配置されている。それとともに、第３種類７の１つの内部電極71が第１種類５の１つの内部電極51とともに、また第３種類７の１つの内部電極72が第２種類６の１つの内部電極61とともに、互いに直接隣接する平面に交互に配置されている。特に、図４Ｂの積層素子１は、純例示的に第１種類５の３つの内部電極51と第２種類６の３つの内部電極61と第３種類７の６つの内部電極71，72とを有する。

内部電極の図示した多重配置によって、図４Ａの実施例と比較して、積層素子１のキャパシタンスまたは抵抗は適合させることができる。

本発明は、実施例に基づく説明によってこれらの実施例に限定されるものでなく、新規なあらゆる特徴またはあらゆる特徴の組合せを含む。このことは、これらの特徴またはこれらの組合せ自体が、特許請求の範囲または実施例のなかで明確には述べられていないとしても、特に特許請求の範囲における特徴のあらゆる組合せを内容として含む。

１積層素子
２機能層
３第１外部接点
４第２外部接点
５内部電極の第１種類
51，52 第１種類の内部電極
６内部電極の第２種類
61，62 第２種類の内部電極
７内部電極の第３種類
71，72 第３種類の内部電極
８積層体
91，92 積層体の側面
96，97 矢印
98，99 線
110，111，120，121 第１領域
112，122 第２領域
501 ギャップ設計
502 オーバーラップ設計
503 Ｔ形設計
Ｓ積層方向

Claims

電気積層素子（１）であって、
機能層（２）から成る積層体（８）を有し、
第１、第２外部接点（３，４）を有し、前記外部接点（３，４）が前記積層体（８）の側面（91，92）に配置されており、
前記第1外部接点（３）に直接導電接続された第１種類（５）の少なくとも２つの内部電極（51，52）を有し、
前記第２外部接点（４）に直接導電接続された第２種類（６）の少なくとも２つの内部電極（61，62）を有し、
前記第１種類（５）の少なくとも１つの内部電極（51）と前記第２種類（６）の少なくとも１つの内部電極（61）が部分的に重なり合い、
前記第１種類（５）の少なくとも１つの内部電極（51，52）と前記第２種類（６）の少なくとも１つの内部電極（61，62）が相互に離間して同じ１平面に配置されている素子。
１つの種類の少なくとも１つの内部電極が別種類のすべての内部電極と重なり合う請求項１記載の素子。
１つの種類の少なくとも１つの内部電極が別種類の内部電極のない１平面に配置されている請求項１または２記載の素子。
前記第１種類（５）の少なくとも２つの内部電極（52）がそれぞれ前記第２種類（６）の１つの内部電極（62）と同じ１平面に配置されており、前記第１、第２種類（５，６）の互いに少なくとも部分的に重なり合う前記内部電極（51，61）が積層方向で互いに直接隣接している請求項１〜３のいずれか１項に記載の素子。
前記第１、第２種類（５，６）の重なり合う前記内部電極（51，61）が、積層方向で、それぞれ同じ１平面に配置される前記第１、第２種類（５，６）の前記内部電極（52，62）の間に配置されている請求項４記載の素子。
前記第1種類（５）の前記内部電極（51，52）のそれぞれが前記第２種類（６）の１つの内部電極（61，62）と同じ１平面に配置されており、前記第２種類（６）の前記内部電極（61，62）のそれぞれが前記第１種類（５）の１つの内部電極（51，52）と同じ１平面に配置されている請求項１または２記載の素子。
前記第２種類（６）の少なくとも１つの内部電極（61）と重なり合う前記第１種類（５）の前記各内部電極（51）が前記第２種類（６）の重なり合う１つの内部電極（61）に直接隣接して配置されている請求項６記載の素子。
前記各内部電極は積層方向（Ｓ）で近接した内部電極に対して実質同じ距離を有する請求項１〜７のいずれか１項に記載の素子。
前記第１種類（５）の前記内部電極（51，52）と前記第２種類（６）の前記内部電極（61，62）が矩形形状を有する請求項１〜８のいずれか１項に記載の素子。
前記第１種類（５）の前記内部電極（51，52）と前記第２種類（６）の前記内部電極（61，62）がＬ字形状に形成されている請求項１〜８のいずれか１項に記載の素子。
少なくとも部分的に重なり合う前記第１種類（５）の前記少なくとも１つの内部電極（51）と前記第２種類（６）の前記少なくとも１つの内部電極（61）がそれぞれ２つの第１領域（110，111，120，121）と前記２つの第１領域（110，111，120，121）の間にある１つの第１領域（112，122）とを有し、
前記第１種類（５）の前記少なくとも１つの内部電極（51）の前記２つの第１領域（110，111）と前記第２種類（６）の前記少なくとも１つの内部電極（61）の前記２つの第１領域（120，121）が重なり合い、
前記第１種類（５）の前記少なくとも１つの内部電極（51）の前記第2領域（112）は前記第２種類（６）の前記少なくとも１つの内部電極（61）の前記第2領域（122）と重なり合うことなく配置されている請求項１０記載の素子。
電気積層素子（２）であって、
機能層（２）から成る積層体（８）を有し、
第１、第２外部接点（３，４）を有し、前記外部接点（３，４）が前記積層体（８）の側面（91，92）に配置されており、
前記第１外部接点（３）に直接導電接続された第１種類（５）の少なくとも１つの内部電極（51）を有し、
前記第２外部接点（４）に直接導電接続された第２種類（６）の少なくとも１つの内部電極（61）を有し、
前記第１外部接点（３）にも前記第２外部接点（４）にも直接導電接続されておらずかつ少なくとも部分的に重なり合う第３種類（７）の少なくとも２つの内部電極（71，72）を有し、
前記第１種類（５）の少なくとも１つの内部電極（51）と前記第３種類（７）の１つの内部電極（71）が相互に離間して同じ１平面に配置されており、
前記第２種類（６）の少なくとも１つの内部電極（61）と前記第３種類（７）の１つの内部電極（72）が相互に離間して同じ１平面に配置されている素子。
前記第１種類（５）の前記少なくとも１つの内部電極（51）と前記第２種類（６）の前記少なくとも１つの内部電極（61）が異なる平面に配置されている請求項１２記載の素子。
前記第１種類（５）の前記少なくとも１つの内部電極（51）は前記第２種類（６）の前記少なくとも１つの内部電極（61）と重なり合うことなく配置されている請求項１２または１３記載の素子。
前記第１種類（５）の多数の内部電極（51）と前記第２種類（６）の多数の内部電極（61）と前記第３種類（７）の多数の内部電極（71，72）が設けられており、前記第３種類（７）の前記内部電極（71，72）は積層方向で互いに直接隣接して上下に配置され、かつそれぞれ交互に前記第１種類（５）の１つの内部電極（51）および前記第２種類（６）の１つの内部電極（61）と同じ１平面に配置されている請求項１２〜１４のいずれか１項に記載の素子。