JPH07263270A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ

Info

Publication number
JPH07263270A
JPH07263270A JP6051512A JP5151294A JPH07263270A JP H07263270 A JPH07263270 A JP H07263270A JP 6051512 A JP6051512 A JP 6051512A JP 5151294 A JP5151294 A JP 5151294A JP H07263270 A JPH07263270 A JP H07263270A
Authority
JP
Japan
Prior art keywords
electrodes
extraction
electrode
floating electrode
margin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6051512A
Other languages
English (en)
Inventor
Yukio Honda
幸雄 本田
Yutaka Shimabara
豊 島原
Shigeki Nishiyama
茂樹 西山
Satoru Kameyama
悟 亀山
Yasuto Yanagiura
康人 柳浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP6051512A priority Critical patent/JPH07263270A/ja
Publication of JPH07263270A publication Critical patent/JPH07263270A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 並列容量だけでなく直列容量も構成して、中
圧ないし高圧での使用が可能とされた積層セラミックコ
ンデンサにおいて、表面リークの発生を抑制し、耐圧性
のさらなる向上を図る。 【構成】 セラミック積層体12の内部において複数層
をなして交互に形成された、第1および第2の引出電極
15,16の組ならびにその間に配置される浮き電極1
7の各々の、セラミック積層体12の幅方向両端面に対
するマージンを、浮き電極17のマージンが引出電極1
5,16のマージンより大きい寸法となるように選ぶ。 【効果】 引出電極と浮き電極との間で発生する電界が
引出電極によって有利に閉込められ、セラミック積層体
の表面に至る漏れ電界を抑制することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、積層セラミックコン
デンサに関するもので、特に、大きな静電容量を得るた
めに複数の静電容量を並列に接続する構成を備えるとと
もに、耐圧性を向上させるためにそのような静電容量を
直列に接続する構造を備える、積層セラミックコンデン
サに関するものである。
【0002】
【従来の技術】積層セラミックコンデンサは、小型でか
つ高容量を得ることができ、また基板への実装が容易で
あることから、電子機器の小型化に大きく貢献してい
る。また、近年、電源の小型化等の要望に応えるべく、
そのような電源において、小型かつ高容量化が可能な積
層セラミックコンデンサを用いようとする試みがなさ
れ、この要望は、積層セラミックコンデンサを中圧ない
し高圧領域での使用を可能とすることにより実現しよう
としている。
【0003】図3および図4には、中圧ないし高圧領域
での使用が可能とされた、すなわち、耐圧性が向上され
た、従来の積層セラミックコンデンサ1を示している。
ここで、図3は、コンデンサ1の斜視図であり、その外
形線が一点鎖線で示されている。図4は、コンデンサ1
の横断面図である。
【0004】コンデンサ1は、直方体状のセラミック積
層体2と、セラミック積層体2の長手方向両端部上にそ
れぞれ形成される第1および第2の外部電極3および4
とを備える。セラミック積層体2の内部には、第1およ
び第2の引出電極5および6の組ならびに浮き電極7
が、複数層をなして交互に形成される。第1および第2
の引出電極5および6の組は、同一面上において互いに
ギャップを介して位置される。また、第1および第2の
引出電極5および6は、それぞれ、セラミック積層体2
の長手方向各端面において第1および第2の外部電極3
および4と電気的に接続される。
【0005】他方、浮き電極7は、第1および第2の引
出電極5および6に共通に対向するように形成される。
浮き電極7は、外部電極3および4のいずれにも電気的
に接続されない。この従来例では、第1および第2の引
出電極5および6は、3つの層をなすように3組形成さ
れる。また、浮き電極7は、3組の第1および第2の引
出電極5および6の各間であって、図4に示すように、
3組の引出電極5および6の各間隔を二分する距離aの
位置に配置される。
【0006】また、図4に示すように、引出電極5およ
び6は、セラミック積層体2の幅方向両端面に対して所
定のマージンbを残して形成され、同様に、浮き電極7
は、セラミック積層体2の幅方向両端面に対して所定の
マージンcを残して形成される。これらマージンbおよ
びcは、互いに等しく設定される。
【0007】また、セラミック積層体2の外層部には、
所定の厚みdをもって、引出電極5および6ならびに浮
き電極7のいずれもが形成されない部分が設けられる。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た積層セラミックコンデンサ1においては、単板コンデ
ンサとは異なり、セラミック積層体2におけるセラミッ
クが表面に露出しているため、高電圧印加時にセラミッ
ク表面上でリークが発生しやすい、という問題があっ
た。この問題は、特に高湿度環境下で顕著に現われる。
このような高湿度下での表面リークについて本発明者ら
が検討したところ、両外部電極3および4間の絶縁距離
の大きさのみが影響しているのではなく、引出電極5お
よび6ならびに浮き電極7、すなわち内部電極からの漏
れ電界が影響していると認識するに至った。この漏れ電
界の影響は、積層セラミックコンデンサ1の高耐圧化お
よび小型化を進めるにあたり、大きな問題となってい
る。
【0009】したがって、高湿度下における表面リーク
を抑えるには、内部電極5,6,7に起因する漏れ電界
をできるだけ小さくすることが必要である。この漏れ電
界を低減する最も簡単な方法は、セラミック積層体2に
おける外層部の厚みdをより大きくし、また、内部電極
5,6,7のマージンb,cの寸法をより大きくするこ
とである。しかしながら、このような方法は、単純には
採用できない。なぜなら、所定以上の取得静電容量を維
持しながら、外層部の厚みdおよびマージンb,cの寸
法を大きくしようとすれば、積層セラミックコンデンサ
1の寸法の増大を招き、他方、積層セラミックコンデン
サ1の寸法の増大を招かないようにしながら、外層部の
厚みdおよびマージンb,cの寸法をより大きくしよう
とすれば、内部電極5,6,7の面積がより小さくな
り、また、内部電極5,6,7の積層数が減り、結果と
して、取得静電容量がより小さくなるからである。
【0010】それゆえに、この発明の目的は、上述した
問題に遭遇することなく、表面リークを抑制できる、積
層セラミックコンデンサを提供しようとすることであ
る。
【0011】
【課題を解決するための手段】この発明は、直方体状の
セラミック積層体と、このセラミック積層体の長手方向
両端部上にそれぞれ形成される第1および第2の外部電
極と、セラミック積層体の内部において複数層をなしな
がらセラミック積層体の幅方向両端面に対して所定のマ
ージンを残してそれぞれ形成される複数個の内部電極と
を備え、複数個の内部電極は、第1および第2の外部電
極にそれぞれ電気的に接続される少なくとも1組の第1
および第2の引出電極と、第1および第2の引出電極と
の対向によって形成される静電容量を含む直列接続され
た複数の静電容量を第1および第2の引出電極の間で形
成する少なくとも1個の浮き電極とを含む、積層セラミ
ックコンデンサに向けられる。
【0012】上述した技術的課題を解決するため、この
発明では、内部電極のマージンが、層間において互いに
異なる寸法とされていることが特徴である。
【0013】
【作用】この発明では、内部電極のマージンを、層間に
おいて互いに異なる寸法とすることにより、いずれかの
内部電極の端縁を、これとは異なる層上に形成される内
部電極の端縁より内側に位置させることができる。その
ため、内部電極間で発生する電界を、上述した端縁をよ
り外側に位置させる内部電極によって閉込める構造が与
えられる。その結果、セラミック積層体の表面への漏れ
電界を抑制することができる。
【0014】
【発明の効果】したがって、この発明によれば、取得静
電容量を維持しながら、中圧ないし高圧の電圧が印加さ
れても、湿中環境下において表面リークの発生が抑制さ
れ、耐圧性に優れた積層セラミックコンデンサを得るこ
とができる。
【0015】この発明において、好ましくは、第1およ
び第2の引出電極は、複数層をなすように複数組形成さ
れ、浮き電極は、複数組の第1および第2の引出電極の
各間に位置される。これにより、取得静電容量をより大
きくすることができる。
【0016】また、上述したように、第1および第2の
引出電極が複数層をなすように複数組形成される場合、
好ましくは、浮き電極のマージンが引出電極のマージン
より大きい寸法とされる。これにより、浮き電極と引出
電極との間で発生する電界を、浮き電極を挟む引出電極
の間に有効に閉込めることができる。
【0017】また、上述した特定的な構造において、浮
き電極が、複数組の第1および第2の引出電極の各間隔
を二分する距離aの位置に配置され、引出電極のマージ
ンをb、浮き電極のマージンをc、セラミック積層体の
外層部であって引出電極および浮き電極のいずれもが形
成されていない部分の厚みをdとしたとき、b≧a、c
≧b+a、およびd≧a×2の条件を満たすようにする
ことがなお好ましい。このような条件は、後述する実験
に基づいて求められたものである。
【0018】なお、上述した条件は、次のことを表わし
ている。まず、浮き電極のマージンcが引出し電極のマ
ージンbより大きい寸法とされる場合、浮き電極のマー
ジンcをより大きくするほど、漏れ電界が小さくなる
が、際限なくマージンcを大きくすると、取得静電容量
も小さくなり、好ましくない。そこで、浮き電極のマー
ジンcは、引出電極のマージンbおよび引出電極と浮き
電極との間隔すなわち誘電体の厚みaの和以上(c≧b
+a)であるとの限界を定めることが好ましく、これに
よって、取得静電容量の低減を抑制しながら、浮き電極
と引出電極との間に発生する電界が引出電極の間で有利
に閉込められ、セラミック積層体の表面に至る漏れ電界
を小さくすることができる。また、このような電界の閉
込め構造において、浮き電極のマージンcと引出電極の
マージンbの双方をできるだけ小さくした方が電極面積
が大きくなり大容量を得ることができるが、これらマー
ジンb,cがある程度以下になるとセラミック誘電体の
表面に至る漏れ電界が大きくなり、表面リークが発生す
る。そこで、引出電極のマージンbを、誘電体の厚みa
以上(b≧a)とすれば、セラミック積層体の表面に至
る漏れ電界をより小さくすることができる。また、セラ
ミック積層体の外層部の厚みdは、誘電体の厚みaの2
倍以上(d≧a×2)であれば、漏れ電界がより小さく
なり、表面リークの発生をより効果的に抑制することが
できる。
【0019】
【実施例】図1および図2は、この発明の一実施例によ
る積層セラミックコンデンサ11を示している。ここ
で、図1は前述した図3に対応し、図2は図4に対応し
ている。
【0020】積層セラミックコンデンサ11は、直方体
状のセラミック積層体12と、このセラミック積層体1
2の長手方向両端部上にそれぞれ形成される第1および
第2の外部電極13および14とを備える。セラミック
積層体12の内部には、内部電極として、第1および第
2の引出電極15および16の組ならびに浮き電極17
が複数層をなして交互に形成されている。同じ組の第1
および第2の引出電極15および16は、同一面上にお
いて互いにギャップを介して位置される。また、第1お
よび第2の引出電極15および16は、それぞれ、セラ
ミック積層体12の長手方向各端面において第1および
第2の外部電極13および14と電気的に接続される。
【0021】他方、浮き電極17は、第1および第2の
引出電極15および16に共通に対向するように配置さ
れる。浮き電極17は、外部電極13および14のいず
れにも電気的に接続されない。
【0022】また、この実施例では、第1および第2の
引出電極15および16は、3層をなすように3組形成
され、浮き電極17は、3組の第1および第2の引出電
極15および16の各間に位置されている。
【0023】なお、ここまで述べた構成については、図
3および図4に示した従来の積層セラミックコンデンサ
1と実質的に同様である。
【0024】引出電極15および16ならびに浮き電極
17は、それぞれ、セラミック積層体12の幅方向両端
面に対して所定のマージンを残して形成されているが、
図2によく示されているように、引出電極15および1
6のマージンbと浮き電極17のマージンcとが互いに
異なる寸法とされている。特に、この実施例では、浮き
電極17のマージンcが引出電極15および16のマー
ジンbより大きい寸法とされている。
【0025】このような構成とすることにより、引出電
極15および16と浮き電極17との間で発生する電界
が隣合う組の引出電極15および16の間に有利に閉込
められ、セラミック積層体12の表面に至る漏れ電界を
小さくすることができる。その結果、表面リークの発生
を抑制することができる。
【0026】上述した実施例において、図2に示すよう
に、浮き電極17は、複数組の第1および第2の引出電
極15および16の各間隔を二分する距離aの位置に配
置されている。すなわち、内部電極間に位置する誘電体
の厚みがaである。そして、引出電極15および16の
マージンをb、浮き電極17のマージンをc、セラミッ
ク積層体12の外層部であって引出電極15および16
ならびに浮き電極17のいずれもが形成されていない部
分の厚みをdとしたとき、b≧a、c≧b+a、および
d≧a×2の条件を満たしていることがより好ましい。
このような好ましい条件を求めるため、次のような実験
を行なった。
【0027】誘電率1000のBaTiO3 、PbTi
3 、SrTiO3 およびBi2 3 を主体とするコン
デンサ材料を用いて、長さ4.5mm、幅3.2mmお
よび厚み1.5mmのセラミック積層体を有する、図1
および図2または図3および図4に示すような積層セラ
ミックコンデンサを、種々の設計で作製し、湿中(温度
60℃;相対湿度95%)における直流電圧印加により
耐圧測定を行なった。その結果が、以下の表1に示され
ている。
【0028】
【表1】
【0029】表1において、欄外に記載した「*1」は
図3および図4に示したような従来の積層セラミックコ
ンデンサに該当し、「*2」は上述した条件を満たす積
層セラミックコンデンサに該当し、「*3」はこの発明
の範囲内にあるが上述した条件を満たさない積層セラミ
ックコンデンサに該当し、「*4」は図3および図4に
示したような従来の積層セラミックコンデンサであるが
外層部の厚みdおよびマージンb,cが大きくなりすぎ
低容量となる積層セラミックコンデンサに該当する。
【0030】表1の「湿中耐圧」の欄において、「表面
リーク」は、この表に示された電圧において表面リーク
が発生したことを意味し、「内部破壊」は、この表に示
された電圧において内部破壊を生じたことを意味してい
る。すなわち、「内部破壊」は、表面リークが発生せ
ず、表に示した電圧まで耐圧性が維持されたことを意味
している。
【0031】表1から、「*2」を付した、b≧a、c
≧b+a、およびd≧a×2の条件を満たす各試料は、
優れた耐圧性を示すことがわかる。
【0032】なお、前述した図1および図2に示した積
層セラミックコンデンサ11では、浮き電極17のマー
ジンcが引出電極15および16のマージンbより大き
くされたが、逆に、引出電極のマージンが浮き電極のマ
ージンより大きくされてもよい。
【0033】また、図示した積層セラミックコンデンサ
11では、複数層をなすように形成された引出電極15
および16の各間に浮き電極17が位置されたが、逆
に、浮き電極が複数層をなすように形成され、引出電極
の組がこれら浮き電極の各間に位置されてもよい。
【0034】また、引出電極の組の数および浮き電極の
数は、図示した実施例より、さらに増やすことも、減ら
すことも可能である。たとえば、1組の引出電極と1個
の浮き電極とによって積層セラミックコンデンサが構成
されてもよい。
【0035】また、上述した図示の実施例では、同じ組
の第1および第2の引出電極15および16の間で直列
接続された複数の静電容量を形成するため、1個の浮き
電極17が形成されたが、この発明は、図5および図6
にそれぞれ示すように、第1および第2の引出電極の間
で直列接続された複数の静電容量を形成するため、2個
以上の浮き電極が形成された積層セラミックコンデンサ
にも適用することができる。
【0036】図5に示した積層セラミックコンデンサ2
1は、セラミック積層体22と、このセラミック積層体
22の長手方向両端部上にそれぞれ形成される第1およ
び第2の外部電極23および24とを備える。セラミッ
ク積層体22の内部には、内部電極として、第1および
第2の引出電極25および26ならびに第1および第2
の浮き電極27および28が複数層をなして形成されて
いる。
【0037】第1および第2の引出電極25および26
は、それぞれ、セラミック積層体22の長手方向各端面
において第1および第2の外部電極23および24と電
気的に接続される。他方、第1の浮き電極27は、第1
の引出電極25および第2の浮き電極28に対向するよ
うに配置され、第2の浮き電極28は、第1の浮き電極
27および第2の引出電極26に対向するように配置さ
れる。
【0038】上述した第1の引出電極25と第2の浮き
電極28とは同じ層上に形成され、第2の引出電極26
と第1の浮き電極27とは同じ層上に形成されるが、第
1の引出電極25および第2の浮き電極28のそれぞれ
のマージン(図2のbまたはcに相当)は、これらとは
異なる層上に位置する第2の引出電極26および第1の
浮き電極27のそれぞれのマージンとは異なる寸法とさ
れる。
【0039】図6に示した積層セラミックコンデンサ3
1は、セラミック積層体32と、このセラミック積層体
32の長手方向両端部上にそれぞれ形成される第1およ
び第2の外部電極33および34とを備える。セラミッ
ク積層体32の内部には、内部電極として、第1および
第2の引出電極35および36ならびに第1、第2およ
び第3の浮き電極37、38および39が複数層をなし
て形成されている。
【0040】第1および第2の引出電極35および36
は、それぞれ、セラミック積層体32の長手方向各端面
において第1および第2の外部電極33および34と電
気的に接続される。他方、第1の浮き電極37は第1の
引出電極35および第2の浮き電極38と対向し、第2
の浮き電極38は第1および第3の浮き電極37および
39と対向し、第3の浮き電極39は第2の浮き電極3
8および第2の引出電極36と対向するようにそれぞれ
配置される。
【0041】このような構成において、同じ層上に位置
する第1および第2の引出電極35および36ならびに
第2の浮き電極38のそれぞれのマージン(図2のbま
たはcに相当)は、これらとは異なる層上に位置する第
1および第3の浮き電極37および39のそれぞれのマ
ージンとは異なる寸法とされる。
【0042】上述した図5および図6に示した各実施例
に関連して、浮き電極の数を増やすことにより、さらに
多数の直列接続された静電容量を形成してもよい。ま
た、引出電極および浮き電極の組の数をさらに増やして
もよい。
【図面の簡単な説明】
【図1】この発明の一実施例による積層セラミックコン
デンサ11を示す斜視図であり、内部構造が透視されて
いる。
【図2】図1に示した積層セラミックコンデンサ11の
横断面図である。
【図3】この発明にとって興味ある従来の積層セラミッ
クコンデンサ1を示す、図1に相当の図である。
【図4】図3に示した積層セラミックコンデンサ1を示
す、図2に相当の図である。
【図5】この発明の他の実施例による積層セラミックコ
ンデンサ21を示す縦断面図である。
【図6】この発明のさらに他の実施例による積層セラミ
ックコンデンサ31を示す縦断面図である。
【符号の説明】
11,21,31 積層セラミックコンデンサ 12,22,32 セラミック積層体 13,23,33 第1の外部電極 14,24,34 第2の外部電極 15,25,35 第1の引出電極 16,26,36 第2の引出電極 17,27,28,37,38,39 浮き電極 a 引出電極と浮き電極との間隔(誘電体の厚み) b 引出電極のマージン c 浮き電極のマージン d 外層部の厚み
───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀山 悟 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 柳浦 康人 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 直方体状のセラミック積層体と、 前記セラミック積層体の長手方向両端部上にそれぞれ形
    成される第1および第2の外部電極と、 前記セラミック積層体の内部において複数層をなしなが
    ら前記セラミック積層体の幅方向両端面に対して所定の
    マージンを残してそれぞれ形成される複数個の内部電極
    とを備え、 前記複数個の内部電極は、前記第1および第2の外部電
    極にそれぞれ電気的に接続される少なくとも1組の第1
    および第2の引出電極と、前記第1および第2の引出電
    極との対向によって形成される静電容量を含む直列接続
    された複数の静電容量を前記第1および第2の引出電極
    の間で形成する少なくとも1個の浮き電極とを含む、積
    層セラミックコンデンサにおいて、 前記内部電極のマージンは、層間において互いに異なる
    寸法とされていることを特徴とする、積層セラミックコ
    ンデンサ。
  2. 【請求項2】 同じ組の前記第1および第2の引出電極
    は、同一面上において互いにギャップを介して位置さ
    れ、前記浮き電極は、前記第1および第2の引出電極に
    共通に対向するものを含む、請求項1に記載の積層セラ
    ミックコンデンサ。
  3. 【請求項3】 前記第1および第2の引出電極は、複数
    層をなすように複数組形成され、前記浮き電極は、複数
    組の前記第1および第2の引出電極の各間に位置され
    る、請求項2に記載の積層セラミックコンデンサ。
  4. 【請求項4】 前記浮き電極のマージンが前記引出電極
    のマージンより大きい寸法とされる、請求項3に記載の
    積層セラミックコンデンサ。
  5. 【請求項5】 前記浮き電極は、複数組の前記第1およ
    び第2の引出電極の各間隔を二分する距離aの位置に配
    置され、前記引出電極のマージンをb、前記浮き電極の
    マージンをc、前記セラミック積層体の外層部であって
    前記引出電極および前記浮き電極のいずれもが形成され
    ていない部分の厚みをdとしたとき、b≧a、c≧b+
    a、およびd≧a×2の条件を満たす、請求項4に記載
    の積層セラミックコンデンサ。
JP6051512A 1994-03-23 1994-03-23 積層セラミックコンデンサ Pending JPH07263270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6051512A JPH07263270A (ja) 1994-03-23 1994-03-23 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6051512A JPH07263270A (ja) 1994-03-23 1994-03-23 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JPH07263270A true JPH07263270A (ja) 1995-10-13

Family

ID=12889065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6051512A Pending JPH07263270A (ja) 1994-03-23 1994-03-23 積層セラミックコンデンサ

Country Status (1)

Country Link
JP (1) JPH07263270A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209495A (ja) * 2011-03-30 2012-10-25 Tdk Corp 積層コンデンサ
WO2013148567A1 (en) * 2012-03-26 2013-10-03 Kemet Electronics Corporation Asymmetric high voltage capacitor
JP2014504029A (ja) * 2011-03-24 2014-02-13 エプコス アーゲー 電気積層素子
US9875851B2 (en) 2012-05-08 2018-01-23 Epcos Ag Ceramic multi-layered capacitor
JP2021197458A (ja) * 2020-06-15 2021-12-27 株式会社村田製作所 積層セラミックコンデンサ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504029A (ja) * 2011-03-24 2014-02-13 エプコス アーゲー 電気積層素子
US9779859B2 (en) 2011-03-24 2017-10-03 Epcos Ag Electrical multilayer component
JP2012209495A (ja) * 2011-03-30 2012-10-25 Tdk Corp 積層コンデンサ
WO2013148567A1 (en) * 2012-03-26 2013-10-03 Kemet Electronics Corporation Asymmetric high voltage capacitor
US9087648B2 (en) 2012-03-26 2015-07-21 Kemet Electronics Corporation Asymmetric high voltage capacitor
US9875851B2 (en) 2012-05-08 2018-01-23 Epcos Ag Ceramic multi-layered capacitor
JP2021197458A (ja) * 2020-06-15 2021-12-27 株式会社村田製作所 積層セラミックコンデンサ

Similar Documents

Publication Publication Date Title
US7190566B2 (en) Laminated electronic component
US6052272A (en) Laminated capacitor
JP5043046B2 (ja) 改良高電圧キャパシタ
US7199996B2 (en) Laminated capacitor
US7394643B2 (en) Laminated electronic component
US4556929A (en) Multi-layer ceramic capacitor
US7466535B2 (en) Multilayer capacitor
KR100678496B1 (ko) 적층 콘덴서
US8570711B2 (en) Multilayered ceramic electronic component
JPH09298127A (ja) 積層コンデンサ
US20060044732A1 (en) Multilayer ceramic condenser
JPH09148174A (ja) 積層セラミックコンデンサの構造
EP1022751B1 (en) Monolithic ceramic electronic component
JPH07263270A (ja) 積層セラミックコンデンサ
JPH0955335A (ja) 積層型貫通コンデンサ
JPH0837126A (ja) 積層コンデンサ
JPH0950935A (ja) 積層コンデンサ
JP3268921B2 (ja) 積層コンデンサ
US20090161292A1 (en) Laminated ceramic capacitor
JP3064732B2 (ja) 積層型コンデンサ
JP2004111608A (ja) 積層セラミックコンデンサ及びその製造方法
JPH0935986A (ja) セラミック積層電子部品及びその製造方法
JPH10223470A (ja) 積層セラミックコンデンサ
JP2003272946A (ja) 積層コンデンサ
JPH08273977A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010213