TWI533338B - 電性多層元件 - Google Patents

電性多層元件 Download PDF

Info

Publication number
TWI533338B
TWI533338B TW101110051A TW101110051A TWI533338B TW I533338 B TWI533338 B TW I533338B TW 101110051 A TW101110051 A TW 101110051A TW 101110051 A TW101110051 A TW 101110051A TW I533338 B TWI533338 B TW I533338B
Authority
TW
Taiwan
Prior art keywords
type
internal
internal electrode
internal electrodes
electrode
Prior art date
Application number
TW101110051A
Other languages
English (en)
Other versions
TW201250727A (en
Inventor
約翰 施密特
Original Assignee
Epcos Ag集團股份公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag集團股份公司 filed Critical Epcos Ag集團股份公司
Publication of TW201250727A publication Critical patent/TW201250727A/zh
Application granted granted Critical
Publication of TWI533338B publication Critical patent/TWI533338B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/146Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the resistive element surrounding the terminal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)

Description

電性多層元件
本發明係詳述一種包含由功能層構成之堆疊與配置於該功能層之間之內部電極的電性多層元件。為了與該等內部電極電接觸,外部接點可固定於該堆疊的側面。此類型的電性多層元件可實作例如成為多層電阻元件、多層壓敏電阻或多層電容器。
就習知多層元件中之功能層的厚度而言,例如,多層電容器中之介電層的厚度通常由於生產的支使而難以保持不變。另外,就習知生產方法而言,多層元件的電氣值會因功能層的受生產支使厚度波動而過度偏離預定所欲值。因此,本發明係基於上述問題而研創者。
與特定具體實施例有關的目標之一是要詳述電性多層元件的幾何,特別是電性多層元件的內部及外部電極配置,與習知多層元件相比,這有改良性質。
此目標係藉由獨立專利申請項的標的來達成。此外,該等標的的有利具體實施例及開發出現於以下的說明及附圖。。
多層元件的電氣性質有相關性,除了一些其他因素以外,特別是,也與內部電極的幾何配置相關。多層元件中之功能層的厚度,例如,多層電容器中之介電層的厚度通常由於生產的支使而難以保持不變。不過,功能層的厚度 波動會影響多層元件的電氣值,例如,多層電容器的電容或多層電阻元件的電阻,亦即例如PTC或NTC元件。就習知生產方法而言,為了防止多層元件的電氣值因功能層的受生產支使厚度波動而過度偏離預定所欲值,也就是說,為了避免對應寬鬆的公差範圍,例如預先選定隨後形成完成元件之功能層的薄膜,或者實行完成元件的後續選擇,其中係清出電氣性質過度偏離預定所欲值的元件。此外,元件的電氣值也可隨後用所謂的調整來調適,例如藉由磨掉或修整多層元件的部份。組合用於排除或至少減少與功能層之受生產支使厚度波動有關之缺點的前述可能性也能想到。
本發明人已發現,用本文所述的內部電極配置,可使多層元件的電氣值(例如,多層元件的電阻及/或電容)最大可能程度地與功能層的厚度波動無關。
根據一個具體實施例,該電性多層元件由具有數個功能層的堆疊及複數個第一及第二內部電極和第一及第二外部接點構成。該等功能層可為介電層或導電層,這取決於該電多層元件是否實作成為電容器、壓敏電阻或熱敏電阻。由於有各自的性質,該等功能層決定元件的功能。例如,該等功能層可為塑膠層或陶瓷層。
為了製造該多層元件,一個一個地向上堆疊該等功能層,從而產生堆疊方向。相鄰功能層的介面決定該多層元件的層平面,其係沿著該等功能層的堆疊方向一個一個地向上排列。該等內部電極係配置於該等層平面中。
用於與內部電極接觸的外部電極較佳係配置在堆疊的側面上。這意味著外部電極較佳係配置在堆疊的不同側面上,例如在堆疊的相對側面上或在側面的不同區域上。
根據另一實施例,該電性多層元件包括直接導電連接至該第一外部接點的至少兩個第一類型內部電極。此外,該電性多層元件包括直接導電連接至該第二外部接點的至少兩個第二類型內部電極。在此情形下,至少一個第一類型內部電極和至少一個第二類型內部電極部分重疊。換言之,至少一個第一類型內部電極具有至少一個部分區域(在朝堆疊之堆疊方向之概念射影(conceptual projection)的情形下)能與至少一個第二類型內部電極的至少一個部分區域一致。在此,及以下,“直接導電連接”意指內部電極毗鄰外部接點因而直接連接至該外部接點。如果該外部接點配置於該堆疊的側面,則直接導電連接至該外部接點的內部電極一直延伸到該側面。
此外,至少一個第一類型內部電極與至少一個第二類型內部電極係在同一平面上以彼此間隔的方式配置。此平面係藉由與堆疊之堆疊方向垂直而形成之層平面所形成,並且在以下也能稱為層伸展平面。在此情形下,在至少一個第一類型內部電極與至少一個第二類型內部電極之間存在有一間隙。該間隙在沒有內部電極之層平面中之至少一個第一類型內部電極與至少一個第二類型內部電極之間構成一區域。
在此所描述之本發明之元件的內部電極配置(亦即, 重疊之內部電極與藉由相同層平面中之間隙而彼此隔開之內部電極的組合)有可能減少功能層受生產支使之層厚度波動的負作用。以下將配合圖式更詳細說明,特別是在此描述之第一和第二類型內部電極之不同配置的組合能產生由層厚度波動所造成的互補效果。因此,相較於習知元件,以用描述於此的元件而言,甚至功能層因元件而有不同厚度波動的情形下,該等元件仍可實現實質相同的預定想要電阻及/或預定電容。
根據一個具體實施例,一種類型之至少一個內部電極與另一種類型之所有內部電極重疊。例如,至少一個第一類型內部電極與所有第二類型內部電極重疊。另外,也能讓複數個第一類型內部電極與所有第二類型內部電極重疊。再者,至少一個第二類型內部電極能與所有第一類型內部電極重疊。也能聯想到,讓複數個第二類型內部電極與所有第一類型內部電極重疊。此外,也能讓所有第一類型內部電極與所有第二類型內部電極重疊。
根據另一具體實施例,一種類型之至少一個內部電極係配置在與堆疊之堆疊方向垂直而沒有另一種類型之內部電極的平面中。例如,至少一個第一類型內部電極能配置在沒有第二類型內部電極的平面中。根據另一具體實施例,至少一個第二類型內部電極能配置在沒有第一類型內部電極的平面中。
在另一具體實施例中,第一類型內部電極與第二類型內部電極在各情形下係配置在與堆疊方向垂直的同一平面 中。這意味著就各個第一類型內部電極而言,第二類型內部電極係設置在相同平面,而另一方面,就各個第二類型內部電極而言,第一類型內部電極係設置在相同平面。
根據另一具體實施例,每個內部電極與在各情形的堆疊方向最近的內部電極有實質相同的距離。換句話說,直接相鄰之內部電極係配置在與堆疊方向垂直的不同層伸展平面,這些內部電極在各情形下係彼此相距相同的距離。在此情形下,在此及以下的“實質相同”意指偏差係在製造方法的公差範圍內,在此例如在功能層之層厚度的公差範圍內。
較佳地,電性多層元件的構造係為對稱。例如,該多層元件的構造能相對於一個或多個空間軸為軸向對稱。該元件也能具有點對稱,其中該元件較佳為相對於該元件之中點(對於元件之兩相對側面有相同的距離)的點對稱。
根據另一具體實施例,第一類型內部電極和第二類型內部電極具有矩形形狀。根據另一具體實施例,第一類型內部電極和第二類型內部電極具有六角形形狀。例如,第一類型內部電極和第二類型內部電極能以L形的方式實施。
根據另一具體實施例,在各情形下至少部分重疊之至少一個第一類型內部電極與至少一個第二類型內部電極具有兩個第一區域和在該兩個第一區域之間的第二區域。該至少一個第一類型內部電極的兩個第一區域與該至少一個第二類型內部電極的兩個第一區域重疊。該至少一個第一 類型內部電極的第二區域係以與該至少一個第二類型內部電極的第二區域不重疊的方式配置。
根據至少另一具體實施例,電性多層元件包括直接導電連接至第一外部接點的至少一個第一類型內部電極以及直接導電連接至第二外部接點的至少一個第二類型內部電極。此外,該多層元件能包括不直接導電連接至第一和第二外部接點且至少部分彼此重疊的至少兩個第三類型內部電極。在此情形下,至少一個第一類型內部電極和第三類型內部電極係以在同一平面彼此間隔的方式配置。另外,至少一個第二類型內部電極和第三類型內部電極係以在同一平面彼此間隔的方式配置。
根據另一具體實施例,該電性多層元件有對於功能層之厚度波動實質不敏感的電阻及/或電容。因此,用描述於此的內部電極配置,有可能減少功能層受生產支使之層厚度波動的負作用。
根據另一具體實施利,至少一個第一類型內部電極與至少一個第二類型內部電極配置在不同平面中。也就是說,該至少一個第一類型內部電極與該至少一個第二類型內部電極係配置在與堆疊方向垂直之不同的層伸展平面。
根據另一具體實施例,至少一個第一類型內部電極係以與至少一個第二類型內部電極沒有重疊的方式配置。因此,該至少一個第一類型內部電極與該至少一個第二類型內部電極並不重疊。
根據另一具體實施例,至少兩個第三類型內部電極係 至少部分重疊。換句話說,該至少兩個第三類型內部電極具有與堆疊方向之概念移位或射影一致的部分區域。
根據另一具體實施例,該電性多層元件為NTC熱敏電阻、PTC熱敏電阻、壓敏電阻或電容器元件。
在示範具體實施例及附圖中,相同或作用相同的元件部份用相同的元件符號表示。原則上,圖中元件及彼此之間的尺寸關係並未按實際的比例繪製;反而,個別的元件,例如層、元件及區域,可能以誇大方式圖示其厚度或大小尺寸使得圖示更清楚及/或提供更好的理解。
第1A圖顯示根據一個例示實施例之電性多層元件1的剖面圖,其包括由功能層2朝堆疊方向S一個一個向上排列所構成之堆疊8。此外,多層元件1包括配置在該多層元件1之層平面的內部電極51、52、61、62,其中該層平面係由彼此相鄰之功能層的介面所決定。例如,經由燒結(sintering)形成如第1A圖所示之塊狀主體,其中功能層2和內部電極51、52、61、62係彼此連接。
功能層2能實施為介電層,使得多層元件被實施為電容器。作為替代方案,功能層也可以是導電層,特別是由具有可變電阻之材料所構成之導電層,使得該電性多層元件能被實施為壓敏電阻或熱敏電阻。
外部接點3、4係配置在堆疊8之兩個側面91、92上。如第1A圖所示,側面91、92係相對的側面。作為替代方案,側面能例如也是堆疊8之彼此相鄰之側面。在所示之 例示實施例中,外部接點3、4分別覆蓋堆疊8之整個側面91、92。作為替代方案,外部接點3、4也能覆蓋堆疊8之側面的部分區域或實施為在堆疊8之複數個側面上以邊緣環繞方式配置的蓋狀外部接點。例如,能藉由將元件浸入導電膏中製造此種蓋狀外部接點。
此外,多層元件1包括直接導電連接至第一外部接點3的第一類型5之兩個內部電極51、52。第一類型5之內部電極51、52從第一外部接點3突出至堆疊8中。此外,多層元件1包括直接導電連接至第二外部接點4並突出至堆疊8中的第二類型6之兩個內部電極61、62。第一類型5之內部電極51重疊第二類型6之內部電極61。
再者,第一類型5之內部電極52和第二類型6之內部電極62係配置在相同平面,在其間存在不具有內部電極且形成間隙的一區域。
較佳地,第二類型6之內部電極61係與位在堆疊方向S最近的第一類型5之內部電極51相距一距離,此距離實質對應於第一類型之內部電極51與分別位在堆疊方向最近的第一類型5之內部電極52或第二類型6之內部電極62之間的距離。
再者,在所示之例示實施例中,至少部分彼此重疊之第一和第二類型5、6之內部電極51、61係配置在分別沒有另一類型的電極的平面中。
第5圖顯示就品質而言之此種多層元件的電導1/R或電容C隨著功能層之層厚度d變化的圖示。在此情形下, 曲線A對應於習知多層元件的典型電導或電容分布,此習知多層元件的內部電極係配置成所謂的“間隙設計”501,也就是說,其內部電極係以不重疊而具有間隙的方式配置。在此種“間隙設計”的情形下,電場或電流形成實質平行於內部電極,而此種元件的電容或電導係隨著層厚度而大約成正比地上升。
曲線B顯示習知多層元件之典型電導或電容分布,此習知元件的內部電極係配置成所謂的“重疊設計”502或“T型設計”503。在重疊設計的情形下,交替排列的內部電極係分別朝堆疊方向重疊。在重疊設計的情形下,電場或電流係實質上朝堆疊方向形成,也就是說,垂直於內部電極。T型電極實質構成兩個重疊設計的串聯連接。此種元件之電容或電導係隨著層厚度之增加而大約成反比地減少。
因此,在習知元件設計中,層厚度的變化直接影響電氣值,結果受製程支使之層厚度波動會導致具有不同電氣值的元件。
在上述之多層元件的情形下,能達到習知元件之上述效果的疊加,如基於第5圖之曲線Z所示者。由於有特殊內部電極配置,得以疊加曲線A和B之電氣值對於如所述之功能層的層厚度之依賴關係。能立即辨別出曲線Z在由兩條垂直虛線98、99之範圍中具有大約平坦的分布。這意味著在此描述之多層元件的電阻或電容在此範圍內係實際與功能層之受製造支使之厚度波動無關。
第1B圖顯示根據另一例示實施例之多層元件1的剖 面圖,其中,相較於第1A圖所示之多層元件,有另外的第一及第二類型5、6之內部電極52、62,其係以彼此間隔的方式配置在同一平面。第1B圖中之多層元件1包括第一類型5之複數個內部電極51、52和第二類型6之複數個內部電極61、62,其中第一類型5之至少兩個內部電極52係與第二類型6之內部電極62在各情形下配置於同一平面,而第一類型5之至少一個內部電極51係與在堆疊方向直接與其相鄰之第二類型6之內部電極61重疊。
再者,在所示之例示實施例中,第一類型5之內部電極51係與第二類型6之所有內部電極61、62重疊。第二類型6之內部電極61係與第一類型5之所有內部電極51、52重疊。第一類型5之內部電極51係配置在沒有第二類型6之內部電極的平面。同樣地,第二類型6之內部電極61係配置在沒有第一類型5之內部電極的平面。
再者,在所示之例示實施例中,第一和第二類型5、6之重疊內部電極51、61係配置在非別配置在同一平面的第一和第二類型5、6之重疊內部電極52、62之間的堆疊方向上。
較佳地,所有內部電極係在各情形下與位在堆疊方向S最近的內部電極相距實質相同的距離。
第1B圖所示之多層元件的內部電極配置能被視為間隙設計與重疊設計的組合,其中間隙設計和重疊設計係垂直堆疊並朝電流方向平行連接。相較於第1A圖所示之例示實施例,在第1B圖中所示之多層元件1,係能朝堆疊方 向並沿著層平面選擇較小距離,結果能達到較高電容或較1低電阻。
作為替代方案,也能有複數個第一類型之內部電極與第二類型之內部電極,若想要更多比例或效果的重疊設計,則這複數個第一類型之內部電極與第二類型之內部電極就會重疊。配置在同一平面的內部電極也能朝堆疊方向配置在第一和第二類型之至少兩對重疊內部電極之間。
第2A圖顯示根據另一例示實施例的電性多層元件1,其包括直接導電連接至第一外部接點3的第一類型5之兩個內部電極51、52和直接導電連接至第二外部接點4的第二類型6之兩個內部電極61、62。第一類型5之內部電極51和第二類型6之內部電極61重疊。第一類型5之內部電極51和第二類型6之內部電極62係以在同一平面彼此間隔的方式配置。同樣地,第一類型5之內部電極52和第二類型6之內部電極61係以在同一平面彼此間隔的方式配置。
再者,在所示之例示實施例中,第一類型5之各個內部電極51、52係配置在關於第二類型6之內部電極61、62的同一平面中。另一方面,第二類型6之各個內部電極61、62係配置在關於第一類型5之內部電極51、52的同一平面中。
第2A圖所示之多層元件1之內部電極配置能再次被視為間隙設計與重疊設計的組合,其中間隙設計和重疊設計係連接成水平地平行於電流方向或所施加之電場方向。
第2B圖顯示根據另一例示實施例的電型多層元件1,其中重複出現根據第2A圖之多層元件的內部電極配置。第2B圖之多層元件1包括複數個第一類型5之內部電極51、52和複數個第二類型6之內部電極61、62,其中各個該第一類型5之內部電極51、52係配置在相對於該第二類型6之內部電極61、62的同一平面,以及其中各個該第二類型6之內部電極61、62係配置在相對於第一類型5之內部電極51、52的同一平面。
再者,在所示之例示實施例中,與至少一個第二類型6之內部電極61重疊的各個第一類型5之內部電極51係配置成直接相鄰重疊的第二類型6之內部電極61。另一方面,與至少一個第一類型5之內部電極51重疊的各個第二類型6之內部電極61係配置成直接相鄰重疊的第一類型5之內部電極51。
特別是,第2B圖的多層元件1,僅由範例,係包括六個第一類型5之內部電極與六個第二類型6之內部電極,其中第一類型5之內部電極51、52和第二類型6之內部電極61、62係分別以彼此間隔的方式配置在彼此相鄰的六個平面,其中三個第一類型5之內部電極51分別和三個第二類型6之內部電極61重疊。
第1A至2B圖所示之例示實施例的內部電極較佳具有矩形形狀。或者,內部電極也能具有其它幾何形狀。
第3圖示意地顯示根據另一例示實施例之多層元件的四個內部電極。第一類型5之內部電極51、52和第二類型 6之內部電極61、62各具有L型。第3圖中所示之多層元件的內部電極配置能被視為間隙設計與重疊設計的組合,其中間隙設計與重疊設計係橫向平行於電流方向或所施加之電場方向而連接。
第一類型5之內部電極51和第二類型6之內部電極62係以彼此間隔的方式配置在同一平面。同樣地,第一類型5之內部電極52和第二類型6之內部電極61係以彼此間隔的方式配置在同一平面。第一類型5之內部電極51和第二類型6之內部電極61在各情形下具有兩個第一區域110、111、120、121,這些第一區域在各情形下係以第二區域112、122彼此間隔。第一類型5之內部電極51的兩個第一區域110、111和第二類型6之內部電極61的兩個第一區域120、121重疊。分別重疊之區域110、120和111、121係分別以如第3圖之箭頭96、97連接。第一類型5之內部電極51的第二區域112和第二類型6之內部電極61的第二區域122係以彼此沒有重疊的方式配置。
同樣地,能以第3圖所示之內部電極配置達成讓多層元件的電阻或電容最大可能程度地與功能層2之受製造支使之厚度波動無關。
第4A圖顯示根據另一例示實施例之多層元件1的剖面圖,其包括由功能層2構成之堆疊8以及第一和第二外部接點3、4,其中該外部接點3、4係配置在該堆疊8之側面上。此外,多層元件1包括直接導電連接至第一外部接點3的第一類型5之內部電極51以及直接導電連接至第 二外部接點4的第二類型6之內部電極61。
有兩個第三類型7之內部電極71、72,它們不直接導電至第一、第二外部接點3、4。第一類型5之內部電極51和第三類型7之內部電極71係以彼此間隔的方式配置在同一平面。同樣地,第二類型6之內部電極61和第三類型7之內部電極72係以彼此間隔的方式配置在同一平面。第一類型5之內部電極51和第二類型6之內部電極61係配置在不同平面。第三類型之兩個內部電極71、72重疊。相較之下,第一類型5之內部電極51和第二類型6之內部電極61係以沒有重疊的方式配置。
第4A圖所示之多層元件1的內部電極配置能被視為水平串聯連接的間隙設計和重疊設計的組合。
在第4B圖所示之電性多層元件1的情形下,根據第4A圖之多層元件的電極組構係以重複的方式實施。第4B圖中的多層元件包括複數個第一類型5之內部電極51、複數個第二類型6之內部電極61和複數個第三類型7之內部電極71、72,其中第三類型7之內部電極71、72係朝堆疊方向S直接相鄰彼此而配置在彼此上方,並且在各情形下與第一類型5之內部電極51和第二類型6之內部電極61交替地配置在同一平面。因此,在彼此直接相鄰的平面中,第三類型7之內部電極71與第一類型5之內部電極51以及第三類型7之內部電極72與第二類型6之內部電極61係交替配置。特別是,第4B圖之多層元件1,僅由範例,係包括三個第一類型5之內部電極51、三個第二類 型6之內部電極61和六個第三類型7之內部電極71、72。
由於所示之內部電極的多重配置,這裡的多層元件1之電容或電阻會比第4A圖所示之例示實施例更加適合。
本發明不受上述例示實施例的描述所限制,而是涵蓋任何新穎特徵以及特徵的任何組合。特別是,這包含申請專利範圍中之特徵的任何組合,即使此特徵或此組合本身未明確詳述在申請專利範圍或例示實施例中。
1‧‧‧多層元件
2‧‧‧功能層
3‧‧‧第一外部接點
4‧‧‧第二外部接點
5‧‧‧內部電極之第一類型
6‧‧‧內部電極之第二類型
7‧‧‧內部電極之第三類型
8‧‧‧堆疊
51、52‧‧‧第一類型之內部電極
61、62‧‧‧第二類型之內部電極
71、72‧‧‧第三類型之內部電極
91、92‧‧‧堆疊之側面
96、97‧‧‧箭頭
98、99‧‧‧線
110、111、120、121‧‧‧第一區域
112、122‧‧‧第二區域
501‧‧‧間隙設計
502‧‧‧重疊設計
503‧‧‧T型設計
S‧‧‧堆疊方向
由以下數個具體實施例及第1A圖至第5圖的說明可明白電多層元件的其他優點及有利實施例。
第1A至2B圖顯示根據複數個例示實施例之多層元件的剖面圖;第3圖顯示根據另一例示實施例之多層元件的內部電極的示意圖;第4A和4B圖顯示根據另一例示實施例的多層元件的剖面圖;以及第5圖顯示多層元件之電阻或電容隨著功能層之厚度而變化的圖示。
1‧‧‧多層元件
2‧‧‧功能層
3‧‧‧第一外部接點
4‧‧‧第二外部接點
5‧‧‧內部電極之第一類型
6‧‧‧內部電極之第二類型
8‧‧‧堆疊
51、52‧‧‧第一類型之內部電極
61、62‧‧‧第二類型之內部電極
91、92‧‧‧堆疊之側面
S‧‧‧堆疊方向

Claims (11)

  1. 一種電性多層元件,包括:堆疊(8),其係由功能層(2)構成;第一和第二外部接點(3,4),其中該等外部接點(3,4)係配置在該堆疊(8)的側面(91,92)上;至少兩個第一類型(5)之內部電極(51,52),其係直接導電連接至該第一外部接點(3);至少兩個第二類型(6)之內部電極(61,62),其係直接導電連接至該第二外部接點(4);其中,至少一個該第一類型(5)之內部電極(51)和至少一個該第二類型(6)之內部電極(61)部分重疊;其中,至少一個該第一類型(5)之內部電極(51,52)和至少一個該第二類型(6)之內部電極(61,62)係以彼此間隔的方式配置在同一平面,其中,該第一類型(5)之該內部電極(51,52)和該第二類型(6)之該內部電極(61,62)係以L型方式實施,其中,在各情形下至少部分重疊之該第一類型(5)之該至少一個內部電極(51)和該第二類型(6)之該至少一個內部電極(61)具有兩個第一區域(110,111,120,121)和位在該兩個第一區域(110,111,120,121)之間的第二區域(112,122),其中,該第一類型(5)之該至少一個內部電極(51) 的該兩個第一區域(110,111)和該第二類型(6)之該至少一個內部電極(61)的該兩個第一區域(120,121)重疊;以及其中,該第一類型(5)之該至少一個內部電極(51)的該第二區域(112)係以與該第二類型(6)之該至少一個內部電極(61)的該第二區域(122)沒有重疊的方式配置。
  2. 如申請專利範圍第1項所述之元件,其中,一種類型之至少一個內部電極與另一種類型之所有內部電極重疊。
  3. 如申請專利範圍第1項或第2項所述之元件,其中,一種類型之至少一個內部電極係配置在沒有另一種類型之內部電極的層中。
  4. 如申請專利範圍第1項或第2項所述之元件,其中,該第一類型(5)之至少兩個內部電極(52)在各情形下係與該第二類型(6)之內部電極(62)配置在同一平面,而且其中,至少彼此部分重疊之該第一類型(5)之內部電極(51)和該第二類型(6)之內部電極(61)係朝該堆疊方向直接彼此相鄰。
  5. 如申請專利範圍第4項所述之元件,其中,該第一類型(5)之內部電極(51)和該第二類型(6)之內部電極(61)係朝該堆疊方向配置在各情形下配置在同一平面的該第一類型(5)之內部電極(52)和該第二類型(6)之內部電極(62)之間。
  6. 如申請專利範圍第1項或第2項所述之元件,其中,該第一類型(5)之各個該內部電極(51,52)係配置在該第二類型(6)之內部電極(61,62)的同一平面,而且其中,該第二類型(6)之各個該內部電極(61,62)係配置在該第一類型(5)之內部電極(51,52)的同一平面。
  7. 如申請專利範圍第6項之元件,其中,與該第二類型(6)之至少一個內部電極(61)重疊的該第一類型(5)的各個內部電極(51)係配置成直接相鄰該第二類型(6)之重疊內部電極(61)。
  8. 如申請專利範圍第1項或第2項所述之元件,其中,各個內部電極係與位在該堆疊方向(S)最近的該內部電極相距實質相同的距離。
  9. 一種電性多層元件,包括:堆疊(8),其係由功能層(2)構成;第一和第二外部接點(3,4),其中該等外部接點(3,4)係配置在該堆疊(8)的側面(91,92)上;第一類型(5)之至少一個內部接點(51),其係直接導電連接至該第一外部接點(3);第二類型(6)之至少一個內部接點(61),其係直接導電連接至該第二外部接點(4);第三類型(7)之至少兩個內部接點(71,72),其係不直接導電至該第一外部接點(3)和該第二外部接點(4)並且至少部分重疊; 其中,該第一類型(5)之至少一個內部電極(51)和該第三類型(7)之內部電極(71)係以彼此間隔的方式配置在同一平面;以及其中,該第二類型(6)之至少一個內部電極(61)和該第三類型(7)之內部電極(72)係以彼此間隔的方式配置在同一平面,其中,該第一類型(5)之該至少一個內部電極(51)和該第二類型(6)之該至少一個內部電極(61)係配置在不同平面,該第一類型(5)之該至少一個內部電極(61)與該第三類型(7)之該內部電極(71)所配置的該同一平面沒有任何該第二類型(6)的內部電極,而該第二類型(6)的該至少一個內部電極(61)與該第三類型(7)的該內部電極(72)所配置的該同一平面沒有任何該第一類型(5)的內部電極。
  10. 如申請專利範圍第9項所述之元件,其中,該第一類型(5)之該至少一個內部電極(51)係以與該第二類型(6)之該至少一個內部電極(61)不重疊的方式配置。
  11. 如申請專利範圍第9項或第10項所述之元件,其中,有該第一類型(5)之複數個內部電極(51)、該第二類型(6)之複數個內部電極(61)和該第三類型(7)之複數個內部電極(71,72),其中該第三類型(7)之該複數個內部電極(71,72)係朝該堆疊方向彼此相 鄰而配置在彼此上方,而且在各情形下與該第一類型(5)之內部電極(51)和該第二類型(6)之內部電極(61)交替地配置在同一平面。
TW101110051A 2011-03-24 2012-03-23 電性多層元件 TWI533338B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011014965.1A DE102011014965B4 (de) 2011-03-24 2011-03-24 Elektrisches Vielschichtbauelement

Publications (2)

Publication Number Publication Date
TW201250727A TW201250727A (en) 2012-12-16
TWI533338B true TWI533338B (zh) 2016-05-11

Family

ID=45926537

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110051A TWI533338B (zh) 2011-03-24 2012-03-23 電性多層元件

Country Status (6)

Country Link
US (1) US9779859B2 (zh)
JP (1) JP5758506B2 (zh)
CN (1) CN103443876B (zh)
DE (1) DE102011014965B4 (zh)
TW (1) TWI533338B (zh)
WO (1) WO2012126774A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101958790B1 (ko) * 2014-11-14 2019-03-15 엘지전자 주식회사 모바일 디바이스 및 그 제어 방법
US10079097B2 (en) 2015-06-10 2018-09-18 Qualcomm Incorporated Capacitor structure for power delivery applications
DE102018115085B4 (de) * 2018-06-22 2021-03-25 Tdk Electronics Ag Keramisches Vielschichtbauelement und Verfahren zur Herstellung eines keramischen Vielschichtbauelements

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661884A (en) * 1986-03-10 1987-04-28 American Technical Ceramics Corp. Miniature, multiple layer, side mounting high frequency blocking capacitor
JP2976046B2 (ja) * 1991-06-27 1999-11-10 株式会社村田製作所 チップバリスタ
JPH07135124A (ja) * 1993-11-09 1995-05-23 Kyocera Corp 積層型セラミックコンデンサ
JPH07263270A (ja) * 1994-03-23 1995-10-13 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP3455061B2 (ja) * 1997-05-30 2003-10-06 京セラ株式会社 薄膜コンデンサ
JP3500277B2 (ja) * 1997-08-28 2004-02-23 京セラ株式会社 積層型コンデンサおよびコンデンサ
JPH11297509A (ja) * 1998-04-09 1999-10-29 Matsushita Electric Ind Co Ltd 積層型セラミック電子部品
JP3528675B2 (ja) * 1999-04-28 2004-05-17 株式会社村田製作所 積層コンデンサ
DE10045195B4 (de) * 1999-09-22 2008-04-10 Epcos Ag Thermistor und Verfahren zu dessen Herstellung
JP2001118731A (ja) * 1999-10-19 2001-04-27 Murata Mfg Co Ltd チップ型複合電子部品およびその製造方法
DE10224565A1 (de) * 2002-06-03 2003-12-18 Epcos Ag Elektrisches Vielschichtbauelement und Schaltungsanordnung
DE10235011A1 (de) * 2002-07-31 2004-02-26 Epcos Ag Elektrisches Vielschichtbauelement
KR100803916B1 (ko) * 2003-10-31 2008-02-15 가부시키가이샤 무라타 세이사쿠쇼 적층형 저항소자
JP2006190774A (ja) 2005-01-05 2006-07-20 Murata Mfg Co Ltd 積層セラミック電子部品
JP2006237078A (ja) 2005-02-22 2006-09-07 Kyocera Corp 積層電子部品及び積層セラミックコンデンサ
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP2007042743A (ja) * 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
JP4501970B2 (ja) * 2007-08-23 2010-07-14 Tdk株式会社 積層コンデンサ
DE112008003104B4 (de) 2007-11-22 2014-09-25 Murata Mfg. Co., Ltd. Keramische Mehrschichtkomponente
JP5600247B2 (ja) * 2008-06-11 2014-10-01 株式会社村田製作所 積層電子部品およびその製造方法
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5077140B2 (ja) * 2008-08-18 2012-11-21 Tdk株式会社 積層コンデンサ
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
US8189321B2 (en) * 2008-09-30 2012-05-29 Tdk Corporation Multilayer capacitor
JP4905498B2 (ja) * 2009-04-22 2012-03-28 株式会社村田製作所 積層型セラミック電子部品

Also Published As

Publication number Publication date
DE102011014965B4 (de) 2014-11-13
US9779859B2 (en) 2017-10-03
CN103443876B (zh) 2016-10-12
WO2012126774A1 (de) 2012-09-27
JP5758506B2 (ja) 2015-08-05
TW201250727A (en) 2012-12-16
JP2014504029A (ja) 2014-02-13
US20140022695A1 (en) 2014-01-23
CN103443876A (zh) 2013-12-11
DE102011014965A1 (de) 2012-09-27

Similar Documents

Publication Publication Date Title
JP4396709B2 (ja) 積層コンデンサ
US8947193B2 (en) Resistance component and method for producing a resistance component
US7646585B2 (en) Multilayer capacitor
JP2007317786A (ja) 積層コンデンサ
JP5913377B2 (ja) 静電遮蔽体を有する電子セラミック部品
TWI533338B (zh) 電性多層元件
JP4539715B2 (ja) 積層コンデンサアレイ
JP5716092B2 (ja) セラミックデバイス及びその製造方法
US7675732B2 (en) Multilayer capacitor array
KR102057914B1 (ko) 적층 세라믹 커패시터
JP6064362B2 (ja) 積層コンデンサ
JP2009146947A (ja) 積層コンデンサアレイ
US11894190B2 (en) Electrical component
JP2015026785A (ja) 積層セラミックコンデンサ
KR101079569B1 (ko) 적층 콘덴서
JP5223910B2 (ja) 貫通コンデンサ
JP2015026784A (ja) 積層コンデンサ
JP7251089B2 (ja) 積層コンデンサ
KR20120109315A (ko) 매립형 전극을 구비한 센서 및 그 제조방법
JP4952779B2 (ja) 積層コンデンサアレイ
JP5857871B2 (ja) 積層コンデンサ
KR20130139688A (ko) 가변 커패시터 및 그의 제조 방법
JP2001319802A (ja) チップ形積層サーミスタ
JP2018117098A (ja) 積層コンデンサ及び電子部品装置
KR20140030582A (ko) 다층 세라믹 소자 및 그 제조 방법