KR100803916B1 - 적층형 저항소자 - Google Patents

적층형 저항소자 Download PDF

Info

Publication number
KR100803916B1
KR100803916B1 KR20067008237A KR20067008237A KR100803916B1 KR 100803916 B1 KR100803916 B1 KR 100803916B1 KR 20067008237 A KR20067008237 A KR 20067008237A KR 20067008237 A KR20067008237 A KR 20067008237A KR 100803916 B1 KR100803916 B1 KR 100803916B1
Authority
KR
South Korea
Prior art keywords
electrode
group
internal
internal electrodes
sintered body
Prior art date
Application number
KR20067008237A
Other languages
English (en)
Other versions
KR20060069519A (ko
Inventor
야스노리 이토
키요히로 코토
마사히코 카와세
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20060069519A publication Critical patent/KR20060069519A/ko
Application granted granted Critical
Publication of KR100803916B1 publication Critical patent/KR100803916B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명은 저항값을 미조정할 수 있는 적층형 저항소자를 제공하는 것을 목적으로 한다.
본 발명의 적층형 저항소자의 구성에 따르면, 제1그룹의 내부전극(27a, 27b)과, 제2그룹의 내부전극(24a, 24b, 25a, 25b)을 갖는 적층 소결체(23)를 가지며, 제1그룹 내부전극은, 세라믹 저항층을 개재해서 대향된 복수의 내부전극(24b, 25a)을 갖고, 상기 복수의 내부전극(24b, 25a)이 대향하고 있는 부분에 있어서 저항 유닛이 구성되어 있으며, 상기 저항 유닛의 일단(一端)이 제1의 외부전극(29)에, 타단이 제2의 외부전극(30)에 접속되어 있고, 제2그룹 내부전극은 적층 소결체 내의 동일 평면상에 있어서 내측단끼리가 갭을 개재해서 대향된 복수 쌍의 내부전극(27a, 27b)을 가지며, 복수 쌍의 내부전극(27a, 27b)에 있어서의 복수 쌍의 갭이 적층 소결체의 적층방향의 한쪽에서 봤을 때에 동일한 위치에 형성되어 있다.
적층형 저항소자, 제1의 내부전극, 제2의 내부전극, 외부전극, 갭

Description

적층형 저항소자{MULTILAYER RESISTIVE ELEMENT}
본 발명은 적층형 저항소자, 특히, 저항값을 미조정할 수 있도록 내부전극이 적층 소결체의 내부에 배치되어 있는 적층형 저항소자에 관한 것이다.
종래, 온도보상이나 온도검출을 위해서 PTC 서미스터나 NTC 서미스터 등의 저항소자가 사용되고 있다. 이 저항소자로서, 프린트 회로기판 등에 실장 가능한 적층형 저항소자가 있다. 이하에, 종래의 적층형 저항소자의 복수의 예를 설명한다.
도 7은 제1의 종래예를 나타내는 단면도로서, 저항소자가 NTC 서미스터인 예이다.
도 7에 나타나 있는 적층형 서미스터(1)는, 복수의 서미스터층(2)이 일체 소결된 적층 소결체(3)의 내부에, 제1의 내부전극(4a, 4b), 제2의 내부전극(5a, 5b)을 갖는다. 적층 소결체(3)의 외표면, 구체적으로는, 양단부에는 외부전극(7, 8)이 각각 형성되어 있다.
제1의 내부전극(4a)과 제2의 내부전극(5a)의, 각각의 일단부(一端部)가, 동일 평면상에 있어서 갭(6a)을 사이에 두고 대향되어 있다. 제1의 내부전극(4a)의 타단부(他端部)가 외부전극(7)과 전기적으로 접속되어 있으며, 제2의 내부전극(4b) 의 타단부가 외부전극(8)과 전기적으로 접속되어 있다.
또한, 제1의 내부전극(4b)과 제2의 내부전극(5b)의 각 일단부가, 동일 평면상에 있어서 갭(6b)을 사이에 두고 대향되어 있다. 제1의 내부전극(4b)의 타단부가 외부전극(7)과 전기적으로 접속되어 있으며, 제2의 내부전극(5b)의 타단부가 외부전극(8)과 전기적으로 접속되어 있다.
갭(6a)과 갭(6b)은 적층 소결체(3)의 내부에서, 복수의 서미스터층(2)의 적층방향을 따라서는 번갈아 배치되어 있다. 또한, 갭(6a)과 갭(6b)은 적층 소결체(3)의 적층방향과 거의 직교하는 방향에 있어서 다른 위치에 형성되어 있다.
도 8은 제2의 종래예를 나타내는 단면도로서, 도 7과 마찬가지로, 저항소자가 NTC 서미스터인 예이다.
도 8에 나타나 있는 적층형 NTC 서미스터(11)에서는, 복수의 서미스터층(12)이 일체 소결된 적층 소결체(13)의 내부에, 제1의 내부전극(14a), 제2의 내부전극(14b)이 형성되어 있다. 또한, 제1의 내부전극(14a), 제2의 내부전극(14b)과 서미스터층(12)을 개재해서 대향하도록, 내부전극(16)이 형성되어 있다. 적층 소결체(13)의 외표면, 구체적으로는, 양단부에는 외부전극(17, 18)이 각각 형성되어 있다.
제1의 내부전극(14a)과 제2의 내부전극(14b)의 각각의 일단부끼리가 동일 평면상에 있어서 갭(15)을 사이에 두고 대향해서 형성되어 있다. 제1의 내부전극(14a)의 타단부가 외부전극(17)에 전기적으로 접속되어 있으며, 제2의 내부전극(14b)의 타단부가 외부전극(18)에 전기적으로 접속되어 있다.
내부전극(16)은 그 양단부는 적층 소결체(13)의 외표면에 도출되어 있지 않으며, 외부전극(17, 18)에는 전기적으로 접속되어 있지 않은 비접속형의 내부전극이다.
제1의 종래예의 적층형 저항소자의 저항값은, 제1의 내부전극(4a)과 제2의 내부전극(5a)으로 형성되는 갭(6a)의 간격, 제1의 내부전극(4b)과 제2의 내부전극(5b)으로 형성되는 갭(6b)의 간격, 및 제1의 내부전극(4a)과 제2의 내부전극(5b)과의 서로 포개지는 면적 및 간격으로 결정된다.
또한, 제2의 종래예의 적층형 저항소자의 저항값은, 제1의 내부전극(14a)과 제2의 내부전극(14b)으로 형성되어 있는 갭(15)의 간격과, 제1의 내부전극(14a)과 비접속형 내부전극(16)과의 서로 포개지는 면적 및 양자 사이의 간격과, 또한 제2의 내부전극(14b)과 비접속형 내부전극(16)과의 서로 포개지는 면적 및 양자 사이의 간격으로 결정된다.
하기의 특허문헌 3에는, 제3의 예의 적층형 저항소자가 개시되어 있다. 특허문헌 3에 개시되어 있는 저항소자에서는, 부특성 서미스터 소체 내에 있어서, 서미스터 소체층을 개재해서 서로 포개지도록 제1, 제2의 내부전극이 배치되어 있으며, 한쪽의 내부전극이 부특성 서미스터 소체의 일단에 인출되어 있고, 다른쪽의 내부전극이 타단에 인출되어 있다. 그리고, 서미스터 소체의 양단에는, 제1, 제2의 외부전극이 형성되어 있다. 또한, 서미스터 소체에는, 서미스터 소체를 구성하는 재료와는 다른 저항성 재료로 이루어지는 저항체층이 적층되어 있다. 그리고, 저항체층의 내부에는, 동일 평면상에 있어서 한쪽 단끼리가 갭을 사이에 두고 대향되어 있는 한 쌍의 내부전극이 형성되어 있다. 이 내부전극의 한쪽이 제1의 외부전극에, 다른쪽이 제2의 외부전극에 전기적으로 접속되어 있다.
여기에서는, 상기 저항체층의 재료 특성이나 형상뿐만 아니라, 상기 저항체층 내의 한 쌍의 전극의 패턴 조정에 의해 저항값을 설정할 수 있으며, 그것에 의해 저항값의 설정의 자유도가 높아진다고 되어 있다.
또한, 하기의 특허문헌 4에는, 제4의 예의 적층형 저항소자로서의 NTC 서미스터가 개시되어 있다. 즉, 적층형의 저항체 내에, 동일 평면에 있어서 각각의 내측단끼리가 갭을 사이에 두고 대향되어 있는 복수 쌍의 내부전극이 형성되어 있는 NTC 서미스터가 개시되어 있다. 여기에서는, 각 쌍의 내부전극 중 한쪽의 내부전극이 저항체의 한쪽 단면에 형성된 제1의 외부전극에 전기적으로 접속되고, 다른쪽의 내부전극이 저항체의 다른쪽 단면에 형성된 제2의 외부전극에 전기적으로 접속되어 있다. 그리고, 저항체의 상면에 대해서 수직인 방향에서 본 경우, 복수 쌍 중의 상기 한쪽의 내부전극과 다른쪽의 내부전극이 포개지지 않도록 배치되어 있다. 이 NTC 서미스터에서는, 동일 평면상에 배치된 한 쌍의 내부전극간의 갭의 간격에 의해 저항값이 결정되기 때문에, 저항값의 변동(variation)을 작게 할 수 있다고 되어 있다.
특허문헌 1: 일본국 특허공개 평05-243007호 공보
특허문헌 2: 일본국 특허공개 평10-247601호 공보
특허문헌 3: 일본국 특허공개 2000-124008호 공보
특허문헌 4: 일본국 실용신안공개 평6-34201호 공보
제1, 제2의 종래예의 적층형 저항소자의 저항값을 조정하는 경우에는, 각 내부전극의 적층수를 증가시키거나, 감소시키고 있었다. 그러나, 저항값을 조정하는 경우, 제1의 종래예에서는, 서미스터층(2)을 개재해서 대향되어 있는 내부전극(4a, 4b, 5a, 5b)의 수가 증감되기 때문에, 저항값의 변화폭이 커서, 저항값을 미조정하는 것이 곤란하였다. 제2의 종래예에서는, 서미스터층(12)을 개재해서 대향되어 있는 내부전극(14a, 14b), 및 내부전극(16)으로 이루어지는 유닛의 수가 증감되어 있었다. 따라서, 역시 저항값의 변화폭이 커서, 저항값의 미조정이 곤란하였다.
한편, 상기 제3의 종래예의 적층형 저항소자에서는, 저항체층이 부특성 서미스터 소체와는 다른 재료로 형성되어 있기 때문에, 제조공정이 번잡해지고, 비용이 높아지지 않을 수 없었다. 또한, 저항체층의 두께를, 서미스터 소체의 두께보다 충분히 얇게 할 필요가 있기 때문에, 저항체 및 내부전극의 설계가 제약되지 않을 수 없었다. 그 때문에, 저저항화 및 저항값의 미조정이 곤란하였다.
또한, 상기 특허문헌 4에 기재된 NTC 서미스터에서는, 저항값의 변동을 작게 할 수 있지만, 저저항화에는 한계가 있었다. 이것은 동일 평면상에 있어서 갭을 사이에 두고 배치되어 있는 각 쌍의 내부전극에 있어서, 상기 갭의 크기를 작게 하면, 저항값을 작게 할 수 있다. 그러나, 갭이 작아지면, 단락이 발생하기 쉬워지기 때문에, 저저항화에는 한계가 있었다.
본 발명의 목적은 상술한 종래기술의 문제점을 감안하여, 내부전극을 갖는 적층 소결체를 사용한 적층형 저항소자에 있어서, 저항값을 미조정하는 것을 가능하게 하는 구조가 구비된 적층형 저항소자를 제공하는 데 있다.
본 발명의 어느 넓은 국면에 따르면, 복수의 세라믹 저항층과 복수의 내부전극이 적층되어 있는 적층 소결체와, 상기 적층 소결체의 외표면에 형성된 제1의 외부전극 및 제2의 외부전극을 구비하고, 상기 복수의 내부전극은 제1의 그룹의 복수의 내부전극과, 제2의 그룹의 복수의 내부전극을 가지며, 상기 제1의 그룹의 복수의 내부전극은 상기 세라믹 저항층을 개재해서 대향하도록 배치된 적어도 2장의 내부전극을 갖는 저항 유닛을 갖고, 상기 저항 유닛의 일단이 상기 제1의 외부전극에, 타단이 상기 제2의 외부전극에 전기적으로 접속되어 있으며, 상기 제2의 그룹의 내부전극은, 각각의 일단끼리가 상기 적층 소결체 내의 동일 평면상에 있어서 갭을 사이에 두고 대향되어 있는 복수 쌍의 내부전극을 갖고, 각 쌍의 내부전극의 한쪽이 상기 제1의 외부전극에, 다른쪽이 상기 제2의 외부전극에 전기적으로 접속되어 있는 것을 특징으로 하는, 적층형 저항소자가 제공된다.
본 발명에 따른 적층형 저항소자의 어느 특정의 국면에서는, 상기 제2의 그룹의 복수의 갭이, 상기 적층 소결체 내에 있어서 적층방향에 있어서 서로 포개지는 위치에 형성되어 있다.
본 발명에 따른 적층형 저항소자의 다른 특정의 국면에서는, 상기 제1의 그룹의 내부전극이, 상기 제1의 외부전극에 전기적으로 접속된 제1의 분할 내부전극과, 상기 제2의 외부전극에 전기적으로 접속된 제2의 분할 내부전극을 가지며, 상기 제1, 제2의 분할 내부전극의 각각의 일단끼리가 동일 평면상에 있어서 갭을 사이에 두고 대향되어 있고, 상기 제2의 내부전극 그룹의 각 1쌍의 내부전극 중, 제1의 외부전극에 전기적으로 접속되어 있는 내부전극을 제3의 내부전극, 제2의 외부전극에 전기적으로 접속되어 있는 다른쪽의 내부전극을 제4의 내부전극으로 했을 때에, 상기 제1의 그룹의 갭이며, 상기 제2의 그룹에 가장 가까운 갭이 상기 제2의 그룹의 제3, 제4의 내부전극간의 갭이며, 제1의 그룹에 가장 가까운 갭과 적층방향에 있어서 서로 포개지는 위치에 배치되어 있다.
상기 제1의 그룹의 내부전극의 구성은 본 발명에 있어서는 다양하게 변형할 수 있다.
즉, 본 발명의 또 다른 특정의 국면에서는, 상기 제1, 제2의 분할 내부전극으로 이루어지는 전극쌍이 복수 쌍 적층되어 있으며, 적층방향에 있어서 서로 이웃하는 전극쌍에 있어서의 갭이 적층방향의 한쪽측에서 봤을 때에 다른 위치에 형성되어 있다.
또한, 본 발명의 적층형 저항소자의 또 다른 특정의 국면에서는, 상기 제1의 그룹의 내부전극에 있어서, 상기 제1, 제2의 분할 내부전극에 세라믹 저항층을 개재해서 서로 포개지도록 배치된 비접속형 내부전극을 더 구비한다.
본 발명에 따른 적층형 저항소자의 또 다른 특정의 국면에서는, 상기 제1의 그룹의 내부전극이, 상기 제1의 외부전극에 전기적으로 접속된 제1의 내부전극과, 상기 제2의 외부전극에 전기적으로 접속된 제2의 내부전극을 가지며, 상기 제1, 제2의 내부전극이 세라믹층을 개재해서 서로 포개지도록 배치되어 있다.
상기 제1의 내부전극의 구성이 다른 상기 3개의 대응의 적층형 저항소자는 보다 구체적으로는 이하의 제1∼제3의 수단으로서 표현할 수 있다.
본 발명의 제1의 수단으로서의 적층형 저항소자는 복수의 세라믹 저항층과 내부전극이 적층되어 있는 적층 소결체와, 상기 적층 소결체의 외표면에 형성된 제1의 외부전극과 제2의 외부전극을 구비하고, 상기 내부전극은 제1그룹의 내부전극과, 제2그룹의 내부전극으로 이루어지며, 상기 제1그룹의 내부전극은 그 일단이 상기 적층 소결체 내에서 동일 평면상에 갭을 사이에 두고 대향해서 형성되고, 그 타단이 상기 제1의 외부전극, 제2의 외부전극에 각각 접속된 제1의 내부전극, 제2의 내부전극으로 이루어지며, 상기 적층 소결체의 적층방향을 따라 서로 이웃하는 상기 제1, 제2의 각 내부전극의 갭이 상기 적층 소결체의 적층방향을 따라 서로 다른 위치에 형성되어 있고, 상기 제2그룹의 내부전극은 그 일단이 상기 적층 소결체 내에서 동일 평면상에 갭을 사이에 두고 대향해서 형성되며, 그 타단이 상기 제1의 외부전극, 제2의 외부전극에 각각 접속된 제3의 내부전극, 제4의 내부전극으로 이루어지고, 제3의 내부전극, 제4의 내부전극에 의해 형성되어 있는 상기 갭이 상기 적층 소결체의 적층방향을 따라 동일한 위치에 있는 것을 특징으로 하는 적층형 저항 소자이다.
또한, 이와 같은 과제를 해결하는 제2의 수단은, 복수의 세라믹 저항층과 내부전극이 적층되어 있는 적층 소결체와, 상기 적층 소결체의 외표면에 형성된 제1의 외부전극과 제2의 외부전극을 구비하며, 상기 내부전극은 제1그룹의 내부전극과, 제2그룹의 내부전극으로 이루어지고, 상기 제1그룹의 내부전극은 그 일단이 상기 적층 소결체 내에서 동일 평면상에 갭을 사이에 두고 대향해서 형성되며, 그 타단이 상기 제1의 외부전극, 제2의 외부전극에 각각 접속된 제1의 내부전극, 제2의 내부전극과, 제1의 내부전극과 제2의 내부전극과 상기 세라믹 저항층을 개재해서 상기 적층 소결체의 적층방향으로 포개지도록 형성되고, 제1, 제2의 외부전극과는 접속되지 않는 비접속형의 내부전극으로 이루어지며, 상기 제2그룹의 내부전극은 그 일단이 상기 적층 소결체 내에서 동일 평면상에 갭을 사이에 두고 대향해서 형성되고, 그 타단이 상기 제1의 외부전극, 제2의 외부전극에 각각 접속된 제3의 내부전극, 제4의 내부전극으로 이루어지며, 제3의 내부전극, 제4의 내부전극에 의해 형성되어 있는 상기 갭이 상기 적층 소결체의 적층방향을 따라 동일한 위치에 있는 것을 특징으로 하는 적층형 저항소자이다.
제3의 수단은 복수의 세라믹 저항층과 내부전극이 적층되어 있는 적층 소결체와, 상기 적층 소결체의 외표면에 형성된 제1의 외부전극과 제2의 외부전극을 구비하고, 상기 내부전극은 제1그룹의 내부전극과, 제2그룹의 내부전극으로 이루어지며, 상기 제1그룹의 내부전극은 상기 세라믹 저항층을 개재해서 서로 대향하고, 상기 제1의 외부전극에 접속되는 제1내부전극과 상기 제2의 외부전극에 접속되는 제2내부전극으로 이루어지며, 상기 2그룹의 내부전극은 그 일단이 상기 적층 소결체 내에서 동일 평면상에 갭을 사이에 두고 대향해서 형성되고, 그 타단이 상기 제1의 외부전극, 제2의 외부전극에 각각 접속된 제3의 내부전극, 제4의 내부전극으로 이루어지며, 제3의 내부전극, 제4의 내부전극에 의해 형성되어 있는 상기 갭이 상기 적층 소결체의 적층방향을 따라 동일한 위치에 있는 것을 특징으로 하는 적층형 저항소자이다.
본 발명의 적층형 저항소자는 적층 소결체의 내부에 제2그룹의 내부전극을 형성함으로써 저항값의 미조정을 행할 수 있다. 다시 말하면, 제2그룹의 내부전극을 구성하고 있는 복수 쌍의 내부전극에 있어서, 각 쌍의 내부전극이 적층 소결체 내의 동일 평면에 있어서 갭을 사이에 두고 배치되어 있다. 이 갭에 의해 결정되는 저항값은 작기 때문에, 복수 쌍의 내부전극에 있어서의 상기 갭의 크기 및 복수 쌍의 내부전극의 쌍수를 변경함으로써, 적층형의 저항소자의 저항값을 미묘하게 조정할 수 있다. 즉, 제1의 그룹의 내부전극이 구성되어 있는 부분으로 결정되는 저항값에 그다지 영향을 주지 않고, 제2의 그룹의 내부전극이 구성되어 있는 부분의 조정에 의해 저항값을 미조정할 수 있다.
또한, 적층 소결체의 설계, 다시 말하면, 세라믹 저항층과 내부전극을 적층하는 기술과 동일한 공정으로 저항값의 설계, 설정을 할 수 있으므로, 저항값의 미조정을 용이하게 행할 수 있다.
도 1은 본 발명의 적층형 저항소자의 제1실시예를 나타내는 단면도이다.
도 2는 본 발명의 적층형 저항소자의 제2실시예를 나타내는 단면도이다.
도 3은 본 발명의 적층형 저항소자의 제3실시예를 나타내는 단면도이다.
도 4는 본 발명의 적층형 저항소자를 사용해서 저항값의 미조정을 도모하는 공정을 설명하기 위한 적층형 저항소자의 변경예를 나타내는 정면 단면도이다.
도 5는 도 4에 나타낸 적층형 저항소자로부터 제2그룹 내부전극의 적층수를 증대시켜서 얻어진 적층형 저항소자의 정면 단면도이다.
도 6은 도 4에 나타낸 적층형 저항소자로부터 제2그룹 내부전극의 적층수를 감소시켜서 얻어진 적층형 저항소자의 정면 단면도이다.
도 7은 종래의 적층형 저항소자의 제1종래예를 나타내는 단면도이다.
도 8은 종래의 적층형 저항소자의 제2종래예를 나타내는 단면도이다.
<부호의 설명>
21, 31, 41 : 적층형 저항소자 23, 33, 43 : 적층형 소결체
24a, 24b, 34a, 44 : 제1의 내부전극
25a, 25b, 34b, 45 : 제2의 내부전극
36 : 내부전극(비접속형 내부전극) 28, 38, 48 : 갭
29, 30, 39, 40, 49, 50 : 외부전극 51 : 적층형 저항소자
(실시예 1)
도 1은 적층형 저항소자의 제1실시예의 단면도이다.
도 1에 나타나 있는 적층형 저항소자(21)는 복수의 세라믹 저항층으로서의 복수의 NTC 서미스터층(22)이 적층되어 일체 소결된 적층 소결체(23)를 갖는다. 적층 소결체(23)의 내부에는, 제1의 내부전극(24a, 24b), 제2의 내부전극(25a, 25b)이 형성되어 있다. 적층 소결체(23)의 외표면, 구체적으로는, 양단부에는 외부전극(29, 30)이 각각 형성되어 있다.
제1의 분할 내부전극으로서의 제1의 내부전극(24a)과, 제2의 분할 내부전극으로서의 내부전극(25a)의 각각의 일단부끼리가, 동일 평면상에 있어서 갭(26a)을 사이에 두고 대향해서 형성되어 있다. 제1의 내부전극(24a)의 타단부가 외부전극 (29)과 전기적으로 접속되어 있으며, 제2의 내부전극(25a)의 타단부가 외부전극(30)과 전기적으로 접속되어 있다.
한편, 분할 내부전극은 동일 평면상에 있는 내부전극을 1개의 통합체로서 본 경우에, 갭에 의해 분리된 전극의 1개를 가리킨다. 예를 들면 내부전극(24a), 내부전극(25a)을 동일 평면상에 있는 하나의 통합체로 하고, 갭에 의해 분리된 각각을 분할 내부전극(24a), 분할 내부전극(25a)이라고 불러도 좋다. 또한, 이 내부전극(25a)이 예를 들면 내부전극(24b)과 서미스터층을 개재해서 서로 포개지는 경우에는, 단순히 내부전극이라고 불러도 좋다.
또한, 분할 내부전극으로서의 제1의 내부전극(24b)과, 분할 내부전극으로서의 제2의 내부전극(25b)의 각각의 일단부끼리가, 동일 평면상에 있어서 갭(26b)을 사이에 두고 대향해서 형성되어 있다. 제1의 내부전극(24b)의 타단부가 외부전극(29)과 전기적으로 접속되어 있으며, 제2의 내부전극(25b)의 타단부가 외부전극(30)과 전기적으로 접속되어 있다.
갭(26a)과 갭(26b)은 적층 소결체(23)의 내부에서, 복수의 서미스터층(22)의 적층방향을 따라, 서로 이웃하는 위치에 배치되어 있다. 또한, 갭(26a)과 갭(26b)은 적층 소결체(23)의 적층방향과 거의 직교하는 방향이며 적층 소결체(23)의 양단부를 잇는 방향에 있어서는 다른 위치에 형성되어 있다. 이상의 제1의 내부전극(24a, 24b)에 의한 구성은 본 발명의 제1의 내부전극 그룹(A)에 대응한다. 여기에서는, 2장의 내부전극(24b, 24b)이 내부전극(25a)의 상하에 세라믹 저항층으로서의 서미스터층을 개재해서 서로 포개져 있는 부분을 갖는 저항 유닛이 구성되어 있다. 이 저항 유닛의 일부가 제1의 외부전극(29)에, 타단이 제2의 외부전극(30)에 접속되어 있다. 한편, 본 실시예에서는, 제1의 내부전극 그룹(A)에 있어서의 상기 저항 유닛에서는, 내부전극(24b, 24b) 및 내부전극(24a), 즉 3장의 내부전극이 서미스터층을 개재해서 서로 포개지도록 배치되어 있었으나, 본 발명에 있어서는, 적어도 2장의 내부전극이 세라믹 저항층을 개재해서 대향되어 있으면 되고, 세라믹 저항층을 개재해서 대향되어 있는 내부전극의 적층수는 특별히 한정되지 않는다.
이 적층형 서미스터(21)는, 또한 다음과 같은 구성을 구비하고 있다. 즉, 적층 소결체(23)의 내부에는, 제1의 내부전극 그룹(A) 위에, 제2의 내부전극 그룹(B)이 형성되어 있다.
이 제2의 내부전극 그룹(B)은 다음과 같은 구성으로 이루어진다. 복수의 서미스터층(22)이 일체 소결된 적층 소결체(23)의 내부에, 제3의 내부전극(27a)과 제4의 내부전극(27b)을 갖는다. 제3의 내부전극(27a)과 제4의 내부전극(27b)의 각각의 일단부끼리가 적층 소결체(23)의 내부의 동일 평면상에 있어서 갭(28)을 사이에 두고 대향해서 형성되어 있다. 제3의 내부전극(27a)의 타단부가 외부전극(29)과 전기적으로 접속되어 있으며, 제4의 내부전극(27b)의 타단부가 외부전극(30)과 전기적으로 접속되어 있다.
제2의 내부전극 그룹(B)의 갭(28)은 적층 소결체(23)의 내부에서, 복수의 서미스터층(22)의 적층방향의 일단측, 예를 들면 상방(上方)에서 봤을 때에, 동일한 위치에 형성되어 있다. 도 1에 나타낸 갭(28)은 외부전극(30)에 가까운 위치에 형성되어 있다. 또한, 이 갭(28)은 제1의 내부전극 그룹(A)의 갭(26a)과는 서미스터 층의 적층방향 일단측에서 본 경우에는 다른 위치, 보다 구체적으로는, 적층 소결체(23)의 양단부를 잇는 방향에 있어서 다른 위치에 형성되어 있다. 한편, 도 1에 나타낸 제2의 내부전극 그룹(B)에서는, 제3의 내부전극(27a)과 제4의 내부전극(27b)으로 이루어지는 전극쌍인 조합이 3세트 적층되어 있으나, 이 조합의 층수는 목표 저항값에 맞춰서 설계하면 된다. 또한, 도 1에 있어서, 제1의 내부전극 그룹(A)과 제2의 내부전극 그룹(B) 사이에 존재하는 NTC 서미스터층(22a)의 두께는 그 외의 NTC 서미스터층(22)과 비교해서 두껍게 하고 있으나, 동일한 두께로 해도 좋다.
제1의 실시예에 따른 적층형 저항소자에 있어서, 저항값은 다음과 같이 해서 결정된다. 다시 말하면, 제1의 내부전극 그룹(A)에서는, 제1의 내부전극(24a, 25a)과 제2의 내부전극(24b, 25b)으로 형성되는 갭(26a, 26b)의 간격과, 제1의 내부전극(24a)과 제2의 내부전극(25b)의 서로 포개지는 면적 및 간격으로 결정된다. 또한, 제2의 내부전극 그룹(B)에서는, 제3의 내부전극(27a)과 제4의 내부전극(27b)으로 형성되는 갭(28)의 간격으로 저항값이 결정된다. 따라서, 적층형 저항소자의 저항값은 제1의 내부전극 그룹(A)과 제2의 내부전극 그룹(B)의 각 저항값의 합성 저항값이 된다. 이 중, 제2의 내부전극 그룹(B)에 있어서는, 갭(28)의 크기로 저항값이 정해지지만, 갭(28)에 의해 형성되는 저항값은 작은 값이다.
또한, 제1의 실시예에서는, 제2의 내부전극 그룹(B)에 있어서, 내부전극(27a) 및 내부전극(27b)으로 이루어지는 전극쌍인 조합이 3세트 적층되어 있었기 때문에, 3개의 갭(28)이 서미스터층(22)의 적층방향에 있어서 서로 이웃하고 있으 며, 또한 적층방향의 일단측에서 봤을 때에는 서로 포개지도록 배치되어 있다. 바꿔 말하면, 1개의 서미스터층(22)을 개재해서 양측의 갭(28, 28)이 대향되어 있다. 이와 같이, 복수의 갭(28)이 제2의 내부전극 그룹(B)에 배치되어 있으며, 또한 복수의 갭이 서미스터층(22)을 개재해서 서로 포개지도록 배치되어 있으므로, 1개의 갭(28)의 간격에 의해 형성되는 저항값이 작을 뿐만 아니라, 복수의 갭(28)의 간격에 의해 결정되는 상기 제2의 전극 그룹(B)의 저항값도 작은 값이다. 따라서, 이 제2의 내부전극 그룹에 의해, 적층형 저항소자 전체의 저항값의 미조정이 가능해진다.
또한, 제1의 실시예의 적층형 서미스터(21)에서는, 상기와 같이 해서 저항값을 미조정할 수 있을 뿐만 아니라, 저항값의 미조정을 보다 고정밀도로 행할 수 있다고 하는 이점을 갖는다. 즉, 제1의 실시예의 적층형 서미스터(21)에서는, 서미스터층(22a)을 개재해서 서로 이웃하고 있는, 제1그룹 내부전극의 제1의 내부전극(24b)과 제2의 내부전극(25b) 사이의 갭(26b)과, 제2그룹 내부전극의 제3의 내부전극(27a)과, 제4의 내부전극(27b) 사이의 갭(28)이 적층방향에서 봤을 때에, 동일한 위치에, 즉 서로 포개지도록 배치되어 있다. 이것을 보다 명료하게 나타내기 위해서, 도 1에 있어서, 상기 적층방향에서 봤을 때에 동일한 위치에 있어서 위치하도록 근접할 수 있는 갭에 참조부호 X 및 Y를 붙이기로 한다.
도 1로부터 명백하듯이, 제1그룹 내부전극에 있어서의 갭(26a) 중, 제2그룹 내부전극에 가장 가까운 갭(X)과 제2그룹 내부전극에 있어서의 갭(28) 중 가장 제1그룹 내부전극에 가까운 갭(Y)이, 적층방향에서 봤을 때에 동일한 위치에 형성되어 있다.
이것은, 바꿔 말하면, 갭(X), 갭(Y)을 구성하기 위해서 배치되어 있는 제1의 내부전극(24b) 및 제2의 내부전극(25b)과, 제3의 내부전극(27a) 및 제4의 내부전극(27b)의 형상을 동일하게 할 수 있다는 것을 의미한다. 본 실시예에서는, 서미스터층(22)의 상면의 내부전극 패턴과, 하면의 내부전극 패턴이 동일하게 되어 있으며, 상기 갭(X, Y)이 적층방향 일단측에서 봤을 때에 동일한 위치로 되어 있기 때문에, 저항값의 미조정을 보다 고정밀도로 행할 수 있다. 이것은, 제1그룹 내부전극 중 갭(X)을 구성하고 있는 내부전극(24b, 25b)의 내측단과, 갭(Y)을 구성하고 있는 제2그룹 내부전극 중의 제3, 제4의 내부전극(27a, 27b)의 내측단의 위치가 일치하고, 그것에 의해 전류경로가 균등하게 되어, 저항값의 변동을 더욱 감소시킬 수 있는 것에 의한다.
따라서, 바람직하게는, 제1그룹 내부전극과 제2그룹 내부전극을 적층방향으로 병설 배치한 경우, 제1그룹 내부전극과 제2그룹 내부전극의 서로 근접하고 있는 내부전극끼리에 있어서, 상기와 같은 갭이 각각 형성되어 있는 경우에는, 갭의 위치를 적층방향에서 보아 동일한 위치, 즉 서로 포개지도록 배치하는 것이 바람직하다.
단, 본 발명에 있어서는, 제2그룹 내부전극은 제1그룹 내부전극의 상방 또는 하방에 병설될 필요는 반드시 없으며, 제2그룹 내부전극이 형성되어 있는 부분 중에 제1그룹 내부전극이 배치되어도 좋다.
(실시예 2)
도 2는 이 적층형 저항소자의 제2실시예의 단면도이다.
도 2에 나타나 있는 적층형 저항소자(31)는 복수의 NTC 서미스터층(32)이 적층되어 일체 소결된 적층 소결체(33)를 갖는다. 적층 소결체(33)의 내부에는, 제1의 내부전극(34a), 제2의 내부전극(34b)으로 형성되어 있다. 또한, 제1의 내부전극(34a), 제2의 내부전극(34b)과 서미스터층(32)을 개재해서 대향하도록 내부전극(36)이 형성되어 있다. 적층 소결체(33)의 외표면, 구체적으로는, 양단부에는 외부전극(39, 40)이 각각 형성되어 있다.
분할 내부전극으로서의 제1의 내부전극(34a)과, 분할 내부전극으로서의 제2의 내부전극(34b)의 각각 일단부끼리가 적층 소결체(33)의 내부에서 동일 평면상에 있어서 갭(35)을 사이에 두고 대향되어 있다. 제1의 내부전극(34a)의 타단부가 외부전극(39)과 전기적으로 접속되어 있으며, 제2의 내부전극(34b)의 타단부가 외부전극(40)과 전기적으로 접속되어 있다.
내부전극(36)은, 그 양단부는 적층 소결체(33)의 외표면에 도출되어 있지 않으며, 외부전극(39, 40)에는 전기적으로 접속되어 있지 않은 비접속형의 내부전극이다. 이상의 제1의 내부전극(34a), 제2의 내부전극(34b), 및 비접속형의 내부전극(36)에 의한 구성은 본 발명의 제1그룹의 내부전극(C)에 대응한다.
한편, 제1그룹의 내부전극(C)에 있어서는, 상기 제1의 내부전극(34a) 및 제2의 내부전극(34b)과, 비접속형의 내부전극(36)이 서미스터층을 개재해서 서로 포개져 있다. 즉, 내부전극(34a, 34b) 및 비접속형 내부전극(36)을 갖는 저항 유닛이 구성되어 있다. 이 저항 유닛의 일단이 제1의 외부전극(39)에, 타단이 제2의 외부 전극(40)에 접속되어 있다.
또한, 본 실시예에 있어서도, 제1의 그룹의 내부전극(C)에 있어서는, 서미스터층을 개재해서 서로 포개지도록 배치된 내부전극은 적어도 2장 존재하면 되고, 바꿔 말하면, 내부전극에 의해 사이에 끼워진 세라믹 저항층의 수는 1 이상이면 되며, 특별히 한정되지 않는다.
이 적층형 서미스터(31)는 또한 다음과 같은 구성을 구비하고 있다. 다시 말하면, 적층 소결체(33)의 내부에는, 제1그룹의 내부전극(C)에 인접해서, 제2그룹의 내부전극(D)이 형성되어 있다.
이 제2그룹의 내부전극(D)은 다음과 같은 구성으로 이루어진다. 복수의 서미스터층(32)이 적층되어 일체 소결된 적층 소결체(33)의 내부에, 제3의 내부전극(37a)과 제4의 내부전극(37b)을 갖는다. 제3의 내부전극(37a)과 제4의 내부전극(37 b)의 각각의 일단부끼리는 적층 소결체(33)의 내부에서 동일 평면상에 있어서 갭(38)을 사이에 두고 대향되어 있다. 제3의 내부전극(37a)의 타단부가 외부전극(39)과 전기적으로 접속되어 있으며, 제4의 내부전극(37b)의 타단부가 외부전극(40)과 전기적으로 접속되어 있다.
제2그룹의 내부전극(D)의 갭(38)은 적층 소결체(33)의 내부에서, 복수의 서미스터층(32)의 적층방향을 따라 동일한 위치에 형성되어 있다. 도 2에 나타낸 갭(38)은 적층 소결체(33)의 양단부로부터 거의 동일한 거리, 다시 말하면 거의 중앙부의 위치에 형성되어 있다. 또한, 이 갭(38)은 제1의 내부전극 그룹(C)의 갭(35)과는 서미스터층(32)의 적층방향에서 본 경우 동일한 위치, 보다 구체적으로는 적 층 소결체(33)의 양단부를 잇는 방향에 있어서 동일한 위치에 형성되어 있으나, 다른 위치에 형성해도 좋다. 또한, 도 2에 나타낸 제2의 내부전극 그룹(D)은 제3의 내부전극(37a)과 제4의 내부전극(37b)이 각각 3층 형성되어 있으나, 이 층수는 목표 저항값에 맞춰서 설계하면 된다. 또한, 도 2에 있어서, 제1의 내부전극 그룹(C)과 제2의 내부전극 그룹(D) 사이에 존재하는 NTC 서미스터층(32a)의 두께는 그 외의 NTC 서미스터층(32)과 비교해서 두껍게 하고 있으나, 동일한 두께로 해도 좋다.
이 제2의 실시예에 따른 적층형 저항소자에 있어서, 저항값은 다음과 같이 해서 결정된다. 다시 말하면, 제1그룹의 내부전극(C)에서는, 제1의 내부전극(34a)과 제2의 내부전극(34b)으로 형성되어 있는 갭(35)의 간격과, 제1의 내부전극(34a)과 비접속형 내부전극(36)과의 서로 포개지는 면적 및 양자의 간격과, 또한 제2의 내부전극(34b)과 비접속형 내부전극(36)과의 서로 포개지는 면적 및 양자의 간격으로 결정된다. 또한, 제2그룹의 내부전극(D)에서는, 제3의 내부전극(37a)과 제4의 내부전극(37b)으로 형성되는 갭(38)의 간격으로 저항값이 결정된다. 따라서, 적층형 저항소자의 저항값은 제1그룹의 내부전극(C)과 제2그룹의 내부전극(D)의 각 저항값의 합성 저항값이 된다. 이 중, 제2그룹의 내부전극(D)에 있어서는, 갭(38)의 간격으로 저항값이 정해지지만, 복수의 갭(38)의 위치는 서미스터층(32)의 적층방향을 따라, 서로 이웃하는 위치에 있음과 아울러 동일한 위치에 형성되어 있으며, 갭(38)의 간격으로 결정되는 저항값은 작은 값이다. 따라서, 이 제2그룹의 내부전극(D)에 의해, 적층형 저항소자 전체의 저항값의 미조정이 가능해진다.
(실시예 3)
도 3은 이 적층형 저항소자의 제3실시예의 단면도이다.
도 3에 나타나 있는 적층형 저항소자(41)에서는, 복수의 NTC 서미스터층(42)이 적층되어 일체 소결된 적층 소결체(43)의 내부에, 제1의 내부전극(44)과, 제2의 내부전극(45)이 형성되어 있다. 적층 소결체(43)의 외표면, 구체적으로는, 양단부에는 외부전극(49, 50)이 각각 형성되어 있다.
제1의 내부전극(44)과 제2의 내부전극(45)은, 각각 일단부가 적층 소결체(43)의 한쪽의 단부에 이르는 방향으로 형성되어 있다. 제1의 내부전극(44)의 타단부가 외부전극(49)과 전기적으로 접속되어 있으며, 제2의 내부전극(45)의 타단부가 외부전극(50)과 전기적으로 접속되어 있다. 이상의 제1의 내부전극(44, 45)에 의한 구성은 본 발명의 제1그룹의 내부전극(E)에 대응한다.
본 실시예에서는, 제1그룹의 내부전극(E)에 있어서, 복수의 내부전극(44, 45)이 세라믹 저항층으로서의 서미스터층을 개재해서 서로 포개지도록 배치되어 있다. 이 복수의 내부전극(44, 45)을 갖는 저항 유닛이 구성되어 있으며, 상기 저항 유닛의 일단이 외부전극(49)에, 타단이 외부전극(50)에 접속되어 있다.
한편, 상기 저항 유닛을 구성하고 있는, 서미스터층을 개재해서 서로 포개져 있는 내부전극의 적층수는 도 3에 나타낸 바와 같이 4장에 한정되지 않는다. 즉, 적어도 2장 이상의 내부전극이 서미스터층을 개재해서 서로 포개지도록 배치되어 있으면 된다. 바꿔 말하면, 내부전극 사이에 끼워지는 저항값을 추출하기 위한 세라믹 저항층의 층수는 1 이상, 임의의 수로 될 수 있다.
이 적층형 서미스터(41)는 또한 다음과 같은 구성을 구비하고 있다. 다시 말 하면, 적층 소결체(43)의 내부에는, 제1그룹의 내부전극(E)에 인접해서, 제2그룹의 내부전극(F)이 형성되어 있다.
이 제2그룹의 내부전극(F)은 다음과 같은 구성으로 이루어진다. 복수의 서미스터층(42)이 적층되어 일체 소결된 적층 소결체(43)의 내부에는, 제3의 내부전극(47a)과 제4의 내부전극(47b)이 형성되어 있다. 제3의 내부전극(47a)과 제4의 내부전극(47b)의 각각의 일단부끼리가 적층 소결체(43)의 내부에서 동일 평면상에 있어서 갭(48)을 사이에 두고 대향해서 형성되어 있다. 제3의 내부전극(47a)의 타단부가 외부전극(49)과 전기적으로 접속되어 있으며, 제4의 내부전극(47b)의 타단부가 외부전극(50)과 전기적으로 접속되어 있다.
제2그룹의 내부전극(F)의 복수의 갭(48)은 적층 소결체(43)의 내부에서, 복수의 서미스터층(42)의 적층방향을 따라, 서로 이웃하는 위치에 있음과 아울러 적층방향에서 봤을 때에 동일한 위치에 형성되어 있다. 도 3에 나타낸 갭(48)은 외부전극(50)에 가까운 위치에 형성되어 있다. 한편, 도 3에 나타낸 제2의 내부전극 그룹(F)에서는, 제3의 내부전극(47a)과 제4의 내부전극(47b)이 3층 형성되어 있으나, 적어도 2층 형성되어 있으면 된다.
이 제3의 실시예에 따른 적층형 저항소자에 있어서, 저항값은 다음과 같이 해서 결정된다. 다시 말하면, 제1그룹의 내부전극(E)에서는, 제1의 내부전극(44)과 제2의 내부전극(45)과의 서로 포개지는 면적 및 양자의 간격으로 결정된다. 또한, 제2그룹의 내부전극(F)에서는, 제3의 내부전극(47a)과 제4의 내부전극(47b)으로 형성되는 갭(48)으로 저항값이 결정된다. 따라서, 적층형 저항소자의 저항값은 제1의 내부전극 그룹(E)과 제2의 내부전극 그룹(F)의 각 저항값의 합성 저항값이 된다. 이 중, 제2의 내부전극 그룹(F)에 있어서는, 갭(48)의 크기에 의해 저항값이 정해지지만, 갭 위치는 서미스터층(42)의 적층방향을 따라, 서로 이웃하는 위치에 있음과 아울러 적층방향에서 봤을 때에 동일한 위치에 형성되어 있으며, 복수의 갭(48) 의 크기에 의해 형성되는 저항값은 작은 값이다. 따라서, 이 제2그룹의 내부전극(F)에 의해, 적층형 저항소자 전체의 저항값의 미조정이 가능해진다.
다음으로, 본 발명의 적층형 저항소자를 사용한 경우, 제2그룹 내부전극의 적층수의 증감에 의해, 저항값을 미묘하게 조정하는 것이 가능한 것을 보다 구체적으로 설명한다.
도 4는 도 2에 나타낸 실시예의 저항형 서미스터(31)의 변경예에 따른 적층형 서미스터(51)의 정면 단면도이다. 적층형 서미스터(51)는 도 2에 나타나 있는 최상층의 제1의 내부전극(34a) 및 제2의 내부전극(34b)이 형성되어 있지 않은 것을 제외하고는 동일하게 되어 있다. 따라서, 동일 부분에 대해서는, 동일한 참조번호를 붙임으로써, 도 2에 나타낸 설명을 인용하기로 한다.
도 4에 나타내는, 예를 들면 어느 특정의 서미스터 재료를 사용해서 제조하고, 설계 저항값이 47000Ω인 적층형 서미스터(51)를 시험 제작했다고 한다. 그러나, 현실에는, 사용하는 서미스터 재료의 변동이 발생하여, 얻어진 적층형 서미스터(51)의 저항값이 변동하는 경우가 있다. 예를 들면, 서미스터 재료의 저항률이 높아진 경우에는, 저항값은 47000Ω보다도 높아진다. 예를 들면, 47734Ω정도가 된 경우에는, 상기 제2그룹 내부전극의 내부전극 쌍수를 도 5에 나타내는 바와 같이 1 층 증가시키면 된다. 이렇게 해서, 제1그룹 내부전극의 제3, 제4의 내부전극(37a, 37b)으로 이루어지는 전극쌍의 쌍수를 1쌍 증가시킴으로써, 약 4.0%정도 저항값을 낮출 수 있으며, 목표 저항값 47000Ω을 얻을 수 있다.
또한, 반대로, 사용한 서미스터 재료의 저항률이 작아진 경우에는, 목표 저항값보다도 저항값이 낮은 적층형 서미스터(51)가 얻어지게 된다. 즉, 도 4에 나타낸 적층형 서미스터(51)를 시험 제작한 바, 저항값이 45825Ω정도가 된 경우에는, 반대로 도 6에 나타내는 바와 같이, 제1그룹 내부전극에 있어서의 상기 제3, 제4의 내부전극(37a, 37b)으로 이루어지는 전극쌍수를 1쌍 감소시켜서, 2쌍으로 하면 된다. 이 경우, 약 2.5%정도 저항값을 높일 수 있으며, 역시 목표 저항값 47000Ω을 실현할 수 있다.
상기와 같이, 본 발명의 적층형 저항소자에서는, 제1그룹 내부전극에 있어서의 제3, 제4의 내부전극으로 이루어지는 전극쌍의 쌍수를 증감함으로써, 저항값을 미묘하게 조정할 수 있음을 알 수 있다. 이 전극쌍수가 증가할수록, 예를 들면 저항값을 0.5%정도와 같이, 매우 미세하게 저항값을 조정할 수 있다. 따라서, 전극 적층수를 변경함으로써 폭넓은 범위에 걸쳐서, 또한 매우 미세하게 저항값을 조정할 수 있음을 알 수 있다.
상기한 각 실시예 1, 2, 3의 적층형 저항소자는 모두 NTC 서미스터의 예를 나타내었으나, 이 외에 PTC 서미스터에도 적용할 수 있는 것이다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 복수의 세라믹 저항층과 복수의 내부전극이 적층되어 있는 적층 소결체와,
    상기 적층 소결체의 외표면에 형성된 제1의 외부전극 및 제2의 외부전극을 구비하고,
    상기 복수의 내부전극은 제1의 그룹의 복수의 내부전극과, 제2의 그룹의 복수의 내부전극을 가지며,
    상기 제1의 그룹의 복수의 내부전극은 상기 세라믹 저항층을 개재해서 대향하도록 배치된 적어도 2장의 내부전극을 갖는 저항 유닛을 갖고, 상기 저항 유닛의 일단(一端)이 상기 제1의 외부전극에, 타단(他端)이 상기 제2의 외부전극에 전기적으로 접속되어 있으며,
    상기 제2의 그룹의 내부전극은 각각의 일단끼리가 상기 적층 소결체 내의 동일 평면상에 있어서 갭을 사이에 두고 대향되어 있는 복수 쌍의 내부전극을 갖고, 각 쌍의 내부전극의 한쪽이 상기 제1의 외부전극에, 다른쪽이 상기 제2의 외부전극에 전기적으로 접속되어 있고,
    상기 제2의 그룹의 복수의 갭이 상기 적층 소결체 내에 있어서 적층방향에 있어서 서로 포개지는 위치에 형성되어 있고,
    상기 제1의 그룹의 내부전극이 상기 제1의 외부전극에 전기적으로 접속된 제1의 분할 내부전극과, 상기 제2의 외부전극에 전기적으로 접속된 제2의 분할 내부전극을 가지며, 상기 제1, 제2의 분할 내부전극의 각각의 일단끼리가 동일 평면상에 있어서 갭을 사이에 두고 대향되어 있고,
    상기 제2의 내부전극 그룹의 각 1쌍의 내부전극 중, 제1의 외부전극에 전기적으로 접속되어 있는 내부전극을 제3의 내부전극, 제2의 외부전극에 전기적으로 접속되어 있는 다른쪽의 내부전극을 제4의 내부전극으로 했을 때에, 상기 제1의 그룹의 갭이며, 상기 제2의 그룹에 가장 가까운 갭이, 상기 제2의 그룹의 제3, 제4의 내부전극간의 갭이며, 제1의 그룹에 가장 가까운 갭과 적층방향에 있어서 서로 포개지는 위치에 배치되어 있고,
    상기 제1, 제2의 분할 내부전극으로 이루어지는 전극쌍이 복수 쌍 적층되어 있으며, 적층방향에 있어서 서로 이웃하는 전극쌍에 있어서의 갭이 적층방향의 한쪽측에서 봤을 때에 다른 위치에 형성되어 있는 것을 특징으로 하는 적층형 저항소자.
  5. 복수의 세라믹 저항층과 복수의 내부전극이 적층되어 있는 적층 소결체와,
    상기 적층 소결체의 외표면에 형성된 제1의 외부전극 및 제2의 외부전극을 구비하고,
    상기 복수의 내부전극은 제1의 그룹의 복수의 내부전극과, 제2의 그룹의 복수의 내부전극을 가지며,
    상기 제1의 그룹의 복수의 내부전극은 상기 세라믹 저항층을 개재해서 대향하도록 배치된 적어도 2장의 내부전극을 갖는 저항 유닛을 갖고, 상기 저항 유닛의 일단(一端)이 상기 제1의 외부전극에, 타단(他端)이 상기 제2의 외부전극에 전기적으로 접속되어 있으며,
    상기 제2의 그룹의 내부전극은 각각의 일단끼리가 상기 적층 소결체 내의 동일 평면상에 있어서 갭을 사이에 두고 대향되어 있는 복수 쌍의 내부전극을 갖고, 각 쌍의 내부전극의 한쪽이 상기 제1의 외부전극에, 다른쪽이 상기 제2의 외부전극에 전기적으로 접속되어 있고,
    상기 제2의 그룹의 복수의 갭이 상기 적층 소결체 내에 있어서 적층방향에 있어서 서로 포개지는 위치에 형성되어 있고,
    상기 제1의 그룹의 내부전극이 상기 제1의 외부전극에 전기적으로 접속된 제1의 분할 내부전극과, 상기 제2의 외부전극에 전기적으로 접속된 제2의 분할 내부전극을 가지며, 상기 제1, 제2의 분할 내부전극의 각각의 일단끼리가 동일 평면상에 있어서 갭을 사이에 두고 대향되어 있고,
    상기 제2의 내부전극 그룹의 각 1쌍의 내부전극 중, 제1의 외부전극에 전기적으로 접속되어 있는 내부전극을 제3의 내부전극, 제2의 외부전극에 전기적으로 접속되어 있는 다른쪽의 내부전극을 제4의 내부전극으로 했을 때에, 상기 제1의 그룹의 갭이며, 상기 제2의 그룹에 가장 가까운 갭이, 상기 제2의 그룹의 제3, 제4의 내부전극간의 갭이며, 제1의 그룹에 가장 가까운 갭과 적층방향에 있어서 서로 포개지는 위치에 배치되어 있고,
    상기 제1의 그룹의 내부전극에 있어서, 상기 제1, 제2의 분할 내부전극에 세라믹 저항층을 개재해서 서로 포개지도록 배치된 비접속형 내부전극을 더 구비하는 것을 특징으로 하는 적층형 저항소자.
  6. 삭제
  7. 삭제
  8. 복수의 세라믹 저항층과 내부전극이 적층되어 있는 적층 소결체와,
    상기 적층 소결체의 외표면에 형성된 제1의 외부전극과 제2의 외부전극을 구비하고,
    상기 내부전극은 제1그룹의 내부전극과, 제2그룹의 내부전극으로 이루어지며,
    상기 제1그룹의 내부전극은 그 일단이 상기 적층 소결체 내에서 동일 평면상에 있어서 갭을 사이에 두고 대향해서 형성되고, 그 타단이 상기 제1의 외부전극, 제2의 외부전극에 각각 접속된 제1의 내부전극, 제2의 내부전극과, 제1의 내부전극과 제2의 내부전극과 상기 세라믹 저항층을 개재해서 상기 적층 소결체의 적층방향으로 포개지도록 형성되며, 제1, 제2의 외부전극과는 접속되지 않는 비접속형의 내부전극으로 이루어지고,
    상기 제2그룹의 내부전극은 그 일단이 상기 적층 소결체 내에서 동일 평면상에 갭을 사이에 두고 대향해서 형성되며, 그 타단이 상기 제1의 외부전극, 제2의 외부전극에 각각 접속된 제3의 내부전극, 제4의 내부전극으로 이루어지고, 제3의 내부전극, 제4의 내부전극에 의해 형성되어 있는 상기 갭이 상기 적층 소결체의 적층방향에서 봤을 때에 동일한 위치에 있는 것을 특징으로 하는 적층형 저항소자.
  9. 삭제
KR20067008237A 2003-10-31 2004-10-28 적층형 저항소자 KR100803916B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003372846 2003-10-31
JPJP-P-2003-00372846 2003-10-31

Publications (2)

Publication Number Publication Date
KR20060069519A KR20060069519A (ko) 2006-06-21
KR100803916B1 true KR100803916B1 (ko) 2008-02-15

Family

ID=34544055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20067008237A KR100803916B1 (ko) 2003-10-31 2004-10-28 적층형 저항소자

Country Status (6)

Country Link
US (1) US7696677B2 (ko)
EP (1) EP1679723B1 (ko)
JP (1) JP4419960B2 (ko)
KR (1) KR100803916B1 (ko)
CN (2) CN104091663B (ko)
WO (1) WO2005043556A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046607A1 (de) 2007-09-28 2009-04-02 Epcos Ag Elektrisches Vielschichtbauelement sowie Verfahren zur Herstellung eines elektrischen Vielschichtbauelements
TW201029285A (en) * 2009-01-16 2010-08-01 Inpaq Technology Co Ltd Over-current protection device and manufacturing method thereof
DE102009010212B4 (de) * 2009-02-23 2017-12-07 Epcos Ag Elektrisches Vielschichtbauelement
DE102009025716A1 (de) * 2009-06-20 2010-12-30 Forschungszentrum Jülich GmbH Messinstrument, elektrische Widerstandselemente und Messsystem zur Messung zeitveränderlicher magnetischer Felder oder Feldgradienten
DE102010044856A1 (de) 2010-09-09 2012-03-15 Epcos Ag Widerstandsbauelement und Verfahren zur Herstellung eines Widerstandsbauelements
DE102011014965B4 (de) * 2011-03-24 2014-11-13 Epcos Ag Elektrisches Vielschichtbauelement
KR101288151B1 (ko) * 2011-11-25 2013-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
DE102014107450A1 (de) * 2014-05-27 2015-12-03 Epcos Ag Elektronisches Bauelement
CN107004477B (zh) * 2014-11-07 2019-03-22 株式会社村田制作所 热敏电阻元件
DE102015116278A1 (de) * 2015-09-25 2017-03-30 Epcos Ag Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements
WO2020018746A1 (en) * 2018-07-18 2020-01-23 Hubbell Incorporated Voltage-dependent resistor device for protecting a plurality of conductors against a power surge
US20220310290A1 (en) * 2019-06-03 2022-09-29 Tdk Electronics Ag Component and use of a component
JP2021057556A (ja) * 2019-10-02 2021-04-08 Tdk株式会社 Ｎｔｃサーミスタ素子
CN112951533B (zh) * 2019-12-10 2022-08-23 广州创天电子科技有限公司 一种高压压敏电阻的制备方法及高压压敏电阻
JP7322793B2 (ja) * 2020-04-16 2023-08-08 Tdk株式会社 チップバリスタの製造方法及びチップバリスタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247601A (ja) 1997-03-04 1998-09-14 Murata Mfg Co Ltd Ｎｔｃサーミスタ素子

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6466903A (en) * 1987-09-07 1989-03-13 Murata Manufacturing Co Semiconductor ceramic having positive resistance temperature characteristic
US5075665A (en) * 1988-09-08 1991-12-24 Murata Manufacturing Co., Ltd. Laminated varistor
JPH02260605A (ja) * 1989-03-31 1990-10-23 Murata Mfg Co Ltd 積層型バリスタ
JP2888020B2 (ja) * 1992-02-27 1999-05-10 株式会社村田製作所 負特性積層サーミスタ
JPH0634201A (ja) 1992-07-17 1994-02-08 Matsushita Electric Ind Co Ltd 温風発生装置
JPH10270207A (ja) * 1997-03-27 1998-10-09 Matsushita Electric Ind Co Ltd 多連形積層サーミスタ
JPH11111554A (ja) * 1997-09-30 1999-04-23 Murata Mfg Co Ltd 積層セラミック電子部品およびそのトリミング方法
JPH11191506A (ja) * 1997-12-25 1999-07-13 Murata Mfg Co Ltd 積層型バリスタ
TW412755B (en) * 1998-02-10 2000-11-21 Murata Manufacturing Co Resistor elements and methods of producing same
US6236302B1 (en) * 1998-03-05 2001-05-22 Bourns, Inc. Multilayer conductive polymer device and method of manufacturing same
US6242997B1 (en) * 1998-03-05 2001-06-05 Bourns, Inc. Conductive polymer device and method of manufacturing same
JP2000188205A (ja) * 1998-10-16 2000-07-04 Matsushita Electric Ind Co Ltd チップ形ｐｔｃサ―ミスタ
JP2000124008A (ja) * 1998-10-21 2000-04-28 Tdk Corp 複合チップサーミスタ電子部品およびその製造方法
TW432731B (en) * 1998-12-01 2001-05-01 Murata Manufacturing Co Multilayer piezoelectric part
JP3440883B2 (ja) * 1999-06-10 2003-08-25 株式会社村田製作所 チップ型負特性サーミスタ
JP2001035707A (ja) * 1999-07-26 2001-02-09 Tdk Corp 積層チップバリスタ
JP2001118731A (ja) * 1999-10-19 2001-04-27 Murata Mfg Co Ltd チップ型複合電子部品およびその製造方法
JP2001237107A (ja) * 2000-02-22 2001-08-31 Koa Corp 積層型チップサーミスタ
KR100361310B1 (ko) * 2000-05-25 2002-11-18 (주) 래트론 스피넬계 페라이트를 이용한 부온도계수 서미스터 소자
US6717506B2 (en) * 2000-11-02 2004-04-06 Murata Manufacturing Co., Ltd. Chip-type resistor element
JP3829683B2 (ja) * 2000-11-02 2006-10-04 株式会社村田製作所 チップ型抵抗素子
JP2002252103A (ja) * 2001-02-22 2002-09-06 Murata Mfg Co Ltd 負特性サーミスタ装置及びその製造方法
DE10159451A1 (de) * 2001-12-04 2003-06-26 Epcos Ag Elektrisches Bauelement mit einem negativen Temperaturkoeffizienten
JP4135651B2 (ja) * 2003-03-26 2008-08-20 株式会社村田製作所 積層型正特性サーミスタ
JP4492216B2 (ja) * 2004-05-28 2010-06-30 株式会社村田製作所 積層型正特性サーミスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247601A (ja) 1997-03-04 1998-09-14 Murata Mfg Co Ltd Ｎｔｃサーミスタ素子

Also Published As

Publication number Publication date
JP4419960B2 (ja) 2010-02-24
EP1679723A1 (en) 2006-07-12
CN1875438A (zh) 2006-12-06
JPWO2005043556A1 (ja) 2007-11-29
EP1679723B1 (en) 2017-09-06
US7696677B2 (en) 2010-04-13
WO2005043556A1 (ja) 2005-05-12
US20060279172A1 (en) 2006-12-14
CN104091663A (zh) 2014-10-08
KR20060069519A (ko) 2006-06-21
EP1679723A4 (en) 2009-05-06
CN104091663B (zh) 2019-06-25

Similar Documents

Publication Publication Date Title
KR100803916B1 (ko) 적층형 저항소자
JP5218545B2 (ja) 積層コンデンサ
JP4293560B2 (ja) 積層コンデンサアレイ
US7046500B2 (en) Laminated ceramic capacitor
JP4404089B2 (ja) 貫通コンデンサアレイ
US8373964B2 (en) Multi-layered ceramic capacitor
JP3393524B2 (ja) Ｎｔｃサーミスタ素子
KR101083983B1 (ko) 적층 콘덴서의 제조 방법
JP5267548B2 (ja) 積層コンデンサ
JP4335237B2 (ja) 貫通型積層コンデンサ
KR101046542B1 (ko) 관통형 적층 콘덴서 어레이
KR101020530B1 (ko) 적층 콘덴서 어레이
JP4293625B2 (ja) 貫通型積層コンデンサ
JP4364894B2 (ja) 積層型フィルタ
JP4415986B2 (ja) 積層型電子部品
KR101700461B1 (ko) 전기 다층형 구성요소 및 그를 포함한 회로 장치
US7675732B2 (en) Multilayer capacitor array
JP4364892B2 (ja) 積層型フィルタ
JP2001307910A (ja) 積層電子部品アレイ
JP4539713B2 (ja) 積層コンデンサアレイ
JP4506759B2 (ja) 複合電子部品
JP4952779B2 (ja) 積層コンデンサアレイ
JP3104958U (ja) 低キャパシタンス積層可変抵抗器
JP2003124007A (ja) Ｎｔｃサーミスタ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 13