JP4135651B2 - 積層型正特性サーミスタ - Google Patents

積層型正特性サーミスタ Download PDF

Info

Publication number
JP4135651B2
JP4135651B2 JP2004037952A JP2004037952A JP4135651B2 JP 4135651 B2 JP4135651 B2 JP 4135651B2 JP 2004037952 A JP2004037952 A JP 2004037952A JP 2004037952 A JP2004037952 A JP 2004037952A JP 4135651 B2 JP4135651 B2 JP 4135651B2
Authority
JP
Japan
Prior art keywords
temperature coefficient
positive temperature
internal electrodes
thermistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004037952A
Other languages
English (en)
Other versions
JP2004311959A (ja
Inventor
賢二良 三原
秀明 新見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004037952A priority Critical patent/JP4135651B2/ja
Priority to TW093104894A priority patent/TW200423157A/zh
Priority to US10/801,152 priority patent/US7075408B2/en
Priority to CNB2004100302205A priority patent/CN100405509C/zh
Priority to DE102004014157.6A priority patent/DE102004014157B4/de
Priority to KR1020040020422A priority patent/KR100543123B1/ko
Publication of JP2004311959A publication Critical patent/JP2004311959A/ja
Application granted granted Critical
Publication of JP4135651B2 publication Critical patent/JP4135651B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings

Description

この発明は、積層型正特性サーミスタに関するもので、特に、積層型正特性サーミスタの耐電圧性能の向上を図るための改良に関するものである。
積層型正特性サーミスタは、一般的に、次のような構造を有している(たとえば、特許文献1参照)。
すなわち、積層型正特性サーミスタは、正の抵抗温度係数を有する、積層された複数のサーミスタ層をもって構成される直方体状の積層体と、この積層体の外表面上であって互いに対向する第1および第2の端面上にそれぞれ形成される第1および第2の外部電極とを備えている。
また、積層体の内部であって複数のサーミスタ層間の所定の界面に沿って、各々複数の第1および第2の内部電極が一様に形成される。第1および第2の内部電極は、それぞれ、第1および第2の外部電極に電気的に接続され、かつ、各々の一部が互いに重なり合った状態で積層方向に交互に配置されている。
特開平5−47508号公報
正特性サーミスタにとって必要な性能として、耐電圧性能がある。耐電圧性能を、上述したような構造を有する積層型正特性サーミスタについて評価すると、積層体の中央部、より具体的には、第1および第2の内部電極の配置部分における、積層方向での中央部であって、第1および第2の内部電極が重なり合った部分における、積層方向に対して垂直な方向での中央部において、破壊が生じることがある。
この破壊は、サーミスタ層を構成する半導体セラミックの熱溶解によって引き起こされるものである。より詳細には、耐電圧性能を評価するため、積層型正特性サーミスタに電圧を印加したとき、積層体が発熱する。この発熱によってもたらされる熱がこもる積層体の中央部がホットスポットとなり、その結果、これが熱暴走を引き起こしてサーミスタ層を構成する半導体セラミックを熱溶解させることから、上述のような積層体の中央部での破壊に至るものと考えられる。
そこで、この発明の目的は、上述のような耐電圧性能の向上を図り得る積層型正特性サーミスタの構造を提供しようとすることである。
この発明は、正の抵抗温度係数を有する、積層された複数のサーミスタ層をもって構成される積層体と、積層体の外表面上の互いに異なる位置に形成される第1および第2の外部電極とを備え、積層体の内部であって複数のサーミスタ層間の所定の界面に沿って、各々複数の第1および第2の内部電極が、それぞれ、第1および第2の外部電極に電気的に接続されるように形成され、第1および第2の内部電極は、各々の一部がサーミスタ層を挟んで互いに重なり合った状態で積層方向に交互に配置されている、積層型正特性サーミスタに向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
すなわち、第1および第2の内部電極間に電圧が印加されても発熱しない非発熱部分が、電圧印加時のホットスポットとなるべき部分、より詳細には、第1および第2の内部電極の配置部分における、積層方向に対して垂直な方向での中央部であって、積層方向での少なくとも中央部に設けられていることを特徴としている。
この発明のより特定的な第1の局面では、第1および第2の内部電極が重なり合った部分における、積層方向に対して垂直な方向での中央部に位置する空洞が少なくとも1つのサーミスタ層に設けられる。また、この空洞は、第1および第2の内部電極の配置部分における、積層方向での少なくとも中央部に位置される。このような空洞は前述した非発熱部分を与えるように機能する。
上述の空洞は、サーミスタ層を厚み方向に貫通するように設けられていることが好ましい。この場合、空洞の一方端面側に位置する内部電極には、空洞に連通する開口が設けられていることが好ましい。
この発明のより特定的な第2の局面では、第1および第2の内部電極の配置部分における、積層方向での少なくとも中央部に位置する第1および第2の内部電極のうちの少なくとも1つの内部電極には、第1および第2の内部電極が重なり合った部分における、積層方向に対して垂直な方向での中央部に、電極が形成されない部分が設けられる。この場合、電極が形成されない部分が非発熱部分を与えるように機能する。
上述の電極が形成されない部分は、内部電極に開口を設けることによって与えられたり、内部電極に切り込みを設けることによって与えられたりすることができる。
電極が形成されない部分は、第1および第2の内部電極の配置部分における、積層方向での少なくとも中央部に位置する第1および第2の内部電極のうちの少なくとも1つの内部電極に設けられる限り、すべての第1の内部電極またはすべての第2の内部電極に設けられても、あるいは、すべての第1および第2の内部電極に設けられてもよい。
この発明によれば、積層型正特性サーミスタに備える積層体の内部にホットスポットが形成されることを回避でき、したがって、耐電圧性能が向上された積層型正特性サーミスタを得ることができる。
この発明において、非発熱部分を与えるため、サーミスタ層に空洞が設けられる場合、この空洞が、サーミスタ層を厚み方向に貫通するように設けられていたり、さらには、空洞の一方端面側に位置する内部電極に、空洞に連通する開口が設けられていたりすると、空洞を容易に形成することができ、積層型正特性サーミスタを量産性に優れた構造とすることができる。
図1は、この発明の第1の実施形態による積層型正特性サーミスタ1を示す断面図である。
積層型正特性サーミスタ1は、素子本体としての直方体状の積層体2を備えている。積層体2は、通常、バレル研磨等によって、その角部分および稜線部分において丸くされている。積層体2は、正の抵抗温度係数を有する、たとえばBaTiO3 系の半導体セラミックからなる複数のサーミスタ層3を積層した構造を有している。
積層体の内部であって複数のサーミスタ層3間の所定の界面に沿って、各々複数の第1および第2の内部電極4および5が形成される。第1および第2の内部電極4および5は、各々の一部がサーミスタ層3を挟んで互いに重なり合った状態で積層方向に交互に配置されている。内部電極4および5は、たとえばニッケルを導電成分として含んでいる。
積層体2の外表面上であって、互いに対向する第1および第2の端面6および7上には、第1および第2の外部電極8および9がそれぞれ形成される。第1および第2の外部電極8および9は、それぞれ、第1および第2の内部電極4および5に電気的に接続されるもので、内部電極4および5の各々に対してオーミック接触を図ることが可能な下地層としてのオーミック電極層10およびその上に形成される半田等からなるめっき層11から構成される。オーミック電極層10は、たとえば、スパッタリングによって形成され、積層体2の端面6および7上に形成されるCr層、その上に形成されるNi−Cu層およびその上に形成されるAg層から構成される。めっき層11は、上述した半田めっきの他、Niめっき、Snめっき等によって形成されてもよく、通常、電気めっきを用いて形成される。
また、積層体2の外表面上であって、外部電極8および9によって覆われない領域には、ガラスコート12が施されてもよい。積層体2を得るための焼成工程が還元性雰囲気中で行なわれるとき、焼成後において、再酸化のための熱処理が行なわれることになるが、この再酸化のための工程において、ガラスコート12を形成するための熱処理を同時に行なうようにしてもよい。
以上説明した積層型正特性サーミスタ1において、この実施形態では、次のような特徴を有している。
すなわち、第1および第2の内部電極4および5が重なり合った部分における、積層方向に対して垂直な方向での中央部、すなわち内部電極4および5の重なり部分での長手方向および幅方向での中央部に位置する空洞13が少なくとも1つのサーミスタ層3に設けられている。また、この空洞13は、第1および第2の内部電極4および5の配置部分における、積層方向での少なくとも中央部に位置されている。このような空洞13は非発熱部分を与えるように機能するものである。
上述の空洞13を設けるため、たとえば、図2を参照して説明するような方法が適用される。図2は、積層体2を得るために用意される、サーミスタ層3となるべき典型的なグリーンシート14および15を示す平面図である。
図2(a)および(b)にそれぞれ示すように、グリーンシート14および15上には、導電性ペーストをスクリーン印刷等によって付与することにより、第1および第2の内部電極4および5となるべき導電性ペースト膜16および17が形成される。
図2(a)に示すように、一方のグリーンシート14には、空洞13を与えるための貫通孔18が設けられる。この貫通孔18は、導電性ペースト膜16が形成された後に、この導電性ペースト膜16をも貫通するように設けられることが、量産性の点で好ましい。
なぜなら、導電性ペースト膜16を形成する前に貫通孔18を設け、その後に導電性ペースト膜16を形成すれば、導電性ペーストが貫通孔18内に垂れ、第1および第2の内部電極4および5間で不所望な電気的導通を引き起こす可能性が高いためである。なお、この不所望な電気的導通を避けるために、貫通孔18の外周部分に所定のギャップをもって導電性ペーストを付与してもよいが、位置合わせ等が煩雑であるという別の問題を招く。
また、導電性ペースト膜16が形成されないグリーンシート14に貫通孔18を設け、グリーンシート14の上方に位置するグリーンシート(図示せず。)の下面に導電性ペースト膜16を形成することも考えられるが、この場合には、1つのグリーンシートの両面に導電性ペースト膜16および17をそれぞれ形成しなければならないため、導電性ペースト膜16および17間での位置合わせが煩雑になるという問題を招く。
なお、空洞13となる貫通孔18は、典型的には、レーザやパンチングのような方法によって形成されるが、これに限らず、他の方法によって形成されてもよい。
図1に示した積層体2を得るため、図2(a)および(b)にそれぞれ示したグリーンシート14および15を含む複数のグリーンシートが積層される。したがって、積層体2において、貫通孔18によって与えられた空洞13は、所定のサーミスタ層3を厚み方向に貫通する状態となる。また、貫通孔18は、導電性ペースト膜16をも貫通するように設けられるので、空洞13の一方端面側に位置する第1の内部電極4には、空洞13に連通する開口19が設けられた状態となっている。
なお、図示した空洞13は、所定の内部電極4を厚み方向に貫通しているが、量産性を考慮しないならば、内部電極4の厚み方向に貫通しないように空洞13が設けられてもよい。
また、空洞13は、複数のサーミスタ層3に設けられてもよい。すなわち、空洞13が設けられる位置は、第1および第2の内部電極4および5が重なり合った部分における、積層方向に対して垂直な方向での中央部であって、第1および第2の内部電極4および5の配置部分における、積層方向での少なくとも中央部であるという条件を満たす限り、たとえば、第1および第2の内部電極4および5の配置部分において、積層方向に縦列または貫通するように設けられてもよい。
また、積層方向に対して垂直な方向での中央部に集中して分布するならば、1つのサーミスタ層3につき、複数の空洞13が設けられてもよい。
また、空洞13は、図2(a)に示した貫通孔18の形状からわかるように、断面円形とされたが、たとえば、三角形、四角形、その他の多角形、楕円形または星形など、どのような断面形状であってもよい。
また、図示した第1および第2の内部電極4および5は、積層体2において、均等に配置されていたため、空洞13の位置は、積層体2の中央部であったが、第1および第2の内部電極4および5の配置が積層体2において不均等である場合には、空洞13の位置が、積層体2の中央部であるとは限らない。いずれにしても、空洞13は、第1および第2の内部電極4および5が重なり合った部分における、積層方向に対して垂直な方向での中央部に位置し、さらに、第1および第2の内部電極4および5の配置部分における積層方向での少なくとも中央部に位置することが重要である。
以上のように、第1の実施形態によれば、非発熱部分を与えるように機能する空洞13が設けられることにより、熱集中を緩和でき、それによって、熱破壊に至る耐電圧性能を向上させることができる。なお、耐電圧性能の向上のためには、空洞13は大きい方が望ましいが、積層体2の寸法や、積層型正特性サーミスタ1が必要とする抵抗値や、積層体2が必要とする機械的強度等を考慮して、空洞13の大きさが決定される。
図3は、この発明の第2の実施形態による積層型正特性サーミスタ21を示す断面図である。図3に示した積層型正特性サーミスタ21は、図1に示した積層型正特性サーミスタ1と共通する多くの要素を備えているので、図3において、図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第2の実施形態による積層型正特性サーミスタ21は、次のような特徴を有している。
すなわち、第1および第2の内部電極4および5には、これら第1および第2の内部電極4および5が重なり合った部分における、積層方向に対して垂直な方向での中央部、すなわち内部電極4および5の重なり部分での長手方向および幅方向での中央部において、電極が形成されない部分となる開口22が設けられている。この開口22は非発熱部分を与えるように機能するものである。
上述のような開口22を設けるため、たとえば、図4を参照して説明するような方法が適用される。図4は、積層体2を得るために用意される、サーミスタ層3となるべき典型的なグリーンシート23および24を示す平面図である。
図4(a)および(b)にそれぞれ示すように、グリーンシート23および24上には、導電性ペーストをスクリーン印刷等によって付与することにより、それぞれ、第1および第2の内部電極4および5となるべき導電性ペースト膜25および26が形成される。これら導電性ペースト膜25および26の形成のための印刷時において、導電性ペーストが付与されない領域27が設けられる。この領域27が開口22を与えるものである。
図3に示した積層体2を得るため、図4(a)および(b)にそれぞれ示した複数のグリーンシート23および24が交互に積層されるとともに、導電性ペースト膜が形成されない保護用グリーンシートがその上下に積層される。
なお、図3に示した積層型正特性サーミスタ21では、開口22がすべての第1および第2の内部電極4および5に設けられたが、このような開口22は、たとえば、すべての第1の内部電極4のみに設けられても、すべての第2の内部電極5のみに設けられてもよい。なお、ホットスポットを回避する目的のためには、開口22は、第1および第2の内部電極4および5の配置部分における、積層方向での少なくとも中央部に位置する少なくとも1つの内部電極4および/または5に設けられていれば足りる。
また、開口22は、積層方向に対して垂直な方向での中央部に集中して分布するならば、1つの内部電極4または5につき、複数設けられてもよい。
また、開口22は、図4に示した領域27の形状からわかるように、円形の平面形状とされたが、たとえば、三角形、四角形、その他の多角形、楕円形または星形など、どのような平面形状であってもよい。
以上のように、第2の実施形態によれば、開口22が設けられることにより、第1の実施形態の場合と同様、熱集中を緩和でき、それによって、熱破壊に至る耐電圧性能を向上させることができる。なお、耐電圧性能の向上のためには、開口22は大きい方が望ましいが、積層体2の寸法や、積層型正特性サーミスタ21が必要とする抵抗値や、内部電極4および5における開口22以外の部分での電流容量を考慮して、開口22の大きさが決定される。
また、第2の実施形態によれば、第1の実施形態と比較したとき、空洞13による積層体2の機械的強度の低下という問題に遭遇しないという利点も奏される。
図5は、この発明の第3の実施形態による積層型正特性サーミスタ31を示す断面図である。図5に示した積層型正特性サーミスタ31は、図1および図3にそれぞれ示した積層型正特性サーミスタ1および21と共通する多くの要素を備えているので、図5において、図1または図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第3の実施形態による積層型正特性サーミスタ31は、次のような特徴を有している。
すなわち、第2の内部電極5には、第1および第2の内部電極4および5が重なり合った部分における、積層方向に対して垂直な方向での中央部、すなわち内部電極4および5の重なり部分での長手方向および幅方向での中央部において、電極が形成されない部分となる切り込み32が設けられている。この切り込み32は非発熱部分を与えるように機能するものである。
上述のような切り込み32を設けるため、たとえば、図6を参照して説明するような方法が適用される。図6は、積層体2を得るために用意されるサーミスタ層3となるべき典型的なグリーンシート33および34を示す平面図である。
図6(a)および(b)にそれぞれ示すように、グリーンシート33および34上には、導電性ペーストをスクリーン印刷等によって付与することにより、それぞれ、第1および第2の内部電極4および5となるべき導電性ペースト膜35および36が形成される。これら導電性ペースト膜35および36のうち、導電性ペースト膜36の形成のための印刷時において、導電性ペーストが付与されない領域37が切り込み状に設けられる。この領域37が前述した切り込み32を与えるものである。
図5に示した積層体2を得るため、図6(a)および(b)にそれぞれ示した複数のグリーンシート33および34が交互に積層されるとともに、導電性ペースト膜が形成されない保護用グリーンシートがその上下に積層される。
なお、図5に示した積層型正特性サーミスタ31では、切り込み32がすべての第2の内部電極5に設けられたが、このような切り込み32は、すべての第1の内部電極4のみに設けられても、すべての第1および第2の内部電極4および5に設けられてもよい。なお、ホットスポットを回避する目的のためには、切り込み32は、第1および第2の内部電極4および5の配置部分における、積層方向での少なくとも中央部に位置する少なくとも1つの内部電極4および/または5に設けられていれば足りる。
また、切り込み32は、積層方向に対して垂直な方向での中央部に集中して分布するならば、1つの内部電極4または5につき、複数設けられてもよい。
また、切り込み32は、この実施形態のように、積層体2の第2の端面7にまで届かないように形成されることが好ましい。なぜなら、このように構成されることにより、内部電極5と外部電極9との間で安定した電気的接続状態を得ることができるからである。
以上のように、第3の実施形態によれば、切り込み32が設けられることにより、第1および第2の実施形態の場合と同様、熱集中を緩和することができる。特に、第3の実施形態では、切り込み32が内部電極5の中央部を通って、内部電極5を2つの部分に分断するため、発熱部を2分割することができる。これによって、1つの発熱部あたりの発熱量は少なくなるため、積層体2の中央部での発熱を緩和することができる。これらのことから、積層体2の内部にホットスポットが形成されることを防ぐことができ、熱破壊に至る耐電圧性能を向上させることができる。
なお、耐電圧性能の向上のためには、切り込み32の幅は大きい方が望ましいが、積層体2の寸法や、積層型正特性サーミスタ31が必要とする抵抗値や、内部電極5における切り込み32以外の部分での電流容量を考慮して、切り込み32の大きさが決定される。
また、第3の実施形態によれば、第2の実施形態の場合と同様、第1の実施形態と比較したとき、空洞13による積層体2の機械的強度の低下という問題に遭遇しないという利点も奏される。
図7は、この発明の第4の実施形態を説明するための図6に対応する図である。図7において、図6に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第4の実施形態は、第3の実施形態と比較して、第2の内部電極5だけでなく、第1の内部電極4にも切り込みが設けられることを特徴としている。そのため、図7(b)に示すように、第2の内部電極5となるべき導電性ペースト膜36に、導電性ペーストが付与されない領域37が切り込み状に設けられるだけでなく、図7(a)に示すように、第1の内部電極4となるべき導電性ペースト膜35に、導電性ペーストが付与されない領域38が切り込み状に設けられる。
その他の点については、第3の実施形態の場合と実質的に同様であるので、重複する説明は省略する。
図8は、この発明の第5の実施形態を説明するためのものである。図8に示した積層型正特性サーミスタ41は、図5に示した積層型正特性サーミスタ31と共通する多くの要素を備えているので、図8において、図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図8は、第2の内部電極5が通る面に沿う断面をもって積層型正特性サーミスタ41を示した平面図である。
第5の実施形態による積層型正特性サーミスタ41は、次のような特徴を有している。
すなわち、第2の内部電極5における、第2の外部電極9との電気的接続を図るための接続端縁部42が幅広に形成される。これによって、第2の内部電極5と第2の外部電極9との接触面積をより広くすることができ、電気的接続を安定化させ、抵抗値のばらつきを抑制することができる。なお、図8には、第2の内部電極5について図示したが、第1の内部電極4についても同様の構成が採用される。
図8に示すような特徴的構成は、図1、図3および図7にそれぞれ示した第1、第2および第4の実施形態においても同様に採用することができる。
次に、この発明による効果を確認するために実施した実験例について説明する。
(実験例1)
実験例1においては、図1および図2を参照して説明した第1の実施形態についての評価を行なった。
まず、BaCO3 、TiO2 およびSm2 3 の各粉末を用意し、(Ba0.9998Sm0.0002)TiO3 となるように、これら原料粉末を調合した。
次に、得られた混合粉末に、純水を加えて、ジルコニアボールとともに、10時間混合粉砕し、乾燥後、1000℃の温度で2時間仮焼した。
次に、この仮焼粉末に、有機バインダ、分散剤および水を加えて、ジルコニアボールとともに、数時間混合し、得られたスラリーから、厚さ30μmのグリーンシートを成形した。
次に、グリーンシート上に、スクリーン印刷法によって、ニッケルを導電成分とする導電性ペーストを付与し、乾燥させることによって、内部電極となる導電性ペースト膜が形成されたグリーンシートを作製した。この導電性ペースト膜が形成されたグリーンシートのうち、所定のものには、内部電極が重なり合う部分の中央部に対応する位置に、図2(a)に示した貫通孔18に相当する直径0.2mmの円形の貫通孔をパンチングによって形成した。
次に、導電性ペースト膜が形成された複数のグリーンシートを積層するとともに、その上下に、導電性ペースト膜を形成していない保護用のグリーンシートを積層し、次いで圧着した後、所定の寸法にカットすることによって、チップ状の生の積層体を得た。
この生の積層体を得る工程において、前述のように貫通孔が設けられたグリーンシートを、試料1では、導電性ペースト膜が配置された部分の積層方向での中央部に位置させ、試料2では、同部分の積層方向での最も外側に位置させ、試料3では、同部分の積層方向での中央部と最も外側との双方に位置させた。また、試料4では、貫通孔が設けられないグリーンシートのみを積層した。
次に、生の積層体を、大気中において350℃の温度で脱脂処理した後、H2 /N2 =3%の還元性雰囲気下において1300℃の温度で2時間焼成して、焼結後の積層体を得た。ここで、試料1〜3の各々に係る積層体では、グリーンシートに設けられた貫通孔によって空洞が形成されていた。
次に、焼結後の積層体を研磨メディアとともにバレル研磨し、積層体の角部分および稜線部分を丸くするように処理した後、積層体に対して、再酸化のための熱処理を施した。
次に、外部電極を形成するため、積層体の両端面上に、スパッタリングによって、Cr層、その上にNi−Cu層およびその上にAg層を順次形成することによって、オーミック電極層を形成し、次いで、オーミック電極層上に、半田からなるめっき層を形成した。
このようにして、平面寸法が2.0mm×1.2mmであって、0.3Ωの試料1〜4の各々に係る積層型正特性サーミスタを得た。
次に、試料1〜4の各々に係る積層型正特性サーミスタについて、各20個の試料を用いて、耐電圧試験を実施した。耐電圧試験は、直流電源に直列に接続された端子に、各試料に係る積層型正特性サーミスタを挟み、20Vから2V毎に昇圧し、かつ各電圧において1分間印加した状態を保持する、ステップアップによる昇圧を適用することにより実施した。そして、試料となる積層型正特性サーミスタが破壊するまで昇圧し、破壊の直前の電圧を、耐電圧とした。
このようにして求められた耐電圧の平均値、最大値、最小値および標準偏差値が、表1に示されている。
Figure 0004135651
表1に示すように、空洞が内部電極の配置部分における積層方向での中央部以外に設けられた試料2および3では、このような空洞が設けられない試料4とほぼ同じ耐電圧レベルであるが、空洞を内部電極の配置部分における積層方向での中央部に設けた試料1では、耐電圧が著しく向上している。これによって、耐電圧試験において内部電極の配置部分における積層方向での中央部に生じるホットスポットを緩和すれば、耐電圧の向上を図り得ることが裏付けられる。
なお、以上の実験例では、空洞の積層方向での位置について比較したが、積層方向に対して垂直な方向での位置についても、内部電極の重なり合う部分における中央部に空洞を設けることによって、中央部以外の部分に空洞を設ける場合に比べて、ホットスポットをより効果的に回避できることを容易に類推できる。
(実験例2)
実験例2においては、図3および図4を参照して説明した第2の実施形態についての評価を行なった。
実験例1の場合と同様の方法および条件により、グリーンシートを成形した。
次に、グリーンシート上に、スクリーン印刷法によって、ニッケルを導電成分として含む導電性ペーストを付与して導電性ペースト膜を形成するにあたり、内部電極が重なり合う部分の中央部に相当する位置に設けられる図4に示した導電性ペーストが付与されない領域27に対応する領域として、試料11では、直径0.1mmの円形の領域、試料12では、直径0.2mmの円形の領域、および試料13では、直径0.5mmの円形の領域を設けた。また、試料14では、このような導電性ペーストが付与されない領域を設けず、一様に導電性ペースト膜を形成した。
なお、試料11〜14の各々において、内部電極の重なり部分の寸法は、焼結後で1.6mm×0.8mmとした。
次に、上述の試料11〜14の各々に係る複数のグリーンシートを積層するとともに、その上下に導電性ペースト膜が形成されない保護用のグリーンシートを積層し、実験例1の場合と同様の方法および条件に従って、チップ状の生の積層体を作製し、これを脱脂処理し、焼成し、バレル研磨を施し、再酸化のための熱処理を施し、次いで、外部電極となるオーミック電極層およびめっき層を形成した。
このようにして、平面寸法が2.0mm×1.2mmであって、0.5Ωの試料11〜14の各々に係る積層型正特性サーミスタを得た。ここで、試料11〜13では、前述のように、導電性ペーストが付与されない領域において、内部電極に開口が形成されていた。
次に、実験例1の場合と同様の方法および条件にて、試料11〜14に対して耐電圧試験を実施した。
この耐電圧試験によって求められた耐電圧の平均値、最大値、最小値および標準偏差値が、表2に示されている。
Figure 0004135651
表2に示すように、導電性ペースト膜に導電性ペーストが付与されない領域を設け、それによって内部電極に開口が設けられた試料11〜13によれば、このような開口が設けられていない試料14に比べ、耐電圧値の向上が認められる。このことから、耐電圧試験において積層体の中央部で生じるホットスポットを緩和すれば、耐電圧の向上を図り得ることが裏付けられる。
また、試料11〜13の間で比較すると、試料11、12、13の順で開口がより大きくされているが、このように開口がより大きくされるに従って、耐電圧の平均値は上昇するが、内部電極の電流容量が低下して破壊につながるため、耐電圧のばらつきがより大きくなっている。このことから、内部電極に設けられる開口の大きさは、このような内部電極の電流容量すなわち耐電圧のばらつきを考慮して決定されることが好ましいことがわかる。
(実験例3)
実験例3においては、図5および図6を参照して説明した第3の実施形態についての評価を行なうため、以下のような試料21を作製した。
まず、実験例1の場合と同様の方法および条件により、グリーンシートを成形した。
次に、グリーンシート上に、スクリーン印刷法によって、ニッケルを導電成分として含む導電性ペーストを付与して導電性ペースト膜を形成した。このとき、図6(a)に示すように、導電性ペースト膜35を一様に形成したものと、図6(b)に示すように、内部電極が重なり合う部分の中央部に相当する位置に導電性ペーストが付与されない領域37(幅0.1mm×長さ1.7mm)が設けられた導電性ペースト膜36を形成したものとを作製した。
次に、上述の図6(a)に示したように導電性ペースト膜35が形成された複数のグリーンシート33と図6(b)に示したように導電性ペースト膜36が形成された複数のグリーンシート34とを交互に積層するとともに、その上下に導電性ペースト膜が形成されない保護用のグリーンシートを積層し、実験例1の場合と同様の方法および条件に従って、チップ状の生の積層体を作製し、これを脱脂処理し、焼成し、バレル研磨を施し、再酸化のための熱処理を施し、次いで、外部電極となるオーミック電極層およびめっき層を形成した。
このようにして、平面寸法が2.0mm×1.2mmであって、0.5Ωの試料21に係る積層型正特性サーミスタを得た。この積層型正特性サーミスタにおいては、前述のように、導電性ペーストが付与されない領域において、内部電極に切り込みが形成されていた。
次に、実験例1の場合と同様の方法および条件にて、試料21に係る積層型正特性サーミスタに対して耐電圧試験を実施した。
この耐電圧試験によって求められた耐電圧の平均値、最大値、最小値および標準偏差値が、表3に示されている。なお、比較を容易にするため、表3には、前述の実験例1において作製された試料4、すなわち前掲の表1に示されていた内部電極に何らの切り込みも形成されなかった試料4についての耐電圧の平均値、最大値、最小値および標準偏差値が繰り返し示されている。
Figure 0004135651
表3に示すように、導電性ペースト膜に導電性ペーストが付与されない領域を設け、それによって内部電極に切り込みが設けられた試料21によれば、このような切り込みが設けられていない試料4に比べ、耐電圧値の向上が認められる。このことから、耐電圧試験において積層体の中央部で生じるホットスポットが緩和され、また、切り込みにより発熱部が2分割されて発熱量が小さくなることによって、耐電圧の向上を図り得ることが裏付けられる。
この発明の第1の実施形態による積層型正特性サーミスタ1を示す断面図である。 図1に示した積層体2を得るために用意される、サーミスタ層3となるべき典型的なグリーンシート14および15を示す平面図である。 この発明の第2の実施形態による積層型正特性サーミスタ21を示す断面図である。 図3に示した積層体2を得るために用意される、サーミスタ層3となるべき典型的なグリーンシート23および24を示す平面図である。 この発明の第3の実施形態による積層型正特性サーミスタ31を示す断面図である。 図5に示した積層体2を得るために用意される、サーミスタ層3となるべき典型的なグリーンシート33および34を示す平面図である。 この発明の第4の実施形態を説明するための図6に対応する図である。 この発明の第5の実施形態による積層型正特性サーミスタ41を、第2の内部電極5が通る面に沿う断面をもって示した平面図である。
符号の説明
1,21,31,41 積層型正特性サーミスタ
2 積層体
3 サーミスタ層
4,5 内部電極
6,7 端面
8,9 外部電極
13 空洞
19,22 開口
32 切り込み

Claims (13)

  1. 正の抵抗温度係数を有する、積層された複数のサーミスタ層をもって構成される積層体と、
    前記積層体の外表面上の互いに異なる位置に形成される第1および第2の外部電極と
    を備え、
    前記積層体の内部であって複数の前記サーミスタ層間の所定の界面に沿って、各々複数の第1および第2の内部電極が、それぞれ、前記第1および第2の外部電極に電気的に接続されるように形成され、
    前記第1および第2の内部電極は、各々の一部が前記サーミスタ層を挟んで互いに重なり合った状態で積層方向に交互に配置されている、
    積層型正特性サーミスタであって、
    前記第1および第2の内部電極間に電圧が印加されても発熱しない非発熱部分が、前記第1および第2の内部電極の配置部分における、積層方向に対して垂直な方向での中央部であって、積層方向での少なくとも中央部に設けられている、
    積層型正特性サーミスタ。
  2. 前記非発熱部分は、少なくとも1つの前記サーミスタ層に空洞を設けることによって与えられる、請求項1に記載の積層型正特性サーミスタ。
  3. 前記非発熱部分は、前記第1および第2の内部電極の少なくとも一方の内部電極のうちの少なくとも1つに電極が形成されない部分を設けることによって与えられる、請求項1または2に記載の積層型正特性サーミスタ。
  4. 前記電極が形成されない部分は、前記内部電極に開口を設けることによって与えられる、請求項3に記載の積層型正特性サーミスタ。
  5. 前記電極が形成されない部分は、前記内部電極に切り込みを設けることによって与えられる、請求項3に記載の積層型正特性サーミスタ。
  6. 正の抵抗温度係数を有する、積層された複数のサーミスタ層をもって構成される積層体と、
    前記積層体の外表面上の互いに異なる位置に形成される第1および第2の外部電極と
    を備え、
    前記積層体の内部であって複数の前記サーミスタ層間の所定の界面に沿って、各々複数の第1および第2の内部電極が、それぞれ、前記第1および第2の外部電極に電気的に接続されるように形成され、
    前記第1および第2の内部電極は、各々の一部が前記サーミスタ層を挟んで互いに重なり合った状態で積層方向に交互に配置されている、
    積層型正特性サーミスタであって、
    前記第1および第2の内部電極が重なり合った部分における、積層方向に対して垂直な方向での中央部に位置する空洞が少なくとも1つの前記サーミスタ層に設けられ、前記空洞は、前記第1および第2の内部電極の配置部分における、積層方向での少なくとも中央部に位置されている、
    積層型正特性サーミスタ。
  7. 前記空洞は、前記サーミスタ層を厚み方向に貫通するように設けられている、請求項6に記載の積層型正特性サーミスタ。
  8. 前記空洞の一方端面側に位置する前記内部電極には、前記空洞に連通する開口が設けられている、請求項7に記載の積層型正特性サーミスタ。
  9. 正の抵抗温度係数を有する、積層された複数のサーミスタ層をもって構成される積層体と、
    前記積層体の外表面上の互いに異なる位置に形成される第1および第2の外部電極と
    を備え、
    前記積層体の内部であって複数の前記サーミスタ層間の所定の界面に沿って、各々複数の第1および第2の内部電極が、それぞれ、前記第1および第2の外部電極に電気的に接続されるように形成され、
    前記第1および第2の内部電極は、各々の一部が前記サーミスタ層を挟んで互いに重なり合った状態で積層方向に交互に配置されている、
    積層型正特性サーミスタであって、
    前記第1および第2の内部電極の配置部分における、積層方向での少なくとも中央部に位置する前記第1および第2の内部電極のうちの少なくとも1つの前記内部電極には、前記第1および第2の内部電極が重なり合った部分における、積層方向に対して垂直な方向での中央部に、電極が形成されない部分が設けられている、
    積層型正特性サーミスタ。
  10. 前記電極が形成されない部分は、前記内部電極に開口を設けることによって与えられる、請求項9に記載の積層型正特性サーミスタ。
  11. 前記電極が形成されない部分は、前記内部電極に切り込みを設けることによって与えられる、請求項9に記載の積層型正特性サーミスタ。
  12. 前記電極が形成されない部分は、すべての前記第1の内部電極またはすべての前記第2の内部電極に設けられている、請求項9ないし11のいずれかに記載の積層型正特性サーミスタ。
  13. 前記電極が形成されない部分は、すべての前記第1および第2の内部電極に設けられている、請求項9ないし11のいずれかに記載の積層型正特性サーミスタ。
JP2004037952A 2003-03-26 2004-02-16 積層型正特性サーミスタ Expired - Lifetime JP4135651B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004037952A JP4135651B2 (ja) 2003-03-26 2004-02-16 積層型正特性サーミスタ
TW093104894A TW200423157A (en) 2003-03-26 2004-02-26 Laminate-type positive temperature coefficient thermistor
US10/801,152 US7075408B2 (en) 2003-03-26 2004-03-16 Laminate-type positive temperature coefficient thermistor
CNB2004100302205A CN100405509C (zh) 2003-03-26 2004-03-22 层叠型正特性热敏电阻
DE102004014157.6A DE102004014157B4 (de) 2003-03-26 2004-03-23 Thermistor vom Laminattyp mit positivem Temperaturkoeffizienten
KR1020040020422A KR100543123B1 (ko) 2003-03-26 2004-03-25 적층형 정특성 서미스터

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003084406 2003-03-26
JP2004037952A JP4135651B2 (ja) 2003-03-26 2004-02-16 積層型正特性サーミスタ

Publications (2)

Publication Number Publication Date
JP2004311959A JP2004311959A (ja) 2004-11-04
JP4135651B2 true JP4135651B2 (ja) 2008-08-20

Family

ID=32993028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004037952A Expired - Lifetime JP4135651B2 (ja) 2003-03-26 2004-02-16 積層型正特性サーミスタ

Country Status (6)

Country Link
US (1) US7075408B2 (ja)
JP (1) JP4135651B2 (ja)
KR (1) KR100543123B1 (ja)
CN (1) CN100405509C (ja)
DE (1) DE102004014157B4 (ja)
TW (1) TW200423157A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696677B2 (en) * 2003-10-31 2010-04-13 Murata Manufacturing Co., Ltd. Lamination-type resistance element
DE102007007113A1 (de) * 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
TW200903527A (en) * 2007-03-19 2009-01-16 Murata Manufacturing Co Laminated positive temperature coefficient thermistor
US8031043B2 (en) * 2008-01-08 2011-10-04 Infineon Technologies Ag Arrangement comprising a shunt resistor and method for producing an arrangement comprising a shunt resistor
DE102008056746A1 (de) * 2008-11-11 2010-05-12 Epcos Ag Piezoaktor in Vielschichtbauweise und Verfahren zur Befestigung einer Außenelektrode bei einem Piezoaktor
DE102011050461A1 (de) 2011-05-18 2012-11-22 Chemical Consulting Dornseiffer CCD GbR (vertretungsberechtigter Gesellschafter: Dr. Jürgen Dornseiffer, 52070 Aachen) Verfahren zur Herstellung eines Halbleiterkeramikmaterials für einen nichtlinearen PTC-Widerstand, Halbleiterkeramikmaterial und ein Halbleiter-Bauelement
TWI562718B (en) * 2012-06-05 2016-12-11 Ind Tech Res Inst Emi shielding device and manufacturing method thereof
WO2016143483A1 (ja) * 2015-03-11 2016-09-15 株式会社村田製作所 積層型サーミスタ
JP6841036B2 (ja) * 2016-12-28 2021-03-10 Tdk株式会社 積層セラミック電子部品
JP2021522673A (ja) 2018-04-17 2021-08-30 エイブイエックス コーポレイション 高温用途のためのバリスタ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542365A (en) * 1982-02-17 1985-09-17 Raychem Corporation PTC Circuit protection device
JPH03208301A (ja) * 1990-01-10 1991-09-11 Matsushita Electric Ind Co Ltd 正特性サーミスタ
JP2833242B2 (ja) * 1991-03-12 1998-12-09 株式会社村田製作所 Ntcサーミスタ素子
JPH0547508A (ja) 1991-08-08 1993-02-26 Murata Mfg Co Ltd 積層型半導体磁器及びその製造方法
JPH0661014A (ja) * 1992-08-10 1994-03-04 Taiyo Yuden Co Ltd 積層型サ−ミスタ
JPH0644101U (ja) * 1992-11-09 1994-06-10 株式会社村田製作所 チップ型正特性サーミスタ素子
JPH06208903A (ja) * 1993-01-11 1994-07-26 Murata Mfg Co Ltd 正の抵抗温度特性を有する積層型半導体磁器
JPH08153606A (ja) 1994-11-30 1996-06-11 Matsushita Electric Ind Co Ltd 積層バリスタ
WO1997006537A2 (en) * 1995-08-07 1997-02-20 Philips Electronics N.V. Multiplet ptc resistor
KR100507457B1 (ko) * 1997-07-07 2005-08-10 마츠시타 덴끼 산교 가부시키가이샤 칩형 폴리머 ptc 서미스터 및 그 제조 방법
TW412755B (en) * 1998-02-10 2000-11-21 Murata Manufacturing Co Resistor elements and methods of producing same
DE19833609A1 (de) * 1998-07-25 2000-01-27 Abb Research Ltd Elektrisches Bauteil mit einer Einschnürung in einem PTC-Polymerelement
US20020125982A1 (en) * 1998-07-28 2002-09-12 Robert Swensen Surface mount electrical device with multiple ptc elements
JP2000188205A (ja) * 1998-10-16 2000-07-04 Matsushita Electric Ind Co Ltd チップ形ptcサ―ミスタ
JP3424742B2 (ja) * 1998-11-11 2003-07-07 株式会社村田製作所 正の抵抗温度特性を有する積層型半導体セラミック電子部品
JP3402226B2 (ja) * 1998-11-19 2003-05-06 株式会社村田製作所 チップサーミスタの製造方法
JP4419214B2 (ja) * 1999-03-08 2010-02-24 パナソニック株式会社 チップ形ptcサーミスタ
US6640420B1 (en) * 1999-09-14 2003-11-04 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
US6429533B1 (en) * 1999-11-23 2002-08-06 Bourns Inc. Conductive polymer device and method of manufacturing same

Also Published As

Publication number Publication date
JP2004311959A (ja) 2004-11-04
TWI295472B (ja) 2008-04-01
CN1532852A (zh) 2004-09-29
US7075408B2 (en) 2006-07-11
DE102004014157A1 (de) 2004-10-21
DE102004014157B4 (de) 2015-10-22
US20040189437A1 (en) 2004-09-30
KR100543123B1 (ko) 2006-01-20
KR20040084848A (ko) 2004-10-06
TW200423157A (en) 2004-11-01
CN100405509C (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
JP4358220B2 (ja) 積層型圧電素子
US10622157B2 (en) Multilayer ceramic structure
JP5206440B2 (ja) セラミック電子部品
KR20100136917A (ko) 세라믹 전자부품
JP2011023707A (ja) セラミック電子部品
JP2018098346A (ja) 積層セラミックコンデンサ及びその製造方法
JP4135651B2 (ja) 積層型正特性サーミスタ
JP6866678B2 (ja) 電子部品
JP2006203070A (ja) 積層型圧電素子
JP5195820B2 (ja) 積層コンデンサの製造方法及び積層コンデンサ
JP2017183468A (ja) 積層セラミック電子部品及びその製造方法
JP2013165181A (ja) 積層電子部品
JP2000340448A (ja) 積層セラミックコンデンサ
JP4670260B2 (ja) 積層型電子部品
JP2000106320A (ja) 積層セラミックコンデンサ
JP2009246105A (ja) 積層コンデンサ
JP4492216B2 (ja) 積層型正特性サーミスタ
JPH05190373A (ja) 積層セラミックコンデンサの製造方法
JP2000106322A (ja) 積層セラミックコンデンサ
JP2005223280A (ja) チップ型電子部品及びその製造方法
JP3334651B2 (ja) 圧電トランス及びその製造方法
JP2005303160A (ja) 積層型半導体セラミック電子部品
JP4492187B2 (ja) 積層型正特性サーミスタ
JP6424460B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP2000012375A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080526

R150 Certificate of patent or registration of utility model

Ref document number: 4135651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

EXPY Cancellation because of completion of term