KR100543123B1 - 적층형 정특성 서미스터 - Google Patents
적층형 정특성 서미스터 Download PDFInfo
- Publication number
- KR100543123B1 KR100543123B1 KR1020040020422A KR20040020422A KR100543123B1 KR 100543123 B1 KR100543123 B1 KR 100543123B1 KR 1020040020422 A KR1020040020422 A KR 1020040020422A KR 20040020422 A KR20040020422 A KR 20040020422A KR 100543123 B1 KR100543123 B1 KR 100543123B1
- Authority
- KR
- South Korea
- Prior art keywords
- thermistor
- internal electrodes
- electrode
- static
- internal
- Prior art date
Links
- 230000003068 static effect Effects 0.000 claims abstract description 60
- 238000003475 lamination Methods 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000007747 plating Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 5
- 238000010405 reoxidation reaction Methods 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910018054 Ni-Cu Inorganic materials 0.000 description 2
- 229910018481 Ni—Cu Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
본 발명은 적층형 정특성 서미스터의 내전압 성능을 향상시키는 것을 목적으로 한다.
본 발명의 구성에 따르면, 적층체(2)의 내부에 형성되는 제 1 및 제 2 내부 전극(4 및 5)의 배치 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부이며, 적층 방향에서의 적어도 중앙부에, 내부 전극(4 및 5) 사이에 전압이 인가되더라도 발열하지 않는 비발열 부분을 형성한다. 이에 따라, 전압 인가시에 적층체(2) 내에 핫스폿(hot spot)이 형성되는 것을 회피하여, 내전압 성능의 향상을 도모한다. 비발열 부분은, 예를 들면, 적어도 하나의 서미스터층(3)에 공동(空洞)(13)을 형성하거나, 내부 전극에 개구 또는 홈을 형성함으로써, 제공된다.
적층형 정특성 서미스터, 서미스터층, 내부 전극, 외부 전극, 공동(空洞)
Description
도 1은 본 발명의 제 1 실시형태에 따른 적층형 정특성 서미스터(1)를 나타내는 단면도이다.
도 2는 도 1에 나타낸 적층체(2)를 얻기 위하여 준비되는, 서미스터층(3)이 될 전형적인 그린시트(14 및 15)를 나타내는 평면도이다.
도 3은 본 발명의 제 2 실시형태에 따른 적층형 정특성 서미스터(21)를 나타내는 단면도이다.
도 4는 도 3에 나타낸 적층체(2)를 얻기 위하여 준비되는, 서미스터층(3)이 될 전형적인 그린시트(23 및 24)를 나타내는 평면도이다.
도 5는 본 발명의 제 3 실시형태에 따른 적층형 정특성 서미스터(31)를 나타내는 단면도이다.
도 6은 도 5에 나타낸 적층체(2)를 얻기 위하여 준비되는, 서미스터층(3)이 될 전형적인 그린시트(33 및 34)를 나타내는 평면도이다.
도 7은 본 발명의 제 4 실시형태를 설명하기 위한 도 6에 대응하는 도면이다.
도 8은 본 발명의 제 5 실시형태에 따른 적층형 정특성 서미스터(41)를, 제 2 내부 전극(5)이 지나는 면을 따르는 단면을 나타낸 평면도이다.
<도면의 주요 부분에 대한 간단한 설명>
1, 21, 31, 41 : 적층형 정특성 서미스터
2 : 적층체 3 : 서미스터층
4, 5 : 내부 전극 6, 7 : 단면
8, 9 : 외부 전극 13 : 공동(空洞)
19, 22 : 개구 32 : 홈
본 발명은 적층형 정특성 서미스터에 관한 것으로서, 특히, 적층형 정특성 서미스터의 내전압 성능의 향상을 도모하기 위한 개량에 관한 것이다.
적층형 정특성 서미스터는 일반적으로, 다음과 같은 구조를 갖고 있다(예를 들면, 일본국 특허공개 평5-47508호 공보 참조).
즉, 적층형 정특성 서미스터는 정(正;positive)저항 온도 계수를 갖는, 적층된 복수의 서미스터층으로 구성되는 직육면체 형상의 적층체와, 이 적층체의 외표면상이며 서로 대향하는 제 1 및 제 2 단면상에 각각 형성되는 제 1 및 제 2 외부 전극을 구비하고 있다.
또한, 적층체의 내부이며 복수의 서미스터층 사이의 소정의 계면을 따라서, 각각 복수의 제 1 및 제 2 내부 전극이 똑같이 형성된다. 제 1 및 제 2 내부 전극 은, 각각, 제 1 및 제 2 외부 전극에 전기적으로 접속되며, 또한, 각각의 일부가 서로 포개진 상태로 적층 방향으로 번갈아 배치되어 있다.
정특성 서미스터에 있어서 필요한 성능으로서, 내전압 성능이 있다. 내전압 성능을, 상술한 바와 같은 구조를 갖는 적층형 정특성 서미스터에 대하여 평가하면, 적층체의 중앙부, 보다 구체적으로는, 제 1 및 제 2 내부 전극의 배치 부분에 있어서의, 적층 방향에서의 중앙부이며, 제 1 및 제 2 내부 전극이 서로 포개진 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부에 있어서, 파괴가 생기는 경우가 있다.
이 파괴는 서미스터층을 구성하는 반도체 세라믹의 열용해에 의해 일어나는 것이다. 보다 상세하게는, 내전압 성능을 평가하기 위하여, 적층형 정특성 서미스터에 전압을 인가했을 때, 적층체가 발열한다. 이 발열에 의해 초래되는 열이 가득찬 적층체의 중앙부가 핫스폿(hot spot)이 되고, 그 결과, 이것이 열폭주를 일으켜서 서미스터층을 구성하는 반도체 세라믹을 열용해시키기 때문에, 상술과 같은 적층체의 중앙부에서의 파괴에 이르는 것이라고 생각된다.
그래서, 본 발명의 목적은 상술과 같은 내전압 성능의 향상을 도모할 수 있는 적층형 정특성 서미스터의 구조를 제공하고자 하는 것이다.
본 발명은 정저항 온도 계수를 갖는, 적층된 복수의 서미스터층으로 구성되는 적층체와, 적층체의 외표면상의 서로 다른 위치에 형성되는 제 1 및 제 2 외부 전극을 구비하고, 적층체의 내부이며 복수의 서미스터층 사이의 소정의 계면을 따라서, 각각 복수의 제 1 및 제 2 내부 전극이, 각각, 제 1 및 제 2 외부 전극에 전기적으로 접속되도록 형성되고, 제 1 및 제 2 내부 전극은 각각의 일부가 서미스터층을 사이에 두고 서로 포개진 상태로 적층 방향으로 번갈아 배치되어 있는 적층형 정특성 서미스터에 관한 것으로, 상술한 기술적 과제를 해결하기 위하여, 다음과 같은 구성을 구비하는 것을 특징으로 하고 있다.
즉, 제 1 및 제 2 내부 전극 사이에 전압이 인가되더라도 발열하지 않는 비발열 부분이 전압 인가시의 핫스폿이 되는 부분, 보다 상세하게는, 제 1 및 제 2 내부 전극의 배치 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부이며, 적층 방향에서의 적어도 중앙부에 형성되어 있는 것을 특징으로 하고 있다.
본 발명의 보다 특정적인 제 1 국면에서는, 제 1 및 제 2 내부 전극이 서로 포개진 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부에 위치하는 공동(空洞)이 적어도 하나의 서미스터층에 형성된다. 또한, 이 공동은 제 1 및 제 2 내부 전극의 배치 부분에 있어서의, 적층 방향에서의 적어도 중앙부에 위치된다. 이와 같은 공동은 상술한 비발열 부분을 제공하도록 기능한다.
상술한 공동은 서미스터층을 두께 방향으로 관통하도록 형성되어 있는 것이 바람직하다. 이 경우, 공동의 한쪽 단면측에 위치하는 내부 전극에는, 공동에 연이어 통하는 개구가 형성되어 있는 것이 바람직하다.
본 발명의 보다 특정적인 제 2 국면에서는, 제 1 및 제 2 내부 전극의 배치 부분에 있어서의, 적층 방향에서의 적어도 중앙부에 위치하는 제 1 및 제 2 내부 전극 중의 적어도 하나의 내부 전극에는, 제 1 및 제 2 내부 전극이 서로 포개진 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부에, 전극이 형성되지 않는 부분이 형성된다. 이 경우, 전극이 형성되지 않는 부분이 비발열 부분을 제공하도록 기능한다.
상술한 전극이 형성되지 않는 부분은 내부 전극에 개구를 형성함으로써 제공되거나, 내부 전극에 홈을 형성함으로써 제공할 수 있다.
전극이 형성되지 않는 부분은 제 1 및 제 2 내부 전극의 배치 부분에 있어서의, 적층 방향에서의 적어도 중앙부에 위치하는 제 1 및 제 2 내부 전극 중의 적어도 하나의 내부 전극에 형성되는 한, 모든 제 1 내부 전극 또는 모든 제 2 내부 전극에 형성되어도 되고, 혹은, 모든 제 1 및 제 2 내부 전극에 형성되어도 된다.
<발명의 실시형태>
도 1은 본 발명의 제 1 실시형태에 따른 적층형 정특성 서미스터(1)를 나타내는 단면도이다.
적층형 정특성 서미스터(1)는 소자 본체로서의 직육면체 형상의 적층체(2)를 구비하고 있다. 적층체(2)는 통상, 배럴(barrel) 연마 등에 의해, 그 모서리 부분 및 능선 부분에 있어서 둥글게 되어 있다. 적층체(2)는 정저항 온도 계수를 갖는, 예를 들면 BaTiO3계의 반도체 세라믹으로 이루어지는 복수의 서미스터층(3)을 적층한 구조를 갖고 있다.
적층체의 내부이며 복수의 서미스터층(3) 사이의 소정의 계면을 따라서, 각 각 복수의 제 1 및 제 2 내부 전극(4 및 5)이 형성된다. 제 1 및 제 2 내부 전극(4 및 5)은 각각의 일부가 서미스터층(3)을 사이에 두고 서로 포개진 상태로 적층 방향으로 번갈아 배치되어 있다. 내부 전극(4 및 5)은 예를 들면 니켈을 도전 성분으로서 포함하고 있다.
적층체(2)의 외표면상이며, 서로 대향하는 제 1 및 제 2 단면(6 및 7)상에는, 제 1 및 제 2 외부 전극(8 및 9)이 각각 형성된다. 제 1 및 제 2 외부 전극(8및 9)은, 각각, 제 1 및 제 2 내부 전극(4 및 5)에 전기적으로 접속되는 것으로, 내부 전극(4 및 5)의 각각에 대하여 오믹(ohmic) 접촉을 도모하는 것이 가능한 하지층(下地層)으로서의 오믹 전극층(10) 및 그 위에 형성되는 솔더(solder) 등으로 이루어지는 도금층(11)으로 구성된다. 오믹 전극층(10)은 예를 들면, 스퍼터링에 의해 형성되며, 적층체(2)의 단면(6 및 7)상에 형성되는 Cr층, 그 위에 형성되는 Ni－Cu층 및 그 위에 형성되는 Ag층으로 구성된다. 도금층(11)은 상술한 솔더 도금 외에, Ni도금, Sn도금 등에 의해 형성되어도 되며, 통상, 전기 도금을 사용하여 형성된다.
또한, 적층체(2)의 외표면상이며, 외부 전극(8 및 9)에 의해 덮여지지 않은 영역에는, 유리 코트(glass coating)(12)가 실시되어도 된다. 적층체(2)를 얻기 위한 소성 공정이 환원성 분위기 중에서 행해질 때, 소성 후에 있어서, 재산화를 위한 열처리가 행해지게 되지만, 이 재산화를 위한 공정에 있어서, 유리 코트(12)를 형성하기 위한 열처리를 동시에 행하도록 해도 된다.
이상 설명한 적층형 정특성 서미스터(1)에 있어서, 본 실시형태에서는, 다음 과 같은 특징을 갖고 있다.
즉, 제 1 및 제 2 내부 전극(4 및 5)이 서로 포개진 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부, 즉 내부 전극(4 및 5)의 포개진 부분에서의 길이 방향 및 폭방향에서의 중앙부에 위치하는 공동(13)이 적어도 하나의 서미스터층(3)에 형성되어 있다. 또한, 이 공동(13)은 제 1 및 제 2 내부 전극(4 및 5)의 배치 부분에 있어서의, 적층 방향에서의 적어도 중앙부에 위치되어 있다. 이와 같은 공동(13)은 비발열 부분을 제공하도록 기능하는 것이다.
상술한 공동(13)을 형성하기 위하여, 예를 들면, 도 2를 참조하여 설명하는 바와 같은 방법이 적용된다. 도 2는 적층체(2)를 얻기 위하여 준비되는, 서미스터층(3)이 될 전형적인 그린시트(14 및 15)를 나타내는 평면도이다.
도 2a 및 도 2b에 각각 나타내는 바와 같이, 그린시트(14 및 15)상에는, 도전성 페이스트를 스크린 인쇄 등에 의해 부여함으로써, 제 1 및 제 2 내부 전극(4 및 5)이 될 도전성 페이스트막(16 및 17)이 형성된다.
도 2a에 나타내는 바와 같이, 한쪽의 그린시트(14)에는, 공동(13)을 제공하기 위한 관통구멍(18)이 형성된다. 이 관통구멍(18)은 도전성 페이스트막(16)이 형성된 후에, 이 도전성 페이스트막(16)도 관통하도록 형성되는 것이 양산성(量産性)의 점에서 바람직하다.
왜냐하면, 도전성 페이스트막(16)을 형성하기 전에 관통구멍(18)을 형성하고, 그 후에 도전성 페이스트막(16)을 형성하면, 도전성 페이스트가 관통구멍(18) 안으로 늘어져서, 제 1 및 제 2 내부 전극(4 및 5) 사이에서 원하지 않는 전기적 도통(導通)을 일으킬 가능성이 높기 때문이다. 한편, 이 원하지 않는 전기적 도통을 피하기 위해서, 관통구멍(18)의 외주 부분에 소정의 갭(gap)을 두고 도전성 페이스트를 부여해도 되지만, 위치 맞춤 등이 번잡하다고 하는 다른 문제를 초래한다.
또한, 도전성 페이스트막(16)이 형성되지 않은 그린시트(14)에 관통구멍(18)을 형성하고, 그린시트(14)의 상방(上方)에 위치하는 그린시트(도시하지 않음)의 하면에 도전성 페이스트막(16)을 형성하는 것도 생각할 수 있으나, 이 경우에는, 하나의 그린시트의 양면에 도전성 페이스트막(16 및 17)을 각각 형성하지 않으면 안되기 때문에, 도전성 페이스트막(16 및 17) 사이에서의 위치 맞춤이 번잡해진다고 하는 문제를 초래한다.
한편, 공동(13)이 되는 관통구멍(18)은 전형적으로는, 레이저나 펀칭과 같은 방법에 의해 형성되지만, 이것에 한하지 않고, 다른 방법에 의해 형성되어도 된다.
도 1에 나타낸 적층체(2)를 얻기 위하여, 도 2a 및 도 2b에 각각 나타낸 그린시트(14 및 15)를 포함하는 복수의 그린시트가 적층된다. 따라서, 적층체(2)에 있어서, 관통구멍(18)에 의해 제공된 공동(13)은 소정의 서미스터층(3)을 두께 방향으로 관통하는 상태가 된다. 또한, 관통구멍(18)은 도전성 페이스트막(16)도 관통하도록 형성되기 때문에, 공동(13)의 한쪽 단면측에 위치하는 제 1 내부 전극(4)에는, 공동(13)에 연이어 통하는 개구(19)가 형성된 상태로 되어 있다.
한편, 도시한 공동(13)은 소정의 내부 전극(4)을 두께 방향으로 관통하고 있으나, 양산성을 고려하지 않는다면, 내부 전극(4)의 두께 방향으로 관통하지 않도 록 공동(13)이 형성되어도 된다.
또한, 공동(13)은 복수의 서미스터층(3)에 형성되어도 된다. 즉, 공동(13)이 형성되는 위치는 제 1 및 제 2 내부 전극(4 및 5)이 서로 포개진 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부이며, 제 1 및 제 2 내부 전극(4 및 5)의 배치 부분에 있어서의, 적층 방향에서의 적어도 중앙부라고 하는 조건을 만족시키는 한, 예를 들면, 제 1 및 제 2 내부 전극(4 및 5)의 배치 부분에 있어서, 적층 방향으로 종렬 또는 관통하도록 형성되어도 된다.
또한, 적층 방향에 대하여 수직인 방향에서의 중앙부에 집중하여 분포한다면, 하나의 서미스터층(3)에 대하여, 복수의 공동(13)이 형성되어도 된다.
또한, 공동(13)은 도 2a에 나타낸 관통구멍(18)의 형상으로부터 알 수 있듯이, 단면 원형으로 되었지만, 예를 들면, 삼각형, 사각형, 그 외의 다각형, 타원형 또는 별형 등, 어떠한 단면 형상이어도 된다.
또한, 도시한 제 1 및 제 2 내부 전극(4 및 5)은 적층체(2)에 있어서, 균등하게 배치되어 있었기 때문에, 공동(13)의 위치는 적층체(2)의 중앙부였으나, 제 1 및 제 2 내부 전극(4 및 5)의 배치가 적층체(2)에 있어서 불균등한 경우에는, 공동(13)의 위치가 적층체(2)의 중앙부라고는 할 수 없다. 어떠한 경우에도, 공동(13)은 제 1 및 제 2 내부 전극(4 및 5)이 서로 포개진 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부에 위치하며, 또한, 제 1 및 제 2 내부 전극(4 및 5)의 배치 부분에 있어서의 적층 방향에서의 적어도 중앙부에 위치하는 것이 중요하다.
이상과 같이, 제 1 실시형태에 따르면, 비발열 부분을 제공하도록 기능하는 공동(13)이 형성됨으로써, 열집중을 완화할 수 있으며, 그에 따라, 열파괴에 이르는 내전압 성능을 향상시킬 수 있다. 한편, 내전압 성능의 향상을 위해서는, 공동(13)은 큰 편이 바람직하지만, 적층체(2)의 칫수나, 적층형 정특성 서미스터(1)가 필요로 하는 저항값이나, 적층체(2)가 필요로 하는 기계적 강도 등을 고려하여, 공동(13)의 크기가 결정된다.
도 3은 본 발명의 제 2 실시형태에 따른 적층형 정특성 서미스터(21)를 나타내는 단면도이다. 도 3에 나타낸 적층형 정특성 서미스터(21)는 도 1에 나타낸 적층형 정특성 서미스터(1)와 공통되는 많은 요소를 구비하고 있으므로, 도 3에 있어서, 도 1에 나타낸 요소에 상당하는 요소에는 동일한 참조부호를 붙이고, 중복하는 설명은 생략한다.
제 2 실시형태에 따른 적층형 정특성 서미스터(21)는 다음과 같은 특징을 갖고 있다.
즉, 제 1 및 제 2 내부 전극(4 및 5)에는, 이들 제 1 및 제 2 내부 전극(4 및 5)이 서로 포개진 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부, 즉 내부 전극(4 및 5)이 포개진 부분에서의 길이 방향 및 폭방향에서의 중앙부에 있어서, 전극이 형성되지 않는 부분이 되는 개구(22)가 형성되어 있다. 이 개구(22)는 비발열 부분을 제공하도록 기능하는 것이다.
상술과 같은 개구(22)를 형성하기 위하여, 예를 들면, 도 4를 참조하여 설명하는 바와 같은 방법이 적용된다. 도 4는 적층체(2)를 얻기 위하여 준비되는, 서미 스터층(3)이 될 전형적인 그린시트(23 및 24)를 나타내는 평면도이다.
도 4a 및 도 4b에 각각 나타내는 바와 같이, 그린시트(23 및 24)상에는, 도전성 페이스트를 스크린 인쇄 등에 의해 부여함으로써, 각각, 제 1 및 제 2 내부 전극(4 및 5)이 될 도전성 페이스트막(25 및 26)이 형성된다. 이들 도전성 페이스트막(25 및 26)의 형성을 위한 인쇄시에 있어서, 도전성 페이스트가 부여되지 않은 영역(27)이 형성된다. 이 영역(27)이 개구(22)를 제공하는 것이다.
도 3에 나타낸 적층체(2)를 얻기 위하여, 도 4a 및 도 4b에 각각 나타낸 복수의 그린시트(23 및 24)가 번갈아 적층됨과 아울러, 도전성 페이스트막이 형성되지 않은 보호용 그린시트가 그 상하에 적층된다.
한편, 도 3에 나타낸 적층형 정특성 서미스터(21)에서는, 개구(22)가 모든 제 1 및 제 2 내부 전극(4 및 5)에 형성되었으나, 이와 같은 개구(22)는, 예를 들면, 모든 제 1 내부 전극(4)에만 형성되어도, 모든 제 2 내부 전극(5)에만 형성되어도 된다. 한편, 핫스폿을 회피하는 목적을 위해서는, 개구(22)는 제 1 및 제 2 내부 전극(4 및 5)의 배치 부분에 있어서의, 적층 방향에서의 적어도 중앙부에 위치하는 적어도 하나의 내부 전극(4 및/또는 5)에 형성되어 있으면 충분하다.
또한, 개구(22)는 적층 방향에 대하여 수직인 방향에서의 중앙부에 집중하여 분포한다면, 하나의 내부 전극(4 또는 5)에 대하여, 복수 형성되어도 된다.
또한, 개구(22)는 도 4에 나타낸 영역(27)의 형상으로부터 알 수 있듯이, 원형의 평면 형상으로 되었으나, 예를 들면, 삼각형, 사각형, 그 외의 다각형, 타원형 또는 별형 등, 어떠한 평면 형상이어도 된다.
이상과 같이, 제 2 실시형태에 따르면, 개구(22)가 형성됨으로써, 제 1 실시형태의 경우와 마찬가지로, 열집중을 완화할 수 있으며, 그에 따라, 열파괴에 이르는 내전압 성능을 향상시킬 수 있다. 한편, 내전압 성능의 향상을 위해서는, 개구(22)는 큰 편이 바람직하지만, 적층체(2)의 칫수나, 적층형 정특성 서미스터(21)가 필요로 하는 저항값이나, 내부 전극(4 및 5)에 있어서의 개구(22) 이외의 부분에서의 전류 용량을 고려하여, 개구(22)의 크기가 결정된다.
또한, 제 2 실시형태에 따르면, 제 1 실시형태와 비교했을 때, 공동(13)에 의한 적층체(2)의 기계적 강도의 저하라고 하는 문제에 조우하지 않는다는 이점도 얻을 수 있다.
도 5는 본 발명의 제 3 실시형태에 따른 적층형 정특성 서미스터(31)를 나타내는 단면도이다. 도 5에 나타낸 적층형 정특성 서미스터(31)는 도 1 및 도 3에 각각 나타낸 적층형 정특성 서미스터(1 및 21)와 공통되는 많은 요소를 구비하고 있으므로, 도 5에 있어서, 도 1 또는 도 3에 나타낸 요소에 상당하는 요소에는 동일한 참조부호를 붙이고, 중복하는 설명은 생략한다.
제 3 실시형태에 따른 적층형 정특성 서미스터(31)는 다음과 같은 특징을 갖고 있다.
즉, 제 2 내부 전극(5)에는, 제 1 및 제 2 내부 전극(4 및 5)이 서로 포개진 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부, 즉 내부 전극(4 및 5)이 포개진 부분에서의 길이 방향 및 폭방향에서의 중앙부에 있어서, 전극이 형성되지 않는 부분이 되는 홈(32)이 형성되어 있다. 이 홈(32)은 비발열 부분을 제공하도록 기능하는 것이다.
상술과 같은 홈(32)을 형성하기 위하여, 예를 들면, 도 6을 참조하여 설명하는 바와 같은 방법이 적용된다. 도 6은 적층체(2)를 얻기 위하여 준비되는 서미스터층(3)이 될 전형적인 그린시트(33 및 34)를 나타내는 평면도이다.
도 6a 및 도 6b에 각각 나타내는 바와 같이, 그린시트(33 및 34)상에는, 도전성 페이스트를 스크린 인쇄 등에 의해 부여함으로써, 각각, 제 1 및 제 2 내부 전극(4 및 5)이 될 도전성 페이스트막(35 및 36)이 형성된다. 이들 도전성 페이스트막(35 및 36) 중, 도전성 페이스트막(36)의 형성을 위한 인쇄시에 있어서, 도전성 페이스트가 부여되지 않은 영역(37)이 홈형상으로 형성된다. 이 영역(37)이 상술한 홈(32)을 제공하는 것이다.
도 5에 나타낸 적층체(2)를 얻기 위하여, 도 6a 및 도 6b에 각각 나타낸 복수의 그린시트(33 및 34)가 번갈아 적층됨과 아울러, 도전성 페이스트막이 형성되지 않은 보호용 그린시트가 그 상하에 적층된다.
한편, 도 5에 나타낸 적층형 정특성 서미스터(31)에서는, 홈(32)이 모든 제 2 내부 전극(5)에 형성되었으나, 이와 같은 홈(32)은 모든 제 1 내부 전극(4)에만 형성되어도 되고, 모든 제 1 및 제 2 내부 전극(4 및 5)에 형성되어도 된다. 한편, 핫스폿을 회피하는 목적을 위해서는, 홈(32)은 제 1 및 제 2 내부 전극(4 및 5)의 배치 부분에 있어서의, 적층 방향에서의 적어도 중앙부에 위치하는 적어도 하나의 내부 전극(4 및/또는 5)에 형성되어 있으면 충분하다.
또한, 홈(32)은 적층 방향에 대하여 수직인 방향에서의 중앙부에 집중하여 분포한다면, 하나의 내부 전극(4 또는 5)에 대하여, 복수 형성되어도 된다.
또한, 홈(32)은 본 실시형태와 같이, 적층체(2)의 제 2 단면(7)에까지 도달하지 않도록 형성되는 것이 바람직하다. 왜냐하면, 이와 같이 구성됨으로써, 내부 전극(5)과 외부 전극(9) 사이에서 안정된 전기적 접속 상태를 얻을 수 있기 때문이다.
이상과 같이, 제 3 실시형태에 따르면, 홈(32)이 형성됨으로써, 제 1 및 제 2 실시형태의 경우와 마찬가지로, 열집중을 완화할 수 있다. 특히, 제 3 실시형태에서는, 홈(32)이 내부 전극(5)의 중앙부를 지나서, 내부 전극(5)을 2개의 부분으로 분단하기 때문에, 발열부를 2분할할 수 있다. 이에 따라, 하나의 발열부당의 발열량은 적어지기 때문에, 적층체(2)의 중앙부에서의 발열을 완화할 수 있다. 이러한 점들로부터, 적층체(2)의 내부에 핫스폿이 형성되는 것을 방지할 수 있으며, 열파괴에 이르는 내전압 성능을 향상시킬 수 있다.
한편, 내전압 성능의 향상을 위해서는, 홈(32)의 폭은 큰 편이 바람직하지만, 적층체(2)의 칫수나, 적층형 정특성 서미스터(31)가 필요로 하는 저항값이나, 내부 전극(5)에 있어서의 홈(32) 이외의 부분에서의 전류 용량을 고려하여, 홈(32)의 크기가 결정된다.
또한, 제 3 실시형태에 따르면, 제 2 실시형태의 경우와 마찬가지로, 제 1 실시형태와 비교했을 때, 공동(13)에 의한 적층체(2)의 기계적 강도의 저하라고 하는 문제에 조우하지 않는다는 이점도 얻을 수 있다.
도 7은 본 발명의 제 4 실시형태를 설명하기 위한 도 6에 대응하는 도면이 다. 도 7에 있어서, 도 6에 나타낸 요소에 상당하는 요소에는 동일한 참조부호를 붙이고, 중복하는 설명은 생략한다.
제 4 실시형태는, 제 3 실시형태와 비교하여, 제 2 내부 전극(5)뿐만 아니라, 제 1 내부 전극(4)에도 홈이 형성되는 것을 특징으로 하고 있다. 그 때문에, 도 7b에 나타내는 바와 같이, 제 2 내부 전극(5)이 될 도전성 페이스트막(36)에, 도전성 페이스트가 부여되지 않은 영역(37)이 홈형상으로 형성될 뿐만 아니라, 도 7a에 나타내는 바와 같이, 제 1 내부 전극(4)이 될 도전성 페이스트막(35)에, 도전성 페이스트가 부여되지 않은 영역(38)이 홈형상으로 형성된다.
그 외의 점에 대해서는, 제 3 실시형태의 경우와 실질적으로 동일하므로, 중복하는 설명은 생략한다.
도 8은 본 발명의 제 5 실시형태를 설명하기 위한 것이다. 도 8에 나타낸 적층형 정특성 서미스터(41)는 도 5에 나타낸 적층형 정특성 서미스터(31)와 공통되는 많은 요소를 구비하고 있으므로, 도 8에 있어서, 도 5에 나타낸 요소에 상당하는 요소에는 동일한 참조부호를 붙이고, 중복하는 설명은 생략한다. 한편, 도 8은 제 2 내부 전극(5)이 지나는 면을 따르는 단면으로 적층형 정특성 서미스터(41)를 나타낸 평면도이다.
제 5 실시형태에 따른 적층형 정특성 서미스터(41)는 다음과 같은 특징을 갖고 있다.
즉, 제 2 내부 전극(5)에 있어서의, 제 2 외부 전극(9)과의 전기적 접속을 도모하기 위한 접속단 가장자리부(42)가 폭이 넓게 형성된다. 이에 따라, 제 2 내 부 전극(5)과 제 2 외부 전극(9)의 접촉 면적을 보다 넓게 할 수 있으며, 전기적 접속을 안정화시켜, 저항값의 변동을 억제할 수 있다. 한편, 도 8에는, 제 2 내부 전극(5)에 대하여 도시하였으나, 제 1 내부 전극(4)에 대해서도 동일한 구성이 채용된다.
도 8에 나타내는 바와 같은 특징적 구성은 도 1, 도 3 및 도 7에 각각 나타낸 제 1, 제 2 및 제 4 실시형태에 있어서도 동일하게 채용할 수 있다.
다음으로, 본 발명에 따른 효과를 확인하기 위해서 실시한 실험예에 대하여 설명한다.
(실험예 1)
실험예 1에 있어서는, 도 1 및 도 2를 참조하여 설명한 제 1 실시형태에 대한 평가를 행하였다.
우선, BaCO3, TiO2 및 Sm2O3의 각 분말을 준비하고, (Ba
0.9998Sm0.0002)TiO3가 되도록, 이들 원료 분말을 조합하였다.
다음으로, 얻어진 혼합 분말에, 순수한 물을 더하고, 지르코니아볼과 함께, 10시간 혼합 분쇄하며, 건조 후, 1000℃의 온도에서 2시간 하소하였다.
다음으로, 이 하소 분말에, 유기 바인더, 분산제 및 물을 더하고, 지르코니아볼과 함께, 수시간 혼합하며, 얻어진 슬러리로부터, 두께 30㎛의 그린시트를 성형하였다.
다음으로, 그린시트상에, 스크린 인쇄법에 의해, 니켈을 도전 성분으로 하는 도전성 페이스트를 부여하고, 건조시킴으로써, 내부 전극이 되는 도전성 페이스트막이 형성된 그린시트를 제작하였다. 이 도전성 페이스트막이 형성된 그린시트 중, 소정의 것에는, 내부 전극이 서로 포개지는 부분의 중앙부에 대응하는 위치에, 도 2a에 나타낸 관통구멍(18)에 상당하는 직경 0.2㎜의 원형의 관통구멍을 펀칭에 의해 형성하였다.
다음으로, 도전성 페이스트막이 형성된 복수의 그린시트를 적층함과 아울러, 그 상하에, 도전성 페이스트막을 형성하고 있지 않은 보호용의 그린시트를 적층하고, 이어서 압착한 후, 소정의 칫수로 컷트함으로써, 칩형상의 그린 적층체를 얻었다.
이 그린 적층체를 얻는 공정에 있어서, 상술과 같이 관통구멍이 형성된 그린시트를, 시료 1에서는, 도전성 페이스트막이 배치된 부분의 적층 방향에서의 중앙부에 위치시키고, 시료 2에서는, 동(同)부분의 적층 방향에서의 가장 외측에 위치시키며, 시료 3에서는, 동(同)부분의 적층 방향에서의 중앙부와 가장 외측의 쌍방에 위치시켰다. 또한, 시료 4에서는, 관통구멍이 형성되지 않은 그린시트만을 적층하였다.
다음으로, 그린 적층체를, 대기중에 있어서 350℃의 온도에서 탈지 처리한 후, H2/N2=3%의 환원성 분위기하에 있어서 1300℃의 온도에서 2시간 소성하여, 소결 후의 적층체를 얻었다. 여기에서, 시료 1∼3의 각각에 따른 적층체에서는, 그린시트에 형성된 관통구멍에 의해 공동이 형성되고 있었다.
다음으로, 소결 후의 적층체를 연마 미디어(media)와 함께 배럴 연마하여, 적층체의 모서리 부분 및 능선 부분을 둥글게 하도록 처리한 후, 적층체에 대하여, 재산화를 위한 열처리를 실시하였다.
다음으로, 외부 전극을 형성하기 위하여, 적층체의 양 단면상에, 스퍼터링에 의해, Cr층, 그 위에 Ni－Cu층 및 그 위에 Ag층을 순차 형성함으로써, 오믹 전극층을 형성하고, 이어서, 오믹 전극층상에, 솔더로 이루어지는 도금층을 형성하였다.
이와 같이 하여, 평면 칫수가 2.0mm×1.2mm이며, 0.3Ω의 시료 1∼4의 각각에 따른 적층형 정특성 서미스터를 얻었다.
다음으로, 시료 1∼4의 각각에 따른 적층형 정특성 서미스터에 대해서, 각 20개의 시료를 준비하여, 내전압 시험을 실시하였다. 내전압 시험은 직류 전원에 직렬로 접속된 단자에, 각 시료에 따른 적층형 정특성 서미스터를 사이에 두고, 20V로부터 2V마다 승압(昇壓)하며, 또한 각 전압에 있어서 1분간 인가한 상태를 유지하는, 스탭업(step up)에 의한 승압을 적용함으로써 실시하였다. 그리고, 시료가 되는 적층형 정특성 서미스터가 파괴될 때까지 승압하여, 파괴 직전의 전압을, 내전압으로 하였다.
이렇게 하여 구해진 내전압의 평균값, 최대값, 최소값 및 표준 편차값이 표 1에 나타나 있다.
| 시료 번호 | 내전압[V] | |||
| 평균값 | 최대값 | 최소값 | 표준 편차값 | |
| 1 | 36.1 | 38 | 32 | 1.7 |
| 2 | 31.0 | 36 | 28 | 2.0 |
| 3 | 29.8 | 34 | 28 | 1.9 |
| 4 | 30.0 | 34 | 26 | 2.9 |
표 1에 나타내는 바와 같이, 공동이 내부 전극의 배치 부분에 있어서의 적층 방향에서의 중앙부 이외에 형성된 시료 2 및 3에서는, 이와 같은 공동이 형성되지 않은 시료 4와 거의 동일한 내전압 레벨이지만, 공동을 내부 전극의 배치 부분에 있어서의 적층 방향에서의 중앙부에 형성한 시료 1에서는, 내전압이 현저히 향상하고 있다. 이에 따라, 내전압 시험에 있어서 내부 전극의 배치 부분에 있어서의 적층 방향에서의 중앙부에 발생하는 핫스폿을 완화하면, 내전압의 향상을 도모할 수 있다는 것이 뒷받침된다.
한편, 이상의 실험예에서는, 공동의 적층 방향에서의 위치에 대하여 비교하였으나, 적층 방향에 대하여 수직인 방향에서의 위치에 대해서도, 내부 전극이 서로 포개지는 부분에 있어서의 중앙부에 공동을 형성함으로써, 중앙부 이외의 부분에 공동을 형성하는 경우에 비하여, 핫스폿을 보다 효과적으로 회피할 수 있다는 것을 용이하게 유추할 수 있다.
(실험예 2)
실험예 2에 있어서는, 도 3 및 도 4를 참조하여 설명한 제 2 실시형태에 대한 평가를 행하였다.
실험예 1의 경우와 동일한 방법 및 조건에 의해, 그린시트를 성형하였다.
다음으로, 그린시트상에, 스크린 인쇄법에 의해, 니켈을 도전 성분으로서 포함하는 도전성 페이스트를 부여하여 도전성 페이스트막을 형성할 때에, 내부 전극이 서로 포개지는 부분의 중앙부에 상당하는 위치에 형성되는 도 4에 나타낸 도전성 페이스트가 부여되지 않은 영역(27)에 대응하는 영역으로서, 시료 11에서는, 직경 0.1㎜의 원형의 영역, 시료 12에서는, 직경 0.2㎜의 원형의 영역, 및 시료 13에서는, 직경 0.5㎜의 원형의 영역을 형성하였다. 또한, 시료 14에서는, 이와 같은 도전성 페이스트가 부여되지 않은 영역을 형성하지 않고, 똑같이 도전성 페이스트막을 형성하였다.
한편, 시료 11∼14의 각각에 있어서, 내부 전극이 포개지는 부분의 칫수는 소결 후에 1.6mm×0.8mm로 하였다.
다음으로, 상술한 시료 11∼14의 각각에 따른 복수의 그린시트를 적층함과 아울러, 그 상하에 도전성 페이스트막이 형성되지 않은 보호용의 그린시트를 적층하고, 실험예 1의 경우와 동일한 방법 및 조건에 따라서, 칩형상의 그린 적층체를 제작하며. 이것을 탈지 처리하고, 소성하며, 배럴 연마를 실시하고, 재산화를 위한 열처리를 실시하며, 이어서, 외부 전극이 되는 오믹 전극층 및 도금층을 형성하였다.
이렇게 하여, 평면 칫수가 2.0mm×1.2mm이며, 0.5Ω의 시료 11∼14의 각각에 따른 적층형 정특성 서미스터를 얻었다. 여기에서, 시료 11∼13에서는, 상술과 같이, 도전성 페이스트가 부여되지 않은 영역에 있어서, 내부 전극에 개구가 형성되 어 있었다.
다음으로, 실험예 1의 경우와 동일한 방법 및 조건에 의해, 시료 11∼14에 대하여 내전압 시험을 실시하였다.
이 내전압 시험에 의해 구해진 내전압의 평균값, 최대값, 최소값 및 표준 편차값이 표 2에 나타나 있다.
| 시료 번호 | 내전압[V] | |||
| 평균값 | 최대값 | 최소값 | 표준 편차값 | |
| 11 | 38.4 | 40 | 36 | 1.7 |
| 12 | 43.3 | 46 | 38 | 2.0 |
| 13 | 49.1 | 56 | 32 | 5.6 |
| 14 | 32.1 | 36 | 28 | 2.7 |
표 2에 나타내는 바와 같이, 도전성 페이스트막에 도전성 페이스트가 부여되지 않은 영역을 형성하고, 그에 따라 내부 전극에 개구가 형성된 시료 11∼13에 따르면, 이와 같은 개구가 형성되어 있지 않은 시료 14에 비하여, 내전압값의 향상이 보여진다. 이러한 점으로부터, 내전압 시험에 있어서 적층체의 중앙부에서 발생하는 핫스폿을 완화하면, 내전압의 향상을 도모할 수 있다는 것이 뒷받침된다.
또한, 시료 11∼13 사이에서 비교하면, 시료 11, 12, 13 순으로 개구가 보다 크게 되어 있으나, 이와 같이 개구가 보다 크게 됨에 따라서, 내전압의 평균값은 상승하지만, 내부 전극의 전류 용량이 저하되어 파괴로 이어지기 때문에, 내전압의 변동이 보다 크게 되어 있다. 이러한 점으로부터, 내부 전극에 형성되는 개구의 크기는 이와 같은 내부 전극의 전류 용량 즉 내전압의 변동을 고려하여 결정되는 것 이 바람직하다는 것을 알 수 있다.
(실험예 3)
실험예 3에 있어서는, 도 5 및 도 6을 참조하여 설명한 제 3 실시형태에 대한 평가를 행하기 위하여, 이하와 같은 시료 21을 제작하였다.
우선, 실험예 1의 경우와 동일한 방법 및 조건에 의해, 그린시트를 성형하였다.
다음으로, 그린시트상에, 스크린 인쇄법에 의해, 니켈을 도전 성분으로서 포함하는 도전성 페이스트를 부여하여 도전성 페이스트막을 형성하였다. 이 때, 도 6a에 나타내는 바와 같이, 도전성 페이스트막(35)을 똑같이 형성한 것과, 도 6b에 나타내는 바와 같이, 내부 전극이 서로 포개지는 부분의 중앙부에 상당하는 위치에 도전성 페이스트가 부여되지 않은 영역(37)(폭 0.1㎜×길이 1.7㎜)이 형성된 도전성 페이스트막(36)을 형성한 것을 제작하였다.
다음으로, 상술한 도 6a에 나타낸 바와 같이 도전성 페이스트막(35)이 형성된 복수의 그린시트(33)와 도 6b에 나타낸 바와 같이 도전성 페이스트막(36)이 형성된 복수의 그린시트(34)를 번갈아 적층함과 아울러, 그 상하에 도전성 페이스트막이 형성되지 않은 보호용의 그린시트를 적층하고, 실험예 1의 경우와 동일한 방법 및 조건에 따라서, 칩형상의 그린 적층체를 제작하고, 이것을 탈지 처리하며, 소성하고, 배럴 연마를 실시하며, 재산화를 위한 열처리를 실시하고, 이어서, 외부 전극이 되는 오믹 전극층 및 도금층을 형성하였다.
이렇게 하여, 평면 칫수가 2.0mm×1.2mm이며, 0.5Ω의 시료 21에 따른 적층 형 정특성 서미스터를 얻었다. 이 적층형 정특성 서미스터에 있어서는, 상술과 같이, 도전성 페이스트가 부여되지 않은 영역에 있어서, 내부 전극에 홈이 형성되어 있었다.
다음으로, 실험예 1의 경우와 동일한 방법 및 조건에 의해, 시료 21에 따른 적층형 정특성 서미스터에 대하여 내전압 시험을 실시하였다.
이 내전압 시험에 의해 구해진 내전압의 평균값, 최대값, 최소값 및 표준 편차값이 표 3에 나타나 있다. 한편, 비교를 용이하게 하기 위하여, 표 3에는, 상술한 실험예 1에 있어서 제작된 시료 4, 즉 앞에 기재한 표 1에 나타나 있었던 내부 전극에 어떠한 홈도 형성되지 않았던 시료 4에 대한 내전압의 평균값, 최대값, 최소값 및 표준 편차값이 반복해서 나타나 있다.
| 시료 번호 | 내전압[V] | |||
| 평균값 | 최대값 | 최소값 | 표준 편차값 | |
| 21 | 44.4 | 46 | 40 | 1.84 |
| 4 | 30.0 | 34 | 26 | 2.9 |
표 3에 나타내는 바와 같이, 도전성 페이스트막에 도전성 페이스트가 부여되지 않은 영역을 형성하고, 그에 따라 내부 전극에 홈이 형성된 시료 21에 따르면, 이와 같은 홈이 형성되어 있지 않은 시료 4에 비하여, 내전압값의 향상이 보여진다. 이러한 점으로부터, 내전압 시험에 있어서 적층체의 중앙부에서 발생하는 핫스폿이 완화되고, 또한, 홈에 의해 발열부가 2분할되어 발열량이 작아짐으로써, 내전압의 향상을 도모할 수 있다는 것이 뒷받침된다.
본 발명에 따르면, 적층형 정특성 서미스터에 구비하는 적층체의 내부에 핫스폿(hot spot)이 형성되는 것을 회피할 수 있으며, 따라서, 내전압 성능이 향상된 적층형 정특성 서미스터를 얻을 수 있다.
본 발명에 있어서, 비발열 부분을 제공하기 위하여, 서미스터층에 공동(空洞)이 형성되는 경우, 이 공동이 서미스터층을 두께 방향으로 관통하도록 형성되어 있거나, 또한, 공동의 한쪽 단면측에 위치하는 내부 전극에, 공동에 연이어 통하는 개구가 형성되어 있으면, 공동을 용이하게 형성할 수 있고, 적층형 정특성 서미스터를 양산성(量産性)에 우수한 구조로 할 수 있다.
Claims (13)
- 정(正;positive)저항 온도 계수를 갖는, 적층된 복수의 서미스터층으로 구성되는 적층체와,상기 적층체의 외표면상의 서로 다른 위치에 형성되는 제 1 및 제 2 외부 전극을 구비하고,상기 적층체의 내부이며 복수의 상기 서미스터층 사이의 소정의 계면을 따라서, 각각 복수의 제 1 및 제 2 내부 전극이, 각각, 상기 제 1 및 제 2 외부 전극에 전기적으로 접속되도록 형성되고,상기 제 1 및 제 2 내부 전극은 각각의 일부가 상기 서미스터층을 사이에 두고 서로 포개진 상태로 적층 방향으로 번갈아 배치되어 있는 적층형 정특성 서미스터로서,상기 제 1 및 제 2 내부 전극 사이에 전압이 인가되더라도 발열하지 않는 비발열 부분이 상기 제 1 및 제 2 내부 전극의 배치 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부이며, 적층 방향에서의 중앙부에 형성되어 있으며,상기 비발열 부분은 적어도 하나의 상기 서미스터층에 공동(空洞)을 형성함으로써 제공되는 것을 특징으로 하는 적층형 정특성 서미스터.
- 삭제
- 제 1 항에 있어서, 상기 비발열 부분은 상기 제 1 및 제 2 내부 전극의 적어도 한쪽의 내부 전극 중의 적어도 하나에 전극이 형성되지 않는 부분을 형성함으로써 제공되는 것을 특징으로 하는 적층형 정특성 서미스터.
- 제 3 항에 있어서, 상기 전극이 형성되지 않는 부분은 상기 내부 전극에 개구를 형성함으로써 제공되는 것을 특징으로 하는 적층형 정특성 서미스터.
- 제 3 항에 있어서, 상기 전극이 형성되지 않는 부분은 상기 내부 전극에 홈을 형성함으로써 제공되는 것을 특징으로 하는 적층형 정특성 서미스터.
- 정저항 온도 계수를 갖는, 적층된 복수의 서미스터층으로 구성되는 적층체와,상기 적층체의 외표면상의 서로 다른 위치에 형성되는 제 1 및 제 2 외부 전극을 구비하고,상기 적층체의 내부이며 복수의 상기 서미스터층 사이의 소정의 계면을 따라서, 각각 복수의 제 1 및 제 2 내부 전극이, 각각, 상기 제 1 및 제 2 외부 전극에 전기적으로 접속되도록 형성되고,상기 제 1 및 제 2 내부 전극은 각각의 일부가 상기 서미스터층을 사이에 두고 서로 포개진 상태로 적층 방향으로 번갈아 배치되어 있는 적층형 정특성 서미스터로서,상기 제 1 및 제 2 내부 전극이 서로 포개진 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부에 위치하는 공동이 적어도 하나의 상기 서미스터층에 형성되며, 상기 공동은 상기 제 1 및 제 2 내부 전극의 배치 부분에 있어서의, 적층 방향에서의 중앙부에 위치되어 있는 것을 특징으로 하는 적층형 정특성 서미스터.
- 제 6 항에 있어서, 상기 공동은 상기 서미스터층을 두께 방향으로 관통하도록 형성되어 있는 것을 특징으로 하는 적층형 정특성 서미스터.
- 제 7 항에 있어서, 상기 공동의 한쪽 단면측에 위치하는 상기 내부 전극에는, 상기 공동에 연이어 통하는 개구가 형성되어 있는 것을 특징으로 하는 적층형 정특성 서미스터.
- 정저항 온도 계수를 갖는, 적층된 복수의 서미스터층으로 구성되는 적층체와,상기 적층체의 외표면상의 서로 다른 위치에 형성되는 제 1 및 제 2 외부 전극을 구비하고,상기 적층체의 내부이며 복수의 상기 서미스터층 사이의 소정의 계면을 따라서, 각각 복수의 제 1 및 제 2 내부 전극이, 각각, 상기 제 1 및 제 2 외부 전극에 전기적으로 접속되도록 형성되고,상기 제 1 및 제 2 내부 전극은 각각의 일부가 상기 서미스터층을 사이에 두고 서로 포개진 상태로 적층 방향으로 번갈아 배치되어 있는 적층형 정특성 서미스터로서,상기 제 1 및 제 2 내부 전극의 배치 부분에 있어서의, 적층 방향에서의 적어도 중앙부에 위치하는 상기 제 1 및 제 2 내부 전극 중의 적어도 하나의 상기 내부 전극에는, 상기 제 1 및 제 2 내부 전극이 서로 포개진 부분에 있어서의, 적층 방향에 대하여 수직인 방향에서의 중앙부에, 전극이 형성되지 않는 부분이 형성되어 있는 것을 특징으로 하는 적층형 정특성 서미스터.
- 제 9 항에 있어서, 상기 전극이 형성되지 않는 부분은 상기 내부 전극에 개구를 형성함으로써 제공되는 것을 특징으로 하는 적층형 정특성 서미스터.
- 제 9 항에 있어서, 상기 전극이 형성되지 않는 부분은 상기 내부 전극에 홈을 형성함으로써 제공되는 것을 특징으로 하는 적층형 정특성 서미스터.
- 제 9 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 전극이 형성되지 않는 부분은 모든 상기 제 1 내부 전극 또는 모든 상기 제 2 내부 전극에 형성되어 있는 것을 특징으로 하는 적층형 정특성 서미스터.
- 제 9 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 전극이 형성되지 않는 부분은 모든 상기 제 1 및 제 2 내부 전극에 형성되어 있는 것을 특징으로 하는 적층형 정특성 서미스터.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2003-00084406 | 2003-03-26 | ||
| JP2003084406 | 2003-03-26 | ||
| JP2004037952A JP4135651B2 (ja) | 2003-03-26 | 2004-02-16 | 積層型正特性サーミスタ |
| JPJP-P-2004-00037952 | 2004-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040084848A KR20040084848A (ko) | 2004-10-06 |
| KR100543123B1 true KR100543123B1 (ko) | 2006-01-20 |
Family
ID=32993028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040020422A KR100543123B1 (ko) | 2003-03-26 | 2004-03-25 | 적층형 정특성 서미스터 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7075408B2 (ko) |
| JP (1) | JP4135651B2 (ko) |
| KR (1) | KR100543123B1 (ko) |
| CN (1) | CN100405509C (ko) |
| DE (1) | DE102004014157B4 (ko) |
| TW (1) | TW200423157A (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005043556A1 (ja) * | 2003-10-31 | 2005-05-12 | Murata Manufacturing Co., Ltd. | 積層型抵抗素子 |
| DE102007007113A1 (de) * | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
| TW200903527A (en) * | 2007-03-19 | 2009-01-16 | Murata Manufacturing Co | Laminated positive temperature coefficient thermistor |
| US8031043B2 (en) * | 2008-01-08 | 2011-10-04 | Infineon Technologies Ag | Arrangement comprising a shunt resistor and method for producing an arrangement comprising a shunt resistor |
| DE102008056746A1 (de) * | 2008-11-11 | 2010-05-12 | Epcos Ag | Piezoaktor in Vielschichtbauweise und Verfahren zur Befestigung einer Außenelektrode bei einem Piezoaktor |
| DE102011050461A1 (de) | 2011-05-18 | 2012-11-22 | Chemical Consulting Dornseiffer CCD GbR (vertretungsberechtigter Gesellschafter: Dr. Jürgen Dornseiffer, 52070 Aachen) | Verfahren zur Herstellung eines Halbleiterkeramikmaterials für einen nichtlinearen PTC-Widerstand, Halbleiterkeramikmaterial und ein Halbleiter-Bauelement |
| TWI562718B (en) * | 2012-06-05 | 2016-12-11 | Ind Tech Res Inst | Emi shielding device and manufacturing method thereof |
| WO2016143483A1 (ja) * | 2015-03-11 | 2016-09-15 | 株式会社村田製作所 | 積層型サーミスタ |
| JP6841036B2 (ja) * | 2016-12-28 | 2021-03-10 | Tdk株式会社 | 積層セラミック電子部品 |
| US10790075B2 (en) | 2018-04-17 | 2020-09-29 | Avx Corporation | Varistor for high temperature applications |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4542365A (en) * | 1982-02-17 | 1985-09-17 | Raychem Corporation | PTC Circuit protection device |
| JPH03208301A (ja) * | 1990-01-10 | 1991-09-11 | Matsushita Electric Ind Co Ltd | 正特性サーミスタ |
| JP2833242B2 (ja) * | 1991-03-12 | 1998-12-09 | 株式会社村田製作所 | Ｎｔｃサーミスタ素子 |
| JPH0547508A (ja) | 1991-08-08 | 1993-02-26 | Murata Mfg Co Ltd | 積層型半導体磁器及びその製造方法 |
| JPH0661014A (ja) * | 1992-08-10 | 1994-03-04 | Taiyo Yuden Co Ltd | 積層型サ−ミスタ |
| JPH0644101U (ja) * | 1992-11-09 | 1994-06-10 | 株式会社村田製作所 | チップ型正特性サーミスタ素子 |
| JPH06208903A (ja) * | 1993-01-11 | 1994-07-26 | Murata Mfg Co Ltd | 正の抵抗温度特性を有する積層型半導体磁器 |
| JPH08153606A (ja) | 1994-11-30 | 1996-06-11 | Matsushita Electric Ind Co Ltd | 積層バリスタ |
| WO1997006537A2 (en) * | 1995-08-07 | 1997-02-20 | Philips Electronics N.V. | Multiplet ptc resistor |
| CN1123895C (zh) * | 1997-07-07 | 2003-10-08 | 松下电器产业株式会社 | 芯片形ptc热敏电阻及其制造方法 |
| TW412755B (en) * | 1998-02-10 | 2000-11-21 | Murata Manufacturing Co | Resistor elements and methods of producing same |
| DE19833609A1 (de) * | 1998-07-25 | 2000-01-27 | Abb Research Ltd | Elektrisches Bauteil mit einer Einschnürung in einem PTC-Polymerelement |
| US20020125982A1 (en) * | 1998-07-28 | 2002-09-12 | Robert Swensen | Surface mount electrical device with multiple ptc elements |
| JP2000188205A (ja) * | 1998-10-16 | 2000-07-04 | Matsushita Electric Ind Co Ltd | チップ形ｐｔｃサ―ミスタ |
| JP3424742B2 (ja) * | 1998-11-11 | 2003-07-07 | 株式会社村田製作所 | 正の抵抗温度特性を有する積層型半導体セラミック電子部品 |
| JP3402226B2 (ja) * | 1998-11-19 | 2003-05-06 | 株式会社村田製作所 | チップサーミスタの製造方法 |
| JP4419214B2 (ja) * | 1999-03-08 | 2010-02-24 | パナソニック株式会社 | チップ形ｐｔｃサーミスタ |
| US6640420B1 (en) * | 1999-09-14 | 2003-11-04 | Tyco Electronics Corporation | Process for manufacturing a composite polymeric circuit protection device |
| US6429533B1 (en) * | 1999-11-23 | 2002-08-06 | Bourns Inc. | Conductive polymer device and method of manufacturing same |
-
2004
- 2004-02-16 JP JP2004037952A patent/JP4135651B2/ja not_active Expired - Lifetime
- 2004-02-26 TW TW093104894A patent/TW200423157A/zh not_active IP Right Cessation
- 2004-03-16 US US10/801,152 patent/US7075408B2/en not_active Expired - Lifetime
- 2004-03-22 CN CNB2004100302205A patent/CN100405509C/zh not_active Expired - Lifetime
- 2004-03-23 DE DE102004014157.6A patent/DE102004014157B4/de not_active Expired - Lifetime
- 2004-03-25 KR KR1020040020422A patent/KR100543123B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN100405509C (zh) | 2008-07-23 |
| US7075408B2 (en) | 2006-07-11 |
| KR20040084848A (ko) | 2004-10-06 |
| TW200423157A (en) | 2004-11-01 |
| TWI295472B (ko) | 2008-04-01 |
| JP4135651B2 (ja) | 2008-08-20 |
| DE102004014157B4 (de) | 2015-10-22 |
| JP2004311959A (ja) | 2004-11-04 |
| DE102004014157A1 (de) | 2004-10-21 |
| US20040189437A1 (en) | 2004-09-30 |
| CN1532852A (zh) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101565640B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101681358B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101514512B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101762032B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| KR102283078B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP2020027928A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR102662851B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR100543123B1 (ko) | 적층형 정특성 서미스터 | |
| JP2020027929A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR20210081668A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20190121176A (ko) | 적층 세라믹 전자부품 | |
| KR20190116146A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| KR102620526B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| US20230343520A1 (en) | Electronic component | |
| KR102597153B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JPH0897071A (ja) | 積層型磁器コンデンサ | |
| JP2021019174A (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR20190116117A (ko) | 적층 세라믹 전자부품 | |
| JP2020027927A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR20140046301A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR101565725B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JPH05190373A (ja) | 積層セラミックコンデンサの製造方法 | |
| KR102198537B1 (ko) | 커패시터 및 그 제조방법 | |
| JP2000106322A (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121220 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131219 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141219 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161230 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 15 |