TW200423157A - Laminate-type positive temperature coefficient thermistor - Google Patents
Laminate-type positive temperature coefficient thermistor Download PDFInfo
- Publication number
- TW200423157A TW200423157A TW093104894A TW93104894A TW200423157A TW 200423157 A TW200423157 A TW 200423157A TW 093104894 A TW093104894 A TW 093104894A TW 93104894 A TW93104894 A TW 93104894A TW 200423157 A TW200423157 A TW 200423157A
- Authority
- TW
- Taiwan
- Prior art keywords
- thermistor
- positive temperature
- electrode
- temperature coefficient
- laminated
- Prior art date
Links
- 238000003475 lamination Methods 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 238000010030 laminating Methods 0.000 claims description 3
- 239000008280 blood Substances 0.000 claims description 2
- 210000004369 blood Anatomy 0.000 claims description 2
- 230000007935 neutral effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 47
- 238000000034 method Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000007650 screen-printing Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000010405 reoxidation reaction Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000005238 degreasing Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910018054 Ni-Cu Inorganic materials 0.000 description 2
- 229910018481 Ni—Cu Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241001092070 Eriobotrya Species 0.000 description 1
- 235000009008 Eriobotrya japonica Nutrition 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- AYJRCSIUFZENHW-UHFFFAOYSA-L barium carbonate Inorganic materials [Ba+2].[O-]C([O-])=O AYJRCSIUFZENHW-UHFFFAOYSA-L 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 210000000877 corpus callosum Anatomy 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000010977 jade Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Description
200423157 玖、發明說明: 【發明所屬之技術領域】 本發明係有關一種積層型正溫度係數熱敏電阻,尤其 有關一種可提昇耐電壓性能的積層型正溫度係數熱敏電阻 【先前技術】 積層型正溫度係數熱敏電阻,一般有以下的構造(例 如:參考專利文獻1 )。 即’積層型正溫度係數熱敏電阻係具備:具有正的電 阻溫度係數、且由複數個熱敏電阻層積層而成的長方體狀 的積層體’及在該積層體的外表面上且在彼此對向的第玉 及第2端面上分別形成的第丨及第2外部電極。 此外,在積層體内部沿複數個熱敏電阻層間的既定界 面,同樣分別形成複數個第丨及第2内部電極。第丨及第 2内部電極係分別與第1及帛2外部電極形成電氣連接, 且於各-部分彼此重疊的狀態下沿積層方向交替配置。 專利文獻··日本專利㈣平5_475()8號公報。 【發明内容】 能,若對具有上、f接、止从 u电饜性旎係必要的 電屢性能進行呼價,則二:…度係數熱敏電阻之 係在第1及/二 中央部,更具體言之 & $ 2内口P電極的配置部分的積芦方产的由山 ,弟1及第2内部雷積層方向的中央 方向的中"乂相重豐的部分之、與積層方向垂 r夹部,會發生破壞。 200423157 該破壞係由於構成熱敏電阻層的半導體陶瓷的熱熔解 所致。更詳細而言,為了評價耐電壓性能,而對積層型正 >JHL度係數熱敏電阻施加電壓時,積層體會發熱。在富含該 發熱所產生熱的積層體的中央部形成熱點,其結果,引起 熱爆發而使構成熱敏電阻層的半導體陶瓷熱熔解,因此, 在上述積層體的中央部產生破壞。 因此,本發明的目的在於提供一種可提昇上述耐電壓 性gb的積層型正溫度係數熱敏電阻。 為解決上述問題,本發明之積層型正溫度係數熱敏電 阻,係具備·· 積層體,係具有正的電阻溫度係數並由積層的複數個 熱敏電阻層積層而成;及 第1及第2外邛電極’係形成在該積層體的外表面上 不同的位置;
在該積層體内部,沿該藉U /〇 Θ稷數個熱敏電阻層間的既定界 面,各複數個第1及第2内邱雷托技八, 乐z円σ卩電極係分別與該第1及第ο 外部電極形成電氣連接; ,係以各自的一部分夾著該熱 /ϋ積層方向交替地配置,其特 部電極的配置部分中,在與積 、且至少在積層方向的中央部 内部電極間施加電壓也不會發 該第1及第2内部電極 破電阻層並彼此重叠的狀綠 徵在於:於該第1及第2内 層方向垂直的方向的中央部 ,設置即使於該第1及第2 熱的非發熱部分。 本發明進一步特定的第 形態中 在至少一個該熱敏 200423157 ^層設置空腔,其位在該第!及第2内部電極相重疊的 ”中與積層方向垂直的方向上的中央部。又,該空腔係 立::亥弟i及第2内部電極配置部分的積層方向上的至少 中央部。該空腔係具有該非發熱部分的功能。 較佳該空腔係設置成沿厚度方向貫穿;敏電阻層。在 此If形,較佳係在位於空腔 與空腔連通的開口。 4面側的内部電極上設置 本發明進一步特定的第2形態,係㈣第1及_ Μ 口Ρ電極的配置部分中,在妆 該第方向上的至少中央部的 J 1及第2内部電極中的至少一個内部電極上,設置非 電和形成部分’且該非電極形成部分 1:二電極相重疊的部分中與積層方向垂直的方向1: Γ此情形’非電極形成部分係具有非發熱部分的功 該非電極形成部分,可藉由在内部電切 口而形成。 。又夏间口或切 非電極形成部分,只要係 的配置部分中,位於 及第2内電極 部電極之至少一個内f層方向上的中央部的第1及第2内 邛電極,則可以H i # 部電極或所有的f 2 置在所有的弟1内 及第2内部電極。P電極,也可以設置在所有的第! 依本發明,可 積層體内部形成執點在積層型正溫度係數熱敏電阻的 型正溫度係數熱敏電阻因此可獲得提昇耐電麼性能的積層 200423157 在本發明中,為了形成非發熱部分, ^ m ^ 而在熱敏電阻層 汉置工腔的情況下,此空腔可設置 電阻厗 ^ ^ , 成/〇尽度方向貫穿熱敏 L 於空腔一端面側的内部電極設置與 二腔連通的開口,藉此,空腔容易形 ^ 優昱# # Μ 可以獲得量產性 ^異的積層型正溫度係數熱敏電阻。 【實施方式】 圖1疋表示本發明的第1實施形能 數熱敏電阻丨的截面圖。 心的積層型正溫度係 積層型正溫度係數熱敏電阻1,且 長方體狀的積層體2。積層體2通常 2件本體的 分及稜線部分變成圓滑。積層體2:=磨來使其角部 ,且且右*"·… 的電阻溫度係數 3積二:二Γ 導體陶竟構成的複數個熱敏電阻層 d積層而成的構造。 曰 沿著是積層體内部的複數個熱敏電阻層 :,分別形成複數個第1及第2内部電極4及5。第;: 弟2内部電極4及5,係配置成以各自的 敏電阻層彼此會蟲从1刀灭有者熱 攸此重豐的狀態沿積層方向 4及5例如含有作α^λ'、 又内部電極 作為導電成分的鎳。 在積層體2的夕j, y. 〕外表面上,在彼此對向的 面…上,分別形成第i及第2外部電極8及及9弟;二 及第2外部電極8及9,分別與D及第2内=二 形成電氣連接,政孫士卩電極4及5 接觸的底声的歐2 部電極4及5可以形成歐姆 == 電極⑤10、以及在其上面形成由焊料等 構成的鍍層11所播# ^ 人街汗付寻 ㈣成°歐姆電極|…例如藉由濺射形 200423157 成,由在積層體2的端面6及7上形成的^層、在其上形 成的Ni-Cu層及在其上形成的Ag層構成。鑛層u,除了 所述焊料鍍以外’也可φ Ni錢、Sn鍵等形成。通常使用 電鍍來形成。 此外,在積層體2的外表面上,在未被外部電極8及 9覆蓋的區域’可施以玻璃塗層⑴用以獲得積層體2的 燒成步驟在還原性環境氣氛中進行時,在燒成後,雖進行 供再氧化的熱處理,曰右i备 隹此再虱化的步驟中,同時也可進 行用來形成玻璃塗層12的熱處理。 以上之積層型正溫度係數熱敏電阻i,在此實施形態 中有以下特徵。 即’第1及第2内部電極4及5彼此重疊的部分之、 與積層方向垂直方向的中奂邮 央°卩即位於内部電極4及5彼 此重疊部分的長邊方向及寬戶 ^ 見度方向的中央部的空腔13,係 設置在至少一個熱敏電阻層3。此 第1及第2内部電極4及5 一二’係位於 乂中央部。該空腔13具有非發熱部分的功能。 用以設置上述空腔13,例 。圖2是為了奸籍^ 參照圖2所說明的方法 ^ 又于、曰_ 2而準備的供形成熱敏電阻声3 的典型生片14及15的俯視圖。 敏電阻層3 如圖2 (a)及⑴所示 網版印刷篝*於、首; 王月14及15上,藉由 】專末“導電性糊’藉此 弟2内部電極4及5的導電性糊膜16及17。冓成弟1及 如圖2 (a)所示,在一 生片14上,設有形成空腔13 10 200423157 的貝穿孔18。此貫穿孔18,從量產性的觀點看較佳係在導 電性糊膜1 6形成後,亦貫穿該導電性糊膜〗6。 其理由在於,若在導電性膜16形成前設置貫穿孔Μ ,然後形成導電性糊膜16時,則導電性糊會流入貫穿孔 18内,在帛1及第2内部電極4及5間產生不希望的通電 可能性高。又’為了避免此不希望的通電,而在貫穿孔Μ 的外周部分以既冑㈣來施加導電性糊,但會導致對位等 繁瑣的其他問題。
此外,雖亦考慮在未形成導電性糊膜16的生片14上 設置貫穿1 18,然後在位於生片14上方的生片(未圖示 )下面形成導電性糊膜16 ’在此情形,由於在一個生片的 兩面均要形成導電性膜i 6及i 7,故導致導電性膜^ 6及1 7 間之對位的繁瑣問題。
μ構成空腔13的貫穿孔18,典型的是利用鐳射或衝 寺方法形成’但不限於此,也可利用其他的方法形成。 、為了獲得圖1所示的積層體2,而積層包括在圖2( 及(b)中分別所示的生片14及15的複數個生片。因 ,積層體2中,以貫穿孔18所形成的空腔13,係形 ::度方向貫穿既定的熱敏電阻層3的狀態。另外,由; j孔18亦設成貫穿導電性糊膜16,因此在位於空腔】 面側的第1内部電極4,設有與空腔13連通的開口 ] 極 如圖1所示的空腔13, ,但若不考慮量產性, 沿厚度方向貫穿既定的内部電 也可以内部電極4未貫穿厚度 11 200423157 方向的方式來設置空腔13。 空腔13也可設在複數個熱敏電阻層3。gp,空 勺叹置位置,只要滿足第工及第2内部電極4 =的4分之、與積層方向垂直方向的中央部,且係第1 第2内部電極4及5的配置部分的積層方向的至少中央= 的條件,則例如也可以在第i及第2内部電極 :部 置部分,沿積層方向縱列或貫穿。 、配
只要集中分布在與積層方向垂直方向的中央部,則一 個熱敏電阻層3可設定複數個空腔13。 、 空腔13如圖2 (a)所示從貫穿孔18的形狀可得知其 係呈截面圓形,但也可以是三角形、四角形、其他多角开: 、橢圓形或星形等任何截面形狀均可。 >
如圖1所示的第i及第2内部電極4及5,在積層體‘ 中係均等配置,因此空腔13的位置在積層體2的中央、: 但當第1及第2内部電極4及5配置在積層體2中係不均 等的情形’空们3的位置未必在積層體2的中央部。但無 論如何,空腔13係位在第i及第2内部電極4及5彼此重 疊的部分之、與積層方向垂直方向的中央部,且重要的是 位於第1及第2内部電極4&5配置部分的積層方向的至 少中央部。 由設置具有非發熱部 從而達到提昇熱破壞 能’空腔13越大越 型正溫度係數熱敏電 如上所述’依第丨實施形態,藉 分功能的空腔13,可緩和熱量集中, 耐電壓性。此外,為了提昇耐電壓性 好,但要根據積層體2的尺寸、積層 12 200423157 2所需要的機械的強度等 阻1所需要的電阻值、及積層體 來決定空腔13的大小。 圖3是表不本發明的第2實施形態的積層型正特徵妖 敏電阻21的截面圖_。圖3所示積層型正特徵熱敏電阻;、i ’具有與如圖1所示的積層型正特徵熱敏電阻ι共通的夕 個要件,因此在圖3中,盥圄〗新+从莊从上 夕 一圖1所不的要件相同者以同樣 的標號表示,而不再重複說明。 7 /第2實施形態的積層型正特徵熱敏電阻21具有以下 徵。 寸
即’在第1及第2内部雷打. 門#電極4及5,在該等第丨及第 内部電極4及5彼此重疊的邱八夕 .^ ^ h丄 且的邛分之、與積層方向垂直方向 的中央部,即在内部電極4 久ΰ董唛邛分長邊方向及寬产 方向的中央部,設置未形成雷 又 取冤極的開口 22。該開口 22罝 有非發熱部分的功能。 〃 、用以設置該開口 22,例如可利甩參照圖4所說明的
法。圖4是為了獲得積層體2而準備的供形成熱敏電阻 白’典型生片23及24的俯視圖。 分別如圖4 ( a ) >5 f h~ ^ 、’及(b)所示,在生片23及24上 利用網版印刷等來施加導電 品八, ,π 电性糊,而分別形成用來構成 1及弟2内部電極4及5 64 ϋ:兩t,, 〇 及5的導電性糊膜25及26。在形成 電性糊膜25及26的印刷時,机署&道士 斗r , T 5又置無導電性糊的區域27 该區域27是用來形成開口以。 如圖3所示,為 中所示的複數個生片 了獲得積層體2,在圖4(a)及(b) 23及24交替積層,並且將未形成導 13 200423157 電性糊膜的保護用生片在其上下積層。 此外,在圖3所示積層型正溫度係數熱敏電阻2ι中, 開口 22係設在所有第}及第2 99 ah上 1丨电位4及5,但該開口 ==可只設在所有的第1内部電極4或只設在所有第 2内彻5…為了避免形成熱點,可將開口 2"置 f内部電極4 & 5配置部分之、位於積層方向的至少中央 部之至少一個内部電極4及/或5。 又’開口 22只要集中分布在與積層方向垂直方向的中 央部,可在-個内部電極4或5設置複數個。 又’開口 22從圖4所示的區域27的形狀可知,俯視 呈圓形,但也可以导- . y … 角形、四角形、其他多角形、橢圓 形或星形等任何平面形狀均可。 如上所述,依第2實施形態,藉由設置開口 22,斑第 1實施形態的情形同樣,可緩和熱量集中,從而達 熱破壞的耐電壓性能。此外,為了提昇耐電壓性能,開口 22雖越大越好’但要根據積層體2的尺寸、積層型正溫产 係數熱敏電阻21所需要的電阻值、及内部電極“ 5:: 口 22以外部分的電流容量來決定開口 22的大小。 又,依第2實施形態,與第1實施形態相比,具有可 避免因空:13導致積層體2的力學強度降低的優點。 圖5是表示本發明的第3實施形態的積層型正特徵執 敏電阻3!的截面圖。如圖5所示積層型正特徵熱敏電^ 31 ’具有刀別如圖1及® 3所示的積層型正特徵熱敏電阻 1及21共通的多個要件,因此在圖5中,與圖i及圖3所 200423157 示的要件相當的要件使用同樣的標號,不再重複說明。 第3實施形態的積層型正特徵熱敏電阻31具有以下特 徵。 ' 即,在第2内部電極5,在第!及第2内部電極4及5 彼此重疊的部分之、與積層方向垂直方向的中央部,即在 内部電極4及5重疊部分的長邊方向及寬度方向的中央部 ,在非電極形成部分設置切口 32。該切口 32具有非發熱 部分的功能。
用以設置該切口 32,可利用參照圖6所說明的方法。 圖6是為了獲得積層體2而準備的供形成熱敏電阻層3的 典型生片33及34的俯視圖。 分別如圖6 (a)及(b)所示,在生片33及34上, 利:網版印刷等來施加導電性糊,藉此形成用來構成第! 及第2内部電極4 & 5的導電性糊膜35及36。在這些導
:性:膜35及36中,在形成導電性糊膜35及36的印刷 日寸’叹置呈切口狀之無導電性糊的區域37 用來形成該切口 32。 37疋 為了獲得如圖5所示之積層體2,而將圖6(a)及 )中所示的複數個生片33及34交替積層,並且使切 導電性糊膜的保護用生片在其上下積層。 ^ y 圖5所示積層型正溫度係數熱敏電阻31,切口 係:在所有第2内部電極5,但該切口 32也可只設在所 的第1内部電極4或設在所有第1及第2内部電極4及 卜為了避免形成熱點,可將切口 32設置在第1及 15 200423157 2内部電極4及5配置部分之、位 部之至少一個内部電極4及/或5。積層方向的至少中央 又,切口 32只要集中分布在與 央部,則可在一個内部電極4或5設置複數個重直方向的中 的二切口 32如本實施形態般’較佳係形成在積芦體2 的第2端面7之前。藉此構成,在:積層體2 9之間可满;r~ a 電極5與外部電極 〕了彳又付%疋的電氣連接狀態。
Jtr:,二第3實施形態’藉由設置…2,與第 施带能貝^形恶同樣’可緩和熱集中。特別是在第3實 也九%,切口 32穿過内部電極5的中 分成了 2部分,因此發敎部也八成,把内部電極5 栩欲也 P也刀成兩部分。藉此,由於一 L、部的發熱量會減少’在積層體 得镑知。·丨π τ六々的發熱可獲 ::和錯此可防止在積層…内部形成熱點,以便提 幵熱破壞之耐電壓性能。 •、’ =:昇_性能,切口32的寬度雖越大越好,但 要根據積層體2的尺寸、積層 需要的電阻值、及在内部電極5切=係數熱敏電阻31所 量來決定切口 32的大小5切32以外部分的電流容 依第3實施形態,與第?每 弟2貝施形您同樣,與第1實施 降脚’具有可避免因空腔13導致積層體2的力學強度 降低的優點。 圖7是說明本發明的第 圖。圖7中與圖6所示相同 重複說明。 4實施形態之與圖6相對應的 的要件使用同樣的標號,不再 16 200423157 第4實施形態之特徵與第3實施形態相比,不僅是在 第2内部電極5,亦在第!内部電極4設置切口。因此, 如圖7 (b)所示,在構成第2内部電極5的導電性糊膜% ,不僅設置呈切口狀之無導電性糊的區域37,如圖7 ( a) 所示,亦在構成第1内部電極4的導電性糊35膜,設置呈 切口狀之無導電性糊的區域3 8。 其他都與第3實施形態的情況實質上是同樣,故不再 重複說明。 圖8是用來說明本發明第5實施形態。如圖8所示積 層型正溫度係數熱敏電阻41與圖5所示的積層型正溫度係 數熱敏電阻31具有多個共同要件。在圖8中,與圖5中同 樣的要件使用同樣的標號,不再重複說明。圖8是以沿第 2内部電極5通過面之截面來表示積層型正溫度係數熱敏 電阻41的俯視圖。 ^第5實施形態的積層型正特徵熱敏電阻41具有以下特 徵。 / 、即,在第2内部電極5中形成用來與第2外部電極9 形^電氣連接的寬幅連接端緣部42。藉此,更加擴大第2 二電極5與帛2外部電極9的接觸面積,可使電氣連接 :疋’抑制電阻值的不均。目8中圖示帛2内部電極5, 奇於第1内部電極4也採用同樣的構成。 如圖8所示的特徵性構成,圖i、圖3及圖7中所示 白勺各繁 1 、第2及第4實施形態也可同樣採用。 下面說明用來確認本發明的效果而實施的實驗例。 17 200423157 (實驗例l) 在實驗例!中,對參照圖】及圖2所 態進行評價。 不貝犯仏 首先’準備BaC〇3、Ti〇2及Ά各粉末,調和這 枓卷末使其成為(BaQ 9998snlDQm)叫。 一、 -二,Γ!得的混合粉末中加入純水,與錯球-起混 日::乾燥後…〇_的溫度下預燒成2小 二/广堯成的粉末中加入有機結合劑、分散劑及水, 並與錯球一起混合數小時,紗 瓜的生片。 …、俊甶獲侍的漿料形成厚30// ^著’在生片上㈣網版印刷法’加上以錄作為導電 成内M m + H 製成形成有用來構 極的導電性糊膜的生片。在形成有該導電性糊膜 片中的、與内部電極重疊部分的中央部相對應的位置 :/圖2(a)所示利用㈣形成了相當於貫穿孔μ的 星徑〇· 2mm的圓形貫穿孔。 鲁 其次,在將形成有導電性糊膜的複數個生片加以積層 ^且在其上下積層未形成導電性糊膜的保護用生片,壓 後’切割成既定的尺寸’藉此而獲得晶片狀的生積層體 在獲得生積層體的步驟中,使如上所述設有貫穿孔的 血在試料丨中位於配置有導電性糊膜部分的積層方向 ^部’在試料2使其位於該部分的積層方向的最外側 4料3中使其位於該部分的積層方向的中央部和最外 18 200423157 側。又,在試料4中僅積層未設貫穿孔的生片。 , 把生積層體放在大氣中在350。(:的溫度下進行脫脂處 理後’在1/1 = 3%的還原性環境氣氛中在13〇(rc的溫度下 k成2小4,而獲得燒結後的積層體。在試料1〜3中的各 積層體中’以設在生片上的貫穿孔而形成空腔。 八_人,將燒結後的積層體與研磨介質一起進行滾磨, 把積層體的角部分及稜線部分圓滑處理後,對積層體進行 供再氧化的熱處理。 ’、人4 了形成外部電極,而在積層體的兩端面上,_ 利用錢錢法依序形成Cr層、其上的Ni-Cu層及其上的Ag 層’藉此形成歐姆電極層。在歐姆電極層上形成由焊料所 構成的鍍層。 如此,可獲得平面尺寸為2.0mmxl.2_、0.3Ω的試料 1 4的各積層型正溫度係數熱敏電阻。 其次’對於試料1〜4的積層型正溫度係數熱敏電阻, 各使用20個試料實施耐電壓試驗。耐電壓試驗,係在串 聯於直流電源的端子上,夾著各試料的積層型正溫度絲% 熱敏電阻’從20V 始每次升壓2V,且在各電壓下保持施 加1分鐘的狀態,採用逐步增加電壓的方式而進行。加塵 到試料的積層型正温度係數熱敏電阻破壞為止,破壞前的 電壓為耐電壓。 如此獲得的耐電壓的平均值、最大值、最小值及標準 偏差值如表1所示。 19 200423157 表1 試料號 耐電壓(V) 石馬 -—---_ 平均值 最大值 最小值 標準偏差值 1 36· 1 38 32 1.7 2 31.0 36 28 2.0 3 29· 8 34 28 1.9 4 30. 0 34 26 2.9 如表1所示,空腔設置在内部電極的配置部分的積層 方向的中央部以外的試料2及3,與不設置該空腔的試料4 的耐電壓程度幾乎一樣,但空腔設置在内部電極的配置部 分的積層方向的中央部的試料丨,耐電壓明顯提昇。藉此 在耐電壓減驗中證實了若緩和在内部電極的配置部分的 積層方向中央部產生的熱點,則可提昇耐電壓。 又,以上試驗是比較空腔在積層方向的位置,對於位 :與積層方向垂直的方向,也很容易類推出:#由將空腔 设置在内部電極彼此重疊部分的中央冑,相較於在中央部 以外的部分設置空腔的情形,能更有效地避免形成熱點。 (實驗例2) 2實施形 &、在實驗例2中,對參照圖3及圖4說明的第 悲進行評價。 採用與試驗例1相同的方法及條件成形生片。 接著,在生片上利用網版印刷法,
導w 士、\ t、若 木施加含以鎳作J ^成7刀的導電性糊而形成導電性糊 内邱命 电^ 1月膘4,作為與設置名 峠電極彼此重疊部分的中央部相當 田J饥置的、圖4所斤 20 200423157 的無導電性糊區域27相對應的區域,在試料】ι中設置直 徑〇·ι_的圓形區域、在試料12中設置直徑G2_的圓形 品或及在減料13中设置直;^ 〇· 5_的圓形區域。在試料 Η中未設置該導電性糊的區域,而同樣形成導電性糊膜。 在各式料11 14中,内部電極的重疊部分的尺寸在燒 結後均為1 · 6mmx〇. 8mm。 接著,將上述試料丨丨〜14的各複數個生片加以積層, 亚且在其上下積層未形成導電性糊的保護用生片,並按照 與實驗例1相同的方法及條件,製成晶片狀的生積層體,鲁 然後進行脫脂處理、燒成、滾磨,然後進行供再氧化的熱 處理,而形成用來構成外部電極的歐姆電極層及鍍層。 如此,可獲得平面尺寸為2〇mmxl2mm、〇5Ω的試料 11 14的各積層型正溫度係數熱敏電阻。在此,該試料η 〜13如則述般,在未形成導電性糊的區域中,在内部電極 形成開口。
在與實驗例1同樣的方法及條件下,對試料11 施财電壓試驗。 由耐電壓試驗獲得的耐電壓的平均值、最大值 值及^準偏差值如表2所示。 21 200423157 表2 試料 _ 耐電壓(V) 號碼 平均值 最大值 最小值 |準偏差值 11 38.4 40 36 1.7 12 43.3 46 38 2. 0 13 49.1 56 32 5. 6 14 32.1 36 28 2.7 如表2所示,在導電性糊膜設置無導電性糊的區域, 藉此,依電極内部設有開口的試料n〜13,與無開口的試 料14相比可知’耐電壓值獲得提昇。在耐電壓試驗中證 貝了若緩和在積層方向中央部產生的熱點,則可提昇耐電 壓。 比較試料11〜丨3之間,依試料11、12、13的順序, 開口逐漸變大,隨著開口的逐漸變大,耐電壓的平均值雖 上升,惟其與内部電極的電流容量降低以至破壞相關聯, 欠t電壓的不均也越大。因此,設置在内部電極的開口, 車乂仫係要考慮到内部電極的電流容量、即耐電壓的不均而 決定。 (實驗例3) 貝驗例3中,為了參照圖5及圖6的說明評價第3 實施形態,製作以下的試料21。 採用與試驗例1相同的方法及條件來形成生片。 妾著在生片上利用網版印刷法,施加含錄作為導電 22 200423157 成分的導電性糊而形成導電性糊膜。此時,如圖6 (a)所 示,製作一樣形成的導電性糊膜35,及如圖6 (b)所示, 位於内部電極彼此重疊部分中央部的位置形成設置有未'形 成導電性糊的區域37(寬^^❿長17mm)之導電性糊膜 3 6° 如上述圖6 (a)所示,在形成導電性糊膜託的複數 個生片33與如圖6 (b)所示在形成導電性糊膜%的複數 個生片34交替地積層,並且在其上下積層未形成導電性 糊臈的保護用生片,按照與實_ i相同的方法及條件, 製成晶片狀的生積層體,然後進行脫脂處理、燒成、滾磨 ’然後施以供再氧化的熱處理,而形成用以構成外部電極 的歐姆電極層及鍍層。 如此,可獲得平面尺寸是2.0mmxl.2则1,0.5Ω的試料 ^的積層型正溫度係數熱敏電阻。在積層型正溫度係數熱 敏電阻中’如上所述,在無導電性糊的區域中,在内部電 極形成切口。 /、人在與貫驗例1同樣的方法及條件下,對試料2 J 勺積層正/jnL度係數熱敏電阻實施耐電壓試驗。 以耐電壓試驗獲得的耐電壓的平均值、最大值、最小 值及‘準偏差值如表3所示。為了容易比較,在表3中還 。了。式驗例1製作的試料4,即前面表丄所示的内部電 極,未形成任何切口的試料4的耐電壓的平均值、最大值 、最小值及標準偏差值。 23 200423157 表3 試料 耐電雕ίν、 5虎石馬 平均值 最大值J 最小值 標準偏差值 21 44. 4 46 —40 1. 84 4 30.0 34 26 2.9
如表3所不,在導電性糊膜中設置無導電性糊的區域 ’藉此依内部電極設有切口的試# 2卜與無此切口的試料 相比可知,耐電壓值獲得提昇。在耐電壓試驗中證實了 f緩和在積層方向中央部產生的熱點,則藉由切π使發熱 邻刀割為2部分而使發熱量減少,而可提昇耐電壓。 【圖式簡單說明】 (一)圖式部分 疋表示本發明的第1實施形 數熱敏電阻1的截面圖
、圖2(a)、(b)是為了獲得圖1所示的積層體2而辟 的供:成熱敏電阻層3的典型生片14及15的俯視圖。 圖3是表示本發明的第2實施形態的積層型正特種 電阻21的截面圖。 的供圖4(C、是為了獲得圖3所示的積層體2而拜 ’、形成熱敏電阻㉟3的典型生片23及24❸俯視圖。 圖 5 B主_丄 敏… 明的第3實施形態的積層型正特指 电1且31的截面圖。 ΛΑ圖6U)、(b)是為了獲得圖5所示的積層體2而、μ 、仏形成熱敏電阻層3的典型生片33及34的俯視圖: 24 200423157 圖7(a)、(b)是用來說明本& 圖6相對應的圖。 明的第4實施形態的與 圖 8是以沿第2内部電極^ 枝5通過的面之截面來表示本 舍明的弟5貫施形悲的積層型正、、w择备 土i,皿度係數熱敏電阻41的俯 視圖 (二)元件代表符號 ' 21、31、41 :積層型正溫度係數熱敏電阻 •積層體 d :熱敏電阻層 4、5 :内部電極 6、7 :端面 :、9:外部電極 13 :空月空
19、 32 : 22 : 開口
25
Claims (1)
- 200423157 拾、申請專利範圍: 1 · 一種積層型正溫度係數熱敏電阻,係具備·· 積層體,係具有正的電阻溫度係數並由積層的複數個 熱敏電阻層積層而成;及 第1及第2外部電極,係形成在該積層體的外表面上 不同的位置; 在该積層體内部,沿該複數個熱敏電阻層間的既定界 面’各複數個第1及第2内部電極係分別與該第i及第2 外部電極形成電氣連接; 該第1及第2内部電極,係以各自的一部分夹著該熱 敏電阻層彼此重疊的肤能、接 旧狀心~積層方向交替地配置,其特徵 在於: 於該第1及第2内部電極的配置部分中,在與積層方 向垂直的方向的中央部、且至少在積層方向的中央部,設 置即使於該第1及麓9 # # _ 内σ卩電極間施加電壓也不會發熱的 非發熱部分。 ’ 2 ·如申請專利範圍篦 ^ 員之積層型正溫度係數熱敏電 阻’,、中’該非發熱部分係 %要*炚二 糸错由至少在一個該熱敏電阻層 設置空腔而形成。 曰 3·如申請專利範圍第 .,φ a , Α , 或2項之積層型正溫度係數熱 敏電阻其中,該非發熱部分孫 刀係猎由在该弟1及第2内部 電極至 >、一内部電極中今 4如申β車 °又置非電極形成部分而形成。 4·如申睛專利範圍篥 阻,其中 立中,$ # + 項之積層型正溫度係數熱敏電 ,、中,该非電極形成部分 刀你糟由在该内部電極設置開 26 200423157 口而形成。 5.如申請專利範圍第3項之積層型正溫度係數熱敏電 阻,其中,該非電極形成部分係藉由在該内部電極設置切 口而形成。 6·種積層型正溫度係數熱敏電阻,係具備: 積層體’係具有正的電、、田 w电阻,胤度係數並由積層的複數個 熱敏電阻層積層而成;及 第1及第2外部電極,係形成在該積層體的外表面上 不同的位置; 在該積層體内部,兮益垂 〇 °亥複數個熱敏電阻層間的既定界 面,各複數個第1及第?向加+上 内0卩電極係分別與該第1及第2 外部電極形成電氣連接; 6亥弟1及第2内部雷托 义么 Μ 11 ,係以各自的一部分夾著該熱 破電阻層彼此重疊的狀能、 在於· 心/σ積層方向交替地配置,其特徵 在至少一個該熱敏電阻;却·要# ^ 镜9 + 电阻層5又置空腔,其位在該第1及 内部電極相重疊的部分中血 Φ ^ ^ /、積層方向垂直的方向上的 天。卩,且該空腔係位於該第 的# 弟1及弟2内部電極配置部分 w看方向上的至少中央部。 7·如申請專利範圍第6項 阻,Ια 貝之積層型正溫度係數熱敏電 。 艰4 °&度方向貫穿該熱敏電阻層 阻 8·如申請專利範圍第7 其中,在位於該空腔一 工員之積層型正溫度係數熱敏電 端面側的該内部電極,設置與 27 200423157 該空腔連通的開口。 9.-種積層型正溫度係數熱敏電阻,係具備: 積層體,係具有正的雷P日、w ^^ 的電阻k度係數並由積層的複數個 熱敏電阻層積層而成,·及 第1及第2外部電極,係形成在該積層體的外表面上 不同的位置; 在-亥積層體内部,沿該複數個熱敏電阻層間的既定界 面’各複數個第1及第2内部電極係分別與該第】及第2 外部電極形成電氣連接; 鲁 該第1及第2内部電極’係以各自的一部分爽著該熱 敏電阻層彼此重疊的狀態沿積層方向交替地配置,其特徵 在於: 於該第1及第2内部電極的配置部分中,在位於積層 方向上的至少中央部的該第i及第2内部電極中的至少一 個内部電極上,設置非電極形成部分,且該非電極形成部 分係設置在該第1及第2内部電極相重疊的部分中與積層 方向垂直的方向上的中央部。 ® 10·如申請專利範圍帛9項之積層型正溫度係數熱敏電 阻,其中,該非電極形成部分係藉由在該内部電極設置開 口而形成。 11. 如申請專利範圍第9項之積層型正溫度係數熱敏電 阻,其中,該非電極形成部分係藉由在該内部電極設置切 口而形成。 12. 如申請專利範圍第9〜11項中任一項之積層型正溫 28 其中,該 度係數熱敏電阻 該第1内部電極或所有該第 13 ·如申請專利範圍第9 度係數熱敏電阻,其中,該 該第1及第2内部電極上。 非電極形成部分係設置在所有 2内部電極。 〜11項中任一項之積層型正溫 非電極形成部分係設置在所有 拾壹、圖式: 如次頁 29
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003084406 | 2003-03-26 | ||
JP2004037952A JP4135651B2 (ja) | 2003-03-26 | 2004-02-16 | 積層型正特性サーミスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200423157A true TW200423157A (en) | 2004-11-01 |
TWI295472B TWI295472B (zh) | 2008-04-01 |
Family
ID=32993028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093104894A TW200423157A (en) | 2003-03-26 | 2004-02-26 | Laminate-type positive temperature coefficient thermistor |
Country Status (6)
Country | Link |
---|---|
US (1) | US7075408B2 (zh) |
JP (1) | JP4135651B2 (zh) |
KR (1) | KR100543123B1 (zh) |
CN (1) | CN100405509C (zh) |
DE (1) | DE102004014157B4 (zh) |
TW (1) | TW200423157A (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100803916B1 (ko) * | 2003-10-31 | 2008-02-15 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 저항소자 |
DE102007007113A1 (de) * | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
TW200903527A (en) * | 2007-03-19 | 2009-01-16 | Murata Manufacturing Co | Laminated positive temperature coefficient thermistor |
US8031043B2 (en) * | 2008-01-08 | 2011-10-04 | Infineon Technologies Ag | Arrangement comprising a shunt resistor and method for producing an arrangement comprising a shunt resistor |
DE102008056746A1 (de) * | 2008-11-11 | 2010-05-12 | Epcos Ag | Piezoaktor in Vielschichtbauweise und Verfahren zur Befestigung einer Außenelektrode bei einem Piezoaktor |
DE102011050461A1 (de) | 2011-05-18 | 2012-11-22 | Chemical Consulting Dornseiffer CCD GbR (vertretungsberechtigter Gesellschafter: Dr. Jürgen Dornseiffer, 52070 Aachen) | Verfahren zur Herstellung eines Halbleiterkeramikmaterials für einen nichtlinearen PTC-Widerstand, Halbleiterkeramikmaterial und ein Halbleiter-Bauelement |
TWI562718B (en) * | 2012-06-05 | 2016-12-11 | Ind Tech Res Inst | Emi shielding device and manufacturing method thereof |
WO2016143483A1 (ja) * | 2015-03-11 | 2016-09-15 | 株式会社村田製作所 | 積層型サーミスタ |
JP6841036B2 (ja) * | 2016-12-28 | 2021-03-10 | Tdk株式会社 | 積層セラミック電子部品 |
CN111971759B (zh) | 2018-04-17 | 2023-05-02 | 京瓷Avx元器件公司 | 用于高温应用的变阻器 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4542365A (en) * | 1982-02-17 | 1985-09-17 | Raychem Corporation | PTC Circuit protection device |
JPH03208301A (ja) * | 1990-01-10 | 1991-09-11 | Matsushita Electric Ind Co Ltd | 正特性サーミスタ |
JP2833242B2 (ja) * | 1991-03-12 | 1998-12-09 | 株式会社村田製作所 | Ntcサーミスタ素子 |
JPH0547508A (ja) | 1991-08-08 | 1993-02-26 | Murata Mfg Co Ltd | 積層型半導体磁器及びその製造方法 |
JPH0661014A (ja) * | 1992-08-10 | 1994-03-04 | Taiyo Yuden Co Ltd | 積層型サ−ミスタ |
JPH0644101U (ja) * | 1992-11-09 | 1994-06-10 | 株式会社村田製作所 | チップ型正特性サーミスタ素子 |
JPH06208903A (ja) * | 1993-01-11 | 1994-07-26 | Murata Mfg Co Ltd | 正の抵抗温度特性を有する積層型半導体磁器 |
JPH08153606A (ja) | 1994-11-30 | 1996-06-11 | Matsushita Electric Ind Co Ltd | 積層バリスタ |
DE69636245T2 (de) * | 1995-08-07 | 2007-04-12 | Bc Components Holdings B.V. | Mehrelement-ptc-widerstand |
DE69838727T2 (de) * | 1997-07-07 | 2008-03-06 | Matsushita Electric Industrial Co., Ltd., Kadoma | Ptc thermistorchip sowie seine herstellungsmethode |
TW412755B (en) * | 1998-02-10 | 2000-11-21 | Murata Manufacturing Co | Resistor elements and methods of producing same |
DE19833609A1 (de) * | 1998-07-25 | 2000-01-27 | Abb Research Ltd | Elektrisches Bauteil mit einer Einschnürung in einem PTC-Polymerelement |
US20020125982A1 (en) * | 1998-07-28 | 2002-09-12 | Robert Swensen | Surface mount electrical device with multiple ptc elements |
JP2000188205A (ja) * | 1998-10-16 | 2000-07-04 | Matsushita Electric Ind Co Ltd | チップ形ptcサ―ミスタ |
JP3424742B2 (ja) * | 1998-11-11 | 2003-07-07 | 株式会社村田製作所 | 正の抵抗温度特性を有する積層型半導体セラミック電子部品 |
JP3402226B2 (ja) * | 1998-11-19 | 2003-05-06 | 株式会社村田製作所 | チップサーミスタの製造方法 |
JP4419214B2 (ja) * | 1999-03-08 | 2010-02-24 | パナソニック株式会社 | チップ形ptcサーミスタ |
US6640420B1 (en) * | 1999-09-14 | 2003-11-04 | Tyco Electronics Corporation | Process for manufacturing a composite polymeric circuit protection device |
US6429533B1 (en) * | 1999-11-23 | 2002-08-06 | Bourns Inc. | Conductive polymer device and method of manufacturing same |
-
2004
- 2004-02-16 JP JP2004037952A patent/JP4135651B2/ja not_active Expired - Lifetime
- 2004-02-26 TW TW093104894A patent/TW200423157A/zh not_active IP Right Cessation
- 2004-03-16 US US10/801,152 patent/US7075408B2/en not_active Expired - Lifetime
- 2004-03-22 CN CNB2004100302205A patent/CN100405509C/zh not_active Expired - Lifetime
- 2004-03-23 DE DE102004014157.6A patent/DE102004014157B4/de not_active Expired - Lifetime
- 2004-03-25 KR KR1020040020422A patent/KR100543123B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN1532852A (zh) | 2004-09-29 |
JP4135651B2 (ja) | 2008-08-20 |
KR100543123B1 (ko) | 2006-01-20 |
US7075408B2 (en) | 2006-07-11 |
DE102004014157B4 (de) | 2015-10-22 |
TWI295472B (zh) | 2008-04-01 |
JP2004311959A (ja) | 2004-11-04 |
US20040189437A1 (en) | 2004-09-30 |
KR20040084848A (ko) | 2004-10-06 |
DE102004014157A1 (de) | 2004-10-21 |
CN100405509C (zh) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101282025B1 (ko) | 적층 인덕터, 그 제조 방법 및 적층 초크 코일 | |
JP5206440B2 (ja) | セラミック電子部品 | |
US9232673B2 (en) | Ceramic electronic component including coating layer | |
TW200423157A (en) | Laminate-type positive temperature coefficient thermistor | |
KR20160118051A (ko) | 하이브리드 인덕터 및 그 제조방법 | |
JP7099434B2 (ja) | コイル部品 | |
KR20150114799A (ko) | 적층 어레이 전자부품 및 그 제조방법 | |
JP2014037614A (ja) | 金属粉末、電子部品及びその製造方法 | |
JPS59215701A (ja) | 複合機能素子の製造方法 | |
JPH01293503A (ja) | 正の抵抗温度特性を有する半導体磁器 | |
JP4492216B2 (ja) | 積層型正特性サーミスタ | |
JP2005303160A (ja) | 積層型半導体セラミック電子部品 | |
JP5569102B2 (ja) | 積層正特性サーミスタ及び積層正特性サーミスタの製造方法 | |
JP2018006545A (ja) | 積層セラミックコンデンサおよび複合部品 | |
WO2021065807A1 (ja) | Ntcサーミスタ素子 | |
JP3334651B2 (ja) | 圧電トランス及びその製造方法 | |
US11967445B2 (en) | NTC thermistor element | |
JP2008270391A (ja) | 積層型チップバリスタおよびその製造方法 | |
JP3632592B2 (ja) | チップサーミスタおよびその製造方法 | |
JP4660922B2 (ja) | サーミスタ及びその製造方法 | |
JP2023054513A (ja) | 電子部品およびコイル部品 | |
JP2886724B2 (ja) | 積層型電圧非直線抵抗器の製造方法 | |
US9831018B2 (en) | Electronic component | |
JP2023105997A (ja) | Ntcサーミスタ素子 | |
JPH0376202A (ja) | 積層正特性サーミスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |